JP2002353379A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002353379A
JP2002353379A JP2001158295A JP2001158295A JP2002353379A JP 2002353379 A JP2002353379 A JP 2002353379A JP 2001158295 A JP2001158295 A JP 2001158295A JP 2001158295 A JP2001158295 A JP 2001158295A JP 2002353379 A JP2002353379 A JP 2002353379A
Authority
JP
Japan
Prior art keywords
film
light
shielding film
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001158295A
Other languages
English (en)
Inventor
Atsushi Ogiwara
淳 荻原
Naomasa Oka
直正 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2001158295A priority Critical patent/JP2002353379A/ja
Publication of JP2002353379A publication Critical patent/JP2002353379A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

(57)【要約】 【課題】信頼性を向上した半導体装置およびその製造方
法を提供する。 【解決手段】基板1の主表面側において半導体デバイス
を覆う保護膜13に対向して遮光膜14を配置し、遮光
膜14と同じ金属材料からなる支持部15によって保護
膜13と遮光膜14との間のギャップを規定距離に保つ
ようにしてある。遮光膜14は基板1の厚み方向に直交
する面内で矩形状に形成され、支持部15は遮光膜14
の一辺に沿って形成されている。遮光膜14と支持部1
5とは連続一体に形成されている。したがって、遮光膜
14と保護膜13との間にギャップが形成され、遮光膜
14と保護膜13とは遮光膜14と同じ金属材料により
形成された支持部15のみで繋がっている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、pn接合を有し遮
光する必要のある半導体デバイスを含む半導体装置およ
びその製造方法に関するものである。
【0002】
【従来の技術】発光素子や受光素子などの光デバイスを
除いた半導体デバイスは一般的に樹脂で封止された状態
で使用されるので、直接光に曝されることはない。
【0003】ところで、近年、高周波信号をオン・オフ
するスイッチ要素として半導体スイッチのニーズが高ま
っており、このような半導体スイッチの一例として、半
導体リレーが知られている。半導体リレーとしては、発
光ダイオードのような発光素子が形成されたチップ、発
光素子に光結合するフォトダイオードのような受光素子
などが形成されたチップ、ゲート同士およびソース同士
をそれぞれ共通接続した1対のMOSFETからなり受
光素子の出力によりオンオフされる半導体スイッチ素子
が形成されたチップを1つのパッケージに内蔵してい
る。また、この種の半導体リレーでは、半導体スイッチ
素子を構成する各MOSFETのゲート電荷の充放電を
制御する制御回路が設けられているが、半導体リレー全
体の小型化(実装面積の縮小化)を図るために受光素子
と制御回路とを同一の基板に集積化しているものがあ
る。
【0004】ここにおいて、制御回路は、MOSFET
や拡散抵抗などの半導体デバイスにより構成されている
が、受光素子と制御回路とを1つのチップに形成したも
のでは、受光素子に隣接した制御回路に発光素子の光が
照射されてリーク電流が増大してしまう恐れがあるの
で、制御回路を構成する半導体デバイスは遮光膜により
覆われている。すなわち、受光素子および制御回路が形
成されたチップにおいて受光素子以外の半導体デバイス
が形成された部位は、例えば、図9に示すように基板1
の主表面側にシリコン酸化膜からなる絶縁膜11が形成
され、図示しない半導体デバイスに接続された配線12
が絶縁膜11上に形成され、絶縁膜11および配線12
を覆うようにCVD法によって堆積されたシリコン酸化
膜からなる保護膜13が形成され、保護膜13を覆うよ
うにアルミニウム合金(Al−Si)のような金属膜か
らなる遮光膜14が積層されている。したがって、この
ような遮光膜14を有する半導体リレーでは、pn接合
を有し遮光する必要のある半導体デバイスに発光素子の
光が照射されるのを防止することができるから、半導体
デバイスのデバイス特性が光の影響を受けて変動してし
まう(例えば、リーク電流が増大する)ことを防止でき
る。
【0005】
【発明が解決しようとする課題】ところで、上記従来構
成では、遮光膜14と保護膜13とが比較的大きな面積
で接しているが、遮光膜14の主材料であるアルミニウ
ムはCVD法により形成されたシリコン酸化膜(つま
り、保護膜13)の20倍以上の熱膨張係数を有してい
るので、温度サイクル試験(ヒートサイクル試験)に代
表される温度変化の下で保護膜13に保護膜13の結合
力以上の引っ張り応力が加わってクラックが発生するこ
とがあり、デバイスの信頼性が損なわれてしまうという
不具合があった。しかも、遮光膜14と配線12とを絶
縁している保護膜13にクラックが発生すると、遮光膜
14と配線12との絶縁を維持できなくなってしまうこ
ともある。
【0006】本発明は上記事由に鑑みて為されたもので
あり、その目的は、信頼性を向上した半導体装置および
その製造方法を提供することにある。
【0007】
【課題を解決するための手段】請求項1の発明は、上記
目的を達成するために、少なくとも1つのpn接合を有
し遮光する必要のある半導体デバイスが主表面側に形成
された基板と、基板の主表面側において前記半導体デバ
イスを覆う保護膜と、保護膜に対向して配置された金属
材料からなる遮光膜と、遮光膜と同じ金属材料からなり
保護膜と遮光膜との間のギャップを規定距離に保つよう
に保護膜と遮光膜とを繋ぐ支持部とを備えることを特徴
とするものであり、遮光膜と保護膜との間にギャップが
形成され、遮光膜と保護膜とは遮光膜と同じ金属材料に
より形成された支持部のみで繋がっているので、半導体
デバイスへの外部からの光を遮光膜で遮光するようにし
ながらも、温度変化によって保護膜に加わる応力を緩和
することができ、信頼性を向上できる。
【0008】請求項2の発明は、請求項1の発明におい
て、前記支持部は、前記基板の厚み方向に直交する面内
で前記遮光膜の外周の一部に沿って形成されているの
で、前記支持部と前記保護膜との熱膨張係数差に起因し
て前記保護膜に加わる応力が前記半導体デバイスへ与え
る影響をより少なくできる。
【0009】請求項3の発明は、請求項1の発明におい
て、前記支持部は、前記基板の厚み方向に直交する平面
内で前記遮光膜の中心を通って遮光膜を2分する中心線
に沿って形成されているので、前記支持部によって前記
遮光膜を安定して支持することができ、また、請求項2
の発明に比べて前記ギャップの形成が容易になる。
【0010】請求項4の発明は、請求項1の発明におい
て、前記支持部を2つ備え、前記各支持部は、前記基板
の厚み方向に直交する面内で前記遮光膜の中心を挟み互
いに平行な2つの辺に沿ってそれぞれ形成されているの
で、請求項2および請求項3の発明に比べて前記支持部
によって前記遮光膜を安定して支持することができる。
【0011】請求項5の発明は、請求項1の発明におい
て、前記遮光膜が前記基板の厚み方向に直交する面内で
矩形状に形成され、前記支持部を4つ備え、前記各支持
部は、前記遮光膜の4隅それぞれを支持しているので、
請求項2および請求項3の発明に比べて前記支持部によ
って前記遮光膜を安定して支持することができ、また、
請求項2の発明に比べて前記ギャップの形成が容易にな
る。
【0012】請求項6の発明は、請求項1ないし請求項
5の発明において、前記遮光膜は、遮光機能を維持可能
な程度に微細な孔が貫設されているので、製造プロセス
において微細な孔を通してエッチング液を導入すること
によって前記ギャップを形成することが可能になり、前
記ギャップの形成が容易になる。
【0013】請求項7の発明は、請求項1ないし請求項
6の発明において、前記規定距離が5μm〜15μmな
ので、前記ギャップを安定して形成可能とし且つ前記遮
光膜によって外部からの光を遮光することが可能とな
る。
【0014】請求項8の発明は、請求項1ないし請求項
7のいずれかに記載の半導体装置の製造方法であって、
前記保護膜上において前記ギャップに対応した部位に犠
牲膜を形成する工程と、前記犠牲膜および露出した保護
膜を覆う前記金属材料からなる金属膜を形成する工程
と、前記金属膜をパターニングすることにより前記金属
膜の一部からなる遮光膜を形成する工程と、前記犠牲膜
を選択的に除去する工程とを備えることを特徴とし、前
記半導体デバイスへの外部からの光を遮光膜によって遮
光でき且つ遮光膜と保護膜との熱膨張係数差に起因して
保護膜に加わる応力が緩和されて信頼性の高い半導体装
置を提供することが可能になる。
【0015】請求項9の発明は、請求項8の発明におい
て、前記犠牲膜がポリイミド膜であって、前記犠牲膜を
選択的に除去する工程では発煙硝酸を用いるので、前記
犠牲層のパターニングおよび選択的な除去が容易にな
る。
【0016】請求項10の発明は、請求項8の発明にお
いて、前記保護膜がシリコン窒化膜であるとともに前記
犠牲膜がシリコン酸化膜であって、前記犠牲膜を選択に
除去する工程ではフッ酸を用いるので、前記犠牲層のパ
ターニングおよび選択的な除去が容易になる。
【0017】請求項11の発明は、請求項8の発明にお
いて、前記犠牲膜がアルミニウム膜であるとともに前記
金属膜がチタン膜であって、前記犠牲膜を選択的に除去
する工程では強酸若しくは強塩基水溶液を用いるので、
前記犠牲層のパターニングおよび選択的な除去が容易に
なる。
【0018】
【発明の実施の形態】(実施形態1)本実施形態の半導
体装置は、例えば半導体リレーに利用されるものであっ
て、図2に示すような基本構成を有している。図2にお
ける基板1はいわゆる誘電体分離基板であって、基板1
の主表面側に形成されているp形の単結晶シリコンから
なる半導体島状領域3a,3bがシリコン酸化膜からな
る素子分離酸化膜2とポリシリコンからなる分離部4と
で絶縁分離されている。
【0019】図2に示す基本構成の半導体装置は、図示
しない発光ダイオードよりなる発光素子の光を受光して
光起電力を発生する受光素子としてのフォトダイオード
が半導体島状領域3aに形成され、従来例で説明した制
御回路を構成する制御用のMOSFET(以下、制御用
MOSFETと称する)や制御用MOSFETのゲート
−ソース間に接続された拡散抵抗からなるバイアス抵抗
が半導体島状領域3bに形成されている。なお、制御用
MOSFEETは、半導体スイッチ素子を構成する1対
のMOSFETのゲート同士の接続点とソース同士との
接続点との間に接続されている。つまり、制御用MOS
FETはバイアス抵抗を介して受光素子の両端間に接続
されている。
【0020】上述のフォトダイオードは、p形の半導体
島状領域の主表面側においてn+形領域31とp+形領域
32とが離間して形成され、n+形領域31上に例えば
アルミニウム合金(Al−Si)からなる電極34が形
成され、p+形領域32上に例えばアルミニウム合金か
らなる電極33が形成されている。なお、電極33,3
4は基板1の主表面上に形成されたシリコン酸化膜より
なる絶縁膜11aに形成したコンタクトホールを埋め込
んで形成されている。
【0021】また、上述の制御用MOSFETは、p形
半導体島状領域3bの主表面側においてn+形ドレイン
領域5とn+形ソース領域6とが離間して形成され、p
形半導体島状領域3bにおいてn+形ドレイン領域5と
+形ソース領域6との間に介在する部位の上にゲート
酸化膜11bを介してポリシリコンよりなるゲート電極
7が形成されている。また、n+形ドレイン領域5上に
はアルミニウム合金からなるドレイン電極9が形成さ
れ、n+形ソース領域6上にはアルミニウム合金からな
るソース電極8が形成されている。なお、ドレイン電極
9およびソース電極8は基板1の主表面上に形成された
絶縁膜11aに形成したコンタクトホールを埋め込んで
形成されている。
【0022】また、上述のバイアス抵抗は、p形半導体
島状領域3bの主表面側においてn形領域21が形成さ
れ、n形領域21の両端部上にそれぞれアルミニウム合
金からなる電極22,23が形成されている。なお、電
極22,23は基板1の主表面上に形成されたシリコン
酸化膜よりなる絶縁膜11aに形成したコンタクトホー
ルを埋め込んで形成されている。
【0023】ところで、上述の基板1の主表面側の全面
にはシリコン酸化膜よりなる保護膜13が形成され、保
護膜13のうち半導体島状領域3bに重なる部位の上方
にはアルミニウム合金(A−Si)からなる遮光膜14
が対向して配置されている。ここに、遮光膜14は保護
膜13上に形成されたアルミニウム合金(Al−Si)
からなる支持部15によって支持されている。ばお、保
護膜13の表面は平坦化されている。
【0024】以下、本発明の要旨の要旨となる部分につ
いて図1を参照しながら説明する。なお、図1は、基本
構成において具体的に説明した部分であって本実施形態
の要旨にはとくに影響しない部分については図示ならび
に符号を省略してある。また、図1では上述の絶縁膜1
1aとゲート酸化膜11bとを特に区別せずに絶縁膜1
1としてあり、上述の各電極7,8,9,22,23に
それぞれ接続されたアルミニウム合金からなる配線を特
に区別せずに配線12としてある。
【0025】本実施形態では、図1に示すように、基板
1の主表面側において上記半導体デバイスを覆う保護膜
13に対向して遮光膜14を配置し、遮光膜14と同じ
金属材料からなる支持部15によって保護膜13と遮光
膜14との間のギャップを規定距離に保つようにしたも
のである。なお、規定距離は5μm〜15μmの範囲内
で設定することが望ましい。
【0026】ここにおいて、支持部15は、基板1の厚
み方向に直交する面内で遮光膜14の外周の一部に沿っ
て形成されている。図示例では、遮光膜14が基板1の
厚み方向に直交する面内で矩形状に形成され、支持部1
5が遮光膜14の一辺に沿って形成されている。なお、
遮光膜14と支持部15とは連続一体に形成されてい
る。
【0027】しかして、本実施形態では、遮光膜14と
保護膜13との間にギャップが形成され、遮光膜14と
保護膜13とは遮光膜14と同じ金属材料により形成さ
れた支持部15のみで繋がっているので、半導体デバイ
スへの外部からの光を遮光膜14で遮光するようにしな
がらも、遮光膜14を構成する金属材料と保護膜13と
の熱膨張係数差に起因して保護膜13に加わる応力(つ
まり、温度変化によって保護膜13に加わる応力)を緩
和することができ、信頼性を向上できる。
【0028】以下、本発明の要旨となる図1に示す構成
の製造方法について図3および図4を参照しながら説明
する。
【0029】基板1の主表面側に熱CVD法またはCV
D法でシリコン酸化膜よりなる絶縁膜11を形成した
後、フォトリソグラフィ工程とフッ酸を用いたエッチン
グ工程とを行い絶縁膜11の適宜部位にコンタクトホー
ル11cを開孔することによって、図3(a)に示す構
造が得られる。
【0030】次に、基板1の主表面側の全面にコンタク
トホール11cが埋め込まれるようにアルミニウム合金
を例えばスパッタ法により堆積させ、フォトリソグラフ
ィ工程と塩素系ガスなどを用いたエッチング工程とによ
りパターニングすることで上記各電極8,9,22,2
3,33,34および配線12を形成することによっ
て、図3(b)に示す構造が得られる。
【0031】その後、基板1の主表面側の全面に例えば
CVD法によりNSG、PSGなどのシリコン酸化膜か
らなる保護膜13を形成することによって、図3(c)
に示す構造が得られる。なお、保護膜13は表面を平坦
化できる程度の膜厚に形成する。
【0032】保護膜13を形成した後、保護膜13上に
ポリイミド樹脂をスピンコートし、フォトリソグラフィ
工程により支持部15に対応した部位のみを除去し、続
いて熱処理して硬化させることでポリイミド膜よりなる
犠牲膜18を形成することによって、図4(a)に示す
構造が得られる。なお、犠牲膜18の膜厚は、上記規定
距離(5μm〜15μm)に設定してある。
【0033】次に、犠牲膜18および露出した保護膜1
3を覆うように基板1の主表面側の全面にアルミニウム
合金(A−Si)からなる金属膜をスパッタ法などによ
って堆積させ、フォトリソグラフィ工程と塩素系ガスを
用いたエッチング工程とにより金属膜をパターニングす
ることで金属膜からなる遮光膜14を形成することによ
って、図4(b)に示す構造が得られる。ここにおい
て、パターニング後の金属膜のうち遮光膜14と保護膜
13とを繋ぐ部分が支持部15となる。
【0034】その後、アルミニウム合金に対してポリイ
ミドを選択的にエッチング可能な発煙硝酸を用いて犠牲
膜18を選択的にエッチング除去して遮光膜14と保護
膜13との間に規定距離のギャップを形成することによ
って、図5(c)に示す構造が得られる。なお、犠牲膜
18の膜厚を上述のように5μm〜15μmの範囲で設
定しておくことによって、犠牲膜18を確実に除去する
ことができるとともに、遮光膜14による十分な遮光効
果を得ることができる。
【0035】ところで、上述の例では、遮光膜14の材
料としてアルミニウム合金を採用しているが、遮光膜1
4の材料として例えばチタンを採用してもよく、遮光膜
14および支持部15をチタン膜により構成する場合に
は、犠牲膜18としてスパッタ法などで堆積されるアル
ミニウム膜を用い、最終的に犠牲膜18を除去するエッ
チング液として塩酸、硝酸などの強酸水溶液、あるいは
水酸化カリウムなどの強塩基水溶液を用いれば遮光膜1
4に対して犠牲膜18を選択的に除去することができ
る。
【0036】また、上述の例では、保護膜13の材料と
してシリコン酸化膜を採用しているが、保護膜13の材
料としてシリコン窒化膜を採用してもよく、保護膜13
をシリコン窒化膜により構成する場合には、犠牲膜18
としてCVD法などで堆積されるPSGなどのシリコン
酸化膜を用い、最終的に犠牲膜18を除去するエッチン
グ液としてフッ酸を用いれば遮光膜14に対して犠牲膜
18を選択的に除去することができる。
【0037】(実施形態2)本実施形態は、図5に示す
ように、支持部15を、基板1の厚み方向に直交する面
内で遮光膜14の中心を通って遮光膜14を2分する中
心線に沿って形成したものである。つまり、図5に示す
ように、支持部15により支持される遮光膜14は、図
5における左右方向でほぼ左右対称の形状になる。他の
構成は実施形態1と同じである。なお、図5においても
図1と同様、本実施形態の要旨にはとくに影響しない部
分については図示ならびに符号を省略してある。
【0038】しかして、本実施形態では、実施形態1に
比べて、支持部15によって遮光膜14を安定して支持
することができる。また、本実施形態では、実施形態1
で説明したギャップが基板1の厚み方向に直交する面内
で2分割されることになり、2分割された各ギャップの
図5の左右方向における幅が実施形態1で説明したギャ
ップの図1の左右方向における幅に比べてほぼ半分にす
ることができるから、実施形態1と同様の製造方法にお
いて、実施形態1に比べて遮光膜14と保護膜13との
間のギャップの形成が容易になる。
【0039】(実施形態3)本実施形態は、図6に示す
ように、支持部15を2つ備え、各支持部15が、基板
1の厚み方向に直交する面内で遮光膜14の中心を挟み
互いに平行な2つの辺に沿ってそれぞれ形成されたもの
である。要するに、本実施形態では、遮光膜14の図6
における左右両端部がそれぞれ支持部15を介して保護
膜13と繋がっている。他の構成は実施形態1と同じで
ある。なお、図6においても図1と同様、本実施形態の
要旨にはとくに影響しない部分については図示ならびに
符号を省略してある。
【0040】しかして、本実施形態では、遮光膜14の
左右両端部を支持部15で支持しているので、実施形態
1および実施形態2に比べて支持部15によって遮光膜
14を安定して支持することができる。なお、製造方法
は実施形態1と同様である。
【0041】(実施形態4)本実施形態は、図7に示す
ように、支持部15を4つ備え、各支持部15が、遮光
膜14の4隅それぞれを支持しているものである。他の
構成は実施形態1と同じである。なお、図7においても
図1と同様、本実施形態の要旨にはとくに影響しない部
分については図示ならびに符号を省略してある。
【0042】しかして、本実施形態では、実施形態1お
よび実施形態2に比べて、支持部15によって遮光膜1
4を安定して支持することができる。また、実施形態1
と同様の製造方法において、犠牲膜18を選択的に除去
するためのエッチング液の侵入経路が増える(つまり、
犠牲膜18が4箇所で露出している)ので、実施形態1
に比べて遮光膜14と保護膜13との間のギャップの形
成が容易になる。
【0043】(実施形態5)本実施形態の基本構成は実
施形態3と同じであって、図8に示すように、遮光膜1
4に遮光機能を維持可能な程度に微細な孔17が貫設さ
れている点が相違するだけである。他の構成は実施形態
3と同じである。なお、図8においても図1と同様、本
実施形態の要旨にはとくに影響しない部分については図
示ならびに符号を省略してある。
【0044】しかして、本実施形態では、実施形態1と
同様の製造プロセスにおいて犠牲膜18を選択的にエッ
チング除去するための工程においてエッチング液が侵入
する経路が増えるので、遮光膜14と保護膜13との間
のギャップの形成が容易になる。
【0045】ところで、上記各実施形態では、半導体リ
レーに利用される半導体デバイスについて例示したが、
半導体デバイスは少なくともpn接合を有し遮光する必
要のあるものであればよい。また、基板1についても誘
電体分離基板に限定されるものではない。
【0046】
【発明の効果】請求項1の発明は、少なくとも1つのp
n接合を有し遮光する必要のある半導体デバイスが主表
面側に形成された基板と、基板の主表面側において前記
半導体デバイスを覆う保護膜と、保護膜に対向して配置
された金属材料からなる遮光膜と、遮光膜と同じ金属材
料からなり保護膜と遮光膜との間のギャップを規定距離
に保つように保護膜と遮光膜とを繋ぐ支持部とを備える
ものであり、遮光膜と保護膜との間にギャップが形成さ
れ、遮光膜と保護膜とは遮光膜と同じ金属材料により形
成された支持部のみで繋がっているので、半導体デバイ
スへの外部からの光を遮光膜で遮光するようにしながら
も、温度変化によって保護膜に加わる応力を緩和するこ
とができ、信頼性を向上できるという効果がある。
【0047】請求項2の発明は、請求項1の発明におい
て、前記支持部は、前記基板の厚み方向に直交する面内
で前記遮光膜の外周の一部に沿って形成されているの
で、前記支持部と前記保護膜との熱膨張係数差に起因し
て前記保護膜に加わる応力が前記半導体デバイスへ与え
る影響をより少なくできるという効果がある。
【0048】請求項3の発明は、請求項1の発明におい
て、前記支持部は、前記基板の厚み方向に直交する平面
内で前記遮光膜の中心を通って遮光膜を2分する中心線
に沿って形成されているので、前記支持部によって前記
遮光膜を安定して支持することができるという効果があ
り、また、請求項2の発明に比べて前記ギャップの形成
が容易になるという効果がある。
【0049】請求項4の発明は、請求項1の発明におい
て、前記支持部を2つ備え、前記各支持部は、前記基板
の厚み方向に直交する面内で前記遮光膜の中心を挟み互
いに平行な2つの辺に沿ってそれぞれ形成されているの
で、請求項2および請求項3の発明に比べて前記支持部
によって前記遮光膜を安定して支持することができると
いう効果がある。
【0050】請求項5の発明は、請求項1の発明におい
て、前記遮光膜が前記基板の厚み方向に直交する面内で
矩形状に形成され、前記支持部を4つ備え、前記各支持
部は、前記遮光膜の4隅それぞれを支持しているので、
請求項2および請求項3の発明に比べて前記支持部によ
って前記遮光膜を安定して支持することができるという
効果があり、また、請求項2の発明に比べて前記ギャッ
プの形成が容易になるという効果がある。
【0051】請求項6の発明は、請求項1ないし請求項
5の発明において、前記遮光膜は、遮光機能を維持可能
な程度に微細な孔が貫設されているので、製造プロセス
において微細な孔を通してエッチング液を導入すること
によって前記ギャップを形成することが可能になり、前
記ギャップの形成が容易になるという効果がある。
【0052】請求項7の発明は、請求項1ないし請求項
6の発明において、前記規定距離が5μm〜15μmな
ので、前記ギャップを安定して形成可能とし且つ前記遮
光膜によって外部からの光を遮光することが可能となる
という効果がある。
【0053】請求項8の発明は、請求項1ないし請求項
7のいずれかに記載の半導体装置の製造方法であって、
前記保護膜上において前記ギャップに対応した部位に犠
牲膜を形成する工程と、前記犠牲膜および露出した保護
膜を覆う前記金属材料からなる金属膜を形成する工程
と、前記金属膜をパターニングすることにより前記金属
膜の一部からなる遮光膜を形成する工程と、前記犠牲膜
を選択的に除去する工程とを備えることを特徴とし、前
記半導体デバイスへの外部からの光を遮光膜によって遮
光でき且つ遮光膜と保護膜との熱膨張係数差に起因して
保護膜に加わる応力が緩和されて信頼性の高い半導体装
置を提供することが可能になるという効果がある。
【0054】請求項9の発明は、請求項8の発明におい
て、前記犠牲膜がポリイミド膜であって、前記犠牲膜を
選択的に除去する工程では発煙硝酸を用いるので、前記
犠牲層のパターニングおよび選択的な除去が容易になる
という効果がある。
【0055】請求項10の発明は、請求項8の発明にお
いて、前記保護膜がシリコン窒化膜であるとともに前記
犠牲膜がシリコン酸化膜であって、前記犠牲膜を選択に
除去する工程ではフッ酸を用いるので、前記犠牲層のパ
ターニングおよび選択的な除去が容易になるという効果
がある。
【0056】請求項11の発明は、請求項8の発明にお
いて、前記犠牲膜がアルミニウム膜であるとともに前記
金属膜がチタン膜であって、前記犠牲膜を選択的に除去
する工程では強酸若しくは強塩基水溶液を用いるので、
前記犠牲層のパターニングおよび選択的な除去が容易に
なるという効果がある。
【図面の簡単な説明】
【図1】実施形態1を示し、(a)は要部概略斜視図、
(b)は要部概略断面図である。
【図2】同上の基本構成を示す概略断面図である。
【図3】同上の製造方法を説明するための主要工程斜視
図である。
【図4】同上の製造方法を説明するための主要工程斜視
図である。
【図5】実施形態2を示し、(a)は要部概略斜視図、
(b)は要部概略断面図である。
【図6】実施形態3を示し、(a)は要部概略斜視図、
(b)は要部概略断面図である。
【図7】実施形態4を示し、(a)は要部概略斜視図、
(b)は要部概略断面図、(c)は要部概略側断面図で
ある。
【図8】実施形態5を示し、(a)は要部概略斜視図、
(b)は要部概略平面図である。
【図9】従来例を示し、(a)は要部概略斜視図、
(b)はの要部概略断面図、(c)は要部概略側断面図
である。
【符号の説明】
1 基板 11 絶縁膜 12 配線 13 保護膜 14 遮光膜 15 支持部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 27/14 31/12 Fターム(参考) 4M109 AA04 CA10 EA20 EE13 GA01 4M118 AA08 AB05 BA02 BA06 CA03 CA32 CB14 FC02 FC06 FC18 GB02 GB14 5F033 HH09 RR04 RR14 SS21 VV00 XX17 XX19 XX31 XX32 5F038 BH10 BH17 DF11 EZ20 5F089 AA10 AB09 AC02 AC30 CA06 EA10 GA10

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも1つのpn接合を有し遮光す
    る必要のある半導体デバイスが主表面側に形成された基
    板と、基板の主表面側において前記半導体デバイスを覆
    う保護膜と、保護膜に対向して配置された金属材料から
    なる遮光膜と、遮光膜と同じ金属材料からなり保護膜と
    遮光膜との間のギャップを規定距離に保つように保護膜
    と遮光膜とを繋ぐ支持部とを備えることを特徴とする半
    導体装置。
  2. 【請求項2】 前記支持部は、前記基板の厚み方向に直
    交する面内で前記遮光膜の外周の一部に沿って形成され
    てなることを特徴とする請求項1記載の半導体装置。
  3. 【請求項3】 前記支持部は、前記基板の厚み方向に直
    交する面内で前記遮光膜の中心を通って遮光膜を2分す
    る中心線に沿って形成されてなることを特徴とする請求
    項1記載の半導体装置。
  4. 【請求項4】 前記支持部を2つ備え、前記各支持部
    は、前記基板の厚み方向に直交する面内で前記遮光膜の
    中心を挟み互いに平行な2つの辺に沿ってそれぞれ形成
    されてなることを特徴とする請求項1記載の半導体装
    置。
  5. 【請求項5】 前記遮光膜が前記基板の厚み方向に直交
    する面内で矩形状に形成され、前記支持部を4つ備え、
    前記各支持部は、前記遮光膜の4隅それぞれを支持して
    なることを特徴とする請求項1記載の半導体装置。
  6. 【請求項6】 前記遮光膜は、遮光機能を維持可能な程
    度に微細な孔が貫設されてなることを特徴とする請求項
    1ないし請求項5のいずれかに記載の半導体装置。
  7. 【請求項7】 前記規定距離が5μm〜15μmである
    ことを特徴とする請求項1ないし請求項6のいずれかに
    記載の半導体装置。
  8. 【請求項8】 請求項1ないし請求項7のいずれかに記
    載の半導体装置の製造方法であって、前記保護膜上にお
    いて前記ギャップに対応した部位に犠牲膜を形成する工
    程と、前記犠牲膜および露出した保護膜を覆う前記金属
    材料からなる金属膜を形成する工程と、前記金属膜をパ
    ターニングすることにより前記金属膜の一部からなる遮
    光膜を形成する工程と、前記犠牲膜を選択的に除去する
    工程とを備えることを特徴とする半導体装置の製造方
    法。
  9. 【請求項9】 前記犠牲膜がポリイミド膜であって、前
    記犠牲膜を選択的に除去する工程では発煙硝酸を用いる
    ことを特徴とする請求項8記載の半導体装置の製造方
    法。
  10. 【請求項10】 前記保護膜がシリコン窒化膜であると
    ともに前記犠牲膜がシリコン酸化膜であって、前記犠牲
    膜を選択に除去する工程ではフッ酸を用いることを特徴
    とする請求項8記載の半導体装置の製造方法。
  11. 【請求項11】 前記犠牲膜がアルミニウム膜であると
    ともに前記金属膜がチタン膜であって、前記犠牲膜を選
    択的に除去する工程では強酸若しくは強塩基水溶液を用
    いることを特徴とする請求項8記載の半導体装置の製造
    方法。
JP2001158295A 2001-05-28 2001-05-28 半導体装置およびその製造方法 Withdrawn JP2002353379A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001158295A JP2002353379A (ja) 2001-05-28 2001-05-28 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001158295A JP2002353379A (ja) 2001-05-28 2001-05-28 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002353379A true JP2002353379A (ja) 2002-12-06

Family

ID=19002036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001158295A Withdrawn JP2002353379A (ja) 2001-05-28 2001-05-28 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2002353379A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9065064B2 (en) 2012-08-28 2015-06-23 Kabushiki Kaisha Toshiba Manufacturing method and manufacturing apparatus of functional element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9065064B2 (en) 2012-08-28 2015-06-23 Kabushiki Kaisha Toshiba Manufacturing method and manufacturing apparatus of functional element

Similar Documents

Publication Publication Date Title
JP3613838B2 (ja) 半導体装置の製造方法
JPS63308386A (ja) 半導体装置とその製造方法
JPH09115999A (ja) 半導体集積回路装置
JP3435844B2 (ja) 半導体加速度センサ及びその製造方法
JPH05335529A (ja) 半導体装置およびその製造方法
JP4567126B2 (ja) 集積デバイスの製造方法および集積デバイス
JP4499967B2 (ja) 半導体集積回路の製造方法
JP2007012896A (ja) 回路基板、回路基板の製造方法および半導体装置
KR100306858B1 (ko) 반도체장치및그제조방법
JP2000232215A (ja) イメージセンサ構造及びその製造方法
CN109422234A (zh) 测试结构及其制造方法
JP4338490B2 (ja) 光半導体集積回路装置の製造方法
JP3269536B2 (ja) 半導体装置
JP2919757B2 (ja) 絶縁ゲート型半導体装置
JP2002353379A (ja) 半導体装置およびその製造方法
JPH06177242A (ja) 半導体集積回路装置
JPS60200541A (ja) 半導体装置
JP3543471B2 (ja) 半導体装置の製造方法
JP2005353997A (ja) 半導体装置及びその製造方法
JPH01130545A (ja) 樹脂封止型半導体装置
JPH0332230B2 (ja)
JP2013187512A (ja) 半導体装置
JP4149643B2 (ja) 半導体装置の製造方法
JP2012063221A (ja) 赤外線センサ
JP3012227B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080805