JP2002344126A - プリント基板及びｌｓｉチップの実装構造 - Google Patents
プリント基板及びｌｓｉチップの実装構造Info
- Publication number
- JP2002344126A JP2002344126A JP2001143491A JP2001143491A JP2002344126A JP 2002344126 A JP2002344126 A JP 2002344126A JP 2001143491 A JP2001143491 A JP 2001143491A JP 2001143491 A JP2001143491 A JP 2001143491A JP 2002344126 A JP2002344126 A JP 2002344126A
- Authority
- JP
- Japan
- Prior art keywords
- lsi chip
- circuit board
- printed circuit
- mounting
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ＬＳＩチップ実装の高信頼性を確保するプリ
ント基板及びＬＳＩチップの実装構造を提供する。 【解決手段】 本発明は、プリント基板１の最外層に基
板面より突出したバンプ型パッド１１を形成し、このバ
ンプ型パッド１１上に半田ボール１３を介してＬＳＩチ
ップ２を実装する。従って、プリント基板１とＬＳＩチ
ップとの熱膨張率差によって生じ得る応力をバンプ型パ
ッド１１及び半田ボール１３により分散（緩和）するこ
とにより、ＬＳＩチップ実装の接合部における高信頼性
を確保することができる。
ント基板及びＬＳＩチップの実装構造を提供する。 【解決手段】 本発明は、プリント基板１の最外層に基
板面より突出したバンプ型パッド１１を形成し、このバ
ンプ型パッド１１上に半田ボール１３を介してＬＳＩチ
ップ２を実装する。従って、プリント基板１とＬＳＩチ
ップとの熱膨張率差によって生じ得る応力をバンプ型パ
ッド１１及び半田ボール１３により分散（緩和）するこ
とにより、ＬＳＩチップ実装の接合部における高信頼性
を確保することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、プリント基板及び
ＬＳＩチップの実装構造に関し、特にコンピュータ装置
等に用いられるプリント基板及びＬＳＩチップの実装構
造に関する。
ＬＳＩチップの実装構造に関し、特にコンピュータ装置
等に用いられるプリント基板及びＬＳＩチップの実装構
造に関する。
【０００２】
【従来の技術】近年では、ＬＳＩの高密度実装化並びに
高周波数化に対応して、ＬＳＩチップをパッケージング
せず、むき出しのままプリント基板に実装するベアチッ
プ実装が行われるようになってきている。
高周波数化に対応して、ＬＳＩチップをパッケージング
せず、むき出しのままプリント基板に実装するベアチッ
プ実装が行われるようになってきている。
【０００３】この場合、ＬＳＩチップ実装の信頼性とい
う観点において、ＬＳＩチップとプリント基板との接合
部に発生する応力が問題となる。一般的に物質は、温度
が変化することにより膨張または収縮する。この膨張／
収縮の度合いは、物質によって異なり、熱膨張率として
定義されるものである。
う観点において、ＬＳＩチップとプリント基板との接合
部に発生する応力が問題となる。一般的に物質は、温度
が変化することにより膨張または収縮する。この膨張／
収縮の度合いは、物質によって異なり、熱膨張率として
定義されるものである。
【０００４】ＬＳＩチップは、一般的にシリコン（Ｓ
ｉ）で形成され、プリント基板はガラス繊維にエポキシ
・ポリイミド等の樹脂を含浸させた絶縁部と銅箔からな
る導体部とをサンドウィッチした複合材であり、両者の
熱膨張率は数倍異なるものである。具体例として、ＬＳ
Ｉチップの熱膨張率：約３ｐｐｍに対し、プリント基板
の熱膨張率：約２０ｐｐｍという具合である。
ｉ）で形成され、プリント基板はガラス繊維にエポキシ
・ポリイミド等の樹脂を含浸させた絶縁部と銅箔からな
る導体部とをサンドウィッチした複合材であり、両者の
熱膨張率は数倍異なるものである。具体例として、ＬＳ
Ｉチップの熱膨張率：約３ｐｐｍに対し、プリント基板
の熱膨張率：約２０ｐｐｍという具合である。
【０００５】ＬＳＩチップをプリント基板に半田付けし
た後は、様々な温度環境下に置かれることになる。する
と、環境温度の変化に伴い、ＬＳＩチップとプリント基
板には、それぞれの熱膨張率に応じた膨張／収縮が発生
する。上述のようにプリント基板の熱膨張率は、ＬＳＩ
チップの熱膨張率に比べて数倍大きく、寸法変化量に差
が生じるため、この差により両者の接合部に応力が発生
する。この応力をいかに緩和させるかがＬＳＩチップ実
装の信頼性を大きく左右することとなる。
た後は、様々な温度環境下に置かれることになる。する
と、環境温度の変化に伴い、ＬＳＩチップとプリント基
板には、それぞれの熱膨張率に応じた膨張／収縮が発生
する。上述のようにプリント基板の熱膨張率は、ＬＳＩ
チップの熱膨張率に比べて数倍大きく、寸法変化量に差
が生じるため、この差により両者の接合部に応力が発生
する。この応力をいかに緩和させるかがＬＳＩチップ実
装の信頼性を大きく左右することとなる。
【０００６】図８は、従来のプリント基板の概略構成を
示す斜視図である。図８に示すように、従来のプリント
基板における実装パッド８１は、基板面に対して僅かな
起伏を有する形状となっている。このような従来のプリ
ント基板に対してのＬＳＩチップの実装例を以下に示
す。
示す斜視図である。図８に示すように、従来のプリント
基板における実装パッド８１は、基板面に対して僅かな
起伏を有する形状となっている。このような従来のプリ
ント基板に対してのＬＳＩチップの実装例を以下に示
す。
【０００７】従来、主流なＬＳＩチップ実装としては、
ＱＦＰ(Quad Flat Package) やＰＧＡ(Pin Grid Array)
等がある。図９は、ＰＧＡの実装例を示す断面図であ
る。図９に示すように、ＰＧＡの場合、プリント基板９
１とＬＳＩパッケージ（以下、ＬＳＩチップ称す）９２
の間を細く、しかもある程度の長さを備えるＩ／Ｏピン
９３で接続するため、プリント基板９１及びＬＳＩチッ
プ９２の熱膨張率差による応力が生じる場合でも、Ｉ／
Ｏピン９３でその応力を緩和することができるものであ
った。
ＱＦＰ(Quad Flat Package) やＰＧＡ(Pin Grid Array)
等がある。図９は、ＰＧＡの実装例を示す断面図であ
る。図９に示すように、ＰＧＡの場合、プリント基板９
１とＬＳＩパッケージ（以下、ＬＳＩチップ称す）９２
の間を細く、しかもある程度の長さを備えるＩ／Ｏピン
９３で接続するため、プリント基板９１及びＬＳＩチッ
プ９２の熱膨張率差による応力が生じる場合でも、Ｉ／
Ｏピン９３でその応力を緩和することができるものであ
った。
【０００８】図１０は、ＢＧＡ(Ball Grid Array) 、Ｃ
ＳＰ(Chip Size Package) 、特にベアチップの実装例を
示す断面図である。図１０に示すように、プリント基板
１０１とＬＳＩチップ１０２とは、上述するＩ／Ｏピン
の代わりに半田ボール１０３により実装パッド１０４上
で電気的に接続されているため、Ｉ／Ｏピンのような柔
軟性がないものであった。
ＳＰ(Chip Size Package) 、特にベアチップの実装例を
示す断面図である。図１０に示すように、プリント基板
１０１とＬＳＩチップ１０２とは、上述するＩ／Ｏピン
の代わりに半田ボール１０３により実装パッド１０４上
で電気的に接続されているため、Ｉ／Ｏピンのような柔
軟性がないものであった。
【０００９】このため、図１１に示すように、プリント
基板１１１とＬＳＩチップ１１２との熱膨張率差による
応力が発生すると、応力を緩和する部分がないため、強
度的に弱い半田ボール１１３に応力が集中してしまう。
そして、半田ボール１１３に過度の応力が集中すると金
属疲労を起こし、最終的にクラック１１５等の破壊に至
ることがあった。特に最近のベアチップ実装において
は、微細な半田ボールを狭ピッチに配置しているため、
強度的に一段と弱い構造となってきている。
基板１１１とＬＳＩチップ１１２との熱膨張率差による
応力が発生すると、応力を緩和する部分がないため、強
度的に弱い半田ボール１１３に応力が集中してしまう。
そして、半田ボール１１３に過度の応力が集中すると金
属疲労を起こし、最終的にクラック１１５等の破壊に至
ることがあった。特に最近のベアチップ実装において
は、微細な半田ボールを狭ピッチに配置しているため、
強度的に一段と弱い構造となってきている。
【００１０】プリント基板とＬＳＩチップとの接合部に
おける信頼性を確保するための従来の実装方法として
は、図１２に示すように、プリント基板１２１とＬＳＩ
チップ１２２とを半田ボール１２３により半田付けした
後に、アンダーフィル樹脂１２５をプリント基板１２１
とＬＳＩチップ１２２の間に注入して硬化させる方法が
ある。アンダーフィル樹脂が無い場合には、半田ボール
１２３部分に応力が集中してしまうが、アンダーフィル
樹脂１２５を注入し硬化させることにより、半田ボール
とアンダーフィル樹脂とに応力が分散して接合部の信頼
性を確保するものであった。
おける信頼性を確保するための従来の実装方法として
は、図１２に示すように、プリント基板１２１とＬＳＩ
チップ１２２とを半田ボール１２３により半田付けした
後に、アンダーフィル樹脂１２５をプリント基板１２１
とＬＳＩチップ１２２の間に注入して硬化させる方法が
ある。アンダーフィル樹脂が無い場合には、半田ボール
１２３部分に応力が集中してしまうが、アンダーフィル
樹脂１２５を注入し硬化させることにより、半田ボール
とアンダーフィル樹脂とに応力が分散して接合部の信頼
性を確保するものであった。
【００１１】また、別の実装方法としては、図１３に示
すように、エポキシやポリイミド等の樹脂製のプリント
基板の代わりにセラミック基板１３１を用いる方法があ
る。セラミック基板１３１は、プリント基板と比較して
材料の熱膨張率がＬＳＩチップ１３２に近いため、セラ
ミック基板１３１とＬＳＩチップ１３２との熱膨張率を
整合させることが可能である。熱膨張率が整合されてい
れば、セラミック基板１３１とＬＳＩチップ１３２は同
じ割合で膨張／収縮するため、その間に挟まれた半田ボ
ール１３３には応力がかからないことで、接合部の信頼
性を確保するものであった。
すように、エポキシやポリイミド等の樹脂製のプリント
基板の代わりにセラミック基板１３１を用いる方法があ
る。セラミック基板１３１は、プリント基板と比較して
材料の熱膨張率がＬＳＩチップ１３２に近いため、セラ
ミック基板１３１とＬＳＩチップ１３２との熱膨張率を
整合させることが可能である。熱膨張率が整合されてい
れば、セラミック基板１３１とＬＳＩチップ１３２は同
じ割合で膨張／収縮するため、その間に挟まれた半田ボ
ール１３３には応力がかからないことで、接合部の信頼
性を確保するものであった。
【００１２】
【発明が解決しようとする課題】しかしながら、上記従
来例においては、以下に示すような問題点があった。第
１の問題点として、上述のアンダーフィル樹脂を用いた
場合は、ＬＳＩチップのリペアが困難になることが挙げ
られる。１度実装したＬＳＩチップを交換する際には、
アンダーフィル樹脂を除去する必要があるが、アンダー
フィル樹脂はＬＳＩチップとプリント基板間を強固に固
めることを目的として用いられるため、材料としては固
くプリント基板から剥がれにくい樹脂が使用されるもの
である。従って、一度アセンブリしたＬＳＩチップを交
換することは容易ではないという問題があった。
来例においては、以下に示すような問題点があった。第
１の問題点として、上述のアンダーフィル樹脂を用いた
場合は、ＬＳＩチップのリペアが困難になることが挙げ
られる。１度実装したＬＳＩチップを交換する際には、
アンダーフィル樹脂を除去する必要があるが、アンダー
フィル樹脂はＬＳＩチップとプリント基板間を強固に固
めることを目的として用いられるため、材料としては固
くプリント基板から剥がれにくい樹脂が使用されるもの
である。従って、一度アセンブリしたＬＳＩチップを交
換することは容易ではないという問題があった。
【００１３】第２の問題点として、上述のアンダーフィ
ル樹脂を用いた場合、ＬＳＩチップのアセンブリ工程が
困難になるということが挙げられる。特に今日ではＬＳ
Ｉチップのピン数も増大し、半田ボールも狭ピッチ化す
る一方であり、半田ボール間にアンダーフィル樹脂を注
入することが一段と困難になってきているという問題が
あった。
ル樹脂を用いた場合、ＬＳＩチップのアセンブリ工程が
困難になるということが挙げられる。特に今日ではＬＳ
Ｉチップのピン数も増大し、半田ボールも狭ピッチ化す
る一方であり、半田ボール間にアンダーフィル樹脂を注
入することが一段と困難になってきているという問題が
あった。
【００１４】第３の問題点として、上述のセラミック基
板を用いた場合、セラミック基板はプリント基板に比べ
高価であるということが挙げられる。このことは、コス
ト増加に繋がるという問題があった。
板を用いた場合、セラミック基板はプリント基板に比べ
高価であるということが挙げられる。このことは、コス
ト増加に繋がるという問題があった。
【００１５】本発明は、上記問題点を解決するために成
されたものであり、ＬＳＩチップ実装の高信頼性を確保
するプリント基板及びＬＳＩチップの実装構造を提供す
ることを第１の目的とする。
されたものであり、ＬＳＩチップ実装の高信頼性を確保
するプリント基板及びＬＳＩチップの実装構造を提供す
ることを第１の目的とする。
【００１６】また、本発明は、ＬＳＩチップアセンブリ
工程の簡略化、並びに、ＬＳＩチップのリペアの容易化
を実現するプリント基板及びＬＳＩチップの実装構造を
提供することを第２の目的とする。
工程の簡略化、並びに、ＬＳＩチップのリペアの容易化
を実現するプリント基板及びＬＳＩチップの実装構造を
提供することを第２の目的とする。
【００１７】
【課題を解決するための手段】前記課題を解決するため
に、請求項１記載の発明は、プリント基板の最外層に基
板面から突出した実装パッドを設けたことを特徴とす
る。
に、請求項１記載の発明は、プリント基板の最外層に基
板面から突出した実装パッドを設けたことを特徴とす
る。
【００１８】請求項２記載の発明は、請求項１記載の発
明において、実装パッドと対になるようにスルーホール
が形成されていることを特徴とする。
明において、実装パッドと対になるようにスルーホール
が形成されていることを特徴とする。
【００１９】請求項３記載の発明は、請求項１または２
記載の発明において、実装パッド上に、ＬＳＩチップを
半田ボールを介して実装されることを特徴とする。
記載の発明において、実装パッド上に、ＬＳＩチップを
半田ボールを介して実装されることを特徴とする。
【００２０】請求項４記載の発明は、請求項３記載の発
明において、プリント基板とＬＳＩチップとの熱膨張率
の差によって生じる応力を実装パッド及び半田ボールに
より緩和することを特徴とする。
明において、プリント基板とＬＳＩチップとの熱膨張率
の差によって生じる応力を実装パッド及び半田ボールに
より緩和することを特徴とする。
【００２１】請求項５記載の発明は、プリント基板の最
外層に基板面から突出した実装パッドを設け、該実装パ
ッド上に半田ボールを介してＬＳＩチップを実装したこ
とを特徴とする。
外層に基板面から突出した実装パッドを設け、該実装パ
ッド上に半田ボールを介してＬＳＩチップを実装したこ
とを特徴とする。
【００２２】請求項６記載の発明は、請求項５記載の発
明において、プリント基板は、実装パッドと対になるよ
うにスルーホールが形成されていることを特徴とする。
明において、プリント基板は、実装パッドと対になるよ
うにスルーホールが形成されていることを特徴とする。
【００２３】請求項７記載の発明は、請求項５または６
記載の発明において、プリント基板とＬＳＩチップの熱
膨張率の差によって生じる応力を実装パッド及び半田ボ
ールにより緩和することを特徴とする。
記載の発明において、プリント基板とＬＳＩチップの熱
膨張率の差によって生じる応力を実装パッド及び半田ボ
ールにより緩和することを特徴とする。
【００２４】〈作用〉本発明は、プリント基板の最外層
に基板面より突出したバンプ型パッドを形成し、このバ
ンプ型パッド部分にＬＳＩチップを実装することによ
り、バンプ型パッド部分がプリント基板とＬＳＩチップ
との熱膨張率差によって生じ得る応力を緩和するので接
合部の高信頼性を確保することができる。
に基板面より突出したバンプ型パッドを形成し、このバ
ンプ型パッド部分にＬＳＩチップを実装することによ
り、バンプ型パッド部分がプリント基板とＬＳＩチップ
との熱膨張率差によって生じ得る応力を緩和するので接
合部の高信頼性を確保することができる。
【００２５】
【発明の実施の形態】次に、添付図面を参照しながら本
発明の実施形態であるプリント基板及びＬＳＩチップの
実装構造を詳細に説明する。図１から図５に、本発明に
係るプリント基板及びＬＳＩチップの実装構造の実施の
形態を示す。
発明の実施形態であるプリント基板及びＬＳＩチップの
実装構造を詳細に説明する。図１から図５に、本発明に
係るプリント基板及びＬＳＩチップの実装構造の実施の
形態を示す。
【００２６】図１は、本発明の実施形態であるプリント
基板の概略構成を示す斜視図である。図１において、本
発明の実施形態であるプリント基板１は、バンプ型パッ
ド１１と、スルーホール１２と、を有して構成される。
基板の概略構成を示す斜視図である。図１において、本
発明の実施形態であるプリント基板１は、バンプ型パッ
ド１１と、スルーホール１２と、を有して構成される。
【００２７】バンプ型パッド１１は、プリント基板１の
基板面から突出したバンプ形状の実装用パッドである。
スルーホール１２は、本実施形態において、バンプ型パ
ッド１１と対で設けられる構成となっているが、配線パ
ターンによっては必ずしも対で設けられるとは限らな
い。
基板面から突出したバンプ形状の実装用パッドである。
スルーホール１２は、本実施形態において、バンプ型パ
ッド１１と対で設けられる構成となっているが、配線パ
ターンによっては必ずしも対で設けられるとは限らな
い。
【００２８】図２は、本発明の実施形態であるプリント
基板の断面図である。図２に示すように、プリント基板
１上に設けられたバンプ型パッド１１は、基板面から突
出するようなバンプ形状である。このバンプ型パッド１
１の高さは、実装されるＬＳＩチップの材料とプリント
基板１の材料との熱膨張率差によって発生する熱応力を
吸収するのに十分な高さである。
基板の断面図である。図２に示すように、プリント基板
１上に設けられたバンプ型パッド１１は、基板面から突
出するようなバンプ形状である。このバンプ型パッド１
１の高さは、実装されるＬＳＩチップの材料とプリント
基板１の材料との熱膨張率差によって発生する熱応力を
吸収するのに十分な高さである。
【００２９】図３は、本発明の実施形態であるＬＳＩチ
ップ実装構造を示す断面図である。図３において、本発
明の実施形態であるＬＳＩチップ実装構造は、図１及び
図２に示すプリント基板１に設けられたバンプ型パッド
１１上に、半田ボール１３を介してＬＳＩチップ２を接
合して成るものである。
ップ実装構造を示す断面図である。図３において、本発
明の実施形態であるＬＳＩチップ実装構造は、図１及び
図２に示すプリント基板１に設けられたバンプ型パッド
１１上に、半田ボール１３を介してＬＳＩチップ２を接
合して成るものである。
【００３０】通常、装置の使用環境や稼働状況により部
品の温度は変化しており、ＬＳＩチップ、プリント基板
もそれぞれの材料の熱膨張係数により、図４に示すよう
に、Ｘ方向に膨張／圧縮している。このとき、上述する
ように両者の熱膨張係数が異なるため、それぞれの膨張
／圧縮量に差が生じ、プリント基板１とＬＳＩチップ２
とを接合する半田ボール１３部分に応力が集中する。
品の温度は変化しており、ＬＳＩチップ、プリント基板
もそれぞれの材料の熱膨張係数により、図４に示すよう
に、Ｘ方向に膨張／圧縮している。このとき、上述する
ように両者の熱膨張係数が異なるため、それぞれの膨張
／圧縮量に差が生じ、プリント基板１とＬＳＩチップ２
とを接合する半田ボール１３部分に応力が集中する。
【００３１】このとき、本発明の実施形態におけるバン
プ型パッド１１は、Ｙ方向に対してある程度の高さを持
って形成されているため、図５に示すように、プリント
基板１とＬＳＩチップ２のＸ方向の膨張／圧縮量の差を
吸収し、熱応力を緩和することができる。
プ型パッド１１は、Ｙ方向に対してある程度の高さを持
って形成されているため、図５に示すように、プリント
基板１とＬＳＩチップ２のＸ方向の膨張／圧縮量の差を
吸収し、熱応力を緩和することができる。
【００３２】図６は、本発明の実施形態であるプリント
基板の製造工程を示すフローチャートである。まず、ベ
ースとなる基板上に下層パターンを形成し（ステップＳ
１）、下層パターンを覆うように基板上に絶縁樹脂を塗
布する（ステップＳ２）。
基板の製造工程を示すフローチャートである。まず、ベ
ースとなる基板上に下層パターンを形成し（ステップＳ
１）、下層パターンを覆うように基板上に絶縁樹脂を塗
布する（ステップＳ２）。
【００３３】次に、所望の位置で下層パターンに到達す
るスルーホールを形成し（ステップＳ３）、基板全面を
覆うよう薄い無電解メッキを蒸着し（ステップＳ４）、
メッキレジストを塗布する（ステップＳ５）。
るスルーホールを形成し（ステップＳ３）、基板全面を
覆うよう薄い無電解メッキを蒸着し（ステップＳ４）、
メッキレジストを塗布する（ステップＳ５）。
【００３４】次に、露光及び現像を行い（ステップＳ
６）、メッキレジストの無い部分に電解メッキを厚付け
する（ステップＳ７）。
６）、メッキレジストの無い部分に電解メッキを厚付け
する（ステップＳ７）。
【００３５】最後に、メッキレジストを除去し（ステッ
プＳ８）、パターンの形成されていない部分の無電解メ
ッキを除去《ソフトエッチング》する（ステップＳ
９）。
プＳ８）、パターンの形成されていない部分の無電解メ
ッキを除去《ソフトエッチング》する（ステップＳ
９）。
【００３６】上記製造方法において、ステップＳ７の電
解メッキの厚付け処理（バンプ型パッド形成）を、プリ
ント基板とＬＳＩチップの熱膨張率の差によって生じる
応力を緩和するのに十分な高さとなる程度の時間行うこ
とで、所望のバンプ形状を得ることができる。なお、上
記製造方法は、ビルドアップ基板の一般的な製造方法で
あり、本発明を限定するものではない。
解メッキの厚付け処理（バンプ型パッド形成）を、プリ
ント基板とＬＳＩチップの熱膨張率の差によって生じる
応力を緩和するのに十分な高さとなる程度の時間行うこ
とで、所望のバンプ形状を得ることができる。なお、上
記製造方法は、ビルドアップ基板の一般的な製造方法で
あり、本発明を限定するものではない。
【００３７】本実施形態によれば、プリント基板に設け
られたバンプ型パッドにより、プリント基板とＬＳＩチ
ップの熱膨張率の差によって生じる応力を緩和すること
ができるので、ＬＳＩチップ実装の高信頼性を確保する
ことが可能になる。
られたバンプ型パッドにより、プリント基板とＬＳＩチ
ップの熱膨張率の差によって生じる応力を緩和すること
ができるので、ＬＳＩチップ実装の高信頼性を確保する
ことが可能になる。
【００３８】また、信頼性確保を目的として行われてい
るアンダーフィル樹脂による固定も必要なくなり、ＬＳ
Ｉチップアセンブリ工程の簡略化、またＬＳＩチップの
リペアの容易化を図ることができる。
るアンダーフィル樹脂による固定も必要なくなり、ＬＳ
Ｉチップアセンブリ工程の簡略化、またＬＳＩチップの
リペアの容易化を図ることができる。
【００３９】なお、上述される実施形態は、本発明の好
適な実施形態であり、本発明の主旨を逸脱しない範囲内
において種々変形して実施することが可能である。例え
ば、本発明のプリント基板に対し、図７に示すように、
ＢＧＡ(Ball Grid Allay) 、ＣＳＰ(Chip Size Packag
e) 等のＬＳＩチップ３を実装することも可能である。
この場合も、ベアチップ実装の場合と同様の効果を得る
ことができる。
適な実施形態であり、本発明の主旨を逸脱しない範囲内
において種々変形して実施することが可能である。例え
ば、本発明のプリント基板に対し、図７に示すように、
ＢＧＡ(Ball Grid Allay) 、ＣＳＰ(Chip Size Packag
e) 等のＬＳＩチップ３を実装することも可能である。
この場合も、ベアチップ実装の場合と同様の効果を得る
ことができる。
【００４０】
【発明の効果】以上の説明より明らかなように、本発明
のプリント基板及びＬＳＩチップの実装構造によれば、
基板面に対して垂直方向にある程度の高さを持つバンプ
型パッドを形成したプリント基板において、このバンプ
型パッド上にＬＳＩチップを実装する。従って、プリン
ト基板とＬＳＩチップとの熱膨張率差によって発生する
応力を半田ボールとバンプ型パッドで分散（緩和）する
ので、ＬＳＩチップ実装の長期信頼性を確保することが
できる。
のプリント基板及びＬＳＩチップの実装構造によれば、
基板面に対して垂直方向にある程度の高さを持つバンプ
型パッドを形成したプリント基板において、このバンプ
型パッド上にＬＳＩチップを実装する。従って、プリン
ト基板とＬＳＩチップとの熱膨張率差によって発生する
応力を半田ボールとバンプ型パッドで分散（緩和）する
ので、ＬＳＩチップ実装の長期信頼性を確保することが
できる。
【００４１】また、本発明のプリント基板及びＬＳＩチ
ップの実装構造によれば、信頼性を確保するためのアン
ダーフィル樹脂の注入を行わずとも、信頼性を確保でき
る構造であるため、アンダーフィル注入の工程が必要な
く、ＬＳＩチップのアセンブリ工程を簡略化することが
できる。
ップの実装構造によれば、信頼性を確保するためのアン
ダーフィル樹脂の注入を行わずとも、信頼性を確保でき
る構造であるため、アンダーフィル注入の工程が必要な
く、ＬＳＩチップのアセンブリ工程を簡略化することが
できる。
【００４２】さらに、本発明のプリント基板及びＬＳＩ
チップの実装構造によれば、ＬＳＩ半田付け後に、ＬＳ
Ｉチップ下にアンダーフィル樹脂を流し込んで固定しな
いので、ＬＳＩチップ交換の際に樹脂を除去するといっ
たことがなく、ＬＳＩチップの交換（リペア）を容易化
することができる。
チップの実装構造によれば、ＬＳＩ半田付け後に、ＬＳ
Ｉチップ下にアンダーフィル樹脂を流し込んで固定しな
いので、ＬＳＩチップ交換の際に樹脂を除去するといっ
たことがなく、ＬＳＩチップの交換（リペア）を容易化
することができる。
【図１】本発明の実施形態であるプリント基板を示す斜
視図である。
視図である。
【図２】本発明の実施形態であるプリント基板を示す断
面図である。
面図である。
【図３】本発明の実施形態であるＬＳＩチップ実装構造
を示す断面図である。
を示す断面図である。
【図４】本発明の実施形態における熱膨張／圧縮の状況
を示す断面図である。
を示す断面図である。
【図５】本発明の実施形態における熱膨張／圧縮による
応力の発生状況を示す断面図である。
応力の発生状況を示す断面図である。
【図６】本発明の実施形態であるプリント基板の製造工
程を示すフローチャートである。
程を示すフローチャートである。
【図７】本発明の他の実施形態であるプリント基板を示
す断面図である。
す断面図である。
【図８】従来のプリント基板の概略構成を示す斜視図で
ある。
ある。
【図９】ＰＧＡの実装例を示す断面図である。
【図１０】ベアチップ実装例を示す断面図である。
【図１１】ベアチップ実装における応力発生状況を示す
断面図である。
断面図である。
【図１２】アンダーフィル樹脂を用いた実装例を示す断
面図である。
面図である。
【図１３】セラミック基板を用いた実装例を示す断面図
である。
である。
【符号の説明】 １ プリント基板 ２ ＬＳＩチップ １１ バンプ型パッド １２ スルーホール １３ 半田ボール
Claims (7)
- 【請求項１】 プリント基板の最外層に基板面から突出
した実装パッドを設けたことを特徴とするプリント基
板。 - 【請求項２】 前記実装パッドと対になるようにスルー
ホールが形成されていることを特徴とする請求項１記載
のプリント基板。 - 【請求項３】 前記実装パッド上に、ＬＳＩチップを半
田ボールを介して実装されることを特徴とする請求項１
または２記載のプリント基板。 - 【請求項４】 前記プリント基板と前記ＬＳＩチップと
の熱膨張率の差によって生じる応力を前記実装パッド及
び前記半田ボールにより緩和することを特徴とする請求
項３記載のプリント基板。 - 【請求項５】 プリント基板の最外層に基板面から突出
した実装パッドを設け、該実装パッド上に半田ボールを
介してＬＳＩチップを実装したことを特徴とするＬＳＩ
チップの実装構造。 - 【請求項６】 前記プリント基板は、 前記実装パッドと対になるようにスルーホールが形成さ
れていることを特徴とする請求項５記載のＬＳＩチップ
の実装構造。 - 【請求項７】 前記プリント基板と前記ＬＳＩチップの
熱膨張率の差によって生じる応力を前記実装パッド及び
前記半田ボールにより緩和することを特徴とする請求項
５または６記載のＬＳＩチップの実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001143491A JP2002344126A (ja) | 2001-05-14 | 2001-05-14 | プリント基板及びｌｓｉチップの実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001143491A JP2002344126A (ja) | 2001-05-14 | 2001-05-14 | プリント基板及びｌｓｉチップの実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002344126A true JP2002344126A (ja) | 2002-11-29 |
Family
ID=18989637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001143491A Pending JP2002344126A (ja) | 2001-05-14 | 2001-05-14 | プリント基板及びｌｓｉチップの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002344126A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10163840B2 (en) | 2007-12-18 | 2018-12-25 | Micron Technology, Inc. | Methods of fluxless micro-piercing of solder balls, and resulting devices |
-
2001
- 2001-05-14 JP JP2001143491A patent/JP2002344126A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10163840B2 (en) | 2007-12-18 | 2018-12-25 | Micron Technology, Inc. | Methods of fluxless micro-piercing of solder balls, and resulting devices |
| US10515918B2 (en) | 2007-12-18 | 2019-12-24 | Micron Technology, Inc. | Methods of fluxless micro-piercing of solder balls, and resulting devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3437369B2 (ja) | チップキャリアおよびこれを用いた半導体装置 | |
| US6816385B1 (en) | Compliant laminate connector | |
| US7081375B2 (en) | Semiconductor package having thermal interface material (TIM) | |
| JP2008166327A (ja) | 配線基板及びその製造方法と半導体装置 | |
| JP2002026198A (ja) | 半導体装置及びその製造方法 | |
| JPH11340359A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4110189B2 (ja) | 半導体パッケージ | |
| JP2001332644A (ja) | 半導体装置及びインターポーザー、並びにこれらの製造方法 | |
| US6713880B2 (en) | Semiconductor device and method for producing the same, and method for mounting semiconductor device | |
| JP5290215B2 (ja) | 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法 | |
| KR100809698B1 (ko) | 솔더링 플럭스 및 언더 필 수지층을 구비하는 반도체 소자실장 구조체 및 반도체 소자 실장 방법 | |
| JPH10173006A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3939847B2 (ja) | 半導体装置の製造方法 | |
| JP2000269271A (ja) | 半導体回路装置およびその製造方法 | |
| KR20040083192A (ko) | 솔더 볼 패키지 | |
| JP2001298272A (ja) | プリント基板 | |
| JP3110389B2 (ja) | 印刷配線板とその製造方法 | |
| JP4172238B2 (ja) | 電子部品の実装構造 | |
| US6492715B1 (en) | Integrated semiconductor package | |
| JP2002344126A (ja) | プリント基板及びｌｓｉチップの実装構造 | |
| JP3180041B2 (ja) | 接続端子及びその形成方法 | |
| JPH08236898A (ja) | 応力緩和用接続媒体、応力緩和型実装体及び応力緩和型部品 | |
| JPH10321750A (ja) | 半導体装置および半導体チップを搭載する配線基板の製造方法 | |
| JP3472601B2 (ja) | 半導体装置 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051025 |