JP2002342108A - 試験環境構築システム - Google Patents
試験環境構築システムInfo
- Publication number
- JP2002342108A JP2002342108A JP2001144894A JP2001144894A JP2002342108A JP 2002342108 A JP2002342108 A JP 2002342108A JP 2001144894 A JP2001144894 A JP 2001144894A JP 2001144894 A JP2001144894 A JP 2001144894A JP 2002342108 A JP2002342108 A JP 2002342108A
- Authority
- JP
- Japan
- Prior art keywords
- test
- information
- circuit
- integrated circuit
- test circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 従来の集積回路の機能を試験する場合、個々
の機能ブロックに対する試験は行っていたが、複数の機
能ブロックが関連して動作する場合の試験は、試験用回
路の設計に時間が掛かったりテストケースの生成が困難
であり、容易に実行することができなかった。 【解決手段】 発明の試験環境構築システムは、機能ブ
ロック仕様情報記憶部１１１は、所定の機能ブロックの
仕様情報に対応させて関連して動作する機能ブロックを
示す情報を記憶する。このため、試験条件に関連して動
作する機能ブロックが設定されていなくても、テストケ
ース生成部１３１は、機能ブロック仕様情報記憶部１１
１より関連して動作する機能ブロックに関する情報を取
得して、複数の機能ブロックが関連して動作するテスト
ケースを自動的に生成することができる。
の機能ブロックに対する試験は行っていたが、複数の機
能ブロックが関連して動作する場合の試験は、試験用回
路の設計に時間が掛かったりテストケースの生成が困難
であり、容易に実行することができなかった。 【解決手段】 発明の試験環境構築システムは、機能ブ
ロック仕様情報記憶部１１１は、所定の機能ブロックの
仕様情報に対応させて関連して動作する機能ブロックを
示す情報を記憶する。このため、試験条件に関連して動
作する機能ブロックが設定されていなくても、テストケ
ース生成部１３１は、機能ブロック仕様情報記憶部１１
１より関連して動作する機能ブロックに関する情報を取
得して、複数の機能ブロックが関連して動作するテスト
ケースを自動的に生成することができる。
Description
【０００１】
【発明の属する技術分野】この発明は、計算機システム
の構成要素である集積回路（以下、集積回路を「ＬＳ
Ｉ」と称する）の動作を確認する為のテストケースと、
試験用回路の構成を示す試験用回路構成情報と、試験用
回路を制御する試験用回路制御情報とを試験環境として
生成する試験環境構築システムに関するものである。
の構成要素である集積回路（以下、集積回路を「ＬＳ
Ｉ」と称する）の動作を確認する為のテストケースと、
試験用回路の構成を示す試験用回路構成情報と、試験用
回路を制御する試験用回路制御情報とを試験環境として
生成する試験環境構築システムに関するものである。
【０００２】
【従来の技術】従来のシステムＬＳＩの機能の正当性を
確認するために実施する機能検証においては、ＬＳＩを
構成する機能ブロックに対して、機能ブロックの仕様や
接続しているＬＳＩの外部信号線の動作をもとに、試験
条件を設定し、その試験条件を実現するためのＬＳＩの
外部信号線に接続する試験用回路の構築やテストケース
を生成している。これらは、ＬＳＩ全体の試験環境の構
築やテストケースを生成した場合でも、試験内容的に
は、個々の機能ブロックに対する試験を順番に実行して
いるのが実状である。
確認するために実施する機能検証においては、ＬＳＩを
構成する機能ブロックに対して、機能ブロックの仕様や
接続しているＬＳＩの外部信号線の動作をもとに、試験
条件を設定し、その試験条件を実現するためのＬＳＩの
外部信号線に接続する試験用回路の構築やテストケース
を生成している。これらは、ＬＳＩ全体の試験環境の構
築やテストケースを生成した場合でも、試験内容的に
は、個々の機能ブロックに対する試験を順番に実行して
いるのが実状である。
【０００３】
【発明が解決しようとする課題】従来の検証方法では、
複数の機能ブロックを有するシステムＬＳＩについて機
能ブロック毎の機能試験を行うことは可能であった。し
かし、実動作と同レベルの複数の機能ブロックが同時に
動作した場合の競合動作に関する試験を行うことができ
なかった。また、競合動作の試験を行う場合でも、複数
の機能ブロックが動作した場合のＬＳＩの外部信号の動
作を予測した試験用回路の設計に時間がかかったり、複
数の機能ブロックを同時に動作させた場合のテストケー
スの作成に時間がかかったりしていた。この結果、今
後、ＬＳＩの主流となるシステムＬＳＩの動作を保証す
るための機能検証を十分に実施することはできず、シス
テムＬＳＩの仕様と異なるＬＳＩを作成することにな
り、製品としての価値が無くなってしまう。
複数の機能ブロックを有するシステムＬＳＩについて機
能ブロック毎の機能試験を行うことは可能であった。し
かし、実動作と同レベルの複数の機能ブロックが同時に
動作した場合の競合動作に関する試験を行うことができ
なかった。また、競合動作の試験を行う場合でも、複数
の機能ブロックが動作した場合のＬＳＩの外部信号の動
作を予測した試験用回路の設計に時間がかかったり、複
数の機能ブロックを同時に動作させた場合のテストケー
スの作成に時間がかかったりしていた。この結果、今
後、ＬＳＩの主流となるシステムＬＳＩの動作を保証す
るための機能検証を十分に実施することはできず、シス
テムＬＳＩの仕様と異なるＬＳＩを作成することにな
り、製品としての価値が無くなってしまう。
【０００４】本発明の目的は、システムＬＳＩを構成す
る複数の機能ブロックが複数同時に動作する場合を試験
する試験環境を自動的に構築して、製品としてのシステ
ムＬＳＩの機能的な動作を保証ために実施する機能の検
証において、製品に組み込まれた場合と同等の試験環境
とテストケースを製品開発期間にあわせて提供すること
にある。この結果、製品出荷後におけるシステムＬＳＩ
の機能的な不具合を製品出荷前段階で検出することが可
能であり、製品の品質を確保することが可能である。
る複数の機能ブロックが複数同時に動作する場合を試験
する試験環境を自動的に構築して、製品としてのシステ
ムＬＳＩの機能的な動作を保証ために実施する機能の検
証において、製品に組み込まれた場合と同等の試験環境
とテストケースを製品開発期間にあわせて提供すること
にある。この結果、製品出荷後におけるシステムＬＳＩ
の機能的な不具合を製品出荷前段階で検出することが可
能であり、製品の品質を確保することが可能である。
【０００５】
【課題を解決するための手段】この発明に係る集積回路
の有する機能を試験する試験環境を構築する試験環境構
築システムは、上記集積回路は、複数の機能を有して、
それぞれの機能を実行する機能ブロックを複数有すると
ともに、上記集積回路の外部と情報をやり取りする複数
の外部信号線を有し、上記試験環境は、集積回路からＣ
ＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉ
ｔ）に与える動作手順情報と上記集積回路から外部信号
線に与える動作手順情報とを有するテストケースと、上
記テストケースの外部信号線に与える動作手順情報に基
づいて上記集積回路を試験するために使用する試験用回
路の構成情報と、上記試験用回路を制御するための試験
用回路制御情報とを少なくとも有し、上記試験環境構築
システムは、試験対象とする上記集積回路の機能ブロッ
クを指定する機能ブロック情報と、上記機能ブロック情
報により指定された機能ブロックに対して試験する内容
を指定する試験内容情報とを試験条件として設定する試
験条件設定部と、上記機能ブロック毎に、上記試験条件
設定部により設定される試験内容情報を集積回路の仕様
に従い集積回路によって理解可能な情報に変換するため
の集積回路動作情報と、関連して動作する別の機能ブロ
ックが存在する場合には、関連する別の機能ブロックを
特定する関連ブロック情報とを少なくとも記憶する機能
ブロック仕様情報記憶部と、上記集積回路を構成する機
能ブロックを示す機能ブロック構成情報と、上記集積回
路の有する外部信号線毎の有効値を示す信号線情報を少
なくとも記憶する集積回路構成情報記憶部と、上記試験
条件設定部により設定された試験条件を入力して、入力
した試験条件の機能ブロック情報を取得して上記試験条
件の試験内容情報を集積回路によって理解可能な情報に
変換して上記集積回路からＣＰＵに与える動作手順情報
を上記テストケースとして生成し、関連して動作する別
の機能ブロックが存在する場合には、上記関連ブロック
情報に基づいて関連する別の機能ブロックの集積回路動
作情報を取得して集積回路によって理解可能な情報に変
換して上記集積回路からＣＰＵに与える動作手順情報を
上記テストケースとして生成するとともに、上記集積回
路構成情報記憶部に記憶された信号線情報を取得して信
号線情報に基づいて上記集積回路から外部信号線に与え
る動作手順情報を上記テストケースとして生成するテス
トケース生成部と、集積回路を試験するためにあらかじ
め用意されている複数の試験用回路の動作仕様情報を試
験用回路毎に記憶する試験用回路仕様情報記憶部と、上
記テストケース生成部により生成された上記テストケー
スの上記集積回路から外部信号線に与える動作手順情報
を入力して、入力した上記集積回路から外部信号線に与
える動作手順情報に該当する試験用回路を上記試験用回
路仕様情報記憶部から選択して上記構成情報を生成する
とともに、選択した試験用回路の動作仕様情報に基づい
て上記集積回路を試験するために試験用回路の動作を制
御する試験用回路制御情報を生成する試験用回路構築部
とを備えたことを特徴とする。
の有する機能を試験する試験環境を構築する試験環境構
築システムは、上記集積回路は、複数の機能を有して、
それぞれの機能を実行する機能ブロックを複数有すると
ともに、上記集積回路の外部と情報をやり取りする複数
の外部信号線を有し、上記試験環境は、集積回路からＣ
ＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉ
ｔ）に与える動作手順情報と上記集積回路から外部信号
線に与える動作手順情報とを有するテストケースと、上
記テストケースの外部信号線に与える動作手順情報に基
づいて上記集積回路を試験するために使用する試験用回
路の構成情報と、上記試験用回路を制御するための試験
用回路制御情報とを少なくとも有し、上記試験環境構築
システムは、試験対象とする上記集積回路の機能ブロッ
クを指定する機能ブロック情報と、上記機能ブロック情
報により指定された機能ブロックに対して試験する内容
を指定する試験内容情報とを試験条件として設定する試
験条件設定部と、上記機能ブロック毎に、上記試験条件
設定部により設定される試験内容情報を集積回路の仕様
に従い集積回路によって理解可能な情報に変換するため
の集積回路動作情報と、関連して動作する別の機能ブロ
ックが存在する場合には、関連する別の機能ブロックを
特定する関連ブロック情報とを少なくとも記憶する機能
ブロック仕様情報記憶部と、上記集積回路を構成する機
能ブロックを示す機能ブロック構成情報と、上記集積回
路の有する外部信号線毎の有効値を示す信号線情報を少
なくとも記憶する集積回路構成情報記憶部と、上記試験
条件設定部により設定された試験条件を入力して、入力
した試験条件の機能ブロック情報を取得して上記試験条
件の試験内容情報を集積回路によって理解可能な情報に
変換して上記集積回路からＣＰＵに与える動作手順情報
を上記テストケースとして生成し、関連して動作する別
の機能ブロックが存在する場合には、上記関連ブロック
情報に基づいて関連する別の機能ブロックの集積回路動
作情報を取得して集積回路によって理解可能な情報に変
換して上記集積回路からＣＰＵに与える動作手順情報を
上記テストケースとして生成するとともに、上記集積回
路構成情報記憶部に記憶された信号線情報を取得して信
号線情報に基づいて上記集積回路から外部信号線に与え
る動作手順情報を上記テストケースとして生成するテス
トケース生成部と、集積回路を試験するためにあらかじ
め用意されている複数の試験用回路の動作仕様情報を試
験用回路毎に記憶する試験用回路仕様情報記憶部と、上
記テストケース生成部により生成された上記テストケー
スの上記集積回路から外部信号線に与える動作手順情報
を入力して、入力した上記集積回路から外部信号線に与
える動作手順情報に該当する試験用回路を上記試験用回
路仕様情報記憶部から選択して上記構成情報を生成する
とともに、選択した試験用回路の動作仕様情報に基づい
て上記集積回路を試験するために試験用回路の動作を制
御する試験用回路制御情報を生成する試験用回路構築部
とを備えたことを特徴とする。
【０００６】また、この発明に係る試験環境構築システ
ムは、上記複数の試験用回路はそれぞれ、別の試験用回
路と同期して動作する場合があり、上記試験用回路仕様
情報記憶部は、別の試験用回路と同期して動作する場合
に同期して動作する別の試験用回路を示す関連回路情報
と、同期をとるための同期制御情報とを記憶し、上記試
験用回路構築部は、上記選択した試験用回路が別の試験
用回路と関連して動作する場合に、上記試験用回路仕様
情報記憶部から関連回路情報を取得して試験用回路を同
期して動作するように制御するための同期化機能制御情
報を生成するとともに、上記試験用回路制御情報に別の
試験用回路と同期させるための同期化情報を追加する同
期化部を備えたことを特徴とする。
ムは、上記複数の試験用回路はそれぞれ、別の試験用回
路と同期して動作する場合があり、上記試験用回路仕様
情報記憶部は、別の試験用回路と同期して動作する場合
に同期して動作する別の試験用回路を示す関連回路情報
と、同期をとるための同期制御情報とを記憶し、上記試
験用回路構築部は、上記選択した試験用回路が別の試験
用回路と関連して動作する場合に、上記試験用回路仕様
情報記憶部から関連回路情報を取得して試験用回路を同
期して動作するように制御するための同期化機能制御情
報を生成するとともに、上記試験用回路制御情報に別の
試験用回路と同期させるための同期化情報を追加する同
期化部を備えたことを特徴とする。
【０００７】
【発明の実施の形態】この発明の試験環境構築システム
は、上記した問題を解決するためになされたものであ
り、本発明では、試験対象となるシステムＬＳＩの構成
に対して、システムＬＳＩを構成している機能ブロック
毎に試験を実施するのではなく、同時に動作させる場合
の試験環境を自動構築する。このため、システムＬＳＩ
を構成している機能ブロックに着目し、機能ブロックを
同時に動作させた場合の各機能ブロックの動作を予測し
て、ＬＳＩ全体の動作を予測するテストケースを生成す
ると共に、ＬＳＩ外部の信号を制御する試験用回路に対
しても、各機能ブロックを同時に動作させて、ＬＳＩの
構成に合わせて試験用回路を構築する機能を持つ。
は、上記した問題を解決するためになされたものであ
り、本発明では、試験対象となるシステムＬＳＩの構成
に対して、システムＬＳＩを構成している機能ブロック
毎に試験を実施するのではなく、同時に動作させる場合
の試験環境を自動構築する。このため、システムＬＳＩ
を構成している機能ブロックに着目し、機能ブロックを
同時に動作させた場合の各機能ブロックの動作を予測し
て、ＬＳＩ全体の動作を予測するテストケースを生成す
ると共に、ＬＳＩ外部の信号を制御する試験用回路に対
しても、各機能ブロックを同時に動作させて、ＬＳＩの
構成に合わせて試験用回路を構築する機能を持つ。
【０００８】この試験環境構築システムによって、単体
の機能試験しかできなかったテストケースの自動生成
が、複数の機能ブロックの組み合せ試験に適応すること
が可能となり、人手にて作成していた組み合せ試験を自
動化することができ、人手の作業時間を削減できるう
え、人手作業による人為的な作業ミスをなくすことによ
り、より正確で多くの試験を行うことができるようにな
る。
の機能試験しかできなかったテストケースの自動生成
が、複数の機能ブロックの組み合せ試験に適応すること
が可能となり、人手にて作成していた組み合せ試験を自
動化することができ、人手の作業時間を削減できるう
え、人手作業による人為的な作業ミスをなくすことによ
り、より正確で多くの試験を行うことができるようにな
る。
【０００９】以下に記載する実施の形態によって、試験
環境として、テストケースと試験用回路の構成情報と試
験用回路の制御情報とを生成する例を説明する。
環境として、テストケースと試験用回路の構成情報と試
験用回路の制御情報とを生成する例を説明する。
【００１０】実施の形態１．図１は、試験環境を説明す
る図である。図１において、１は、システムＬＳＩ（シ
ステムＬＳＩを以下単に「ＬＳＩ」とも称する）であ
り、システムＬＳＩ１は、２ａ，２ｂ，２ｃ，２ｄ，２
ｅの機能ブロックにより構成されている。５は、チップ
バスであり、２ａから２ｅの各機能ブロックを接続して
いる。３は、試験用回路であり、試験対象となるシステ
ムＬＳＩの動作を試験的に制御するものである。４は、
テストケースであり、試験対象となるシステムＬＳＩを
制御する手順が記述されている。テストケース４は、テ
ストケース生成部により生成され、試験用回路３は、試
験用回路構築部により構築される。図２は、発明の試験
環境構築システムのブロック図である。図２において、
１１１，１１ｎは、ＬＳＩの有する複数の機能ブロック
毎に、機能ブロックの動作仕様をＬＳＩによって理解可
能な情報（集積回路動作情報）で記憶する機能ブロック
仕様情報記憶部であり、関連して動作する他の機能ブロ
ックが存在する場合には、その関連する機能ブロックを
特定する情報（関連ブロック情報）も記憶している。１
０２は、試験対象とするＬＳＩを構成する機能ブロック
を示す機能ブロック構成情報と、集積回路の有する外部
信号線についての信号線情報とを記憶する集積回路構成
情報記憶部である。１００は、試験対象のＬＳＩの機能
ブロックを指定する機能ブロック情報と、機能ブロック
に対して試験する内容を指定する試験内容情報とを試験
条件として設定する試験条件設定部であり、１０１は、
試験条件設定部により設定された試験条件を記憶する試
験条件記憶部である。１３１は、テストケース生成部で
ある。テストケース生成部１３１は、試験条件記憶部１
０１に記憶されている試験条件を入力して、入力した試
験条件に基づいて該当する機能ブロック仕様情報記憶部
から集積回路動作情報を取得し、関連する機能ブロック
があれば関連ブロック情報を取得する。さらに、ＬＳＩ
構成情報記憶部からは機能ブロックに対するレジスタ情
報や外部信号線に対する情報等を取得して、テストケー
スを生成する。１３４は、テストケース生成部１３１に
より生成されたテストケースを記憶するテストケース記
憶部である。１２１，１２ｎは、ＬＳＩの試験用に予め
用意されている複数の試験用回路の動作仕様情報を試験
用回路毎に記憶する試験用回路仕様情報記憶部である。
１３６は、テストケース生成部１３１により生成された
テストケースを入力して、入力したテストケースに基づ
いて試験用回路仕様情報記憶部から試験用回路の動作仕
様情報を取得して、試験用回路を構成する試験用回路の
構成情報と、その試験用回路を制御する試験用回路制御
情報とを生成する試験用回路構築部である。１３７は、
試験用回路構築部１３６により生成された試験用回路制
御情報を記憶する試験用回路制御情報記憶部であり、１
３８は、試験用回路構築部１３６により生成された試験
用回路を構成する構成情報を記憶する試験用回路構成情
報記憶部である。
る図である。図１において、１は、システムＬＳＩ（シ
ステムＬＳＩを以下単に「ＬＳＩ」とも称する）であ
り、システムＬＳＩ１は、２ａ，２ｂ，２ｃ，２ｄ，２
ｅの機能ブロックにより構成されている。５は、チップ
バスであり、２ａから２ｅの各機能ブロックを接続して
いる。３は、試験用回路であり、試験対象となるシステ
ムＬＳＩの動作を試験的に制御するものである。４は、
テストケースであり、試験対象となるシステムＬＳＩを
制御する手順が記述されている。テストケース４は、テ
ストケース生成部により生成され、試験用回路３は、試
験用回路構築部により構築される。図２は、発明の試験
環境構築システムのブロック図である。図２において、
１１１，１１ｎは、ＬＳＩの有する複数の機能ブロック
毎に、機能ブロックの動作仕様をＬＳＩによって理解可
能な情報（集積回路動作情報）で記憶する機能ブロック
仕様情報記憶部であり、関連して動作する他の機能ブロ
ックが存在する場合には、その関連する機能ブロックを
特定する情報（関連ブロック情報）も記憶している。１
０２は、試験対象とするＬＳＩを構成する機能ブロック
を示す機能ブロック構成情報と、集積回路の有する外部
信号線についての信号線情報とを記憶する集積回路構成
情報記憶部である。１００は、試験対象のＬＳＩの機能
ブロックを指定する機能ブロック情報と、機能ブロック
に対して試験する内容を指定する試験内容情報とを試験
条件として設定する試験条件設定部であり、１０１は、
試験条件設定部により設定された試験条件を記憶する試
験条件記憶部である。１３１は、テストケース生成部で
ある。テストケース生成部１３１は、試験条件記憶部１
０１に記憶されている試験条件を入力して、入力した試
験条件に基づいて該当する機能ブロック仕様情報記憶部
から集積回路動作情報を取得し、関連する機能ブロック
があれば関連ブロック情報を取得する。さらに、ＬＳＩ
構成情報記憶部からは機能ブロックに対するレジスタ情
報や外部信号線に対する情報等を取得して、テストケー
スを生成する。１３４は、テストケース生成部１３１に
より生成されたテストケースを記憶するテストケース記
憶部である。１２１，１２ｎは、ＬＳＩの試験用に予め
用意されている複数の試験用回路の動作仕様情報を試験
用回路毎に記憶する試験用回路仕様情報記憶部である。
１３６は、テストケース生成部１３１により生成された
テストケースを入力して、入力したテストケースに基づ
いて試験用回路仕様情報記憶部から試験用回路の動作仕
様情報を取得して、試験用回路を構成する試験用回路の
構成情報と、その試験用回路を制御する試験用回路制御
情報とを生成する試験用回路構築部である。１３７は、
試験用回路構築部１３６により生成された試験用回路制
御情報を記憶する試験用回路制御情報記憶部であり、１
３８は、試験用回路構築部１３６により生成された試験
用回路を構成する構成情報を記憶する試験用回路構成情
報記憶部である。
【００１１】図３から図７とを用いて、テストケース生
成部１３１によりテストケースを生成する一例を説明す
る。図３は、試験条件設定部１００により設定された試
験条件の一例である。試験条件設定部１００は、図３に
示すようなフォーマットの情報を設定できる編集機能を
もつエディタであればよい。図３において、１０１ａ
は、試験条件である。試験条件１０１ａは、「機能ブロ
ック情報」と、「試験内容情報」とにより構成されてい
る。「機能ブロック情報」は、指定した試験条件を与え
る対象とする機能ブロックを「Ｂｌｏｃｋ＝機能ブロッ
ク名」によって指定する。「試験内容情報」は、指定し
た機能ブロックに対して動作を指示する動作名を「ｃｍ
ｄ＝動作名」により指定する。指定した動作に対して変
数及び、変数にセットする値があれば、「ｃｍｂ＝動作
名」と後に「変数名＝値」により指定する。
成部１３１によりテストケースを生成する一例を説明す
る。図３は、試験条件設定部１００により設定された試
験条件の一例である。試験条件設定部１００は、図３に
示すようなフォーマットの情報を設定できる編集機能を
もつエディタであればよい。図３において、１０１ａ
は、試験条件である。試験条件１０１ａは、「機能ブロ
ック情報」と、「試験内容情報」とにより構成されてい
る。「機能ブロック情報」は、指定した試験条件を与え
る対象とする機能ブロックを「Ｂｌｏｃｋ＝機能ブロッ
ク名」によって指定する。「試験内容情報」は、指定し
た機能ブロックに対して動作を指示する動作名を「ｃｍ
ｄ＝動作名」により指定する。指定した動作に対して変
数及び、変数にセットする値があれば、「ｃｍｂ＝動作
名」と後に「変数名＝値」により指定する。
【００１２】図４は、機能ブロック仕様情報記憶部１１
１に記憶されている集積回路動作情報と関連ブロック情
報との一例を示す図である。図４において、集積回路動
作情報は、機能ブロックを特定する「機能ブロック
名」、試験条件により設定される動作名を示す「動作
名」、左記の動作名を機能ブロックの仕様に従う動作名
に対応させる「機能ブロックの仕様に従う動作名」、試
験条件に設定される変数名を示す「変数名」、左記の変
数名に対して試験条件に設定されている変数にセットす
る値を示す「変数にセットする値」、左記の変数名を機
能ブロックの仕様に従う変数名に対応させる「機能ブロ
ックの仕様に従う変数名」、左記の変数にセットする値
を機能ブロックの仕様に従う変数にセットする値を示す
「機能ブロックの仕様に従う変数にセットする値」、関
連して動作する別の機能ブロック名を示す「関連して動
作する別の機能ブロック名」とを、記憶する情報の構成
要素として持っている。構成要素に対して記憶されてい
る情報の内容は、図３に示す通りである。
１に記憶されている集積回路動作情報と関連ブロック情
報との一例を示す図である。図４において、集積回路動
作情報は、機能ブロックを特定する「機能ブロック
名」、試験条件により設定される動作名を示す「動作
名」、左記の動作名を機能ブロックの仕様に従う動作名
に対応させる「機能ブロックの仕様に従う動作名」、試
験条件に設定される変数名を示す「変数名」、左記の変
数名に対して試験条件に設定されている変数にセットす
る値を示す「変数にセットする値」、左記の変数名を機
能ブロックの仕様に従う変数名に対応させる「機能ブロ
ックの仕様に従う変数名」、左記の変数にセットする値
を機能ブロックの仕様に従う変数にセットする値を示す
「機能ブロックの仕様に従う変数にセットする値」、関
連して動作する別の機能ブロック名を示す「関連して動
作する別の機能ブロック名」とを、記憶する情報の構成
要素として持っている。構成要素に対して記憶されてい
る情報の内容は、図３に示す通りである。
【００１３】図５は、ＬＳＩ構成情報記憶部１０２に記
憶される情報の内容を説明する図である。図５におい
て、ＬＳＩ構成情報記憶部１０２は、「ＬＳＩに含まれ
る機能ブロックの種類」と、「ＬＳＩに含まれる機能ブ
ロック毎のチャネル数」と、「ＬＳＩに含まれる機能ブ
ロック毎の制御レジスタの種類」と、「ＬＳＩに含まれ
る機能ブロック毎の制御レジスタ毎の制御アドレス」
と、「ＬＳＩに含まれる機能ブロック毎の制御レジスタ
毎に含まれる“制御要因”の種類」と、「ＬＳＩに含ま
れる機能ブロック毎の制御レジスタ毎に含まれる“制御
要因”の種類毎の取りうる値の種類」と、「ＬＳＩの外
部信号の種類」と、「ＬＳＩの外部信号の種類に対する
有効値」とを、記憶する情報の構成要素として持ってい
る。「ＬＳＩに含まれる機能ブロック毎の制御レジスタ
の種類」とは、例えば機能ブロックＡの中にレジスタ
「Ａ０」、「Ａ１」が存在し、機能ブロックＢの中にレ
ジスタ「Ｂ０」が存在する。また、「ＬＳＩに含まれる
機能ブロック毎の制御レジスタ毎の制御アドレス」と
は、例えばレジスタ「Ａ０」を制御するためのアドレス
は「ｈ‘００００１０００」である。また、「ＬＳＩに
含まれる機能ブロック毎の制御レジスタ毎に含まれる
“制御要因”の種類」とは、例えばレジスタ「Ａ０」の
中に制御要因「Ａ００」と「Ａ０１」が存在し、レジス
タ「Ｂ０」の中に制御要因「Ｂ００」が存在する。ま
た、「ＬＳＩに含まれる機能ブロック毎の制御レジスタ
毎に含まれる“制御要因”の種類毎の取りうる値の種
類」とは、例えば制御要因「Ａ００」が取りうる値は
「０」、「１」、「２」、「３」の４種類のいずれかの
値である。また、「ＬＳＩの外部信号の種類」とは、例
えば入力信号Ｓｉｇｉｎ「Ｊ」、出力信号Ｓｉｇｏｕｔ
「Ｊ’」である。また、「ＬＳＩの外部信号の種類に対
する有効値」とは、例えばＳｉｇｉｎ「Ｊ」が有効な時
の信号値は「０」であり、Ｓｉｇｏｕｔ「Ｊ’」が有効
な時の信号値は「０」である。
憶される情報の内容を説明する図である。図５におい
て、ＬＳＩ構成情報記憶部１０２は、「ＬＳＩに含まれ
る機能ブロックの種類」と、「ＬＳＩに含まれる機能ブ
ロック毎のチャネル数」と、「ＬＳＩに含まれる機能ブ
ロック毎の制御レジスタの種類」と、「ＬＳＩに含まれ
る機能ブロック毎の制御レジスタ毎の制御アドレス」
と、「ＬＳＩに含まれる機能ブロック毎の制御レジスタ
毎に含まれる“制御要因”の種類」と、「ＬＳＩに含ま
れる機能ブロック毎の制御レジスタ毎に含まれる“制御
要因”の種類毎の取りうる値の種類」と、「ＬＳＩの外
部信号の種類」と、「ＬＳＩの外部信号の種類に対する
有効値」とを、記憶する情報の構成要素として持ってい
る。「ＬＳＩに含まれる機能ブロック毎の制御レジスタ
の種類」とは、例えば機能ブロックＡの中にレジスタ
「Ａ０」、「Ａ１」が存在し、機能ブロックＢの中にレ
ジスタ「Ｂ０」が存在する。また、「ＬＳＩに含まれる
機能ブロック毎の制御レジスタ毎の制御アドレス」と
は、例えばレジスタ「Ａ０」を制御するためのアドレス
は「ｈ‘００００１０００」である。また、「ＬＳＩに
含まれる機能ブロック毎の制御レジスタ毎に含まれる
“制御要因”の種類」とは、例えばレジスタ「Ａ０」の
中に制御要因「Ａ００」と「Ａ０１」が存在し、レジス
タ「Ｂ０」の中に制御要因「Ｂ００」が存在する。ま
た、「ＬＳＩに含まれる機能ブロック毎の制御レジスタ
毎に含まれる“制御要因”の種類毎の取りうる値の種
類」とは、例えば制御要因「Ａ００」が取りうる値は
「０」、「１」、「２」、「３」の４種類のいずれかの
値である。また、「ＬＳＩの外部信号の種類」とは、例
えば入力信号Ｓｉｇｉｎ「Ｊ」、出力信号Ｓｉｇｏｕｔ
「Ｊ’」である。また、「ＬＳＩの外部信号の種類に対
する有効値」とは、例えばＳｉｇｉｎ「Ｊ」が有効な時
の信号値は「０」であり、Ｓｉｇｏｕｔ「Ｊ’」が有効
な時の信号値は「０」である。
【００１４】図６は、テストケース生成部１３１により
生成されるテストケースの内容を示している。テストケ
ースは、「ＬＳＩに含まれるＣＰＵに与える動作手順情
報」と「ＬＳＩの外部信号線に与える動作手順情報」と
からなる情報である。「ＬＳＩに含まれるＣＰＵに与え
る動作手順情報」と、「ＬＳＩの外部信号線に与える動
作手順情報」とはそれぞれ、図６の右側に示す内容の情
報を有している。
生成されるテストケースの内容を示している。テストケ
ースは、「ＬＳＩに含まれるＣＰＵに与える動作手順情
報」と「ＬＳＩの外部信号線に与える動作手順情報」と
からなる情報である。「ＬＳＩに含まれるＣＰＵに与え
る動作手順情報」と、「ＬＳＩの外部信号線に与える動
作手順情報」とはそれぞれ、図６の右側に示す内容の情
報を有している。
【００１５】図７は、テストケース生成部１３１による
動作を具体的な情報を用いて説明する図である。図７に
おいて、始めにテストケース生成部１３１は、試験条件
記憶部１０１から図示するような試験条件を入力する。
そして、機能ブロック仕様情報記憶部１１１から試験条
件に該当する情報を取得してＬＳＩの仕様に従う動作手
順１０１ｂに変換する。例えば、＜Ｂｌｏｃｋ＝Ａブロ
ック，ｃｍｄ＝Ｐ Ｘ＝Ｌ＞に基づいて、図４に示す機
能ブロック仕様情報記憶部１１１から該当する情報を取
得する。情報の取得は、まず図４より「動作名」を検索
して一致する動作名に対応する「機能ブロックの仕様に
従う動作名」を取得する。次に、「変数名」と「変数に
セットする値」とを検索して一致する「変数名」に対応
する「機能ブロックの仕様に従う変数名」と「変数にセ
ットする値」に対応する「機能ブロックの仕様に従う変
数にセットする値」とを取得する。取得した結果、図７
の動作手順１０１ｂの＜Ｂｌｏｃｋ＝Ａブロック，ｃｍ
ｄ＝Ｆ Ａ００＝０＞に変換される。また、＜Ｂｌｏｃ
ｋ＝Ａブロック，ｃｍｄ＝Ｑ＞は、図４から機能ブロッ
クＡは「動作名」が「Ｑ」である時、関連ブロック情報
を有し、その関連する機能ブロックは「Ｂ」であること
が判る。機能ブロックＢの機能ブロック仕様情報記憶部
を参照して必要な情報を取得して変換した結果が、動作
手順１０１ｂの＜Ｂｌｏｃｋ＝Ｂブロック，ｃｍｄ＝Ｇ
Ｂ００＝１＞である。この＜Ｂｌｏｃｋ＝Ｂブロッ
ク，ｃｍｄ＝Ｇ Ｂ００＝１＞は、機能ブロックＡを動
作させる為に機能ブロックＢを制御する試験条件であ
る。さらに、図４の「動作名＝Ｑ」に対応して外部信号
線を制御する「機能ブロックの仕様に従う変数名＝Ｊ」
と「機能ブロックの仕様に従う変数にセットする値＝
Ｓ」とがあり、これらの情報に基づき＜Ｂｌｏｃｋ＝Ａ
ブロック，ｃｍｄ＝Ｑ＞を、動作手順１０１ｂの＜Ｂｌ
ｏｃｋ＝Ａブロック，ｃｍｄ＝Ｆ Ｊ＝Ｓ＞に変換す
る。こうして図７の動作手順１０１ｂがテストケース生
成部１３１によって生成される。次に、動作手順１０１
ｂからＬＳＩに含まれるＣＰＵに与える動作手順とＬＳ
Ｉ外部信号に与える動作手順とをテストケースとして生
成する。動作手順１０１ｂの＜Ｂｌｏｃｋ＝Ａブロッ
ク，ｃｍｄ＝Ｆ Ａ００＝０＞に基づいて図５のＬＳＩ
構成情報記憶部１０２の例から制御要因「Ａ００」がレ
ジスタ「Ａ０」に含まれることが判る。また、レジスタ
「Ａ０」のアドレスが「ｈ’００００１０００」である
ことが判る。これにより、テストケース生成部１３１は
ＣＰＵに与える動作手順として、＜Ｂｌｏｃｋ＝Ａブロ
ック，ｃｍｄ＝ＦＡ００＝０＞を、図７の＜ＣＰＵに対
しｈ’１００番地にデータ「０」を書込むように命じる
＞に変換する。この時、「ｃｍｄ＝Ｆ」は書込み（ライ
ト）命令であるものとする。 ＜Ｂｌｏｃｋ＝Ｂブロッ
ク，ｃｍｄ＝Ｇ Ｂ００＝１＞は、＜ＣＰＵに対し、
ｈ’２００番地にデータ「１」を書込むように命じる＞
に変換する。この時、「ｃｍｄ＝Ｇ」は書込み（ライ
ト）命令であるものとする。さらに、＜Ｂｌｏｃｋ＝Ａ
ブロック，ｃｍｄ＝Ｆ Ｊ＝Ｓ＞をＬＳＩ外部信号に与
える動作手順として、＜ＬＳＩ外部信号に対しＳｉｇｉ
ｎ「Ｊ」に対して信号値０をドライブする様に命じる＞
と、＜ＬＳＩ外部信号に対しＳｉｇｉｎ「Ｊ」に対して
Ｓｉｇｏｕｔ「Ｊ’」が信号値１をになるまで待つよう
に命じる＞とに変換する。
動作を具体的な情報を用いて説明する図である。図７に
おいて、始めにテストケース生成部１３１は、試験条件
記憶部１０１から図示するような試験条件を入力する。
そして、機能ブロック仕様情報記憶部１１１から試験条
件に該当する情報を取得してＬＳＩの仕様に従う動作手
順１０１ｂに変換する。例えば、＜Ｂｌｏｃｋ＝Ａブロ
ック，ｃｍｄ＝Ｐ Ｘ＝Ｌ＞に基づいて、図４に示す機
能ブロック仕様情報記憶部１１１から該当する情報を取
得する。情報の取得は、まず図４より「動作名」を検索
して一致する動作名に対応する「機能ブロックの仕様に
従う動作名」を取得する。次に、「変数名」と「変数に
セットする値」とを検索して一致する「変数名」に対応
する「機能ブロックの仕様に従う変数名」と「変数にセ
ットする値」に対応する「機能ブロックの仕様に従う変
数にセットする値」とを取得する。取得した結果、図７
の動作手順１０１ｂの＜Ｂｌｏｃｋ＝Ａブロック，ｃｍ
ｄ＝Ｆ Ａ００＝０＞に変換される。また、＜Ｂｌｏｃ
ｋ＝Ａブロック，ｃｍｄ＝Ｑ＞は、図４から機能ブロッ
クＡは「動作名」が「Ｑ」である時、関連ブロック情報
を有し、その関連する機能ブロックは「Ｂ」であること
が判る。機能ブロックＢの機能ブロック仕様情報記憶部
を参照して必要な情報を取得して変換した結果が、動作
手順１０１ｂの＜Ｂｌｏｃｋ＝Ｂブロック，ｃｍｄ＝Ｇ
Ｂ００＝１＞である。この＜Ｂｌｏｃｋ＝Ｂブロッ
ク，ｃｍｄ＝Ｇ Ｂ００＝１＞は、機能ブロックＡを動
作させる為に機能ブロックＢを制御する試験条件であ
る。さらに、図４の「動作名＝Ｑ」に対応して外部信号
線を制御する「機能ブロックの仕様に従う変数名＝Ｊ」
と「機能ブロックの仕様に従う変数にセットする値＝
Ｓ」とがあり、これらの情報に基づき＜Ｂｌｏｃｋ＝Ａ
ブロック，ｃｍｄ＝Ｑ＞を、動作手順１０１ｂの＜Ｂｌ
ｏｃｋ＝Ａブロック，ｃｍｄ＝Ｆ Ｊ＝Ｓ＞に変換す
る。こうして図７の動作手順１０１ｂがテストケース生
成部１３１によって生成される。次に、動作手順１０１
ｂからＬＳＩに含まれるＣＰＵに与える動作手順とＬＳ
Ｉ外部信号に与える動作手順とをテストケースとして生
成する。動作手順１０１ｂの＜Ｂｌｏｃｋ＝Ａブロッ
ク，ｃｍｄ＝Ｆ Ａ００＝０＞に基づいて図５のＬＳＩ
構成情報記憶部１０２の例から制御要因「Ａ００」がレ
ジスタ「Ａ０」に含まれることが判る。また、レジスタ
「Ａ０」のアドレスが「ｈ’００００１０００」である
ことが判る。これにより、テストケース生成部１３１は
ＣＰＵに与える動作手順として、＜Ｂｌｏｃｋ＝Ａブロ
ック，ｃｍｄ＝ＦＡ００＝０＞を、図７の＜ＣＰＵに対
しｈ’１００番地にデータ「０」を書込むように命じる
＞に変換する。この時、「ｃｍｄ＝Ｆ」は書込み（ライ
ト）命令であるものとする。 ＜Ｂｌｏｃｋ＝Ｂブロッ
ク，ｃｍｄ＝Ｇ Ｂ００＝１＞は、＜ＣＰＵに対し、
ｈ’２００番地にデータ「１」を書込むように命じる＞
に変換する。この時、「ｃｍｄ＝Ｇ」は書込み（ライ
ト）命令であるものとする。さらに、＜Ｂｌｏｃｋ＝Ａ
ブロック，ｃｍｄ＝Ｆ Ｊ＝Ｓ＞をＬＳＩ外部信号に与
える動作手順として、＜ＬＳＩ外部信号に対しＳｉｇｉ
ｎ「Ｊ」に対して信号値０をドライブする様に命じる＞
と、＜ＬＳＩ外部信号に対しＳｉｇｉｎ「Ｊ」に対して
Ｓｉｇｏｕｔ「Ｊ’」が信号値１をになるまで待つよう
に命じる＞とに変換する。
【００１６】上記したように、機能ブロック仕様情報記
憶部は、ある機能ブロックに関連して動作する別の機能
ブロックが存在する場合、関連して動作する機能ブロッ
クを特定する情報を記憶する。このため、試験条件に関
連する機能ブロックに関する条件を記述することなく、
テストケース生成部が関連する機能ブロックの存在を確
認して、存在する場合は、関連する機能ブロックに関す
るテストケースを自動的に生成する。これにより、複数
のブロックを有する集積回路を試験する場合に、競合し
て動作する機能ブロックの試験を容易に行うことができ
るようになる。
憶部は、ある機能ブロックに関連して動作する別の機能
ブロックが存在する場合、関連して動作する機能ブロッ
クを特定する情報を記憶する。このため、試験条件に関
連する機能ブロックに関する条件を記述することなく、
テストケース生成部が関連する機能ブロックの存在を確
認して、存在する場合は、関連する機能ブロックに関す
るテストケースを自動的に生成する。これにより、複数
のブロックを有する集積回路を試験する場合に、競合し
て動作する機能ブロックの試験を容易に行うことができ
るようになる。
【００１７】次に、テストケース生成部が生成したテス
トケースと試験用回路仕様情報記憶部に記憶されている
情報とを入力して、試験用回路構成情報と試験用回路制
御情報とを生成する試験用回路構築部の動作について、
一例を以下に説明する。図８は、試験用回路仕様情報記
憶部１２１，１２ｎにそれぞれ記憶されている内容の一
例を示す図である。試験用回路仕様情報記憶部１２１に
は、ある信号を値（例：「０」，「１」）にドライブさ
せる場合の試験用回路に与える動作仕様が記憶されてい
て、試験用回路仕様情報記憶部１２ｎには、ある信号が
値（例：「０」，「１」）に変化するまでその信号を毎
クロック監視する場合の試験用回路に与える動作仕様が
記憶されている。図９は、試験用回路構築部１３６の入
力情報と出力情報の具体例を示す図である。ここでは、
試験用回路構築部１３６の入力するテストケース、つま
り、テストケース生成部１３１により生成されたテスト
ケースを「端子名Ａ ＳＩＧ（０）」と「端子名Ａ Ｗ
ＡＩＴ（０） 端子名Ｂ」とする。「端子名Ａ ＳＩＧ
（０）」は、図７の＜ＬＳＩ外部信号に対しＳｉｇｉｎ
「Ｊ」に対して信号値０をドライブする様に命じる＞に
対応し、「端子名Ａ ＷＡＩＴ（０） 端子名Ｂ」は、
図７の＜ＬＳＩ外部信号に対しＳｉｇｉｎ「Ｊ」に対し
てＳｉｇｏｕｔ「Ｊ’」が信号値１をになるまで待つよ
うに命じる＞に対応している。記述の方法が異なるだけ
で、内容は同じである。図７のテストケースには上記し
た「ＬＳＩの外部信号線に与える動作手順情報」の他に
も「ＬＳＩに含まれるＣＰＵに与える動作手順情報」が
あるが試験用回路構築部１３６が対象とする入力情報
は、「ＬＳＩの外部信号線に与える動作手順情報」であ
るため、図９に示すテストケースからは「ＬＳＩに含ま
れるＣＰＵに与える動作手順情報」を省略する。試験用
回路構築部１３６は、テストケースに記述されている動
作「ＳＩＧ」と「ＷＡＩＴ」を基に試験用回路仕様情報
記憶部を参照して、動作と一致するものを選択する。こ
こでは、試験用回路仕様情報記憶部１２１が動作「ＳＩ
Ｇ」に関係し、試験用回路仕様情報記憶部１２ｎが動作
「ＷＡＩＴ」に関係しているものとする。そして、選択
した試験用回路仕様情報記憶部の試験用回路仕様情報と
テストケースの動作手順情報とを用いて試験用回路構成
情報を生成する。生成した試験用回路構成情報の具体例
を、図９の試験用回路構成情報記憶部１３８に示す。図
９では上側にテストケース「端子名Ａ ＳＩＧ（０）」
に対応する「ＳＩＧｎａｍｅ＝“Ａ” ｏｕｔｐｕｔ＝
“端子名 Ａ”」、下側にテストケース「端子名Ａ Ｗ
ＡＩＴ（０） 端子名Ｂ」に対応する「ＷＡＩＴ ｎａ
ｍｅ＝“Ｂ” ｉｎｐｕｔ＝“端子名Ｂ”」が記載され
ている。「ＳＩＧ」或いは、「ＷＡＩＴ」によって、使
用する試験用回路を指定し、「ｎａｍｅ」によって、使
用する試験用回路に付ける名前を指定し、「ｏｕｔｐｕ
ｔ」、「ｉｎｐｕｔ」によって、試験用回路に接続する
信号名を特定している。
トケースと試験用回路仕様情報記憶部に記憶されている
情報とを入力して、試験用回路構成情報と試験用回路制
御情報とを生成する試験用回路構築部の動作について、
一例を以下に説明する。図８は、試験用回路仕様情報記
憶部１２１，１２ｎにそれぞれ記憶されている内容の一
例を示す図である。試験用回路仕様情報記憶部１２１に
は、ある信号を値（例：「０」，「１」）にドライブさ
せる場合の試験用回路に与える動作仕様が記憶されてい
て、試験用回路仕様情報記憶部１２ｎには、ある信号が
値（例：「０」，「１」）に変化するまでその信号を毎
クロック監視する場合の試験用回路に与える動作仕様が
記憶されている。図９は、試験用回路構築部１３６の入
力情報と出力情報の具体例を示す図である。ここでは、
試験用回路構築部１３６の入力するテストケース、つま
り、テストケース生成部１３１により生成されたテスト
ケースを「端子名Ａ ＳＩＧ（０）」と「端子名Ａ Ｗ
ＡＩＴ（０） 端子名Ｂ」とする。「端子名Ａ ＳＩＧ
（０）」は、図７の＜ＬＳＩ外部信号に対しＳｉｇｉｎ
「Ｊ」に対して信号値０をドライブする様に命じる＞に
対応し、「端子名Ａ ＷＡＩＴ（０） 端子名Ｂ」は、
図７の＜ＬＳＩ外部信号に対しＳｉｇｉｎ「Ｊ」に対し
てＳｉｇｏｕｔ「Ｊ’」が信号値１をになるまで待つよ
うに命じる＞に対応している。記述の方法が異なるだけ
で、内容は同じである。図７のテストケースには上記し
た「ＬＳＩの外部信号線に与える動作手順情報」の他に
も「ＬＳＩに含まれるＣＰＵに与える動作手順情報」が
あるが試験用回路構築部１３６が対象とする入力情報
は、「ＬＳＩの外部信号線に与える動作手順情報」であ
るため、図９に示すテストケースからは「ＬＳＩに含ま
れるＣＰＵに与える動作手順情報」を省略する。試験用
回路構築部１３６は、テストケースに記述されている動
作「ＳＩＧ」と「ＷＡＩＴ」を基に試験用回路仕様情報
記憶部を参照して、動作と一致するものを選択する。こ
こでは、試験用回路仕様情報記憶部１２１が動作「ＳＩ
Ｇ」に関係し、試験用回路仕様情報記憶部１２ｎが動作
「ＷＡＩＴ」に関係しているものとする。そして、選択
した試験用回路仕様情報記憶部の試験用回路仕様情報と
テストケースの動作手順情報とを用いて試験用回路構成
情報を生成する。生成した試験用回路構成情報の具体例
を、図９の試験用回路構成情報記憶部１３８に示す。図
９では上側にテストケース「端子名Ａ ＳＩＧ（０）」
に対応する「ＳＩＧｎａｍｅ＝“Ａ” ｏｕｔｐｕｔ＝
“端子名 Ａ”」、下側にテストケース「端子名Ａ Ｗ
ＡＩＴ（０） 端子名Ｂ」に対応する「ＷＡＩＴ ｎａ
ｍｅ＝“Ｂ” ｉｎｐｕｔ＝“端子名Ｂ”」が記載され
ている。「ＳＩＧ」或いは、「ＷＡＩＴ」によって、使
用する試験用回路を指定し、「ｎａｍｅ」によって、使
用する試験用回路に付ける名前を指定し、「ｏｕｔｐｕ
ｔ」、「ｉｎｐｕｔ」によって、試験用回路に接続する
信号名を特定している。
【００１８】次に、試験用回路構築部１３６は、試験用
回路毎の制御情報を生成する。入力するテストケース
は、「端子名Ａ ＳＩＧ（０）」と「端子名Ａ ＷＡＩ
Ｔ（０） 端子名Ｂ」とであり、前述したテストケース
に対しては試験用回路構成情報において「“Ａ”」と名
前を付けて、後述したテストケースに対しては試験用回
路構成情報において「“Ｂ”」と名前を付けた。このた
め、「“Ａ”」に対する制御情報と「“Ｂ”」に対する
制御情報とを生成する。制御情報には、試験用回路仕様
情報記憶部に記憶されている「コマンド」に関する情報
を記載する。例えば、「ＳＩＧ」に関する「コマンド」
は、「ｓｅｔ（端子へ設定する値）」と「ｓｙｎｃ（同
期化要求）」である。なお、同期化については別の実施
の形態で説明する。試験用回路構築部１３６が生成した
試験用回路制御情報の例を図９に示した。図９の試験用
回路制御情報記憶部１３７には、「“Ａ”」に対する制
御情報３２１と「“Ｂ”」に対する制御情報３２２とが
記載されている。
回路毎の制御情報を生成する。入力するテストケース
は、「端子名Ａ ＳＩＧ（０）」と「端子名Ａ ＷＡＩ
Ｔ（０） 端子名Ｂ」とであり、前述したテストケース
に対しては試験用回路構成情報において「“Ａ”」と名
前を付けて、後述したテストケースに対しては試験用回
路構成情報において「“Ｂ”」と名前を付けた。このた
め、「“Ａ”」に対する制御情報と「“Ｂ”」に対する
制御情報とを生成する。制御情報には、試験用回路仕様
情報記憶部に記憶されている「コマンド」に関する情報
を記載する。例えば、「ＳＩＧ」に関する「コマンド」
は、「ｓｅｔ（端子へ設定する値）」と「ｓｙｎｃ（同
期化要求）」である。なお、同期化については別の実施
の形態で説明する。試験用回路構築部１３６が生成した
試験用回路制御情報の例を図９に示した。図９の試験用
回路制御情報記憶部１３７には、「“Ａ”」に対する制
御情報３２１と「“Ｂ”」に対する制御情報３２２とが
記載されている。
【００１９】以上のように、実施の形態１では、ある機
能ブロックが別の機能ブロックと関連して動作する場合
に、ある機能ブロックを示す情報に対応させて関連する
機能ブロックを示す情報を機能ブロック仕様情報記憶部
に関連ブロック情報として記憶する。そして、テストケ
ース生成部は、機能ブロック仕様情報記憶部に記憶され
ている関連ブロック情報に基づいて、関連して動作する
機能ブロックに対してテストケースを生成する。このた
め、ユーザは試験条件に関連する機能ブロックを明示的
に設定することなく、複数の機能ブロックが関連して動
作するような集積回路の試験環境を生成することが可能
となる。
能ブロックが別の機能ブロックと関連して動作する場合
に、ある機能ブロックを示す情報に対応させて関連する
機能ブロックを示す情報を機能ブロック仕様情報記憶部
に関連ブロック情報として記憶する。そして、テストケ
ース生成部は、機能ブロック仕様情報記憶部に記憶され
ている関連ブロック情報に基づいて、関連して動作する
機能ブロックに対してテストケースを生成する。このた
め、ユーザは試験条件に関連する機能ブロックを明示的
に設定することなく、複数の機能ブロックが関連して動
作するような集積回路の試験環境を生成することが可能
となる。
【００２０】実施の形態２．上記実施の形態１で、試験
用回路構築部が生成する試験用回路制御情報に、同期化
の処理に関する情報が含まれていることを説明した。実
施の形態２では、試験用回路構築部の生成する同期化の
処理に関する情報について説明する。図１０は、実施の
形態２の試験環境構築システムのブック図を示す図であ
る。図１０の１３６は、試験用回路構築部であり、上記
実施の形態１で説明した試験用回路構築部に３１４の同
期化部を有して、同期化部３１４によってある機能ブロ
ックが別の機能ブロックと関連して動作する場合に、試
験用回路の動作タイミングを制御する為の同期化機能制
御情報を生成する。また、３２４は生成した同期化機能
制御情報を記憶する同期化機能制御情報記憶部である。
他の符号については上記実施の形態１で説明した図２と
同様である。
用回路構築部が生成する試験用回路制御情報に、同期化
の処理に関する情報が含まれていることを説明した。実
施の形態２では、試験用回路構築部の生成する同期化の
処理に関する情報について説明する。図１０は、実施の
形態２の試験環境構築システムのブック図を示す図であ
る。図１０の１３６は、試験用回路構築部であり、上記
実施の形態１で説明した試験用回路構築部に３１４の同
期化部を有して、同期化部３１４によってある機能ブロ
ックが別の機能ブロックと関連して動作する場合に、試
験用回路の動作タイミングを制御する為の同期化機能制
御情報を生成する。また、３２４は生成した同期化機能
制御情報を記憶する同期化機能制御情報記憶部である。
他の符号については上記実施の形態１で説明した図２と
同様である。
【００２１】図１１は、実施の形態１の図９において説
明した試験用回路構築部１３６の入出力情報を具体的に
示す図である。図１１の試験用回路構築部１３６の入力
するテストケース記憶部１３４と試験用回路仕様情報記
憶部１２１，１２ｎとに記憶されている情報と、試験用
回路制御情報記憶部１３７と試験用回路構成情報記憶部
１３８とにそれぞれ出力する情報とは、図９と同様であ
る。同期化部３１４は、テストケース記憶部１３４に記
憶されている情報の中に別の機能ブロックを関連して動
作させる情報が存在することを確認すると、関連して動
作する複数の機能ブロックの動作タイミング制御する同
期化機能制御情報を生成して同期化機能制御情報記憶部
３２４に記憶する。同期化機能制御情報は、図１１の同
期化機能制御情報記憶部３２４に示した例のように「ｉ
ｄ」を有し、この「ｉｄ」を試験用回路制御情報記憶部
１３７に記憶する試験用回路制御情報の同期化コマンド
で使用する。例えば、図１１では「ｉｄ＝１０」であ
る。この「１０」を「ＳＩＧ」や「ＷＡＩＴ」の試験用
回路を制御する同期化コマンド「ｓｙｎｃ」や「ｓｙｎ
ｃ＿ｗａｉｔ」，「ｓｙｎｃ＿ｃｏｍｐ」に指定する。
指定した例が、図１１の試験用回路制御情報記憶部１３
７に記憶されている情報に「ｓｙｎｃ １０」，「ｓｙ
ｎｃ＿ｗａｉｔ １０」，「ｓｙｎｃ＿ｃｏｍｐ １
０」と示されている。また、同期化部３１４が生成する
同期化機能制御情報は、「ｉｄ」の他に、同期化する試
験用回路を「ｆｒｏｍ」，「ｔｏ」とにより指定する。
明した試験用回路構築部１３６の入出力情報を具体的に
示す図である。図１１の試験用回路構築部１３６の入力
するテストケース記憶部１３４と試験用回路仕様情報記
憶部１２１，１２ｎとに記憶されている情報と、試験用
回路制御情報記憶部１３７と試験用回路構成情報記憶部
１３８とにそれぞれ出力する情報とは、図９と同様であ
る。同期化部３１４は、テストケース記憶部１３４に記
憶されている情報の中に別の機能ブロックを関連して動
作させる情報が存在することを確認すると、関連して動
作する複数の機能ブロックの動作タイミング制御する同
期化機能制御情報を生成して同期化機能制御情報記憶部
３２４に記憶する。同期化機能制御情報は、図１１の同
期化機能制御情報記憶部３２４に示した例のように「ｉ
ｄ」を有し、この「ｉｄ」を試験用回路制御情報記憶部
１３７に記憶する試験用回路制御情報の同期化コマンド
で使用する。例えば、図１１では「ｉｄ＝１０」であ
る。この「１０」を「ＳＩＧ」や「ＷＡＩＴ」の試験用
回路を制御する同期化コマンド「ｓｙｎｃ」や「ｓｙｎ
ｃ＿ｗａｉｔ」，「ｓｙｎｃ＿ｃｏｍｐ」に指定する。
指定した例が、図１１の試験用回路制御情報記憶部１３
７に記憶されている情報に「ｓｙｎｃ １０」，「ｓｙ
ｎｃ＿ｗａｉｔ １０」，「ｓｙｎｃ＿ｃｏｍｐ １
０」と示されている。また、同期化部３１４が生成する
同期化機能制御情報は、「ｉｄ」の他に、同期化する試
験用回路を「ｆｒｏｍ」，「ｔｏ」とにより指定する。
【００２２】以上のように、実施の形態２では、ある機
能ブロックが別の機能ブロックと関連して動作する場
合、試験用回路も同期して動作するように、同期化部に
よって同期して動作させる試験用回路を指定する同期化
機能制御情報を生成する。また、同期化機能制御情報は
「ｉｄ」を有し、試験用回路制御情報の同期化コマンド
に「ｉｄ」を指定して、関連して動作させる試験用回路
を同期させることを可能にする。
能ブロックが別の機能ブロックと関連して動作する場
合、試験用回路も同期して動作するように、同期化部に
よって同期して動作させる試験用回路を指定する同期化
機能制御情報を生成する。また、同期化機能制御情報は
「ｉｄ」を有し、試験用回路制御情報の同期化コマンド
に「ｉｄ」を指定して、関連して動作させる試験用回路
を同期させることを可能にする。
【００２３】
【発明の効果】以上のように、この発明の試験環境構築
システムは、複数の機能ブロックが関連して動作するこ
とを試験条件に明示することなく、テストケース生成部
が機能ブロック仕様情報記憶に記憶されている情報に基
づいて関連して動作する機能ブロックを判断して、テス
トケースを自動的に生成する。このため、試験環境を生
成するユーザは、関連して動作する機能ブロックを意識
することなく、複数の機能ブロックが関連して動作する
集積回路の試験環境を容易に生成することが可能とな
る。このことにより、試験環境の生成に掛かる人手を削
減し、コストを低減できるともに、テストケースの漏れ
を防ぐことができる効果がある。また、集積回路の試験
内容を一定の水準に保つことが可能となり、製品の品質
を確保できる効果がある。
システムは、複数の機能ブロックが関連して動作するこ
とを試験条件に明示することなく、テストケース生成部
が機能ブロック仕様情報記憶に記憶されている情報に基
づいて関連して動作する機能ブロックを判断して、テス
トケースを自動的に生成する。このため、試験環境を生
成するユーザは、関連して動作する機能ブロックを意識
することなく、複数の機能ブロックが関連して動作する
集積回路の試験環境を容易に生成することが可能とな
る。このことにより、試験環境の生成に掛かる人手を削
減し、コストを低減できるともに、テストケースの漏れ
を防ぐことができる効果がある。また、集積回路の試験
内容を一定の水準に保つことが可能となり、製品の品質
を確保できる効果がある。
【００２４】さらに、同期化部によって試験に用いる試
験用回路を、他の試験用回路と関連させて同期して動作
するように制御する同期化機能制御情報を自動的に生成
する。このため、試験に用いる試験用回路についても、
ユーザが意識することなく同期して動作させる試験環境
を構築できる。このことにより、試験環境の生成に掛か
る人手を削減し、コストを低減できるともに、テストケ
ースの漏れを防ぐことができる効果がある。また、集積
回路の試験内容を一定の水準に保つことが可能となり、
製品の品質を確保できる効果がある。
験用回路を、他の試験用回路と関連させて同期して動作
するように制御する同期化機能制御情報を自動的に生成
する。このため、試験に用いる試験用回路についても、
ユーザが意識することなく同期して動作させる試験環境
を構築できる。このことにより、試験環境の生成に掛か
る人手を削減し、コストを低減できるともに、テストケ
ースの漏れを防ぐことができる効果がある。また、集積
回路の試験内容を一定の水準に保つことが可能となり、
製品の品質を確保できる効果がある。
【図１】この発明の試験環境構築システムにおける試験
環境を説明する図。
環境を説明する図。
【図２】実施の形態１の試験環境構築システムのブロッ
ク図。
ク図。
【図３】実施の形態１の試験条件の一例を示す図。
【図４】実施の形態１の機能ブロック仕様情報記憶部に
記憶されている情報の一例を示す図。
記憶されている情報の一例を示す図。
【図５】実施の形態１のＬＳＩ構成情報記憶部に記憶さ
れている情報の内容を説明する図。
れている情報の内容を説明する図。
【図６】実施の形態１のテストケース記憶部に記憶され
ている情報の内容を説明する図。
ている情報の内容を説明する図。
【図７】実施の形態１のテストケースを生成する過程と
生成したテストケースの一例を示す図。
生成したテストケースの一例を示す図。
【図８】実施の形態１の試験用回路仕様情報記憶部に記
憶されている情報の内容を説明する図。
憶されている情報の内容を説明する図。
【図９】実施の形態１の試験用回路構成情報と試験用回
路制御情報とを生成する過程と、生成した試験用回路構
成情報と試験用回路制御情報の一例を示す図。
路制御情報とを生成する過程と、生成した試験用回路構
成情報と試験用回路制御情報の一例を示す図。
【図１０】実施の形態２の試験環境構築システムのブロ
ック図。
ック図。
【図１１】実施の形態２の同期化機能制御情報の一例を
示す図。
示す図。
１ システムＬＳＩ、２ａ〜２ｅ 機能ブロック、３
試験用回路、４ テストケース、５ チップバス、１０
０ 試験条件設定部、１０１ 試験条件記憶部、１０１
ａ 試験条件、１０１ｂ 動作手順、１０２ ＬＳＩ構
成情報記憶部、１１１，１１ｎ 機能ブロック仕様情報
記憶部、１２１，１２ｎ 試験用回路仕様情報記憶部、
１３１ テストケース生成部、１３４ テストケース記
憶部、１３６ 試験用回路構築部、１３７ 試験用回路
制御情報記憶部、１３８ 試験用回路構成情報記憶部、
３１４ 同期化部、３２４ 同期化機能制御情報記憶
部。
試験用回路、４ テストケース、５ チップバス、１０
０ 試験条件設定部、１０１ 試験条件記憶部、１０１
ａ 試験条件、１０１ｂ 動作手順、１０２ ＬＳＩ構
成情報記憶部、１１１，１１ｎ 機能ブロック仕様情報
記憶部、１２１，１２ｎ 試験用回路仕様情報記憶部、
１３１ テストケース生成部、１３４ テストケース記
憶部、１３６ 試験用回路構築部、１３７ 試験用回路
制御情報記憶部、１３８ 試験用回路構成情報記憶部、
３１４ 同期化部、３２４ 同期化機能制御情報記憶
部。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０６Ｆ 11/26 Ｇ０１Ｒ 31/28 Ｆ Ｆターム(参考） 2G132 AA15 AB01 AC11 AE18 AE21 AE23 AL09 5B048 AA20 CC07 DD08 DD17 FF03
Claims (2)
- 【請求項１】 集積回路の有する機能を試験する試験環
境を構築する試験環境構築システムにおいて、 上記集積回路は、複数の機能を有して、それぞれの機能
を実行する機能ブロックを複数有するとともに、上記集
積回路の外部と情報をやり取りする複数の外部信号線を
有し、 上記試験環境は、集積回路からＣＰＵ（Ｃｅｎｔｒａｌ
Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）に与える動作手順
情報と上記集積回路から外部信号線に与える動作手順情
報とを有するテストケースと、上記テストケースの外部
信号線に与える動作手順情報に基づいて上記集積回路を
試験するために使用する試験用回路の構成情報と、上記
試験用回路を制御するための試験用回路制御情報とを少
なくとも有し、 上記試験環境構築システムは、 試験対象とする上記集積回路の機能ブロックを指定する
機能ブロック情報と、上記機能ブロック情報により指定
された機能ブロックに対して試験する内容を指定する試
験内容情報とを試験条件として設定する試験条件設定部
と、 上記機能ブロック毎に、上記試験条件設定部により設定
される試験内容情報を集積回路の仕様に従い集積回路に
よって理解可能な情報に変換するための集積回路動作情
報と、関連して動作する別の機能ブロックが存在する場
合には、関連する別の機能ブロックを特定する関連ブロ
ック情報とを少なくとも記憶する機能ブロック仕様情報
記憶部と、 上記集積回路を構成する機能ブロックを示す機能ブロッ
ク構成情報と、上記集積回路の有する外部信号線毎の有
効値を示す信号線情報を少なくとも記憶する集積回路構
成情報記憶部と、 上記試験条件設定部により設定された試験条件を入力し
て、入力した試験条件の機能ブロック情報を取得して上
記試験条件の試験内容情報を集積回路によって理解可能
な情報に変換して上記集積回路からＣＰＵに与える動作
手順情報を上記テストケースとして生成し、関連して動
作する別の機能ブロックが存在する場合には、上記関連
ブロック情報に基づいて関連する別の機能ブロックの集
積回路動作情報を取得して集積回路によって理解可能な
情報に変換して上記集積回路からＣＰＵに与える動作手
順情報を上記テストケースとして生成するとともに、上
記集積回路構成情報記憶部に記憶された信号線情報を取
得して信号線情報に基づいて上記集積回路から外部信号
線に与える動作手順情報を上記テストケースとして生成
するテストケース生成部と、 集積回路を試験するためにあらかじめ用意されている複
数の試験用回路の動作仕様情報を試験用回路毎に記憶す
る試験用回路仕様情報記憶部と、 上記テストケース生成部により生成された上記テストケ
ースの上記集積回路から外部信号線に与える動作手順情
報を入力して、入力した上記集積回路から外部信号線に
与える動作手順情報に該当する試験用回路を上記試験用
回路仕様情報記憶部から選択して上記構成情報を生成す
るとともに、選択した試験用回路の動作仕様情報に基づ
いて上記集積回路を試験するために試験用回路の動作を
制御する試験用回路制御情報を生成する試験用回路構築
部とを備えたことを特徴とする試験環境構築システム。 - 【請求項２】 上記複数の試験用回路はそれぞれ、別の
試験用回路と同期して動作する場合があり、 上記試験用回路仕様情報記憶部は、別の試験用回路と同
期して動作する場合に同期して動作する別の試験用回路
を示す関連回路情報と、同期をとるための同期制御情報
とを記憶し、 上記試験用回路構築部は、上記選択した試験用回路が別
の試験用回路と関連して動作する場合に、上記試験用回
路仕様情報記憶部から関連回路情報を取得して試験用回
路を同期して動作するように制御するための同期化機能
制御情報を生成するとともに、上記試験用回路制御情報
に別の試験用回路と同期させるための同期化情報を追加
する同期化部を備えたことを特徴とする請求項１記載の
試験環境構築システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001144894A JP2002342108A (ja) | 2001-05-15 | 2001-05-15 | 試験環境構築システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001144894A JP2002342108A (ja) | 2001-05-15 | 2001-05-15 | 試験環境構築システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002342108A true JP2002342108A (ja) | 2002-11-29 |
Family
ID=18990785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001144894A Pending JP2002342108A (ja) | 2001-05-15 | 2001-05-15 | 試験環境構築システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002342108A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010102433A (ja) * | 2008-10-22 | 2010-05-06 | Fuji Xerox Co Ltd | 情報処理装置及びプログラム |
| JP2021523438A (ja) * | 2018-05-10 | 2021-09-02 | テラダイン、 インコーポレイテッド | バス同期システム |
-
2001
- 2001-05-15 JP JP2001144894A patent/JP2002342108A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010102433A (ja) * | 2008-10-22 | 2010-05-06 | Fuji Xerox Co Ltd | 情報処理装置及びプログラム |
| JP2021523438A (ja) * | 2018-05-10 | 2021-09-02 | テラダイン、 インコーポレイテッド | バス同期システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002518741A (ja) | モジュール間の適合性の検証 | |
| JP2007292492A (ja) | 回路検証装置及び回路検証方法 | |
| JPH06162228A (ja) | データフロープロセッサ装置 | |
| US7054979B2 (en) | Method and apparatus for routing configuration accesses from a primary port to a plurality of secondary ports | |
| JP2002342108A (ja) | 試験環境構築システム | |
| JPS6117967A (ja) | 試験可能装置 | |
| TWI410977B (zh) | 測試模組、測試裝置與測試方法 | |
| JPH0830660A (ja) | 半導体集積回路の並列シミュレータ | |
| JP2001085620A (ja) | 集積回路の試験装置 | |
| JP6892946B1 (ja) | 情報処理装置、設定方法および設定プログラム | |
| WO2009122699A1 (ja) | 試験モジュール、試験装置および試験方法 | |
| WO2005096500A1 (ja) | 回路検証装置および回路検証方法並びにそのための信号分配方法 | |
| JP3003059B2 (ja) | 特定用途向け集積回路 | |
| JPH1054868A (ja) | 集積回路テストシステムのソフトウエア設定方法 | |
| JP2005180952A (ja) | テスト回路、半導体集積回路及びその製造方法 | |
| JP2000250953A (ja) | 回路検証用シミュレーション装置及び回路検証用シミュレーション方法 | |
| JPH0267978A (ja) | 半導体集積回路の試験方法 | |
| JPH11190756A (ja) | バーンインボード、バーンイン試験装置、バーンイン試験方法、記録媒体 | |
| JPH05250072A (ja) | 信号処理装置の各ハードウェアの初期化方式 | |
| JPH0829491A (ja) | Ｌｓｉテスト装置 | |
| JPH1021065A (ja) | 情報自動生成方法 | |
| JP2001004714A (ja) | 集積回路のテスト端子共用化方法および方式 | |
| JP2000338196A (ja) | Ｌｓｉ検査プログラム生成装置 | |
| JPH0735828A (ja) | テストパターン作成装置及びテストパターン作成方法 | |
| JPH1021271A (ja) | 論理回路設計支援装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040514 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041018 |