JPH05250072A - 信号処理装置の各ハードウェアの初期化方式 - Google Patents
信号処理装置の各ハードウェアの初期化方式Info
- Publication number
- JPH05250072A JPH05250072A JP4045841A JP4584192A JPH05250072A JP H05250072 A JPH05250072 A JP H05250072A JP 4045841 A JP4045841 A JP 4045841A JP 4584192 A JP4584192 A JP 4584192A JP H05250072 A JPH05250072 A JP H05250072A
- Authority
- JP
- Japan
- Prior art keywords
- hardware
- initialization
- unit
- initializing
- software
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 一つの信号処理装置が複数のハードウェアで
構成されている場合の各ハードウェアの初期化に関し、
各ハードウェアへの電源供給時およびソフトウェア異常
の処理時の初期化が最適に行われて、装置として正常動
作に円滑に移行できる信号処理装置の各ハードウェアの
初期化方式を目的とする。 【構成】 電源供給の情報から各ハードウェア部
の初期化を所定の順番に行うタイミング信号を生成す
る管理部１を具え、其の生成したタイミング信号によ
り，各ハードウェア部の初期化に必要な情報を各ハード
ウェア部の初期化回路へ順番に渡すように構成する。
又、或るハードウェア部の各回路の動作を制御するソ
フトウェアの異常時に、該管理部１が他ハードウェア部
との相互動作に有害な不一致が生じない様に他ハードウ
ェア部と同期してソフトウェアの初期化が行われる初期
化情報を生成するように構成する。
構成されている場合の各ハードウェアの初期化に関し、
各ハードウェアへの電源供給時およびソフトウェア異常
の処理時の初期化が最適に行われて、装置として正常動
作に円滑に移行できる信号処理装置の各ハードウェアの
初期化方式を目的とする。 【構成】 電源供給の情報から各ハードウェア部
の初期化を所定の順番に行うタイミング信号を生成す
る管理部１を具え、其の生成したタイミング信号によ
り，各ハードウェア部の初期化に必要な情報を各ハード
ウェア部の初期化回路へ順番に渡すように構成する。
又、或るハードウェア部の各回路の動作を制御するソ
フトウェアの異常時に、該管理部１が他ハードウェア部
との相互動作に有害な不一致が生じない様に他ハードウ
ェア部と同期してソフトウェアの初期化が行われる初期
化情報を生成するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は無線装置の監視制御装置
などの各種の信号処理装置に係り、特に一つの信号処理
装置が複数のハードウェアで構成されている場合の各ハ
ードウェアの初期化の方法に関する。最近の信号処理装
置のハードウェアは、其の機能が充実され細分化が図ら
れているので、各ハードウェア部の初期化は従来に比べ
て慎重に行われることが望まれている。
などの各種の信号処理装置に係り、特に一つの信号処理
装置が複数のハードウェアで構成されている場合の各ハ
ードウェアの初期化の方法に関する。最近の信号処理装
置のハードウェアは、其の機能が充実され細分化が図ら
れているので、各ハードウェア部の初期化は従来に比べ
て慎重に行われることが望まれている。
【０００２】
【従来の技術】従来の信号処理装置の各ハードウェア部
の初期化は、例えば図４に示す如く、装置が３個のハー
ドウェア部, , で構成され、その各ハードウェア
部の間が、互にデータや制御信号を送受信する信号線
で結ばれ、その動作に必要な電源V が、電源線により
各ハードウェア部, , へ供給され、夫々の回路を
初期化する初期化回路, ′′′に供給される。そ
して夫々のハードウェア部, , は、電源V が供給
された時に、自分に必要な初期化を自律的に行う方法で
あった。又、例えばハードウェア部の中のは、内部
に搭載したソフトウェアを初期状態にするソフトウェア
初期化回路であって、該ハードウェア部内の諸回路の
動作を制御するプログラム即ちソフトウェアの異常時の
初期化処理に用いられている。
の初期化は、例えば図４に示す如く、装置が３個のハー
ドウェア部, , で構成され、その各ハードウェア
部の間が、互にデータや制御信号を送受信する信号線
で結ばれ、その動作に必要な電源V が、電源線により
各ハードウェア部, , へ供給され、夫々の回路を
初期化する初期化回路, ′′′に供給される。そ
して夫々のハードウェア部, , は、電源V が供給
された時に、自分に必要な初期化を自律的に行う方法で
あった。又、例えばハードウェア部の中のは、内部
に搭載したソフトウェアを初期状態にするソフトウェア
初期化回路であって、該ハードウェア部内の諸回路の
動作を制御するプログラム即ちソフトウェアの異常時の
初期化処理に用いられている。
【０００３】
【発明が解決しようとする課題】上述の如く、従来の技
術では、装置の各ハードウェア部における電源供給時の
初期化およびソフトウェア異常処理時の初期化が、各ハ
ードウェア部で個別的に行われていたので、全体を一つ
の信号処理装置として考えた場合には、各部の初期化の
順序の不適や相互の時間の外れにより、正常動作への移
行が円滑に行かない状態に陥ることがあると言う問題が
あった。本発明の目的は、一つの信号処理装置が複数の
ハードウェア部で構成されている場合に、各ハードウェ
ア部の電源供給時およびソフトウェア異常処理時に、装
置として正常動作へ円滑に移行するための最適な信号処
理装置の初期化方式を実現することにある。
術では、装置の各ハードウェア部における電源供給時の
初期化およびソフトウェア異常処理時の初期化が、各ハ
ードウェア部で個別的に行われていたので、全体を一つ
の信号処理装置として考えた場合には、各部の初期化の
順序の不適や相互の時間の外れにより、正常動作への移
行が円滑に行かない状態に陥ることがあると言う問題が
あった。本発明の目的は、一つの信号処理装置が複数の
ハードウェア部で構成されている場合に、各ハードウェ
ア部の電源供給時およびソフトウェア異常処理時に、装
置として正常動作へ円滑に移行するための最適な信号処
理装置の初期化方式を実現することにある。
【０００４】
【課題を解決するための手段】この目的達成のための本
発明の基本思想は、各ハードウェア部の電源供給時およ
びソフトウェア異常時の初期化に必要とする初期化情報
を予め収集して置き、各ハードウェアの初期化を一元的
に管理する管理部１を新に設けることであり、基本構成
としては、図１に示す如く管理部１で、電源供給時の初
期化に対しては、各ハードウェア部の構成上、電源供給
の情報から各ハードウェア部の初期化を所定の順番に
行うタイミング信号を生成するタイミング生成手段11
と、其の生成したタイミング信号により，各ハードウェ
ア部の必要な初期化情報を各ハードウェア部の初期化回
路へ渡す供給手段12とを具えるように構成する。又ハ
ードウェア部内のソフトウェア異常の処理時の初期化に
ついても、管理部1 で、各ハードウェア部の相互の動作
に有害な不一致が生じない様に同時に異常ソフトウェア
の初期化が行われる初期化情報を生成して置き、随時に
供給するようにする。
発明の基本思想は、各ハードウェア部の電源供給時およ
びソフトウェア異常時の初期化に必要とする初期化情報
を予め収集して置き、各ハードウェアの初期化を一元的
に管理する管理部１を新に設けることであり、基本構成
としては、図１に示す如く管理部１で、電源供給時の初
期化に対しては、各ハードウェア部の構成上、電源供給
の情報から各ハードウェア部の初期化を所定の順番に
行うタイミング信号を生成するタイミング生成手段11
と、其の生成したタイミング信号により，各ハードウェ
ア部の必要な初期化情報を各ハードウェア部の初期化回
路へ渡す供給手段12とを具えるように構成する。又ハ
ードウェア部内のソフトウェア異常の処理時の初期化に
ついても、管理部1 で、各ハードウェア部の相互の動作
に有害な不一致が生じない様に同時に異常ソフトウェア
の初期化が行われる初期化情報を生成して置き、随時に
供給するようにする。
【０００５】
【作用】本発明では、装置を構成する各ハードウェア部
の電源供給時の初期化に対しては、管理部１のタ
イミング生成手段11が、電源供給の情報から各ハード
ウェア部の初期化を所定の順番に行うタイミング信号を
生成する。そして初期化情報供給手段12が、前記タイミ
ング生成手段11の生成したタイミング信号により，各ハ
ードウェア部に必要な初期化情報を,各ハードウェア部
の初期化回路へ渡す。又ハードウェア部のソフトウェ
ア異常処理時の初期化についても、管理部1 のタイミン
グ生成手段11が、他ハードウェア部との相互の動作に有
害な不一致が生じない様に同時に異常ソフトウェアの初
期化が行われる初期化情報を生成して、該当のハードウ
ェア部のソフトウェア初期化回路へ供給して異常ソ
フトウェアを初期化させる。
の電源供給時の初期化に対しては、管理部１のタ
イミング生成手段11が、電源供給の情報から各ハード
ウェア部の初期化を所定の順番に行うタイミング信号を
生成する。そして初期化情報供給手段12が、前記タイミ
ング生成手段11の生成したタイミング信号により，各ハ
ードウェア部に必要な初期化情報を,各ハードウェア部
の初期化回路へ渡す。又ハードウェア部のソフトウェ
ア異常処理時の初期化についても、管理部1 のタイミン
グ生成手段11が、他ハードウェア部との相互の動作に有
害な不一致が生じない様に同時に異常ソフトウェアの初
期化が行われる初期化情報を生成して、該当のハードウ
ェア部のソフトウェア初期化回路へ供給して異常ソ
フトウェアを初期化させる。
【０００６】
【実施例】図２は本発明の実施例の信号処理装置の初期
化方式の構成を示すブロック図であり、図３は其の実施
例の動作を説明するためのタイムチャートである。図２
中、〜は、図４の従来例におけると同様の内容を持
つ。１は管理部であって、一元的に情報収集及び管理を
する箇所である。その中のタイミング生成手段11は、例
えばタイマーであって、電源供給の立上りの情報（図
３の(1)Ps)から、一定時間だけ順番に遅れて各ハードウ
ェア部の初期化に必要なリセット信号を渡す時刻
（立下って Lレベルとなる時) を示す３個のタイミング
信号（図２のリセット）を生成する。初期化情報
の供給手段12は、各ハードウェア部の初期化回路′
′′へ必要な初期化情報を渡すための並／直変換器P/
S であり、前記タイマー11の出力の３個並列のタイミン
グ信号（図２のリセット）により、例えば ROMよ
り各ハードウェア部の初期化に必要な情報を出力し、直
列信号に変換する。そして変換された直列信号の例えば
図３の各ハードウェア部のアドレスADR(4 bit), 電源供
給時Psのリセット(1 bit),其のアンサ, ソフトウェア異
常時のリセット, そのアンサ─が、各ハードウェア部
に渡される。この様に、図２の実施例では、管理部
１にて、各ハードウェア部への電源供給の情報お
よび初期化に必要な情報を一元的に収集し管理して、各
ハードウェア部に必要な初期化情報を全体で一つの装置
としての動作に適合するようなタイミングで直列信号を
生成し、該当の各ハードウェア部に渡す。又、ソ
フトウェア異常時の初期化も、随時、管理部１から該当
のハードウェア部に通知され、その中のソフトウェア
初期化回路により、異常ソフトウェアが初期化される
が、その異常ソフトウェアの初期化は、各ハードウェア
部,,の相互の動作に有害な不一致を生じない様に
同期して行われる。
化方式の構成を示すブロック図であり、図３は其の実施
例の動作を説明するためのタイムチャートである。図２
中、〜は、図４の従来例におけると同様の内容を持
つ。１は管理部であって、一元的に情報収集及び管理を
する箇所である。その中のタイミング生成手段11は、例
えばタイマーであって、電源供給の立上りの情報（図
３の(1)Ps)から、一定時間だけ順番に遅れて各ハードウ
ェア部の初期化に必要なリセット信号を渡す時刻
（立下って Lレベルとなる時) を示す３個のタイミング
信号（図２のリセット）を生成する。初期化情報
の供給手段12は、各ハードウェア部の初期化回路′
′′へ必要な初期化情報を渡すための並／直変換器P/
S であり、前記タイマー11の出力の３個並列のタイミン
グ信号（図２のリセット）により、例えば ROMよ
り各ハードウェア部の初期化に必要な情報を出力し、直
列信号に変換する。そして変換された直列信号の例えば
図３の各ハードウェア部のアドレスADR(4 bit), 電源供
給時Psのリセット(1 bit),其のアンサ, ソフトウェア異
常時のリセット, そのアンサ─が、各ハードウェア部
に渡される。この様に、図２の実施例では、管理部
１にて、各ハードウェア部への電源供給の情報お
よび初期化に必要な情報を一元的に収集し管理して、各
ハードウェア部に必要な初期化情報を全体で一つの装置
としての動作に適合するようなタイミングで直列信号を
生成し、該当の各ハードウェア部に渡す。又、ソ
フトウェア異常時の初期化も、随時、管理部１から該当
のハードウェア部に通知され、その中のソフトウェア
初期化回路により、異常ソフトウェアが初期化される
が、その異常ソフトウェアの初期化は、各ハードウェア
部,,の相互の動作に有害な不一致を生じない様に
同期して行われる。
【０００７】
【発明の効果】以上説明した如く、本発明によれば、一
つの信号処理装置を構成する各ハードウェアの電源供給
時の初期化は、その順序が予め定められて、供給電源の
立上り時から所定時間だけ順番に一連的に行われる。又
ソフトウェア異常時の初期化も、随時、該当のハードウ
ェア部に通知され初期化される事により、各ハードウェ
ア部の相互の動作に有害な不一致が生じなくなるので、
装置のハードウェアが充実され細分化されても、その各
部の初期化が全体として最適に行われ装置として正常動
作へ円滑に移行できる効果が得られる。
つの信号処理装置を構成する各ハードウェアの電源供給
時の初期化は、その順序が予め定められて、供給電源の
立上り時から所定時間だけ順番に一連的に行われる。又
ソフトウェア異常時の初期化も、随時、該当のハードウ
ェア部に通知され初期化される事により、各ハードウェ
ア部の相互の動作に有害な不一致が生じなくなるので、
装置のハードウェアが充実され細分化されても、その各
部の初期化が全体として最適に行われ装置として正常動
作へ円滑に移行できる効果が得られる。
【図１】 本発明の信号処理装置の各ハードウェアの初
期化方式の基本構成を示す原理図
期化方式の基本構成を示す原理図
【図２】 本発明の実施例の信号処理装置の各ハードウ
ェアの初期化方式の構成を示すブロック図
ェアの初期化方式の構成を示すブロック図
【図３】 本発明の実施例の動作を説明するためのタイ
ムチャート、
ムチャート、
【図４】 従来の信号処理装置の各ハードウェアの初期
化方式のブロック図
化方式のブロック図
１は管理部、11は各ハードウェア部への初期化情報供給
のタイミング生成手段であり, タイマー、12は各ハード
ウェアへの初期化情報の供給手段であり，P/S変換器、
は各ハードウェア部、は各ハードウェア部の間
の信号線、は電源供給の電源線、′′′は各ハ
ードウェアの初期化回路、はハードウェア部のソフト
ウェア初期化回路である。
のタイミング生成手段であり, タイマー、12は各ハード
ウェアへの初期化情報の供給手段であり，P/S変換器、
は各ハードウェア部、は各ハードウェア部の間
の信号線、は電源供給の電源線、′′′は各ハ
ードウェアの初期化回路、はハードウェア部のソフト
ウェア初期化回路である。
Claims (2)
- 【請求項１】 一つの信号処理装置を構成する各ハード
ウェア部へ電源(V) を供給した時に各部の回路を
初期の正常状態にする初期化方式において、該電源供給
の情報から各ハードウェア部の初期化を所定の順番で
行わせるタイミング信号を生成(11)する管理部(1) を具
え、其の生成したタイミング信号により，各ハードウェ
ア部の初期化に必要な情報を各ハードウェア部の初期化
回路′′′へ順番に供給(12)することを特徴とす
る信号処理装置の各ハードウェアの初期化方式。 - 【請求項２】 前記管理部(1) が、前記信号処理装置の
或るハードウェア部の動作を制御するソフトウェアの
異常時に、他ハードウェア部との相互動作に有害な不一
致が生じない様に他ハードウェア部の動作と同期し
てソフトウェア初期化回路に初期化を行わせる初期化
情報を生成することを特徴とした請求項１記載の信号処
理装置の各ハードウェアの初期化方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4045841A JPH05250072A (ja) | 1992-03-04 | 1992-03-04 | 信号処理装置の各ハードウェアの初期化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4045841A JPH05250072A (ja) | 1992-03-04 | 1992-03-04 | 信号処理装置の各ハードウェアの初期化方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05250072A true JPH05250072A (ja) | 1993-09-28 |
Family
ID=12730448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4045841A Withdrawn JPH05250072A (ja) | 1992-03-04 | 1992-03-04 | 信号処理装置の各ハードウェアの初期化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05250072A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009059272A (ja) * | 2007-09-03 | 2009-03-19 | Canon Inc | 起動時間短縮方法および起動装置、プログラム |
| EP2704368A1 (en) | 2012-08-29 | 2014-03-05 | Fujitsu Limited | Information processing apparatus and controlling method |
-
1992
- 1992-03-04 JP JP4045841A patent/JPH05250072A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009059272A (ja) * | 2007-09-03 | 2009-03-19 | Canon Inc | 起動時間短縮方法および起動装置、プログラム |
| EP2704368A1 (en) | 2012-08-29 | 2014-03-05 | Fujitsu Limited | Information processing apparatus and controlling method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0360527A3 (en) | Parallel computer system using a simd method | |
| JPS6361683B2 (ja) | ||
| JPH05250072A (ja) | 信号処理装置の各ハードウェアの初期化方式 | |
| JPH05346810A (ja) | プログラマブルコントローラの出力異常処理方式 | |
| JPS62160564A (ja) | パイプライン制御方式 | |
| JP3134779B2 (ja) | 送出シーケンス切替機能を有するパケットシミュレータ装置 | |
| JPH07108385A (ja) | 抵抗溶接機の通信ネットワ−クシステム | |
| JP2704656B2 (ja) | デジタルコントローラシステム | |
| JPH0438501A (ja) | 電話回線を利用した設定値入力方法 | |
| JPS58166424A (ja) | インタフエ−ス部タイミング制御方式 | |
| JPS6096942A (ja) | ボ−リング方式テレメ−タ親局装置における再ボ−リング制御方式 | |
| JPH04293143A (ja) | 機器接続処理方式 | |
| JP2000322284A (ja) | 疑似多重障害発生装置 | |
| KR100427789B1 (ko) | 데이터 입출력 방법 | |
| JPH04306752A (ja) | ロジックテスト回路 | |
| JPS6013503B2 (ja) | 同期運転方式 | |
| JP2002342108A (ja) | 試験環境構築システム | |
| JPS62279418A (ja) | 電源投入方式 | |
| JP2000353008A (ja) | 監視制御装置 | |
| JPH0683789A (ja) | 並列処理システム | |
| JPH05224583A (ja) | プラントシミュレーション装置 | |
| JPH01149637A (ja) | ポーリング制御応答監視方式 | |
| JPH01309519A (ja) | データ設定装置 | |
| JPS60239161A (ja) | 試験呼発生方式 | |
| JPH01309520A (ja) | データ設定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |