JPS62279418A - 電源投入方式 - Google Patents

電源投入方式

Info

Publication number
JPS62279418A
JPS62279418A JP61122351A JP12235186A JPS62279418A JP S62279418 A JPS62279418 A JP S62279418A JP 61122351 A JP61122351 A JP 61122351A JP 12235186 A JP12235186 A JP 12235186A JP S62279418 A JPS62279418 A JP S62279418A
Authority
JP
Japan
Prior art keywords
signal
power
power source
source application
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61122351A
Other languages
English (en)
Inventor
Toyohiko Matsushita
松下 豊彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61122351A priority Critical patent/JPS62279418A/ja
Publication of JPS62279418A publication Critical patent/JPS62279418A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 [発明の目的] (産業上の利用分野) この発明は、複数のモジュールの電源を投入する際の電
源投入方式に関するものでおる。
(従来の技術) 例えば、マルチプロセッサシステムの場合、各プロセッ
サ(ACP) 、システム制御装置(CC8)など、C
PUを溝成する各モジュールが夫々異なるDCN源を有
する場合が多い。かかるシステムにおいては、電源投入
を行う場合、ラッシュ電流を低く抑える必要があるため
、各DC電源を順次に投入しなければならない。
そこで、プロセッサ(ACP)を4台有する第4図の如
きシステムでは、キースイッチ16が操作されると信号
線15を介して電源投入指令信号が電源順次投入ユニッ
ト(PCU)17へ送られ、この電源順次投入ユニット
17から信号線11〜14を介してプロセッサ(ACP
#O〜#3)18o〜183へ順次に投入信号が送られ
る。電源順次投入ユニット17では、プロセッサ180
〜183のDCi源を、所定の順序で、かつ、最適のタ
イミングでオンとすべく、信号線11〜14に投入信号
を出力する。これにより、プロセッサ18o〜183の
DC電源が順次投入される。このような電源投入方式に
よると、システム制御装置(SCU)19の共通制御部
2Of+インタフェース210〜213などとは無関係
に、電源順次投入ユニット17から信号線11〜14を
介して直接的に投入信号の送出が行われるため、信号線
11〜14(ケーブル)が必要でおり、構成が複雑化す
るという欠点があった。
(発明が解決しようとする問題点) 上記のように、従来の電源投入方式によると、′R電源
投入ために独自のケーブルが必要であり、構成が複雑化
してしまう欠点がおった。本発明はこのような従来の電
源投入方式の欠点を除去せんとしてなされたもので、そ
の目的は、独自の配線のためのケーブルが不要でおり、
構成を簡素化させることのできるN源投入方式を提供す
ることである。
[発明の構成] (問題点を解決するための手段) 本発明では、電源投入の開始を指示する開始指示信号を
出力する指示手段と、上記開始指示信号が与えられると
一定周期で発振を開始する発振回路と、この発振回路の
出力信号に基づき所定間隔でアクティブとなる複数の電
源投入信号を作り出す作成手段とを具備し、この作成手
段により作り出された複数の電源投入信号を、複数のモ
ジュールに接続されるインタフェースを介して、1対1
で上記複数のモジュールに送出するようにした。
(作用) 上記の構成により、複数のモジュールの各モジュールに
は、インタフェースを介して電源投入信号が与えられる
ことになり、独自のケーブルによることなく所定間隔で
アクティブとなる電源投入信号が各モジュールに送出さ
れる。
(実施例) 以下、図面を参照して本発明の一実施例を説明する。第
1図は、電源投入信号作成装置100のブロック図であ
る。同図において、51は発振回路を示す。発振回路5
1に信号線22を介して後述する共通制御部120より
、電源投入の開始を指示する開始指示信号が与えられる
。これによって、発振回路51は、第3図に示すように
、周期下で発振を開始する。発振回路51の出力信号は
、信号線31を介してシフトレジスタ61のクロック端
子CKに与えられる。シフトレジスタ61は、クロック
端子CKに与えられている信号が立上がる毎に、出力端
子QO,Q1.Q2.Q3の信号を順次Hレベルとする
(第3図)。シフトレジスタ61の出力端子QO−03
より送出された信号は、信号線32〜35を介してセレ
クタ71へ到る。セレクタ71の選択制御端子SLO,
SLIには、信号線371.372を介して所定レベル
の信号が与えられ、信号線32〜35の信号中の1が選
択されて電源投入信号として信号線23(24〜26)
を介してプロセッサACPへ送出される。
以上のように構成された電源投入信号作成装置100は
、第2図の如きマルチプロセッサシステムにおいて、イ
ンタフェース1240〜1243の夫々に備えられる。
127はキースイッチを示し、このキースイッチ127
が操作されるとシステム制御装置(SCU)125内の
共通制御部(CC3)120に対して、信号線121を
介してN源投入指令信号が与えられる。共通制御部12
0は、メインメモリ<yz>i26内のプログラムに従
って各部を制御するもので、ここでは、信号線121を
介して電源投入指令信号が与えられると、信号線22を
介して開始指示信号をインタフェース124o〜124
3へ与える。信号線22はシステムバス227の一本の
信号線を構成している。
既述のように、インタフェース1240〜1243には
第1図の電源投入信号作成装置100が備えられている
。そして、インタフェース124oにおいては、セレク
タ71へ到る信号線371.372に、例えば、(L、
L)の信号が与えられて信号線35の信号が選択される
ようになされ、インタフェース1241においては、セ
レクタ71へ到る信号線371゜37゜に例えば(L、
H)の信号が与えられて信号線34の信号が選択される
ようになされ、インタフェース1242においては、セ
レクタ71へ到る信号線371.372に、例えば、(
H,L)の信号か与えられて信号線33の信号が選択さ
れるようになざれ、インタフェース1243においては
、セレクタ71へ到る信号線371.37゜に、例えば
、(H,H)の信号が与えられて信号線32の信号が選
択されるようになされている。各インタフェース124
0〜1243のセレクタ71の出力信号である電源投入
信号は、インタフェース1240〜1243とプロセッ
サ1280〜1283とを接続するケーブル1290〜
1293の一部を構成する信号線23〜26を介して、
プロセッサ1280〜1283へ送出されている。
以上のマルチプロセッサシステムで、キースイッチ12
7が操作されると、信号線121を介して共通制御部1
20へ電源投入指令信号が与えられ、これにより信号線
22へ開始指示信号がアクティブとされて出力される(
第3図)。これにより、各インタフェース1240〜1
243の発振回路51が周期Tで発振を開始し、シフト
レジスタ61より信号線32〜35へTづつの間隔を持
った信号が出力される(第3図)。各インタフェース1
240〜1243のセレクタ71では、上述のように信
号線374.37□に信号が与えられているから、信号
線23には信号線35の信号が、信号線24には信号線
34の信号が、信号線25には信@線33の信号が、信
号線26には信号線32の信号が送出される(第3図)
。この結果、プロセッサ128o 〜1283  (A
 CP ’!: O”’−# 3 )のDC電源は、第
3図の如くT時間毎に順次に投入されることになり、ラ
ッシュ電流を低く抑えることができる。
尚、実施例においては、マルチプロセッサシステムとし
たが、個別にDC電源を有するモジュールでおれば、適
用可能である。また、各電源投入信号作成装置では、1
の信号を作り出せば良いのでおるから、例えば、発振回
路51の出力をフリップフロップで受け、その出力を遅
延させる等しても良いし、他の回路によっても良い。
[発明の効果] 以上説明したように本発明によれば、インタフェースが
モジュールにN8投入信号を与えるようにしているので
、独自のケーブルが不要であり構成を簡素化でき得る。
【図面の簡単な説明】
第1図は本発明の方式による電源投入信号作成装置のブ
ロック図、第2図は第1図の装置を用いたマルチプロセ
ッサシステムのブロック図、第3図は第2図のシステム
の動作を説明するためのタイミングチャート、第4図は
従来の電源投入方式を用いたシステムのブロック図で必
る。 51・・・発振回路   61・・・シフトレジスタ7
1・・・セレクタ 100・・・電源投入信号作成装置 120・・・共通制御部 125・・・システム制御装
置1240〜1243・・・インタフェース127・・
・キースイッチ 1280〜1283・・・プロセッサ 代理人 弁理士 本 1)  崇 Δ 畑γ握慴、右λ入rBイ1ρ(長(,1を第1図 第3図

Claims (1)

    【特許請求の範囲】
  1. 複数のモジュールに電源投入信号を与えて前記複数のモ
    ジュールの電源投入を行う電源投入方式において、電源
    投入の開始を指示する開始指示信号を出力する指示手段
    と、前記開始指示信号が与えられると一定周期で発振を
    開始する発振回路と、この発振回路の出力信号に基づき
    所定間隔でアクティブとなる複数の電源投入信号を作り
    出す作成手段とを具備し、この作成手段により作り出さ
    れた複数の電源投入信号を、前記複数のモジュールに接
    続されるインタフェースを介して、1対1で前記複数の
    モジュールに送出するようにしたことを特徴とする電源
    投入方式。
JP61122351A 1986-05-29 1986-05-29 電源投入方式 Pending JPS62279418A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61122351A JPS62279418A (ja) 1986-05-29 1986-05-29 電源投入方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61122351A JPS62279418A (ja) 1986-05-29 1986-05-29 電源投入方式

Publications (1)

Publication Number Publication Date
JPS62279418A true JPS62279418A (ja) 1987-12-04

Family

ID=14833776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61122351A Pending JPS62279418A (ja) 1986-05-29 1986-05-29 電源投入方式

Country Status (1)

Country Link
JP (1) JPS62279418A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0421013A (ja) * 1990-05-14 1992-01-24 Sharp Corp 同一電源装置における電力供給制御方法
JPH08202468A (ja) * 1995-01-27 1996-08-09 Hitachi Ltd マルチプロセッサシステム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0421013A (ja) * 1990-05-14 1992-01-24 Sharp Corp 同一電源装置における電力供給制御方法
JPH08202468A (ja) * 1995-01-27 1996-08-09 Hitachi Ltd マルチプロセッサシステム

Similar Documents

Publication Publication Date Title
JP3424901B2 (ja) 多重系制御装置の同期方式および同期方法
JPS62279418A (ja) 電源投入方式
US5787293A (en) Computer incorporating a power supply control system therein
JPH04287458A (ja) シリアルインターフェースの伝送速度制御方式およびデータ伝送を行う装置
JPH0715253Y2 (ja) パターン設定用端末器
JP5072813B2 (ja) 出力ターミナル及び制御・監視信号伝送システム
WO2023242938A1 (ja) 制御・監視信号伝送システム
JPH1049109A (ja) 液晶表示装置
JPH0520767B2 (ja)
JPH01129316A (ja) リセット装置
JPH08221151A (ja) クロック供給装置
JPH0464114A (ja) 計算機システムの電源制御装置
JP2513032B2 (ja) マイクロコンピュ―タの入力制御回路
JP2002095296A (ja) ディーゼル発電設備オートピックアップ制御装置
KR100395216B1 (ko) 버스 시스템의 시스템 동기 장치 및 그 방법
JPH02216998A (ja) 複数スレーブの遠隔制御方法
JPH0653787A (ja) ビット毎にモード設定/制御が可能な汎用出力lsi
JP2000163105A (ja) プログラマブルコントローラの入力回路
JPH08221678A (ja) アナンシェータ制御装置
JPH07146846A (ja) マルチプロセッサシステム
JP2002268710A (ja) パルス入力装置
JPH0433183B2 (ja)
JPS6019025B2 (ja) 初期値設定方式
JPS6247723A (ja) 同期回路における切換方式
JPH0797771B2 (ja) クロック制御システム