JPH0830660A - 半導体集積回路の並列シミュレータ - Google Patents

半導体集積回路の並列シミュレータ

Info

Publication number
JPH0830660A
JPH0830660A JP6160347A JP16034794A JPH0830660A JP H0830660 A JPH0830660 A JP H0830660A JP 6160347 A JP6160347 A JP 6160347A JP 16034794 A JP16034794 A JP 16034794A JP H0830660 A JPH0830660 A JP H0830660A
Authority
JP
Japan
Prior art keywords
circuit
node
simulation
value
partial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6160347A
Other languages
English (en)
Inventor
Atsushi Kageshima
淳 影島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6160347A priority Critical patent/JPH0830660A/ja
Priority to US08/501,508 priority patent/US5784591A/en
Publication of JPH0830660A publication Critical patent/JPH0830660A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【目的】 この発明は、シミュレーション時間の短縮化
ならびにシミュレーションに必要な記憶容量の低減を達
成し得る半導体集積回路の並列シミュレータを提供する
ことを目的とする。 【構成】 この発明は、一単位時間毎に被シミュレーシ
ョン回路の対応する部分回路のシミュレーションを他の
クライアントと並行して実行し、内部ノード値を更新す
る複数台のワークステーションからなるクライアントＣ
１，Ｃ２と、Ｉ／Ｆノード値を一括管理することにより
並行して行われるそれぞれの部分回路のシミュレーショ
ンの同期をとり、一単位時間のシミュレーション毎にＩ
／Ｆノード値をそれぞれのシミュレーション部との間で
転送し、Ｉ／Ｆノード値を更新する１台のワークステー
ションからなるサーバＳ１とから構成される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体集積回路の回
路シミュレーションを行う半導体集積回路の並列シミュ
レータに関し、特に複数のワークステーションを並列に
動作させて回路シミュレーションを並列処理する半導体
集積回路の並列シミュレータに関する。
【０００２】
【従来の技術】半導体集積回路をシミュレーションする
並列シミュレータとしては、並列シミュレーション専用
に開発されたハードウェアを複数使用したものが知られ
ている。このような専用のハードウェアを使用している
ものは、汎用性がなく様々な回路のシミュレーションに
は不向きであった。
【０００３】一方、ネットワーク化された汎用のワーク
ステーションを複数台使用し、そのうちの１台を被シミ
ュレーション回路のすべてのノードの値を管理するサー
バ（ノード管理部）とし、被シミュレーション回路が分
割されてなる複数の部分回路にそれぞれ対応して複数台
のワークステーションを割り付けてそれぞれのワークス
テーションをサーバからそれぞれ対応する部分回路のノ
ード値を受けて実際のシミュレーションを行うクライア
ント（シミュレーション部）とし、それぞれのワークス
テーションを並列動作させることによりシミュレーショ
ンを並列に行うようにした並列シミュレータがある。
【０００４】このような並列シミュレータにおいて、被
シミュレーション回路のすべてのノード値は、それぞれ
のクライアントで行われるシミュレーションの同期をと
るためにサーバに転送されて集中管理されていた。一
方、それぞれのクラシアントは、それぞれが行うシミュ
レーションに係わるノード値を独自に管理していた。
【０００５】例えば、図７に示すように、部分回路Ｂ１
と部分回路Ｂ２に分割された被シミュレーション回路に
おいて、被シミュレーション回路のノード値の管理は、
図８に示すように、それぞれの部分回路Ｂ１，Ｂ２の外
部入出力端子又は他の部分回路に接続された端子となる
インターフェース（Ｉ／Ｆ）ノードＩ１〜Ｉ７のノード
値及びそれぞれの部分回路Ｂ１，Ｂ２内で閉じている内
部ノードＮ１〜Ｎ３のうちノードＩ４，Ｉ６のノード値
は、サーバＳ１とそれぞれの部分回路Ｂ１，Ｂ２のシミ
ュレーションを行うクライアントＣ１，Ｃ２によって多
重に管理されていた。
【０００６】このような管理手法にあっては、シミュレ
ーション実行中のすべてのノード値は、それぞれのクラ
イアントの同期をとるためにシミュレーションの一単位
時間毎にサーバに転送されて更新され、更新された値が
それぞれ対応するクライアントに転送されていた。
【０００７】このため、それぞれのクライアントに割り
付けられた内部ノード値においてもサーバに転送されて
更新されていた。また、ノード値が変化していない場合
であっても、図９に示すように、それぞれのクライアン
トからサーバへ転送されて更新処理がなされていた。さ
らに、複数のクライアントが管理している同一のノード
値を更新する際に、それぞれのクライアントのシミュレ
ーション値が異なる場合は、シミュレーション値と一単
位時間前のノード値とを比較して、一単位時間前のノー
ド値と異なる値を一単位時間後のシミュレーション値と
して更新していた。
【０００８】すなわち、図８に示すノード管理において
は、図１０の組み合わせパターンに示すようにしてシミ
ュレーション後のノード値が決定されていた。なお、図
１０において、ＮＳ１ＢはサーバＳ１における一単位時
間前のノード値を表し、ＮＣ１はクライアントＣ１にお
ける一単位時間のシミュレーション後のノード値を表
し、ＮＣ２はクライアントＣ２における一単位時間のシ
ミュレーション後のノード値を表し、ＮＳ１Ａはサーバ
Ｓ１においてシミュレーション後に更新されたノード値
を表し、“０”はノードの値が０を表し、“１”はノー
ドの値が１を表し、“×”は不問（ｄｏｎ´ｔ ｃａｒ
ｅ）を表すものとする。このため、複数のクライアント
が管理している同一のノード値を更新する際に、それぞ
れのクライアントのシミュレーション値が異なる場合
は、シミュレーション値と一単位時間前のノード値とを
比較して、一単位時間前のノード値と異なる値を一単位
時間後のシミュレーション値として更新するために、一
単位時間前のノード値を保存しておかなければならなか
った。
【０００９】
【発明が解決しようとする課題】以上説明したように、
汎用のワークステーションを用いた従来の並列シミュレ
ータにおいては、被シミュレーション回路のすべてのノ
ード値がサーバで管理されていたため、サーバとそれぞ
れのクライアントとの間での情報の転送量が多く、転送
に多くの時間を費やし、さらに、サーバはすべてのノー
ド値を保持するための記憶領域が必要となり、メモリ容
量の増大を招いていた。
【００１０】また、一単位時間のシミュレーション後の
ノード値を更新する際に、値が変化しない場合であって
もすべてのノード値がそれぞれのクライアントからサー
バに転送されて更新手続きがなされていたため、変化し
ないノード値を更新するといった不要な更新処理が行わ
れることになり、更新のための処理時間が長くなり、シ
ミュレーション全体に時間がかかるという不具合を招い
ていた。
【００１１】さらに、ノード値の更新には、一単位時間
前のノード値が必要となるため、ノード値を保持するた
めに多くのメモリ容量が必要になっていた。
【００１２】そこで、この発明は、上記に鑑みてなされ
たものであり、その目的とするところは、ノード値の更
新を効率的に行うとともに更新時間を短縮して、シミュ
レーション時間の短縮化ならびにシミュレーションに必
要な記憶容量の低減を達成し得る半導体集積回路の並列
シミュレータを提供することにある。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、請求項１記載の発明は、ネットワーク
化されて相互接続された複数台のワークステーションの
うち、被シミュレーション回路が分割されてなる複数の
部分回路にそれぞれ対応して設けられ、一単位時間毎に
対応する部分回路のシミュレーションを並行して実行
し、対応する部分回路内で閉じている内部ノード値を更
新する複数台のワークステーションからなるシミュレー
ション部（クライアント）と、それぞれの部分回路の外
部入出力端子又は他の部分回路に接続された端子といっ
たインターフェース（Ｉ／Ｆ）ノード値を一括管理する
ことにより並行して行われるそれぞれの部分回路のシミ
ュレーションの同期をとり、一単位時間のシミュレーシ
ョン毎にＩ／Ｆノード値をそれぞれのシミュレーション
部との間で転送し、Ｉ／Ｆノード値を更新する１台のワ
ークステーションからなるノード管理部（サーバ）とか
ら構成される。
【００１４】請求項２記載の発明は、請求項１記載の半
導体集積回路の並列シミュレータにおいて、前記ノード
管理部は、回路記述言語により記述された被シミュレー
ション回路の回路情報を読み込み、読み込んだ回路情報
に基づいて被シミュレーション回路を部分回路に分割
し、分割された部分回路にしたがってＩ／Ｆノードを抽
出し、抽出したＩ／Ｆノードと部分回路との対応関係を
調べ、これらの情報をそれぞれ対応するシミュレーショ
ン部に与えて構成される。
【００１５】請求項３記載の発明は、請求項１又は２記
載の半導体集積回路の並列シミュレータにおいて、前記
ノード管理部は、ハイレベル、ロウレベル、不問（ｄｏ
ｎ´ｔ ｃａｒｅ）及び一単位時間前の値と変化してい
ないことを示す情報をシミュレーション部との間で転送
することによりＩ／Ｆノード値を更新管理して構成され
る。
【００１６】請求項４記載の発明は、請求項１，２又は
３記載の半導体集積回路の並列シミュレータにおいて、
前記シミュレーション部は、シミュレーション後にその
シミュレーション部に係わるすべてのＩ／Ｆノード値が
一単位時間前の値と変化していない場合にはこの旨を示
す１つの情報を前記ノード管理部に転送して構成され
る。
【００１７】請求項５記載の発明は、請求項１，３又は
４記載の半導体集積回路の並列シミュレータにおいて、
前記シミュレーション部は、回路記述言語により記述さ
れた被シミュレーション回路の回路情報からそれぞれ対
応する部分回路の回路情報を直接読み込み、対応する部
分回路のＩ／Ｆノード値を抽出し、抽出したＩ／Ｆノー
ド値を前記ノード管理部に与えて構成される。
【００１８】
【作用】上記構成において、請求項１，２又は５記載の
発明は、Ｉ／Ｆノード値をサーバが一括して更新管理
し、内部ノード値をそれぞれ対応するクライアントが更
新管理するようにしている。
【００１９】請求項３記載の発明は、シミュレーション
の前後でＩ／Ｆノード値が変化しない場合には、その旨
を示す情報を転送することによりＩ／Ｆノード値を更新
するようにしている。
【００２０】請求項４記載の発明は、シミュレーション
の前後で１つのクライアントに係わるすべてのＩ／Ｆノ
ード値が変化しない場合には、その旨を示す情報を転送
することによりＩ／Ｆノード値を更新するようにしてい
る。
【００２１】
【実施例】以下、図面を用いてこの発明の実施例を説明
する。
【００２２】図１は請求項１，２又は３記載の発明の一
実施例に係わる半導体集積回路の並列シミュレータの構
成を示す図である。
【００２３】図１（ａ）はこの実施例の並列シミュレー
タが図７に示す被シミュレーション回路をシミュレーシ
ョンする際のサーバＳ１とクライアントＣ１，Ｃ２との
接続関係ならびに情報の入出力を示す図であり、同図
（ｂ）は同図（ａ）に示すサーバＳ１とクライアントＣ
１，Ｃ２におけるＩ／ＦノードＩ１〜Ｉ７のノード値及
び内部ノードＮ１〜Ｎ３のノード値の管理状態を示す図
である。
【００２４】図１（ａ）において、ノード管理部となる
サーバＳ１と、図７に示す被シミュレーション回路の部
分回路Ｂ１をシミュレーションするクライアントＣ１及
び部分回路Ｂ２をシミュレーションするクライアントＣ
２は、汎用のワークステーションをネットワーク化して
構成されており、クライアントＣ１とクライアントＣ２
はサーバＳ１に対して並列関係に構成されている。
【００２５】図１（ｂ）において、サーバＳ１は、部分
回路Ｂ１，Ｂ２の外部入出力端子又は他の部分回路Ｂ
２，Ｂ１に接続された端子のインターフェース（Ｉ／
Ｆ）ノードＩ１〜Ｉ７のノード値を一括管理し、それに
より並行して行われるそれぞれの部分回路Ｂ１，Ｂ２の
シミュレーションの同期をとり、一単位時間のシミュレ
ーション毎にＩ／Ｆノード値をそれぞれのクライアント
Ｃ１，Ｃ２との間で転送し、Ｉ／Ｆノード値を更新す
る。
【００２６】クライアントＣ１は、被シミュレーション
回路が分割されてなる部分回路Ｂ１に対応して設けら
れ、一単位時間毎に対応する部分回路Ｂ１のシミュレー
ションをクライアントＣ２と並行して実行し、対応する
部分回路Ｂ１内で閉じている内部ノードＮ１，Ｎ２のノ
ード値を更新する。クライアントＣ２は、被シミュレー
ション回路が分割されてなる部分回路Ｂ２に対応して設
けられ、一単位時間毎に対応する部分回路Ｂ２のシミュ
レーションをクライアントＣ１と並行して実行し、対応
する部分回路Ｂ２内で閉じている内部ノードＮ３のノー
ド値を更新する。
【００２７】また、図１において、サーバＳ１とクライ
アントＣ１，Ｃ２は、Ｉ／Ｆノード値の情報としてハイ
レベル（１）、ロウレベル（０）、不問（×、ｄｏｎ´
ｔｃａｒｅ）及び一単位時間前の値と変化していないこ
とを示す無変化情報（Ｎ）を転送することによりＩ／Ｆ
ノード値を更新している。
【００２８】このような構成において、一単位時間のシ
ミュレーション後のノード値の更新は図２の処理フロー
に示すようにして行われる。
【００２９】図２において、まずサーバＳ１が回路記述
言語により記述された図７に示す被シミュレーション回
路の回路情報を読み込み、読み込んだ回路情報に基づい
て被シミュレーション回路を部分回路Ｂ１，Ｂ２に分割
し、分割された部分回路にしたがってＩ／Ｆノードを抽
出し、抽出したＩ／Ｆノードと部分回路との対応関係を
調べ、抽出したＩ／Ｆノードのノード値の初期値を設定
する（ステップ１００）。
【００３０】次に、これらの情報がサーバＳ１からそれ
ぞれ対応するクライアントＣ１，Ｃ２に転送される（ス
テップ１０１）。
【００３１】次に、それぞれのクライアントＣ１，Ｃ２
は、サーバＳ１から対応するＩ／Ｆノード値を受け取り
（ステップ１０２）、受け取ったＩ／Ｆノード値に基づ
いて一単位時間のシミュレーションを実行する（ステッ
プ１０３）。
【００３２】次に、それぞれのクライアントＣ１，Ｃ２
はシミュレーション後のＩ／Ｆノード値をサーバＳ１に
転送し、内部ノード値はそれぞれ対応するクライアント
Ｃ１，Ｃ２で更新される（ステップ１０４）。
【００３３】次に、サーバＳ１は、それぞれのクライア
ントＣ１，Ｃ２から一単位時間のシミュレーション後の
Ｉ／Ｆノード値を受け取り（ステップ１０５）、受け取
ったＩ／Ｆノード値に基づいてＩ／Ｆノード値を更新す
る（ステップ１０６）。更新後、更新されたＩ／Ｆノー
ド値がサーバＳ１からそれぞれ対応するクライアントＣ
１，Ｃ２に転送されて（ステップ１０１）、次のシミュ
レーションが行われる。このよう動作が順次繰り返し行
われて、被シミュレーション回路のシミュレーションが
行われる。
【００３４】このようなシミュレーション処理において
は、Ｉ／Ｆノード値はサーバＳ１が更新管理し、内部ノ
ード値はそれぞれ対応したクライアントＣ１，Ｃ２が更
新管理するようにしているので、従来のように同一のノ
ード値が複数台のワークステーションで多重に管理され
るということはなくなる。これにより、サーバＳ１とク
ライアントＣ１，Ｃ２間の情報の転送量が削減されて、
転送処理時間を短縮することができる。また、サーバＳ
１及びクライアントＣ１，Ｃ２はともに更新管理するノ
ード値が減少するので、ノード値を記憶するメモリ容量
を削減することができる。さらに、更新管理の負担が低
減されるとともに更新時間を短縮することができる。こ
の結果、シミュレーション時間を短縮することができる
ようになる。
【００３５】一方、ノード値の更新において、値が変化
しない場合には無変化情報が転送されるので、従来のよ
うに一単位時間前のシミュレーション時のノード値と比
較して更新するといった処理が不要となる。また、ノー
ド値が変化した場合であっても同様となる。すなわち、
Ｉ／Ｆノード値の更新処理にあっては、図３に示すよう
に、Ｉ／Ｆノード値の変化の如何にかかわらず一単位時
間前のシミュレーションのノード値が不要となる。
【００３６】また、ノード値の更新処理に無変化情報
（Ｎ）を導入することによって、図４の組み合わせパタ
ーンに示すようにしてＩ／Ｆノード値が更新される。な
お、図４に示す記号は図１０と同様である。
【００３７】図４において、従来ではサーバＳ１に保持
される一単位時間前のシミュレーションのＩ／Ｆノード
値（ＮＳ１Ｂ）を無視して、クライアントＣ１での一単
位時間のシミュレーション後のＩ／Ｆノード値（ＮＣ
１）とクライアントＣ２での一単位時間のシミュレーシ
ョン後のＩ／Ｆノード値（ＮＣ２）との値が異なった場
合には、いずれか一方のＩ／Ｆノード値が必ず無変化
（Ｎ）となるため、無変化となっていない他方のＩ／Ｆ
ノード値を更新するノード値とすることができる。
【００３８】このような更新処理において、図４に示す
それぞれ異なるＮＳ１ＢのＩ／Ｆノード値に対して共通
化することが可能となる。例えば、Ｉ／Ｆノード値（Ｎ
Ｓ１Ｂ）がそれぞれ“Ｎ”、“０”、“１”、“×”に
おいてＩ／Ｆノード値（ＮＣ１）とＩ／Ｆノード値（Ｎ
Ｃ２）及び一単位時間のシミュレーション後の更新され
たＩ／Ｆノード値（ＮＳ１Ａ）がすべて“Ｎ”の組み合
わせは、上述したようにＩ／Ｆノード値（ＮＳ１Ｂ）を
無視するとすべて同一のパターンとなり共通化すること
ができる。
【００３９】このようにして、図４の組み合わせパター
ンを共通化していくと、図４に示す組み合わせパターン
は図５に示すように簡単化することができる。これによ
り、更新処理を行うためのそれぞれのクライアントＣ
１，Ｃ２のＩ／Ｆノード値の組み合わせパターンの個数
を図１０に示す従来に比べて大幅に低減することができ
る。したがって、これらの情報を記憶しておくメモリの
容量も大幅に低減することができる。
【００４０】このように、Ｉ／Ｆノード値を更新する際
の情報の組み合わせパターンの個数は、クライアントの
個数をｍとすると、従来では３（２ｍ＋１）であるのに
対して、上記実施では（３ｍ＋１）となる。また、図１
０及び図５においてそれぞれのＩ／Ｆノード値を記憶す
る容量を１メモリ量とすると、Ｉ／Ｆノード値を更新す
る際のメモリ量は、従来では３（２ｍ＋１）（ｍ＋２）
であるのに対して、上記実施では（３ｍ＋１）（ｍ＋
１）となる。これらのことから、クライアントの個数が
多い場合には、上記実施例ではＩ／Ｆノード値を更新す
る際の情報の組み合わせパターンならびにメモリ容量を
従来に比べてほぼ半分に低減することができる。
【００４１】次に、請求項４記載の発明の一実施例を説
明する。
【００４２】この実施例の特徴とするところは、複数の
クライアントの内あるクライアントに係わるすべてのＩ
／Ｆノード値が一単位時間のシミュレーション前後で変
化しない場合に、従来では図９に示すようにシミュレー
ション後にすべてのＩ／Ｆノード値の情報がクライアン
トからサーバに転送されていたのに対して、この実施例
では、１つのクライアントに係わるＩ／Ｆノード値がす
べて変化しない場合にはその旨を示す１つの情報（Ａ）
を設定し、この情報（Ａ）を図６に示すようにクライア
ントからサーバに転送するようにしたことにある。
【００４３】このような実施例にあっては、１つのクラ
イアントに係わるすべてのＩ／Ｆノード値が一単位時間
のシミュレーション前後で変化しない場合は、前述した
実施例に比べてより一層転送される情報量を削減するこ
とができ、シミュレーション時間を短縮することができ
る。
【００４４】次に、請求項５記載の発明の一実施例を説
明する。
【００４５】この実施例の特徴とするところは、前述し
た実施例が図２に示すようにサーバＳ１が被シミュレー
ション回路の回路情報を読み込み、被シミュレーション
回路を部分回路Ｂ１，Ｂ２に分割し、Ｉ／Ｆノードを抽
出し、抽出したＩ／Ｆノードと部分回路との対応関係を
調べ、抽出したＩ／Ｆノードのノード値の初期値を設定
しているのに対して、この実施例では、上述した一連の
作業をそれぞれのクライアントＣ１，Ｃ２が行い、得ら
れた情報をサーバＳ１に転送するようにしたことにあ
る。このような実施例においては、前述した実施例に比
べてシミュレーションを開始準備する際のサーバの負担
を軽減することができ、シミュレーションの開始準備の
ための時間を短縮することができる。
【００４６】なお、この発明は、上記実施例に限ること
はなく、上述した請求項１，２又は３記載の発明の一実
施例と請求項４記載の発明の一実施例との組み合わせ、
又は請求項４記載の発明の一実施例と請求項５記載の発
明の一実施例とを組み合わせるようにしてもよく、その
ような場合にはそれぞれの実施例の効果を合わせて得る
ことができる。
【００４７】
【発明の効果】以上説明したように、請求項１，２，
３，４又は５記載の発明によれば、Ｉ／Ｆノード値をサ
ーバが一括して更新管理し、内部ノード値をそれぞれ対
応するクライアントが更新管理するようにしているの
で、Ｉ／Ｆノード値を更新する際に転送される情報量が
削減されて、シミュレーションの時間を短縮することが
できる。
【００４８】請求項３記載の発明によれば、シミュレー
ションの前後でＩ／Ｆノード値が変化しない場合には、
その旨を示す情報を転送することによりＩ／Ｆノード値
を更新するようにしているので、Ｉ／Ｆノード値を更新
する際に転送される情報量が削減されて、シミュレーシ
ョンの時間を短縮することができるとともにシミュレー
ションに必要な情報を記憶するメモリ量を削減すること
ができる。
【００４９】請求項４記載の発明によれば、シミュレー
ションの前後で１つのクライアントに係わるすべてのＩ
／Ｆノード値が変化しない場合には、その旨を示す情報
を転送することによりＩ／Ｆノード値を更新するように
しているので、シミュレーションの時間をより一層短縮
することができるとともにシミュレーションに必要な情
報を記憶するメモリ量をより一層削減することができ
る。
【図面の簡単な説明】
【図１】請求項１，２又は３記載の発明の一実施例に係
わる半導体集積回路の並列シミュレータの構成を示す図
である。
【図２】図１に示す並列シミュレータにおけるシミュレ
ーションの処理フローを示す図である。
【図３】Ｉ／Ｆノード値の更新の様子を示す図である。
【図４】Ｉ／Ｆノード値の更新の組み合わせパターンを
示す図である。
【図５】図４に示すＩ／Ｆノード値の更新の組み合わせ
パターンを共通化してなる組み合わせパターンを示す図
である。
【図６】Ｉ／Ｆノード値の更新の際の情報の転送を示す
図である。
【図７】被シミュレーション回路の一構成例を示す図で
ある。
【図８】従来の並列シミュレータにおけるノード値の管
理状態を示す図である。
【図９】従来の並列シミュレータにおけるＩ／Ｆノード
値の更新の際の情報の転送を示す図である。
【図１０】従来のＩ／Ｆノード値の更新の組み合わせパ
ターンを示す図である。
【符号の説明】
Ｓ１ サーバ Ｃ１，Ｃ２ クライアント Ｉ１〜Ｉ７ Ｉ／Ｆノード Ｎ１〜Ｎ３ 内部ノード Ｂ１〜Ｂ２ 部分回路

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 ネットワーク化されて相互接続された複
    数台のワークステーションのうち、 被シミュレーション回路が分割されてなる複数の部分回
    路にそれぞれ対応して設けられ、一単位時間毎に対応す
    る部分回路のシミュレーションを並行して実行し、対応
    する部分回路内で閉じている内部ノード値を更新する複
    数台のワークステーションからなるシミュレーション部
    （クライアント）と、 それぞれの部分回路の外部入出力端子又は他の部分回路
    に接続された端子といったインターフェース（Ｉ／Ｆ）
    ノード値を一括管理することにより並行して行われるそ
    れぞれの部分回路のシミュレーションの同期をとり、一
    単位時間のシミュレーション毎にＩ／Ｆノード値をそれ
    ぞれのシミュレーション部との間で転送し、Ｉ／Ｆノー
    ド値を更新する１台のワークステーションからなるノー
    ド管理部（サーバ）とを有することを特徴とする半導体
    集積回路の並列シミュレータ。
  2. 【請求項２】 前記ノード管理部は、回路記述言語によ
    り記述された被シミュレーション回路の回路情報を読み
    込み、読み込んだ回路情報に基づいて被シミュレーショ
    ン回路を部分回路に分割し、分割された部分回路にした
    がってＩ／Ｆノードを抽出し、抽出したＩ／Ｆノードと
    部分回路との対応関係を調べ、これらの情報をそれぞれ
    対応するシミュレーション部に与えてなることを特徴と
    する請求項１記載の半導体集積回路の並列シミュレー
    タ。
  3. 【請求項３】 前記ノード管理部は、ハイレベル、ロウ
    レベル、不問（ｄｏｎ´ｔ ｃａｒｅ）及び一単位時間
    前の値と変化していないことを示す情報をシミュレーシ
    ョン部との間で転送することによりＩ／Ｆノード値を更
    新管理してなることを特徴とする請求項１又は２記載の
    半導体集積回路の並列シミュレータ。
  4. 【請求項４】 前記シミュレーション部は、シミュレー
    ション後にそのシミュレーション部に係わるすべてのＩ
    ／Ｆノード値が一単位時間前の値と変化していない場合
    にはこの旨を示す１つの情報を前記ノード管理部に転送
    してなることを特徴とする請求項１，２又は３記載の半
    導体集積回路の並列シミュレータ。
  5. 【請求項５】 前記シミュレーション部は、回路記述言
    語により記述された被シミュレーション回路の回路情報
    からそれぞれ対応する部分回路の回路情報を直接読み込
    み、対応する部分回路のＩ／Ｆノード値を抽出し、抽出
    したＩ／Ｆノード値を前記ノード管理部に与えてなるこ
    とを特徴とする請求項１，３又は４記載の半導体集積回
    路の並列シミュレータ。
JP6160347A 1994-07-12 1994-07-12 半導体集積回路の並列シミュレータ Pending JPH0830660A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6160347A JPH0830660A (ja) 1994-07-12 1994-07-12 半導体集積回路の並列シミュレータ
US08/501,508 US5784591A (en) 1994-07-12 1995-07-11 Parallel simulator for semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6160347A JPH0830660A (ja) 1994-07-12 1994-07-12 半導体集積回路の並列シミュレータ

Publications (1)

Publication Number Publication Date
JPH0830660A true JPH0830660A (ja) 1996-02-02

Family

ID=15713025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6160347A Pending JPH0830660A (ja) 1994-07-12 1994-07-12 半導体集積回路の並列シミュレータ

Country Status (2)

Country Link
US (1) US5784591A (ja)
JP (1) JPH0830660A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5944779A (en) * 1996-07-02 1999-08-31 Compbionics, Inc. Cluster of workstations for solving compute-intensive applications by exchanging interim computation results using a two phase communication protocol
US5956261A (en) * 1997-03-13 1999-09-21 International Business Machines Corporation In-transit message detection for global virtual time calculation in parrallel time warp simulation
US6134516A (en) 1997-05-02 2000-10-17 Axis Systems, Inc. Simulation server system and method
US7006963B1 (en) 2000-03-02 2006-02-28 International Business Machines Corporation Intelligent workstation simulation-simulation at protocol stack level 2
US20030149962A1 (en) * 2001-11-21 2003-08-07 Willis John Christopher Simulation of designs using programmable processors and electronically re-configurable logic arrays
US7328195B2 (en) * 2001-11-21 2008-02-05 Ftl Systems, Inc. Semi-automatic generation of behavior models continuous value using iterative probing of a device or existing component model
JP5730963B2 (ja) * 2013-08-08 2015-06-10 株式会社シンテックホズミ 回路図提供装置、回路図提供方法、および回路図提供システム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5375074A (en) * 1990-01-23 1994-12-20 At&T Corp. Unboundedly parallel simulations
US5442772A (en) * 1991-03-29 1995-08-15 International Business Machines Corporation Common breakpoint in virtual time logic simulation for parallel processors
US5550760A (en) * 1993-02-18 1996-08-27 Digital Equipment Corporation Simulation of circuits
US5615127A (en) * 1994-11-30 1997-03-25 International Business Machines Corporation Parallel execution of a complex task partitioned into a plurality of entities

Also Published As

Publication number Publication date
US5784591A (en) 1998-07-21

Similar Documents

Publication Publication Date Title
US4991176A (en) Optimal test generation for finite state machine models
US6110217A (en) System and method for synchronization of multiple analog servers on a simulation backplane
US4821173A (en) Wired "OR" bus evaluator for logic simulation
JPH0830660A (ja) 半導体集積回路の並列シミュレータ
JP3334970B2 (ja) 生産進捗管理支援方法及び装置
US5910901A (en) Logic simulator
JP3964483B2 (ja) 集積回路の論理シミュレーション方法
US20050039150A1 (en) Process and device for circuit design by means of high-level synthesis
US20050246668A1 (en) Method and device for an equivalence comparison of digital circuits
JP2000241514A (ja) テストパターンの並列生成方法およびテストパターン生成装置
JPH0769893B2 (ja) ニューラルネットワークシミュレータ
JP3385790B2 (ja) 言語変換装置
Comparin et al. Guidelines on using net analysis techniques with large specifications
JPH0281178A (ja) Ｃａｄライブラリ管理方法
JPH0721013A (ja) システム生成方式
JP2002342108A (ja) 試験環境構築システム
JPH02204842A (ja) 故障シミュレーション方法
JPH11259555A (ja) マクロの設計方法
CN116596476A (zh) 用于芯片设计制造中项目自动授权的方法、设备及介质
JP2932792B2 (ja) 回路分割装置
CN111010288A (zh) 一种交换机组网管理方法和设备
JPH06332974A (ja) 論理シミュレーション方法
JP2002288246A (ja) 制御システムの設計支援方法及び装置
JPS61208945A (ja) プロトコルの分割検証回路
JPH1049462A (ja) 通信定義ソース一括作成方式