JP6892946B1 - 情報処理装置、設定方法および設定プログラム - Google Patents

情報処理装置、設定方法および設定プログラム Download PDF

Info

Publication number
JP6892946B1
JP6892946B1 JP2020048486A JP2020048486A JP6892946B1 JP 6892946 B1 JP6892946 B1 JP 6892946B1 JP 2020048486 A JP2020048486 A JP 2020048486A JP 2020048486 A JP2020048486 A JP 2020048486A JP 6892946 B1 JP6892946 B1 JP 6892946B1
Authority
JP
Japan
Prior art keywords
parameters
cards
setting
card
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020048486A
Other languages
English (en)
Other versions
JP2021149482A (ja
Inventor
伊藤　浩二
浩二 伊藤
恵介 切通
恵介 切通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Communications Corp
Original Assignee
NTT Communications Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Communications Corp filed Critical NTT Communications Corp
Priority to JP2020048486A priority Critical patent/JP6892946B1/ja
Priority to PCT/JP2020/047572 priority patent/WO2021186826A1/ja
Priority to CN202080098354.8A priority patent/CN115280270A/zh
Application granted granted Critical
Publication of JP6892946B1 publication Critical patent/JP6892946B1/ja
Publication of JP2021149482A publication Critical patent/JP2021149482A/ja
Priority to US17/944,196 priority patent/US20230013943A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/048—Interaction techniques based on graphical user interfaces [GUI]
    • G06F3/0484—Interaction techniques based on graphical user interfaces [GUI] for the control of specific functions or operations, e.g. selecting or manipulating an object, an image or a displayed text element, setting a parameter value or selecting a range

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Automation & Control Theory (AREA)
  • User Interface Of Digital Computer (AREA)
  • Stored Programmes (AREA)
  • Programmable Controllers (AREA)

Abstract

【課題】パラメータ設定の手間を軽減する情報処理装置、設定方法および設定プログラムを提供する。【解決手段】情報処理装置１０は、パラメータの同期を表す同期線でカード同士をつなぐ操作が受け付けられた場合に、同期線でつながる複数のカードに対応する各処理のパラメータを同期させる設定を行う設定部と、パラメータを同期させる設定が行われた複数のカードのうち、いずれかのカードのパラメータが変更された場合には、同期線でつながる複数のカードに対応する各処理のパラメータに対して同一の変更を行う変更部と、を含む制御部を有する。【選択図】図１

Description

本発明は、情報処理装置、設定方法および設定プログラムに関する。
近年、Neural Network ConsoleやReNomなど、GUI（Graphical User Interface）でデータ解析システムの開発を支援するツールが多く提供されている。これらのツールを用いることにより、Python等のプログラム言語を用いてデータ解析システムを開発する場合に比べて、全体の解析手順を容易に把握することが可能になる、開発時間が短縮される、プログラムに誤りが混入するリスクが低減する、パラメータ調整による試行錯誤が容易に実施できるといった効果が見込まれるため、今後益々利用が拡大することが予想される。
"ReNom"、[online]、[２０２０年２月１７日検索]、インターネット＜https://gridpredict.jp/our_services/renom/＞ "Neural Network Console"、[online]、[２０２０年２月１７日検索]、インターネット＜https://dl.sony.com/ja/＞
しかしながら、従来の技術では、パラメータの設定に手間が掛かる場合があるという課題があった。例えば、従来では、GUIでデータ解析システムの開発を支援する際、データに対する処理を表すカード同士を、データの流れを表す線で繋ぐことにより、一連の処理の流れを設計することが一般的である。データを処理するためには、様々なパラメータを設定する必要があるが、同じパラメータを複数のカードに設定するのは手間のかかる作業である。特に、パラメータを変更して試行錯誤を行う際、同じパラメータを複数のカードに設定し直す必要があるため、試行錯誤に多くの手間がかかる。
さらに、機能によっては、パラメータがデータから算出される場合があるが、このパラメータを他のカードに適用するためには、データから算出されたパラメータをメモ、あるいは記憶し、それを他のカードに設定し直す必要があり、さらに煩雑な作業となる。
上述した課題を解決し、目的を達成するために、本発明の情報処理装置は、データの一連の処理にそれぞれ対応するカードを画面上に表示するとともに、カード同士を第一の線でつないで一連の処理の流れを定義する情報処理装置であって、ユーザの操作を受け付ける入力部と、前記入力部によって、パラメータの同期を表す第二の線でカード同士をつなぐ操作が受け付けられた場合に、前記第二の線でつながる複数のカードに対応する各処理のパラメータを同期させる設定を行う設定部と、前記設定部によってパラメータを同期させる設定が行われた複数のカードのうち、いずれかのカードのパラメータが変更された場合には、前記第二の線でつながる複数のカードに対応する各処理のパラメータに対して同一の変更を行う変更部と、を有することを特徴とする。
また、本発明の設定方法は、データの一連の処理にそれぞれ対応するカードを画面上に表示するとともに、カード同士を第一の線でつないで一連の処理の流れを定義する情報処理装置によって実行される学習方法であって、ユーザの操作を受け付ける入力工程と、前記入力工程によって、パラメータの同期を表す第二の線でカード同士をつなぐ操作が受け付けられた場合に、前記第二の線でつながる複数のカードに対応する各処理のパラメータを同期させる設定を行う設定工程と、前記設定工程によってパラメータを同期させる設定が行われた複数のカードのうち、いずれかのカードのパラメータが変更された場合には、前記第二の線でつながる複数のカードに対応する各処理のパラメータに対して同一の変更を行う変更工程と、を含むことを特徴とする。
また、本発明の設定プログラムは、データの一連の処理にそれぞれ対応するカードを画面上に表示するとともに、カード同士を第一の線でつないで一連の処理の流れを定義する設定プログラムであって、ユーザの操作を受け付ける入力ステップと、前記入力ステップによって、パラメータの同期を表す第二の線でカード同士をつなぐ操作が受け付けられた場合に、前記第二の線でつながる複数のカードに対応する各処理のパラメータを同期させる設定を行う設定ステップと、前記設定ステップによってパラメータを同期させる設定が行われた複数のカードのうち、いずれかのカードのパラメータが変更された場合には、前記第二の線でつながる複数のカードに対応する各処理のパラメータに対して同一の変更を行う変更ステップと、をコンピュータに実行させることを特徴とする。
本発明によれば、パラメータ設定の手間を軽減することができるという効果を奏する。
図１は、第１の実施形態に係る情報処理装置の構成例を示すブロック図である。 図２は、パラメータを同期させるカード同士が同期線でつながっている画像例を示す図である。 図３は、パラメータの設定について説明する図である。 図４は、パラメータの同期を解除する処理を説明する図である。 図５は、モデルを学習する一連の処理と、該処理によって学習されたモデルを用いて異常検知を行う一連の処理とにそれぞれ含まれる同種の処理同士のパラメータを同期させる設定を行うことを説明する図である。 図６は、第１の実施形態に係る情報処理装置におけるカード結線処理の流れの一例を示すフローチャートである。 図７は、第１の実施形態に係る情報処理装置におけるパラメータ同期処理の流れの一例を示すフローチャートである。 図８は、設定プログラムを実行するコンピュータを示す図である。
以下に、本願に係る情報処理装置、設定方法および設定プログラムの実施形態を図面に基づいて詳細に説明する。なお、この実施形態により本願に係る情報処理装置、設定方法および設定プログラムが限定されるものではない。
［第１の実施形態］
以下の実施形態では、第１の実施形態に係る情報処理装置１０の構成、情報処理装置１０の処理の流れを順に説明し、最後に第１の実施形態による効果を説明する。
［情報処理装置の構成］
まず、図１を用いて、情報処理装置１０の構成を説明する。図１は、第１の実施形態に係る情報処理装置の構成例を示すブロック図である。情報処理装置１０では、データの一連の処理にそれぞれ対応するカードを画面上に表示するとともに、カード同士を線（第一の線）で結線して一連の処理の流れを定義する。例えば、情報処理装置１０では、GUI上でデータ解析システムの開発を支援するツールを用いることで、データに対する処理を表すカードを表示し、表示されたカード同士を、データの流れを表す線（第一の線）で繋ぐことにより、一連の処理の流れを設計することができる。以下の例では、情報処理装置１０は、データを処理するカード同士を線でつなぐ際に、データの流れを表す線（第一の線）に加えて、親カードのパラメータと子カードのパラメータを同期させる線（第二の線）を設定することができるものとする。親カードのパラメータが変更された場合には、変更後の設定が子カードのパラメータに反映される。また、子カードのパラメータは直接編集することができなくなり、親カードの設定と同期される。なお、ここでパラメータとは、カードが示す処理を行う際に、ハイパーパラメータとして使用されるパラメータのことをいう。
図１に示すように、この情報処理装置１０は、通信処理部１１、入力部１２、出力部１３、制御部１４および記憶部１５を有する。以下に情報処理装置１０が有する各部の処理を説明する。
通信処理部１１は、ネットワークを介して、他の装置との間でデータ通信を行う。例えば、通信処理部１１はＮＩＣ（Network Interface Card）である。入力部１２は、ユーザからのデータの入力を受け付ける。入力部１２は、例えば、マウスやキーボード等の入力装置であり、カード同士を結線する操作等のユーザの操作を受け付ける。出力部１３は、画面の表示等により、データを出力する。出力部１３は、例えば、ディスプレイ等の表示装置であり、データの一連の処理にそれぞれ対応するカード等を画面上に表示する。
なお、ユーザがカード同士を結線する操作には、「処理の流れを設定する場合」と、「パラメータの同期の設定を行う場合」の２つが存在するものとし、ユーザがいずれの操作を行うかを選択できるものとする。以下では、パラメータの同期の設定を行うための線（第二の線）を「同期線」と記載する。また、図においては、同期線は点線の矢印で表現し、処理（データ）の流れを表す線（第一の線）は実線の矢印で表現するものとする。
また、記憶部１５は、制御部１４による各種処理に必要なデータおよびプログラムを格納し、データ記憶部１５ａおよび学習済みモデル記憶部１５ｂを有する。例えば、記憶部１５は、ＲＡＭ（Random Access Memory）、フラッシュメモリ（Flash Memory）等の半導体メモリ素子等の記憶装置である。
データ記憶部１５ａは、処理実行部１４ｃで実行される処理の処理対象のデータを記憶する。なお、データの種別は、複数の実数値からなるデータであればどのようなデータを記憶してもよく、例えば、工場、プラント、ビル、データセンタ等の対象機器に設けられたセンサのデータ（例えば、温度や圧力、音、振動等のデータ）であってもよいし、画像データであってもよい。
学習済みモデル記憶部１５ｂは、後述する処理実行部１４ｃによって実行された学習処理により学習された学習済みモデルを記憶する。例えば、学習済みモデル記憶部１５ｂは、学習済みモデルとして、監視対象設備の異常を検知するためのニューラルネットワークの予測モデルを記憶する。
制御部１４は、各種の処理手順などを規定したプログラムおよび所要データを格納するための内部メモリを有し、これらによって種々の処理を実行する。例えば、制御部１４は、設定部１４ａ、変更部１４ｂおよび処理実行部１４ｃを有する。ここで、制御部１４は、例えば、ＣＰＵ（Central Processing Unit）やＭＰＵ（Micro Processing Unit）、ＧＰＵ（Graphical Processing Unit）などの電子回路やＡＳＩＣ（Application Specific Integrated Circuit）やＦＰＧＡ（Field Programmable Gate Array）などの集積回路である。
設定部１４ａは、入力部１２によって、パラメータの同期を表す同期線でカード同士をつなぐ操作が受け付けられた場合に、同期線でつながる複数のカードに対応する各処理のパラメータを同期させる設定を行う。例えば、設定部１４ａは、入力部１２によって、同期線でカード同士をつなぐ操作が受け付けられた場合に、いずれか一方のカードを親カード、他方のカードを親カードのパラメータ変更に従ってパラメータが変更される子カードと判断して、親カードから子カードへパラメータを同期させる設定を行う。
また、例えば、設定部１４ａは、入力部１２によって、同期線でカード同士をつなぐ操作が受け付けられた際に、該カード同士が示す処理同士が同種の処理である場合には、パラメータを同期させる設定を行うようにしてもよい。
つまり、ユーザが、同期機能を持つ同期線でカード同士を結線したのち、親カードのパラメータを変更すると、後述する変更部１２ｂが、変更後の設定を子カードに反映させる。また、変更部１２ｂは、子カードがさらに子カードを持つ場合、変更を再帰的に繰り返す。
また、設定部１４ａは、入力部１２によって、同期線でデータに依存するパラメータを有するカード同士をつなぐ操作が受け付けられた場合に、データに依存するパラメータを同期させる設定を行うようにしてもよい。
ここで、図２の例を用いて、パラメータを同期させるカード同士が同期線でつながっている画像例について説明する。図２は、パラメータを同期させるカード同士が同期線でつながっている画像例を示す図である。図２の例では、点線の矢印でつながっているカード同士が、パラメータが同期しているカードである。例えば、図２に例示するように、処理１１と処理２１と処理３１と処理４１とが点線の矢印でつながっており、処理１１が親カード、処理２１と処理３１と処理４１とが設定を変更できないカード（子カード）として設定される。なお、設定値がデータに依存して決定される場合、結線により同様に設定が同期される。
また、情報処理装置１０は、同期機能を持つ同期線で結線されると、子カードのパラメータを直接編集することはできなくなり、常に親カードの設定と同期される。これにより、情報処理装置１０では、親カードのパラメータを変更するだけで、再帰的に繋がるカードのパラメータを一括更新することが可能となるため、パラメータ更新の手間が削減される。
ここで、図３を用いてパラメータの設定について説明する。図３は、パラメータの設定について説明する図である。図３に例示するように、一番上の「データ１」のカードは、処理対象データを表すカードであり、「処理１」、「処理２」、「処理３」のカードは、データに対する処理を表す処理カードであり、一番下の「結果」のカードは処理結果を表すカードである。また、図３に例示するように、各カードを上下でつなげる実線の矢印はデータの流れを表す結線である。すなわち、図３の例では、データ１より渡されたデータに対して、処理１に対応する処理を行い、処理１の処理結果に対して、処理２を行い、処理２の処理結果に対して処理３を行い、処理３の処理結果について表示を行うという一連の処理を示している。
各処理のパラメータには、手動で設定可能なパラメータとデータに依存して決定されるパラメータとがある。例えば、図３の例では、処理１のカードを選択することで処理１に関するパラメータＡ〜Ｃを設定することができる。また、例えば、図３の例では、処理２に関するパラメータＤ、Ｅはデータ（例えば、処理２の途中の演算結果等）から決定されるパラメータである。具体例を挙げると、データに依存して決定されるパラメータとは、例えば、正規化処理におけるパラメータのうち、データの平均や標準偏差の値に応じて変化するパラメータ等である。
このため、情報処理装置１０では、データを処理するカードが、データに依存するパラメータを有する場合、該カードと他のカードとを同期機能を有する同期線で結線することにより、親カードで生成されたパラメータが子カード群に再帰的に適用され、パラメータ設定の手間が削減される。つまり、情報処理装置１０では、手動で設定可能なパラメータだけでなく、データに依存するパラメータについてもパラメータ設定の手間を軽減することが可能である。
また、例えば、設定部１４ａは、ユーザの操作として、パラメータが同期しているカード同士の同期を解除する操作を受け付けた場合には、パラメータの同期を解除する。ここで図４を用いて、パラメータの同期を解除する処理を説明する。図４は、パラメータの同期を解除する処理を説明する図である。
図４に例示するように、例えば、設定部１４ａは、処理１１と処理２１との同期を解除する操作を受け付けた場合には、処理１１と処理２１との間の結線を削除する。これにより、処理２１が親カードとなり、処理１１のパラメータがコピーされた状態でパラメータの変更が可能となる。処理３１、処理４１は、処理２１の設定と同期される。
このように、情報処理装置１０では、パラメータが同期された後に同期機能を解除すると、同期された状態で子カードの編集が可能になる。これにより、親カードのパラメータをコピーした上で、一部のパラメータのみ修正することが可能となり、パラメータ設定の手間が削減される。
また、設定部１４ａは、同種のカードであれば、一連の処理における異なるフェーズに位置するカード同士のパラメータを同期させるようにしてもよい。例えば、設定部１４ａは、モデルを学習する一連の処理と、該処理によって学習されたモデルを用いて判定を行う一連の処理とにそれぞれ含まれる同種の処理同士のパラメータを同期させる設定を行うようにしてもよい。
ここで、図５を用いて、モデルを学習する一連の処理と、該処理によって学習されたモデルを用いて異常検知を行う一連の処理とにそれぞれ含まれる同種の処理同士のパラメータを同期させる設定を行うことを説明する。図５に例示するように、処理１１〜処理４１、処理１２〜処理４２および処理３は、モデルを学習する一連の処理である。また、処理５１〜処理８１、処理５２〜処理８２および処理４は、モデルを用いて異常を検知する一連の処理である。
処理１１〜処理４１と処理５１〜処理８１とは、同じ前処理であり、同じパラメータを設定し、処理１２〜処理４２と処理５２〜処理８２とは、同じ正規化処理であり、同じパラメータを設定する。つまり、モデル学習時の前処理および正規化処理で設定したパラメータを、モデル使用時の前処理および正規化処理に対しても設定したい場合に、カード一つ一つに設定することなく、情報処理装置１０では、パラメータを同期させる同期線でカード同士を結線するだけでなくパラメータを同期させることができ、パラメータの設定の手間を削減することができる。
変更部１４ｂは、設定部１４ａによってパラメータを同期させる設定が行われた複数のカードのうち、いずれかのカードのパラメータが変更された場合には、同期線でつながる複数のカードに対応する各処理のパラメータに対して同一の変更を行う。
処理実行部１４ｃは、処理の実行指示を受け付けると、実行指示を受け付けた処理を実行する。例えば、処理実行部１４ｃは、画面上に配置されたカードに従い処理を実行する。なお、処理実行部１４ｃは、設定部１４ａによって設定されたパラメータや変更部１４ｂによって変更されたパラメータを適用して処理を実行する。例えば、処理実行部１４ｃは、図３の例を用いて説明すると、「データ１」を処理対象データとしてデータ記憶部１５ａから取得し、処理１、処理２、処理３の順に処理を実行し、最後に結果を出力する。なお、処理実行部１４ｃは、情報処理装置１０の外部に設けられていてもよい。
［情報処理装置の処理手順］
次に、図６および図７を用いて、第１の実施形態に係る情報処理装置１０による処理手順の例を説明する。図６は、第１の実施形態に係る情報処理装置におけるカード結線処理の流れの一例を示すフローチャートである。図７は、第１の実施形態に係る情報処理装置におけるパラメータ同期処理の流れの一例を示すフローチャートである。なお、以下の図７では、結線したカード同士のパラメータの同期を処理実行時に行うものとして説明するが、これに限定されるものではなく、カード結線時やカードを開いた時にパラメータの同期を行うようにしてもよい。
図６に例示するように、設定部１４ａは、カード同士の結線処理を受け付けると（ステップＳ１０１肯定）、カード同士の処理が同種であるか判定する（ステップＳ１０２）。そして、設定部１４ａは、カード同士の処理が同種であると判定すると（ステップＳ１０２肯定）、結線することでループが発生するか判定する（ステップＳ１０３）。
そして、設定部１４ａは、結線することでループが発生しないと判定した場合には（ステップＳ１０３否定）、カード同士を結線する（ステップＳ１０４）。なお、設定部１４ａは、カード同士の処理が同種でないと判定した場合（ステップＳ１０２否定）、または、結線することでループが発生すると判定した場合には（ステップＳ１０３肯定）、カード同士を結線せずに処理を終了する。なお、上記のステップＳ１０２とＳ１０３の判定だけでなく、例えば、設定部１４ａは、結線することで子カードが複数の親カードと結線することになるかを判定してもよい。つまり、情報処理装置１０では、親カードは複数の子カードと結線可能であるが、子カードは複数の親カードと結線できない。このため、設定部１４ａは、子カードが複数の親カードと結線することになると判定した場合には、カード同士を結線せずに処理を終了してもよい。
また、図７に例示するように、処理実行部１ｂｃが処理実行指示を受け付けると（ステップＳ２０１肯定）、設定部１４ａは、各子カードの親カードを探索する（ステップＳ２０２）。そして、設定部１４ａは、各子カードのパラメータを親カードのパラメータに同期する（ステップＳ２０３）。その後、処理実行部１４ｃは、指示を受け付けた処理を実行する（ステップＳ２０４）。なお、上記の図７の例では、結線したカード同士のパラメータの同期を行う処理例として、子カードが親カードを探索する場合について記載したが、これに限定されるものではない。例えば、親カードの設定が変更された場合に、親カードが子カードを探索し、探索した子カードのパラメータを親カードのパラメータに同期するようにしてもよい。
［第１の実施形態の効果］
第１の実施形態に係る情報処理装置１０は、パラメータの同期を表す同期線でカード同士をつなぐ操作が受け付けられた場合に、同期線でつながる複数のカードに対応する各処理のパラメータを同期させる設定を行い、パラメータを同期させる設定が行われた複数のカードのうち、いずれかのカードのパラメータが変更された場合には、同期線でつながる複数のカードに対応する各処理のパラメータに対して同一の変更を行う。このため、情報処理装置１０は、パラメータ設定の手間を軽減することが可能である。
つまり、第１の実施形態に係る情報処理装置１０では、パラメータの同期を表す同期線を用いて、親カードのパラメータを子カードに再帰的に同期させることにより、同じパラメータを複数個所に入力させる際の入力稼働を削減することが可能である。
また、第１の実施形態に係る情報処理装置１０では、親カードのパラメータがデータに依存して決定される場合、パラメータの同期を表す同期線を用いて、親カードのパラメータを子カードに再帰的に同期させることにより、親カードのデータに依存して決定されたパラメータを確認し、複数個所に入力する際の入力稼働を削減することが可能である。
また、第１の実施形態に係る情報処理装置１０では、親カードのパラメータをコピーした上で、一部のパラメータのみ変更することが容易に実現され、パラメータ設定の手間を削減することが可能である。
［システム構成等］
また、図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。さらに、各装置にて行なわれる各処理機能は、その全部または任意の一部が、ＣＰＵやＧＰＵおよび当該ＣＰＵやＧＰＵにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。
また、本実施形態において説明した各処理のうち、自動的におこなわれるものとして説明した処理の全部または一部を手動的におこなうこともでき、あるいは、手動的におこなわれるものとして説明した処理の全部または一部を公知の方法で自動的におこなうこともできる。この他、上記文書中や図面中で示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。
［プログラム］
また、上記実施形態において説明した情報処理装置が実行する処理をコンピュータが実行可能な言語で記述したプログラムを作成することもできる。例えば、実施形態に係る情報処理装置１０が実行する処理をコンピュータが実行可能な言語で記述したプログラムを作成することもできる。この場合、コンピュータがプログラムを実行することにより、上記実施形態と同様の効果を得ることができる。さらに、かかるプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータに読み込ませて実行することにより上記実施形態と同様の処理を実現してもよい。
図８は、設定プログラムを実行するコンピュータを示す図である。図８に例示するように、コンピュータ１０００は、例えば、メモリ１０１０と、ＣＰＵ１０２０と、ハードディスクドライブインタフェース１０３０と、ディスクドライブインタフェース１０４０と、シリアルポートインタフェース１０５０と、ビデオアダプタ１０６０と、ネットワークインタフェース１０７０とを有し、これらの各部はバス１０８０によって接続される。
メモリ１０１０は、図８に例示するように、ＲＯＭ（Read Only Memory）１０１１及びＲＡＭ１０１２を含む。ＲＯＭ１０１１は、例えば、ＢＩＯＳ（Basic Input Output System）等のブートプログラムを記憶する。ハードディスクドライブインタフェース１０３０は、図８に例示するように、ハードディスクドライブ１０９０に接続される。ディスクドライブインタフェース１０４０は、図８に例示するように、ディスクドライブ１１００に接続される。例えば磁気ディスクや光ディスク等の着脱可能な記憶媒体が、ディスクドライブ１１００に挿入される。シリアルポートインタフェース１０５０は、図８に例示するように、例えばマウス１１１０、キーボード１１２０に接続される。ビデオアダプタ１０６０は、図８に例示するように、例えばディスプレイ１１３０に接続される。
ここで、図８に例示するように、ハードディスクドライブ１０９０は、例えば、ＯＳ１０９１、アプリケーションプログラム１０９２、プログラムモジュール１０９３、プログラムデータ１０９４を記憶する。すなわち、上記の、プログラムは、コンピュータ１０００によって実行される指令が記述されたプログラムモジュールとして、例えばハードディスクドライブ１０９０に記憶される。
また、上記実施形態で説明した各種データは、プログラムデータとして、例えばメモリ１０１０やハードディスクドライブ１０９０に記憶される。そして、ＣＰＵ１０２０が、メモリ１０１０やハードディスクドライブ１０９０に記憶されたプログラムモジュール１０９３やプログラムデータ１０９４を必要に応じてＲＡＭ１０１２に読み出し、各種処理手順を実行する。
なお、プログラムに係るプログラムモジュール１０９３やプログラムデータ１０９４は、ハードディスクドライブ１０９０に記憶される場合に限られず、例えば着脱可能な記憶媒体に記憶され、ディスクドライブ等を介してＣＰＵ１０２０によって読み出されてもよい。あるいは、プログラムに係るプログラムモジュール１０９３やプログラムデータ１０９４は、ネットワーク（ＬＡＮ（Local Area Network）、ＷＡＮ（Wide Area Network）等）を介して接続された他のコンピュータに記憶され、ネットワークインタフェース１０７０を介してＣＰＵ１０２０によって読み出されてもよい。
上記の実施形態やその変形は、本願が開示する技術に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１０ 情報処理装置
１１ 通信処理部
１２ 入力部
１３ 出力部
１４ 制御部
１４ａ 設定部
１４ｂ 変更部
１４ｃ 処理実行部
１５ 記憶部
１５ａ データ記憶部
１５ｂ 学習済みモデル記憶部

Claims (7)

  1. データの一連の処理にそれぞれ対応するカードを画面上に表示するとともに、カード同士を第一の線でつないで一連の処理の流れを定義する情報処理装置であって、
    ユーザの操作を受け付ける入力部と、
    前記入力部によって、パラメータの同期を表す第二の線でカード同士をつなぐ操作が受け付けられた場合に、前記第二の線でつながる複数のカードに対応する各処理のパラメータを同期させる設定を行う設定部と、
    前記設定部によってパラメータを同期させる設定が行われた複数のカードのうち、いずれかのカードのパラメータが変更された場合には、前記第二の線でつながる複数のカードに対応する各処理のパラメータに対して同一の変更を行う変更部と、
    を有し、
    前記設定部は、前記入力部によって、前記第二の線でカード同士をつなぐ操作が受け付けられた場合に、いずれか一方のカードを親カード、他方のカードを前記親カードのパラメータ変更に従ってパラメータが変更される子カードと判断して、前記親カードから前記子カードへパラメータを同期させる設定を行うことを特徴とする情報処理装置。
  2. 前記設定部は、前記入力部によって、前記第二の線でカード同士をつなぐ操作が受け付けられた際に、該カード同士が示す処理同士が同種の処理である場合には、パラメータを同期させる設定を行うことを特徴とする請求項１に記載の情報処理装置。
  3. 前記設定部は、前記入力部によって、前記第二の線でデータに依存するパラメータを有するカード同士をつなぐ操作が受け付けられた場合に、データに依存するパラメータを同期させる設定を行うことを特徴とする請求項１に記載の情報処理装置。
  4. 前記設定部は、前記ユーザの操作として、パラメータが同期しているカード同士の同期を解除する操作を受け付けた場合には、前記パラメータの同期を解除することを特徴とする請求項１に記載の情報処理装置。
  5. 前記設定部は、モデルを学習する一連の処理と、該処理によって学習されたモデルを用いて判定を行う一連の処理とにそれぞれ含まれる同種の処理同士のパラメータを同期させる設定を行うことを特徴とする請求項１に記載の情報処理装置。
  6. データの一連の処理にそれぞれ対応するカードを画面上に表示するとともに、カード同士を第一の線でつないで一連の処理の流れを定義する情報処理装置によって実行される学習方法であって、
    ユーザの操作を受け付ける入力工程と、
    前記入力工程によって、パラメータの同期を表す第二の線でカード同士をつなぐ操作が受け付けられた場合に、前記第二の線でつながる複数のカードに対応する各処理のパラメータを同期させる設定を行う設定工程と、
    前記設定工程によってパラメータを同期させる設定が行われた複数のカードのうち、いずれかのカードのパラメータが変更された場合には、前記第二の線でつながる複数のカードに対応する各処理のパラメータに対して同一の変更を行う変更工程と、
    を含み、
    前記設定工程は、前記入力工程によって、前記第二の線でカード同士をつなぐ操作が受け付けられた場合に、いずれか一方のカードを親カード、他方のカードを前記親カードのパラメータ変更に従ってパラメータが変更される子カードと判断して、前記親カードから前記子カードへパラメータを同期させる設定を行うことを特徴とする設定方法。
  7. データの一連の処理にそれぞれ対応するカードを画面上に表示するとともに、カード同士を第一の線でつないで一連の処理の流れを定義する設定プログラムであって、
    ユーザの操作を受け付ける入力ステップと、
    前記入力ステップによって、パラメータの同期を表す第二の線でカード同士をつなぐ操作が受け付けられた場合に、前記第二の線でつながる複数のカードに対応する各処理のパラメータを同期させる設定を行う設定ステップと、
    前記設定ステップによってパラメータを同期させる設定が行われた複数のカードのうち、いずれかのカードのパラメータが変更された場合には、前記第二の線でつながる複数のカードに対応する各処理のパラメータに対して同一の変更を行う変更ステップと、
    をコンピュータに実行させ、
    前記設定ステップは、前記入力ステップによって、前記第二の線でカード同士をつなぐ操作が受け付けられた場合に、いずれか一方のカードを親カード、他方のカードを前記親カードのパラメータ変更に従ってパラメータが変更される子カードと判断して、前記親カードから前記子カードへパラメータを同期させる設定を行うことを特徴とする設定プログラム。
JP2020048486A 2020-03-18 2020-03-18 情報処理装置、設定方法および設定プログラム Active JP6892946B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020048486A JP6892946B1 (ja) 2020-03-18 2020-03-18 情報処理装置、設定方法および設定プログラム
PCT/JP2020/047572 WO2021186826A1 (ja) 2020-03-18 2020-12-18 情報処理装置、設定方法および設定プログラム
CN202080098354.8A CN115280270A (zh) 2020-03-18 2020-12-18 信息处理装置、设定方法以及设定程序
US17/944,196 US20230013943A1 (en) 2020-03-18 2022-09-14 Information processing device, setting method, and setting program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020048486A JP6892946B1 (ja) 2020-03-18 2020-03-18 情報処理装置、設定方法および設定プログラム

Publications (2)

Publication Number Publication Date
JP6892946B1 true JP6892946B1 (ja) 2021-06-23
JP2021149482A JP2021149482A (ja) 2021-09-27

Family

ID=76464546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020048486A Active JP6892946B1 (ja) 2020-03-18 2020-03-18 情報処理装置、設定方法および設定プログラム

Country Status (4)

Country Link
US (1) US20230013943A1 (ja)
JP (1) JP6892946B1 (ja)
CN (1) CN115280270A (ja)
WO (1) WO2021186826A1 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08314702A (ja) * 1995-05-19 1996-11-29 Nec Corp 視覚プログラミングシステムおよび図形プログラム編集方法
US6907557B2 (en) * 2001-02-22 2005-06-14 National Instruments Corporation System and method for testing a group of related products
US7689969B1 (en) * 2005-01-18 2010-03-30 The Mathworks, Inc. Obfuscation of automatically generated code
US10139995B2 (en) * 2010-06-02 2018-11-27 Allen Learning Technologies Device having graphical user interfaces and method for developing multimedia computer applications
CN104903799B (zh) * 2012-10-08 2018-05-22 费希尔-罗斯蒙特系统公司 过程控制系统中的可配置用户显示
US9563407B2 (en) * 2014-02-03 2017-02-07 Richard Salter Computer implemented modeling system and method
JP2016096393A (ja) * 2014-11-12 2016-05-26 株式会社リコー 情報処理装置、システム、情報処理方法およびプログラム
US10664766B2 (en) * 2016-01-27 2020-05-26 Bonsai AI, Inc. Graphical user interface to an artificial intelligence engine utilized to generate one or more trained artificial intelligence models
CN106021497B (zh) * 2016-05-23 2021-06-08 中国银联股份有限公司 数据库访问口令管理方法
JP6642505B2 (ja) * 2017-03-31 2020-02-05 京セラドキュメントソリューションズ株式会社 設定管理システム

Also Published As

Publication number Publication date
CN115280270A (zh) 2022-11-01
WO2021186826A1 (ja) 2021-09-23
US20230013943A1 (en) 2023-01-19
JP2021149482A (ja) 2021-09-27

Similar Documents

Publication Publication Date Title
US20150378722A1 (en) Enhanced compliance verification system
JPWO2012023296A1 (ja) 制御プログラム生成装置、制御プログラム生成プログラム、及び制御プログラム生成方法
JPH03244003A (ja) プログラマブルコントローラおよびシーケンスプログラムの部分実行方法
US8650500B2 (en) Copy-and-paste functionality for network reconfiguration
WO2020207016A1 (zh) 用于异常追踪的软件开发测试方法及相关装置
TW201638784A (zh) 自動測試裝置
JP6892946B1 (ja) 情報処理装置、設定方法および設定プログラム
WO2022180704A1 (ja) 表示制御装置、表示制御方法および表示制御プログラム
US7962796B2 (en) State testing device and methods thereof
US9575878B2 (en) Data-driven testing without data configuration
JP2018190324A (ja) 比較プログラム、比較装置及び比較方法
US20210318343A1 (en) Validation device, validation method and validation program
JP2006163657A (ja) プレイバックシミュレータ装置
WO2012053392A1 (ja) ソフトウェアプロダクトライン開発支援装置、その方法およびそのプログラム
JP6785916B1 (ja) 設定実行装置、設定実行方法および設定実行プログラム
WO2023238262A1 (ja) 情報処理装置、試験方法、及び試験プログラム
JP2011180850A (ja) モデル生成装置、モデル生成方法およびモデル生成プログラム
US20240220775A1 (en) Information processing system and information processing method
JP7241982B1 (ja) 画像生成プログラム、画像生成装置、プログラマブルコントローラシステム及び画像生成方法
JP5249123B2 (ja) 診断機能を備える装置、診断方法、およびプログラム
JP2002041595A (ja) バックアノテーション装置およびその方法
JPH07219980A (ja) テスト実行方式
JP2002342108A (ja) 試験環境構築システム
JP5243302B2 (ja) ファンクションブロック図作成装置、作成方法及び作成プログラム
WO2021084667A1 (ja) 可視化データへの付箋の付与及び復元

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210528

R150 Certificate of patent or registration of utility model

Ref document number: 6892946

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250