JP2002334589A - 基準セルをリフレッシュする方法および装置 - Google Patents

基準セルをリフレッシュする方法および装置

Info

Publication number
JP2002334589A
JP2002334589A JP2002026723A JP2002026723A JP2002334589A JP 2002334589 A JP2002334589 A JP 2002334589A JP 2002026723 A JP2002026723 A JP 2002026723A JP 2002026723 A JP2002026723 A JP 2002026723A JP 2002334589 A JP2002334589 A JP 2002334589A
Authority
JP
Japan
Prior art keywords
cell
characteristic curve
reference cell
cref
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002026723A
Other languages
English (en)
Inventor
Richard Fournel
フルネル リシャール
Leila Sedjai Aitouarab
セジェ エトゥアラブ レイラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Publication of JP2002334589A publication Critical patent/JP2002334589A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data

Abstract

(57)【要約】 （修正有） 【課題】基準メモリセルの性質の変化によって生じる読
み出しエラーを防止する。 【解決手段】本発明は、不揮発性メモリ（１０）内の基
準メモリセル（Ｃｒｅｆ）をリフレッシュする方法であ
る。本発明の方法は、読出し中に基準セル（Ｃｒｅｆ）
と検査セル（Ｃｖｅｒｉ）とを同時に選択し、読取られ
た信号を比較し、基準セルで読取られた信号が検査セル
で読取られる信号より小さい場合、リフレッシュ信号
（Ｓｒ１，Ｓｒ２，Ｓｒ３）を基準セル（Ｃｒｅｆ）に
出力するステップを有することを特徴とする。本発明
は、不揮発性タイプの電子メモリに適用される。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は、集積回路型のメモ
リ、特に、ＥＰＲＯＭ（電気的にプログラム可能な読取
り専用メモリ）、ＥＥＰＲＯＭ（電気的に消去およびプ
ログラム可能な読取り専用メモリ）、メモリセルをグル
ープ単位で消去可能なフラッシュメモリなどと知られて
いる不揮発性メモリに関する。更に詳細に述べるなら
ば、本発明は、このような不揮発性メモリにおいて、必
要なときに、基準セルの電気状態を読取り且つリフレッ
シュするために、基準セルの電気状態を検査する方法お
よび装置に関する。
【０００２】
【従来の技術】不揮発性メモリは、図１に示すように、
複数の行Ｌ１およびＬ２と複数の列Ｃ１、Ｃ２およびＣ
３との交差部分にそれぞれ配置されている複数のメモリ
セルＣＥ１１、ＣＥ１２、ＣＥ１３、ＣＥ２１、ＣＥ
２２およびＣＥ２３を備えている。各メモリセルＣＥ
は、絶縁ゲートＭＯＳＦＥＴトランジスタからなり、こ
のトランジスタのドレインＤは列に、ソースＳはグラン
ドに、ゲートＧは行に接続されている。メモリセルを消
去するためには、ソースＳが、例えば１２ボルトの高電
圧に接続される。
【０００３】「メモリ」効果は、電荷ゲートＧ下で蓄積
されることから得られる。この電荷は電子またはホール
から成る。図１に示されていない回路を用いて各セルの
電極Ｄ、ＳおよびＧに適切な電圧を印加することによ
り、電荷を蓄積する。従って、メモリセルは２つの状態
を有する。一方が電荷を有する状態で、他方が電荷を有
していない状態であり、それら２つの状態が普通それぞ
れ２進数字「１」と２進数字「０」に対応させられる。
別の適切な電圧を各セルの電極Ｄ、ＳおよびＧに印加し
て、電荷蓄積しているセルから列に出力される信号と、
電荷蓄積していないセルから列に出力される信号と異な
るようにして、メモリセルを読出す。その読出された信
号を、電荷蓄積していないセルに対応するいわゆる基準
セルから読出された信号と比較して、読取られたメモリ
セルが電荷蓄積しているかどうか判定する。
【０００４】詳述するならば、メモリセルのドレイン／
ソース電流Ｉｄ(図２)は、消去された状態すなわち電荷
蓄積していない状態では、曲線ＥＦＦＡに従って、そし
て、電荷蓄積している状態すなわちプログラムされた状
態では、曲線ＰＲＯＧに従って、ゲートＧに印加された
電圧ＶＧの関数として変化する。点線で示される曲線Ａ
は、基準セルを示しており、電荷蓄積していないメモリ
セルに対応するが、その出力信号は、利得が１未満の増
幅器に印加される。
【０００５】読出し動作時、２つの曲線ＢＦＦＡとＰＲ
ＯＧとの間のゲート電圧ＶＧ１を印加し、セルＣＥの電
流Ｉｄ１と基準セルの電流Ｉｒｅｆを測定する。Ｉｄ１
がＩｒｅｆ１より小さい場合、メモリセルは、電荷蓄積
している状態すなわちプログラムされた状態であり（曲
線ＰＲＯＧ）、Ｉｄ１がＩｒｅｆ１より大きい場合、メ
モリセルは、電荷蓄積していない状態または消去された
状態であり（曲線ＥＦＦＡ）。
【０００６】基準セルを、メモリの追加列ＲＥＦの形で
構成し、それぞれの行のメモリセルの読出し毎に、基準
セルが読み出されるようにする。しかし、呼び出される
と、基準セルはその度に充電される傾向があり、このた
め、基準セルの特性曲線はＰＲＯＧ曲線の方へ変位す
る。この変位が大きすぎる場合(曲線Ｅ)、電荷蓄積して
いるセルが、基準セルの電流Ｉｒｅｆより大きい電流Ｉ
ｄ２を供給し、電荷蓄積している状態（ＰＲＯＧ）にあ
るのに拘わらず、消去状態にあると見做され、読出しエ
ラーが生じる。このエラーは、基準セルの性質および基
準セルが読み出される回数によって異なる幾分長い時間
の後現れる。
【０００７】
【発明が解決しようとする課題】このため、本発明の目
的は、基準セルの性質の変化またはドリフトによって生
じる読出しエラーを防止する、不揮発性メモリのための
方法および装置を提供することにある。
【０００８】
【課題を解決するための手段】第１群の基準セルのドリ
フトが、このために設けられた単数または複数の他の基
準セル(第２群)によって決定される所定の閾値を越える
場合、第１群の基準セルの電気状態を「リフレッシュ」
することにより、本発明の目的を達成する。単数または
複数の他の基準セル(第２群)もまた、そのドリフトがも
う１つの（または複数の他の）基準セル(第３群)によっ
て決定される他のもう１つの閾値を越える場合、リフレ
ッシュすることができる。
【０００９】この装置または本発明によるこの装置を、
例えば、毎年とか、所定回数のメモリ読出し動作が行わ
れた後毎とか、規則的な時間間隔で反復実行する。基準
セルのリフレッシュは、種々の方法で、例えば、基準セ
ルの消去によって、または基準セルの特性曲線のシフト
によって、またはさらに読出し増幅器の利得の修正によ
ってできる。
【００１０】本発明によれば、不揮発性メモリにおい
て、「消去された」メモリセルの特性曲線に対応する特
性曲線を示しているが、特性曲線が「プログラムされ
た」メモリセルの特性曲線の方へシフトしている少なく
とも１つの基準メモリセルをリフレッシュする方法であ
って、（ａ） 少なくとも１つの未使用メモリセルを検
査セルとして選択し、その未使用メモリセルの特性曲線
を基準セルの特性曲線と「プログラムされた」セルの特
性曲線の間にし、（ｂ） 読出し時に上記基準セルと上
記検査セルとを同時に選択し、（ｃ） ステップ（ｂ）
で読取られた信号を比較し、（ｄ） 上記基準セルで読
取られた信号が上記検査セルで読取られる信号より小さ
い場合、リフレッシュ信号を出力して、選択された上記
基準セルをリフレッシュすること特徴とする方法が提供
される。
【００１１】複数の基準セルがリフレッシュされる場
合、上記ステップ（ｄ）の後に、（ｅ） もう１つの基
準セルのため、ステップ（ｂ）に戻るステップが続く。
リフレッシュ信号は、基準セルを消去するか、基準セル
の電圧シフトを実行するか、選択された基準セルの読取
り増幅器の利得を修正するかなど様々の方法で基準セル
の特性曲線に作用する。
【００１２】更に、本発明によれば、不揮発性メモリに
おいて、「消去された」メモリセルの特性曲線に対応す
る特性曲線を示しているが、特性曲線が「プログラムさ
れた」メモリセルの特性曲線の方へシフトしている少な
くとも１つの基準メモリセルをリフレッシュする装置で
あって、少なくとも１つの未使用メモリセルを検査セル
として選択し、その未使用メモリセルの特性曲線を基準
セルの特性曲線と「プログラムされた」セルの特性曲線
の間におく手段と、読出し時に、基準セルと検査セルと
を同時に選択する手段と、基準セルから読取られた信号
と検査セルから読取られた信号とを比較し、基準セルか
ら読取られた信号が検査セルから読取られる信号より小
さい場合、選択された基準セルをリフレッシュするリフ
レッシュ信号を出力する手段と、リフレッシュ信号が出
力されたとき、基準セルの特性曲線を修正して、基準セ
ルを実質的に初期状態に戻す手段と備えることを特徴と
する装置が提供される。下記添付図面と関連する実施の
態様の下記説明を読むと、本発明の他の特性および利点
がより明らかにされるであろう。
【００１３】
【発明の実施の態様】本発明を適用できる不揮発性メモ
リ１０（図３）は、図１に示した例に則して言えば、行
Ｌ１〜Ｌｎと列Ｃ１〜Ｃｒとの交差点にそれぞれ配置さ
れた｛ｎ×ｒ｝個のメモリセルＣＥ（ＣＥ１１からＣＥ
ｎｒ）を有する。行はアドレス回路１２によって選択し
て、列はアドレス回路１４によって選択して、メモリセ
ルを選択するが、選択電圧は、電源回路１６と１８によ
って供給され、２進数字の記憶または読出し等の意図し
た動作を実行するのに適した値を有する。メモリに対し
て実行する動作は、マイクロプロセッサまたはマイクロ
コントローラ等の制御回路２４で制御する。ｒ個の列に
加えて、メモリは、図２を参照して既に説明した通り、
読出し時に、基準の役割をする、１行に付き１個の、Ｃ
ｒｅｆ１〜Ｃｒｅｆｎまでのｎ個の基準セルＣｒｅｆを
有する少なくとも１つの追加列ＲＥＦを有する。
【００１４】本発明の装置は、初期状態に対する基準メ
モリセルのドリフトを判定するために、基準メモリセル
Ｃｒｅｆのための基準の役割をする、少なくとも１個の
追加メモリセルＣｖｅｒｉを有する。基準の役割をする
には、メモリセルＣｖｅｒｉを、読出し基準セルと同じ
初期状態、すなわち消去状態(曲線ＥＦＦＡ)に設定しな
ければならない。さらに、曲線Ａを超えてプログラムさ
れた状態に対応する特性曲線の方へ特性曲線(図２)をシ
フトしなければならない。この特性曲線(図２)のシフト
は、読出し増幅器の利得値を適切に選択して、曲線Ａと
曲線ＰＲＯＧとの間に位置する曲線ＶＥＲＩ１ｇを得る
か(図４)、曲線の勾配を変えずに曲線の「最下部」また
は「ゼロ点」をシフトして、読出し基準セルの曲線Ａ'
と曲線ＰＲＯＧとの間に位置する曲線ＶＥＲＩ１ｄを得
るか(図５)のいずれかによって、実現できる。
【００１５】図４の場合、メモリセルＣｖｅｒｉは、消
去されたメモリセルであり、読出し増幅器の利得を修正
してこのメモリセルの特性曲線を修正して、基準セルＣ
ｒｅｆ上の信号に作用する利得よりも小さい利得に対応
する曲線ＶＥＲＩ１ｇを得る。読出し動作を重ねるにつ
れ、基準セルＣｒｅｆは電荷を蓄積し、その特性曲線Ａ
１は検査セルの曲線ＶＥＲＩ１ｇと交差するようにな
る。その場合、基準セルが余りに大きくドリフトしてお
り、これを再調整または再配置しなければならない場合
と考えられる。
【００１６】このために、本発明では、ゲート電圧Ｖｖ
ｅｒｉで読取りを実施して、各基準セルＣｒｅｆ１〜Ｃ
ｒｅｆｎを読取り、読取られた信号を検査セルＣｖｅｒ
ｉ上で読取られた信号と比較する。図４の場合、基準セ
ルの電流Ｉ１が検査セルの電流Ｉｖｅｒｉより少ない
と、基準セルの電荷が多すぎ、これを消去してその特性
曲線をＡに戻さなければならないと判断する。逆の場合
は、基準セルＣｒｅｆをそのままにする。図５の場合、
基準セルの電流Ｉ'１が検査セルの電流Ｉ'ｖｅｒｉより
少ないと、基準セルの電荷が多すぎ、修正するための再
調整電圧を印加して、その特性曲線を特性曲線ＥＦＦＡ
の方へ再調整して特性曲線Ａ'の領域に移動しなければ
ならないと判断する。逆の場合は、基準セルＣｒｅｆを
そのままにする。
【００１７】図４の曲線に類似の図６の曲線を参照し
て、読出し増幅器の利得に作用する、３番目の再調整ま
たは再校正法を説明する。或る時間の後、基準セルの曲
線は曲線ＰＲＯＧの方へドリフトし、Ａ１となる。この
曲線Ａ１は、読出し増幅器の或る利得に対応する。例え
ば、これは、メモリセルの利得の半分である。ここに提
案する方法では、基準セル読出し増幅器の利得を修正し
て読出しセルの利得と等しくなるようにする。こうし
て、消去されたメモリセルの曲線に対応し、図６の右側
へシフトした曲線Ａ２が得られる。
【００１８】上記した最初の２つの方法は、２つの装置
によって実施できるが、この装置はそれぞれ、基準セル
のドリフトを検出する検出回路と、基準セルを再調整す
る再調整回路とを有する。検出回路(図３および７)は、
列選択回路１４と１８に印加された信号ＶＥＲＩによっ
て選択されて読み出される少なくとも１つのメモリセル
Ｃｖｅｒｉを有する。そのセルＣｖｅｒｉ上で読取られ
た信号は、増幅器２６ｖｅｒｉを介してコンパレータ２
８の入力端子Ｂｒｅｆに印加する(図７)。
【００１９】アドレス回路１２、１６によって読出し基
準セルから読取られた信号は、増幅器２６ｒｅｆを介し
て、コンパレータ２２のもう一つの入力端子ＢＣに印加
する(図７)。実際には、図７のコンパレータ２８は図３
のコンパレータ２２によって構成され、このため、メモ
リセル上で読取られる信号を適切な端子へ向けるスイッ
チ３０が備えられている。スイッチ３０が（ａ）の位置
では、入力端子Ｂｒｅｆを基準列ＲＥＦに接続し、一
方、入力端子ＢＣをｒ列に接続する。スイッチ３０が
（ｂ）の位置では、入力端子ＢｒｅｆをセルＣｖｅｒｉ
に接続し、一方、入力端子ＢＣを列ＲＥＦに接続する。
【００２０】コンパレータ２８の出力端子上の信号Ｓｒ
１（第１の方法）またはＳｒ２（第２の方法）を、再調
整回路ＲＥ１〜ＲＥｎを介して、選択された基準セルに
印加する。Ｉ１またはＩ'１がそれぞれＩｖｅｒｉおよ
びＩ'ｖｅｒｉより小さい場合、コンパレータ２８の出
力信号は、ドリフトが閾値を越えていることを意味する
所定の状態になる。逆の場合、コンパレータの出力は別
の状態のままである。
【００２１】第１の方法では、再調整回路ＲＥが、ドレ
イン、ソースおよびゲートに適切な電圧を印加して基準
セルの消去を実行し、特性曲線が曲線Ａに戻るようにす
る(図４、矢印４０)。第２の方法では、再調整回路ＲＥ
が、メモリセルトランジスタのソース電圧をシフトし
て、特性曲線を、消去状態に対応する曲線の方へ移行さ
せ、この特性曲線がＡ'の領域に戻るようにする(図５、
矢印４２)。
【００２２】第１の方法では、消去動作を実施するマイ
クロコントローラ２４を介して再調整回路ＲＥの機能を
制御するのが好ましい。第２の方法では、曲線Ａ'をシ
フトさせる電圧源に各基準セルのソースＳを接続する。
この曲線がＡ'１に達すると、再調整回路ＲＥは電圧源
を短絡して、短絡を外すと曲線がＡ'へ戻るようにす
る。第３の方法では、各基準セルＣｒｅｆ毎の再調整回
路ＲＥは無いが、列ＲＥＦと組み合わされた読出し増幅
器ｒｅｆの利得を修正して曲線Ａ１から曲線Ａ２へ移す
(図６)。
【００２３】こうした利得の修正は、全ての基準セルＣ
ｒｅｆが曲線Ａ１によって特定された限界を超えてドリ
フトした場合のみ実施する。従って、各基準セルＣｒｅ
ｆをテストし、全ての基準セルが、その設定された限界
を超えてドリフトする場合にのみ、増幅器２６ｒｅｆの
利得を修正する。このため、マイクロコントローラ２４
は、設定された限界を超えた基準セルを数える。得られ
た数がｎに等しければ、増幅器２６ｒｅｆの利得を修正
し、等しくなければ修正しない。変形例として、設定さ
れた限界を超えていない基準セルを検出したならば、ｎ
個の基準セルの検査の完了を待たずに、すぐに検査を中
止して、利得修正をしない。
【００２４】図３および７では、この第３の方法は、図
３のマイクロコントローラ２４が出力し、増幅器に印加
する信号Ｓｒ３によって表される。基準セルＣｒｅｆの
リフレッシュサイクル（初期化）は、メモリ１０の使用
中の規則的な時間間隔、例えば、１年に１度、または、
メモリ１０のアドレスサイクルの総計が所定数になった
後、実施する。こうした初期化は、時間を測定する内部
クロックまたはメモリサイクルを数えるカウンタを備え
るマイクロコントローラ２４で実施する。
【００２５】本発明は、１つの検査セルのみを用いて説
明したが、複数の検査セル、例えば明確に識別されたメ
モリセクタ１つにつき１つのセルの使用にも適用され
る。本発明はまた、基準として他の検査セルを用いて、
複数の検査セルをリフレッシュするのにも適用される。
【図面の簡単な説明】
【図１】 本発明を適用できる不揮発性メモリの一部の
図である。
【図２】 メモリと基準セルの状態の特性曲線の図であ
る。
【図３】 本発明を適用して本発明の装置および方法を
実行できる不揮発性メモリの図である。
【図４】 基準セルおよび検査セルで読取られた信号の
利得を修正する読取り装置において、基準セルの消去に
よって再調整できる場合の、消去されたセル、プログラ
ムされたセル、基準セルおよび検査セルの状態の特性曲
線の図である。
【図５】 電圧シフト装置の場合の消去されたセル、プ
ログラムされたセル、基準セルおよび検査セルの状態の
特性曲線の図である。
【図６】 基準セルの利得を修正する装置の場合の消去
されたセル、プログラムされたセル、基準セルおよび検
査セルの状態の特性曲線の図である。
【図７】 本発明の装置の具体的な実施の態様の簡略化
された例である。
【符号の説明】
１０ 不揮発性メモリ ２２、２８ コンパレータ ２４ 制御回路（マイクロコントローラ） ２６ 増幅器 Ｌ１〜Ｌｎ 行 Ｃ１〜Ｃｒ 列 Ｃｒｅｆ 基準セル Ｃｖｅｒｉ 検査セル
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０１Ｒ 31/28 Ｂ Ｆターム(参考） 2G132 AA00 AA08 AB01 AC03 AD01 AE14 AE23 AE27 AK09 5B025 AA01 AD04 AD05 AD06 AD07 AE04 AE09 5L106 AA10 DD03 DD25 DD31 DD33 EE02 FF05 GG05

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 不揮発性メモリ（１０）において、「消
    去された」メモリセルの特性曲線に対応する特性曲線
    (Ａ，Ａ')を示しているが、その特性曲線が「プログラ
    ムされた」メモリセルの特性曲線の方へシフトしてい
    る、少なくとも１つの基準メモリセル（Ｃｒｅｆ）をリ
    フレッシュする方法であって、 （ａ） 少なくとも第１の未使用メモリセル（１０）を
    検査セル（Ｃｖｅｒｉ）として選択し、この第１の未使
    用メモリセルの特性曲線（ＶＥＲ１ｇ，ＶＥＲ１ｄ，Ｖ
    ＥＲ２ｄ）を基準セルの特性曲線と「プログラムされ
    た」セルの特性曲線との間にし、 （ｂ） 読出し時に、基準セル（Ｃｒｅｆ）と検査セル
    （Ｃｖｅｒｉ）とを同時に選択し、 （ｃ） ステップ（ｂ）で読取られた信号を比較し、 （ｄ） 基準セルで読取られた信号が検査セル（Ｃｖｅ
    ｒｉ）で読取られる信号より小さい場合、選択された基
    準セルをリフレッシュするためのリフレッシュ信号（Ｓ
    ｒ１，Ｓｒ２，Ｓｒ３）を出力することを特徴とする方
    法。
  2. 【請求項２】 さらに （ｅ） もう１つの基準セルのため、ステップ（ｂ）に
    戻ることを特徴とする請求項１に記載の方法。
  3. 【請求項３】 リフレッシュ信号（Ｓｒ１，ＲＥ）は、
    選択された基準セルの消去を命令することを特徴とする
    請求項１または２に記載の方法。
  4. 【請求項４】 リフレッシュ信号（Ｓｒ２，ＲＥ）は、
    選択された基準セルを再調整する電圧の印加を命令する
    ことを特徴とする請求項１または２に記載の方法。
  5. 【請求項５】 リフレッシュ信号（Ｓｒ３）が、全基準
    セルに共通の読出し増幅器（２６ｒｅｆ）の利得の修正
    を命令し、全基準セル（Ｃｒｅｆ）が検査セル（Ｃｖｅ
    ｒｉ）で読取られた信号より小さい信号を出力する場合
    にのみリフレッシュ信号（Ｓｒ３）を発生することを特
    徴とする請求項１または２に記載の方法。
  6. 【請求項６】 第２の検査セルを選択して、ステップ
    （ａ）〜（ｄ）を繰り返し、更に単数または複数の検査
    セル（Ｃｖｅｒｉ）をリフレッシュすることを特徴とす
    る請求項１から５のいずれか１項に記載の方法。
  7. 【請求項７】 不揮発性メモリ（１０）において、「消
    去された」メモリセルの特性曲線に対応する特性曲線
    (Ａ，Ａ')を示しているが、その特性曲線が「プログラ
    ムされた」メモリセルの特性曲線の方へシフトしてい
    る、少なくとも１つの基準メモリセル（Ｃｒｅｆ）をリ
    フレッシュする装置であって、 少なくとも第１の未使用メモリセルを検査セル（Ｃｖｅ
    ｒｉ）として選択し、この第１の未使用メモリセルの特
    性曲線（ＶＥＲＩ１ｇ，ＶＥＲＩ１ｄ，ＶＥＲＩ２ｄ）
    を基準セルの特性曲線と「プログラムされた」セルの特
    性曲線の間にする手段（１２，１４，１６，１８）と、 読出し時に、基準セル（Ｃｒｅｆ）と検査セルとを同時
    に選択する手段（ＶＥＲＩ，３０）と、 基準セル（Ｃｒｅｆ）と検査セル（Ｃｖｅｒｉ）で読取
    られた信号を比較し、基準セルで読取られた信号が検査
    セルで読取られる信号より小さい場合、選択された基準
    セルをリフレッシュするためのリフレッシュ信号（Ｓｒ
    １，Ｓｒ２，Ｓｒ３）を出力する手段（２２，２８，３
    ０）と、 リフレッシュ信号（Ｓｒ１，Ｓｒ２，Ｓｒ３）が出力さ
    れたとき、基準セル（Ｃｒｅｆ）の特性曲線を修正し
    て、基準セルを初期状態に近い状態に戻す手段とを備え
    ることを特徴とする装置。
  8. 【請求項８】 特性曲線を修正する手段が、消去する前
    記基準セルを選択する選択手段（ＲＥ）を有することを
    特徴とする請求項７に記載の装置。
  9. 【請求項９】 特性曲線を修正する手段が、選択された
    基準セルの電圧シフトをもたらす手段（ＲＥ）を有する
    ことを特徴とする請求項７に記載の装置。
  10. 【請求項１０】 基準セルの特性曲線を修正する手段
    が、全基準セルに共通の読出し増幅器（２６ｒｅｆ）の
    利得を修正する手段を有することを特徴とする請求項７
    に記載の装置。
  11. 【請求項１１】 基準セル（Ｃｒｅｆ）と検査セル（Ｃ
    ｖｅｒｉ）で読取られた信号を比較する手段が、２つの
    入力端子を有するコンパレータ（２２）と、メモリセル
    （ＣＥ）と基準セル（Ｃｒｅｆ）上で読取られた信号を
    比較する第１状態と基準セル（Ｃｒｅｆ）と検査セル
    （Ｃｖｅｒｉ）上で読取られた信号を比較する第２状態
    との２つの状態を有するスイッチ（３０）とを有するこ
    とを特徴とする請求項７〜１０のいずれか１項に記載の
    装置。
JP2002026723A 2001-02-02 2002-02-04 基準セルをリフレッシュする方法および装置 Withdrawn JP2002334589A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0101440 2001-02-02
FR0101440A FR2820539B1 (fr) 2001-02-02 2001-02-02 Procede et dispositif de rafraichissement de cellules de reference

Publications (1)

Publication Number Publication Date
JP2002334589A true JP2002334589A (ja) 2002-11-22

Family

ID=8859565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002026723A Withdrawn JP2002334589A (ja) 2001-02-02 2002-02-04 基準セルをリフレッシュする方法および装置

Country Status (5)

Country Link
US (1) US6754125B2 (ja)
EP (1) EP1233422B1 (ja)
JP (1) JP2002334589A (ja)
DE (1) DE60225612D1 (ja)
FR (1) FR2820539B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007026477A (ja) * 2005-07-12 2007-02-01 Renesas Technology Corp 不揮発性記憶装置
US7372737B2 (en) 2001-05-31 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and method of driving the same
JP2010134994A (ja) * 2008-12-04 2010-06-17 Elpida Memory Inc 半導体装置及びそのカリブレーション方法
JP2011502322A (ja) * 2007-10-31 2011-01-20 アギア システムズ インコーポレーテッド マルチレベルフラッシュメモリの系統誤差訂正
WO2020095522A1 (ja) * 2018-11-07 2020-05-14 ソニーセミコンダクタソリューションズ株式会社 記憶制御装置、記憶装置、および、情報処理システム

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4113423B2 (ja) * 2002-12-04 2008-07-09 シャープ株式会社 半導体記憶装置及びリファレンスセルの補正方法
JP4129170B2 (ja) * 2002-12-05 2008-08-06 シャープ株式会社 半導体記憶装置及びメモリセルの記憶データ補正方法
US7733729B2 (en) * 2004-04-01 2010-06-08 Nxp B.V. Thermally stable reference voltage generator for MRAM
EP1699054A1 (en) * 2005-03-03 2006-09-06 STMicroelectronics S.r.l. A memory device with a ramp-like voltage biasing structure and reduced number of reference cells
US7447096B2 (en) * 2006-05-05 2008-11-04 Honeywell International Inc. Method for refreshing a non-volatile memory
US7286409B1 (en) * 2006-05-09 2007-10-23 Macronix International Co., Ltd. Method and apparatus to improve nonvolatile memory data retention
US7649781B2 (en) * 2006-05-17 2010-01-19 Freescale Semiconductor, Inc. Bit cell reference device and methods thereof
US7580302B2 (en) * 2006-10-23 2009-08-25 Macronix International Co., Ltd. Parallel threshold voltage margin search for MLC memory application
JP2008192232A (ja) * 2007-02-05 2008-08-21 Spansion Llc 半導体装置およびその制御方法
JP5057517B2 (ja) * 2007-12-06 2012-10-24 スパンション エルエルシー 半導体装置及びその制御方法
US7742340B2 (en) * 2008-03-14 2010-06-22 Freescale Semiconductor, Inc. Read reference technique with current degradation protection

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172338B1 (en) * 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
US5539690A (en) * 1994-06-02 1996-07-23 Intel Corporation Write verify schemes for flash memory with multilevel cells
US5580988A (en) * 1995-05-15 1996-12-03 The United States Of America As Represented By The Secretary Of The Army Substituted azetidines and processes of using them
US5643432A (en) 1995-07-13 1997-07-01 Avx Corporation Selective anodization of capacitor anode body
DE69514790T2 (de) * 1995-07-14 2000-08-03 St Microelectronics Srl Verfahren zur Einstellung der Schwellspannung einer Referenzspeicherzelle
US5886927A (en) * 1996-06-11 1999-03-23 Nkk Corporation Nonvolatile memory device with verify function
US5852582A (en) * 1997-02-18 1998-12-22 Advanced Micro Devices, Inc. Non-volatile storage device refresh time detector
EP0987715B1 (en) * 1998-09-15 2005-02-09 STMicroelectronics S.r.l. Method for maintaining the memory of non-volatile memory cells
US6108241A (en) * 1999-07-01 2000-08-22 Micron Technology, Inc. Leakage detection in flash memory cell
DE10002374C2 (de) * 2000-01-20 2002-10-17 Infineon Technologies Ag Halbleiter-Speicheranordnung mit Auffrischungslogikschaltung sowie Verfahren zum Auffrischen des Speicherinhaltes einer Halbleiter-Speicheranordnung
US6584017B2 (en) * 2001-04-05 2003-06-24 Saifun Semiconductors Ltd. Method for programming a reference cell
FR2824176B1 (fr) * 2001-04-30 2003-10-31 St Microelectronics Sa Procede et dispositif de lecture de cellules de memoire dynamique
TW559814B (en) * 2001-05-31 2003-11-01 Semiconductor Energy Lab Nonvolatile memory and method of driving the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7372737B2 (en) 2001-05-31 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and method of driving the same
JP2007026477A (ja) * 2005-07-12 2007-02-01 Renesas Technology Corp 不揮発性記憶装置
JP2011502322A (ja) * 2007-10-31 2011-01-20 アギア システムズ インコーポレーテッド マルチレベルフラッシュメモリの系統誤差訂正
JP2010134994A (ja) * 2008-12-04 2010-06-17 Elpida Memory Inc 半導体装置及びそのカリブレーション方法
WO2020095522A1 (ja) * 2018-11-07 2020-05-14 ソニーセミコンダクタソリューションズ株式会社 記憶制御装置、記憶装置、および、情報処理システム
US11887642B2 (en) 2018-11-07 2024-01-30 Sony Semiconductor Solutions Corporation Storage control device, storage device, and information processing system

Also Published As

Publication number Publication date
EP1233422B1 (fr) 2008-03-19
FR2820539A1 (fr) 2002-08-09
EP1233422A1 (fr) 2002-08-21
FR2820539B1 (fr) 2003-05-30
US20020159308A1 (en) 2002-10-31
US6754125B2 (en) 2004-06-22
DE60225612D1 (de) 2008-04-30

Similar Documents

Publication Publication Date Title
US7184313B2 (en) Method circuit and system for compensating for temperature induced margin loss in non-volatile memory cells
CN101399083B (zh) 非易失性存储装置及其操作方法
US7564718B2 (en) Method for programming a block of memory cells, non-volatile memory device and memory card device
CN103081015B (zh) 利用位线电压逐步增加来对非易失性存储器进行编程
JP4533871B2 (ja) 不揮発性メモリにおける妨害の低減方法
JP5339759B2 (ja) 自己適応型及び自己調整型多レベル不揮発性メモリ
JP2002334589A (ja) 基準セルをリフレッシュする方法および装置
KR101285576B1 (ko) 비휘발성 메모리를 프로그래밍／소거하기 위한 방법 및 장치
US7149121B2 (en) Method and apparatus for changing operating conditions of nonvolatile memory
US7259993B2 (en) Reference scheme for a non-volatile semiconductor memory device
US7630263B2 (en) Exploiting a statistical distribution of the values of an electrical characteristic in a population of auxiliary memory cells for obtaining reference cells
CN101711414A (zh) 非易失性存储器和用于预测编程的方法
KR100589925B1 (ko) 비휘발성 반도체 기억 장치
CN110580929A (zh) 非易失性存储器装置及非易失性存储器装置的擦除方法
US6668303B2 (en) Method for refreshing stored data in an electrically erasable and programmable non-volatile memory
US7274597B2 (en) Method of programming of a non-volatile memory cell comprising steps of applying constant voltage and then constant current
JP2008097705A (ja) 半導体記憶装置
KR100721018B1 (ko) 플래시 메모리 장치 및 그것의 소거 방법
KR100908662B1 (ko) 불휘발성반도체기억장치
US8000154B2 (en) Non-volatile memory device and method of controlling a bulk voltage thereof
JP2007250133A (ja) 不揮発性半導体記憶装置のテスト方法
US20070103980A1 (en) Method for operating a semiconductor memory device and semiconductor memory device
US7289368B2 (en) Control of voltages during erase and re-program operations of memory cells
KR100223614B1 (ko) 불휘발성 반도체 메모리 장치
CN111429961A (zh) 补偿非易失存储元件编程时电荷流失与源极线偏置的方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050405