JP2002328395A - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法Info
- Publication number
- JP2002328395A JP2002328395A JP2001130421A JP2001130421A JP2002328395A JP 2002328395 A JP2002328395 A JP 2002328395A JP 2001130421 A JP2001130421 A JP 2001130421A JP 2001130421 A JP2001130421 A JP 2001130421A JP 2002328395 A JP2002328395 A JP 2002328395A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- liquid crystal
- insulating film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 プロセス短縮を可能にし、かつ、信頼性の高
い広視野角液晶表示装置の製造方法を提供する。 【解決手段】 ゲート電極金属層とゲート絶縁体とａ−
Ｓｉ層とを積層し、アイランドをフォトリソグラフィー
工程を用いたパターニングによって形成する工程と、層
間絶縁膜２３とドレイン電極金属層とを堆積し、ドレイ
ン配線６をフォトリソグラフィー工程を用いたパターニ
ングによって形成する工程と、有機絶縁膜２１とを堆積
し、有機絶縁膜２１を貫通し、所定の位置にソース／ド
レイン電極と接続するための有機絶縁膜コンタクトを、
フォトリソグラフィー工程を用いたパターニングによっ
て形成する工程と、透明導電膜を堆積し、画素電極１０
と共通電極１１とを互い違いに配置するようにフォトリ
ソグラフィー工程を用いたパターニングによって形成す
る工程とを含む。
い広視野角液晶表示装置の製造方法を提供する。 【解決手段】 ゲート電極金属層とゲート絶縁体とａ−
Ｓｉ層とを積層し、アイランドをフォトリソグラフィー
工程を用いたパターニングによって形成する工程と、層
間絶縁膜２３とドレイン電極金属層とを堆積し、ドレイ
ン配線６をフォトリソグラフィー工程を用いたパターニ
ングによって形成する工程と、有機絶縁膜２１とを堆積
し、有機絶縁膜２１を貫通し、所定の位置にソース／ド
レイン電極と接続するための有機絶縁膜コンタクトを、
フォトリソグラフィー工程を用いたパターニングによっ
て形成する工程と、透明導電膜を堆積し、画素電極１０
と共通電極１１とを互い違いに配置するようにフォトリ
ソグラフィー工程を用いたパターニングによって形成す
る工程とを含む。
Description
【０００１】
【発明の属する技術分野】この発明は、液晶表示装置の
製造方法に係り、特に、広視野角表示を可能にした広視
野角液晶表示装置の製造方法に関する。
製造方法に係り、特に、広視野角表示を可能にした広視
野角液晶表示装置の製造方法に関する。
【０００２】
【従来の技術】広視野角液晶表示装置は、一般に、共通
電極，画素電極がＴＦＴの保護膜上に配置され、液晶層
に封止されている液晶分子の分子軸の方向をアクティブ
マトリックス基板表面と水平な表面で回転させて表示を
行うことにより、広視野角表示を可能にし、その代表的
なものとして、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃ
ｈｉｎｇ）型液晶表示装置がある。
電極，画素電極がＴＦＴの保護膜上に配置され、液晶層
に封止されている液晶分子の分子軸の方向をアクティブ
マトリックス基板表面と水平な表面で回転させて表示を
行うことにより、広視野角表示を可能にし、その代表的
なものとして、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃ
ｈｉｎｇ）型液晶表示装置がある。
【０００３】上述した従来のＩＰＳ型液晶表示装置とし
て、図２０に、特開平１０−１８６４０７号公報に記載
された広視野角液晶表示装置の概略構成を示す。この装
置は、ゲート線２０４と、ドレイン線２０６と、共通電
極（ＩＴＯ）２１０と、共通電極２０７と、画素電極
（ＩＴＯ）２１１と、画素電極（ドレイン層）２１３
と、ＴＦＴとを備え、画素電極（ＩＴＯ）２１１と共通
電極（ＩＴＯ）２１０との間で、基板表面に対して実質
的に水平な電界を生じさせ、該電界に従って液晶分子の
ディレクタを基板表面と水平な面内で回転させて表示を
行う。一方、ＴＦＴ部分は、ソース電極２１８と、ドレ
イン電極２１５と、半導体層２１９等を備え、コンタク
トホールとしては、共通電極（ＩＴＯ）用コンタクトホ
ールと、画素電極（ＩＴＯ）用コンタクトホールとを備
える。
て、図２０に、特開平１０−１８６４０７号公報に記載
された広視野角液晶表示装置の概略構成を示す。この装
置は、ゲート線２０４と、ドレイン線２０６と、共通電
極（ＩＴＯ）２１０と、共通電極２０７と、画素電極
（ＩＴＯ）２１１と、画素電極（ドレイン層）２１３
と、ＴＦＴとを備え、画素電極（ＩＴＯ）２１１と共通
電極（ＩＴＯ）２１０との間で、基板表面に対して実質
的に水平な電界を生じさせ、該電界に従って液晶分子の
ディレクタを基板表面と水平な面内で回転させて表示を
行う。一方、ＴＦＴ部分は、ソース電極２１８と、ドレ
イン電極２１５と、半導体層２１９等を備え、コンタク
トホールとしては、共通電極（ＩＴＯ）用コンタクトホ
ールと、画素電極（ＩＴＯ）用コンタクトホールとを備
える。
【０００４】図２１乃至図２６は、図２０に示した従来
の広視野角液晶表示装置の製造方法における各工程を示
す断面図である。なお、これらの図において、ＴＦＴ素
子部は図２０のＡ−Ａ’線断面、画素部は図２０のＢ−
Ｂ’線断面、共通電極コンタクト部は図２０のＣ−Ｃ’
線断面を示し、ゲート端子部，ドレイン端子部は、それ
ぞれゲート端子，ドレイン端子部の横断面を示してい
る。
の広視野角液晶表示装置の製造方法における各工程を示
す断面図である。なお、これらの図において、ＴＦＴ素
子部は図２０のＡ−Ａ’線断面、画素部は図２０のＢ−
Ｂ’線断面、共通電極コンタクト部は図２０のＣ−Ｃ’
線断面を示し、ゲート端子部，ドレイン端子部は、それ
ぞれゲート端子，ドレイン端子部の横断面を示してい
る。
【０００５】まず、図２１に示すように、ガラス基板上
にゲート金属層をスパッタして、第１のマスクを用いて
所定の領域にゲート電極２０４を画成し、走査用信号線
とゲート電極２０４とを一体として形成する。次に、図
２２に示すように、ガラス基板全面に層間（ゲート）絶
縁膜２２３，ａ−Ｓｉ層２３８，ｎ＋ ａ−Ｓｉ層２３
９を連続して成膜し、第２のマスクを用いて、層間絶縁
膜２２３上にアイランド２３５を形成する。次に、図２
３に示すように、ガラス基板上にドレイン電極金属をス
パッタして、第３のマスクを用いて、ソース電極と画素
電極、及びドレイン電極とデータ線とが、各々一体とな
るようにして、ソース電極、画素電極、ドレイン電極、
データ線を形成すると共に、チャネル部をドライ（プラ
ズマ）エッチして、図に示すようなくぼみを形成する。
この際、ｎ＋ ａ−Ｓｉ層だけでなく、ａ−Ｓｉ層も若
干エッチングされることになるので、蒸着したａ−Ｓｉ
層の厚さを厚くしている。次に、図２４に示すように、
ガラス基板上にパッシベーション膜２２２，有機絶縁膜
２２１を堆積させ、有機絶縁膜２２１を、第４のマスク
を用いて、ソース電極に接続するために有機絶縁膜２２
１を貫通してパッシベーション膜２２２までの有機絶縁
膜コンタクトを形成する。次に、図２５に示すように、
露出されたパッシベーション膜２２及び層間絶縁膜２３
を、第５のマスクを用いてエッチング除去し、所定のコ
ンタクトホールを形成する。次に、図２６に示すよう
に、最後に、ＩＴＯ１１をスパッタ法等により５０ｎｍ
程度の膜厚で堆積し、第６のマスクを用いて、不要なＩ
ＴＯをウェットエッチングし、ソース電極と画素電極と
を接続する．その際、ＩＴＯは、パッシベーション膜上
に対して、Ｃｒを１００ｎｍ程度スパッタして、共通電
極が前述の条件を満たすように共通電極を形成し、それ
らすべてを覆うようにして配向膜を形成する。
にゲート金属層をスパッタして、第１のマスクを用いて
所定の領域にゲート電極２０４を画成し、走査用信号線
とゲート電極２０４とを一体として形成する。次に、図
２２に示すように、ガラス基板全面に層間（ゲート）絶
縁膜２２３，ａ−Ｓｉ層２３８，ｎ＋ ａ−Ｓｉ層２３
９を連続して成膜し、第２のマスクを用いて、層間絶縁
膜２２３上にアイランド２３５を形成する。次に、図２
３に示すように、ガラス基板上にドレイン電極金属をス
パッタして、第３のマスクを用いて、ソース電極と画素
電極、及びドレイン電極とデータ線とが、各々一体とな
るようにして、ソース電極、画素電極、ドレイン電極、
データ線を形成すると共に、チャネル部をドライ（プラ
ズマ）エッチして、図に示すようなくぼみを形成する。
この際、ｎ＋ ａ−Ｓｉ層だけでなく、ａ−Ｓｉ層も若
干エッチングされることになるので、蒸着したａ−Ｓｉ
層の厚さを厚くしている。次に、図２４に示すように、
ガラス基板上にパッシベーション膜２２２，有機絶縁膜
２２１を堆積させ、有機絶縁膜２２１を、第４のマスク
を用いて、ソース電極に接続するために有機絶縁膜２２
１を貫通してパッシベーション膜２２２までの有機絶縁
膜コンタクトを形成する。次に、図２５に示すように、
露出されたパッシベーション膜２２及び層間絶縁膜２３
を、第５のマスクを用いてエッチング除去し、所定のコ
ンタクトホールを形成する。次に、図２６に示すよう
に、最後に、ＩＴＯ１１をスパッタ法等により５０ｎｍ
程度の膜厚で堆積し、第６のマスクを用いて、不要なＩ
ＴＯをウェットエッチングし、ソース電極と画素電極と
を接続する．その際、ＩＴＯは、パッシベーション膜上
に対して、Ｃｒを１００ｎｍ程度スパッタして、共通電
極が前述の条件を満たすように共通電極を形成し、それ
らすべてを覆うようにして配向膜を形成する。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た特開平１０−１８６４０７号公報では、第１乃至第６
のマスクを使用しているので、ＴＦＴの製造工程が長い
という問題があった。
た特開平１０−１８６４０７号公報では、第１乃至第６
のマスクを使用しているので、ＴＦＴの製造工程が長い
という問題があった。
【０００７】また、公知であるＴＦＴの短縮プロセスを
ＩＰＳ型液晶表示装置に適用した場合においては、半導
体層と電極とを１ＰＲでパターニングするために互いに
同一形状となるため、ＴＦＴの段差が大きくなり、配向
制御が困難となり、このために黒輝度が上がり、黒浮き
の原因ともなっていた。
ＩＰＳ型液晶表示装置に適用した場合においては、半導
体層と電極とを１ＰＲでパターニングするために互いに
同一形状となるため、ＴＦＴの段差が大きくなり、配向
制御が困難となり、このために黒輝度が上がり、黒浮き
の原因ともなっていた。
【０００８】さらに、ＴＦＴの短縮プロセスを適用した
場合、パッシベーション膜のカバレッジが悪くなり、カ
バレッジ不良部から電極材（ソース，ドレイン）が液晶
中に浸透し、進行性の表示不良（点状シミあるいは黒シ
ミ）を生じるという問題があった。
場合、パッシベーション膜のカバレッジが悪くなり、カ
バレッジ不良部から電極材（ソース，ドレイン）が液晶
中に浸透し、進行性の表示不良（点状シミあるいは黒シ
ミ）を生じるという問題があった。
【０００９】この発明は、上述した事情に鑑みてなされ
たものであって、プロセス短縮を可能にし、かつ、信頼
性が向上した広視野角液晶表示装置の製造方法を提供す
ることを目的としている。
たものであって、プロセス短縮を可能にし、かつ、信頼
性が向上した広視野角液晶表示装置の製造方法を提供す
ることを目的としている。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、共通電極，画素電極がＴＦ
Ｔの保護膜上に配置され、液晶層に封止されている液晶
分子の分子軸の方向をアクティブマトリックス基板表面
と水平な表面で回転させて表示を行うことにより、広視
野角表示を可能にした広視野角液晶表示装置の製造方法
において、（ａ）透明絶縁性基板上に、ゲート電極金属
層とゲート絶縁体とａ−Ｓｉ層とをこの順に積層し、ゲ
ート電極とゲート絶縁膜と半導体層とからなるアイラン
ドを、フォトリソグラフィー工程を用いたパターニング
によって形成する工程と、（ｂ）上記透明絶縁性基板上
に、層間絶縁膜とドレイン電極金属層とをこの順に堆積
し、所定の領域の上記ドレイン電極金属層を除去するこ
とによってドレイン配線を、フォトリソグラフィー工程
を用いたパターニングによって形成する工程と、（ｃ）
上記透明絶縁性基板上に、保護膜として有機絶縁膜を堆
積し、上記有機絶縁膜を貫通し、所定の位置にソース／
ドレイン電極と接続するための有機絶縁膜コンタクト
を、フォトリソグラフィー工程を用いたパターニングに
よって形成する工程と、（ｄ）上記透明絶縁性基板上
に、透明導電膜を堆積し、不要な上記透明導電膜を除去
し、クシ歯状の上記画素電極と上記共通電極とを互い違
いに配置するようフォトリソグラフィー工程を用いたパ
ターニングによって形成すると共に、上記ソース電極と
上記画素電極とを接続し、かつ、上記ドレイン電極とド
レイン線とを接続する工程とを含むことを特徴としてい
る。
に、請求項１記載の発明は、共通電極，画素電極がＴＦ
Ｔの保護膜上に配置され、液晶層に封止されている液晶
分子の分子軸の方向をアクティブマトリックス基板表面
と水平な表面で回転させて表示を行うことにより、広視
野角表示を可能にした広視野角液晶表示装置の製造方法
において、（ａ）透明絶縁性基板上に、ゲート電極金属
層とゲート絶縁体とａ−Ｓｉ層とをこの順に積層し、ゲ
ート電極とゲート絶縁膜と半導体層とからなるアイラン
ドを、フォトリソグラフィー工程を用いたパターニング
によって形成する工程と、（ｂ）上記透明絶縁性基板上
に、層間絶縁膜とドレイン電極金属層とをこの順に堆積
し、所定の領域の上記ドレイン電極金属層を除去するこ
とによってドレイン配線を、フォトリソグラフィー工程
を用いたパターニングによって形成する工程と、（ｃ）
上記透明絶縁性基板上に、保護膜として有機絶縁膜を堆
積し、上記有機絶縁膜を貫通し、所定の位置にソース／
ドレイン電極と接続するための有機絶縁膜コンタクト
を、フォトリソグラフィー工程を用いたパターニングに
よって形成する工程と、（ｄ）上記透明絶縁性基板上
に、透明導電膜を堆積し、不要な上記透明導電膜を除去
し、クシ歯状の上記画素電極と上記共通電極とを互い違
いに配置するようフォトリソグラフィー工程を用いたパ
ターニングによって形成すると共に、上記ソース電極と
上記画素電極とを接続し、かつ、上記ドレイン電極とド
レイン線とを接続する工程とを含むことを特徴としてい
る。
【００１１】また、請求項２記載の発明は、共通電極，
画素電極がＴＦＴの保護膜上に配置され、液晶層に封止
されている液晶分子の分子軸の方向をアクティブマトリ
ックス基板表面と水平な表面で回転させて表示を行うこ
とにより、広視野角表示を可能にした広視野角液晶表示
装置の製造方法において、（ａ）透明絶縁性基板上に、
ゲート電極金属層を積層し、ゲート電極をフォトリソグ
ラフィー工程を用いたパターニングによって形成する工
程と、（ｂ）上記透明絶縁性基板上に、層間絶縁膜とａ
−Ｓｉ層とｎ＋ ａ−Ｓｉ層とドレイン電極金属層とを
この順に堆積し、厚さの異なる複数の領域を持つレジス
トを使用したフォトリソグラフィー工程によって、上記
ドレイン電極金属層の不要な部分を除去してパターニン
グし、未露光部をアッシングしてリフローした後、上記
ｎ＋ ａ−Ｓｉ層および上記ａ−Ｓｉ層の一部を除去
し、リフロー後の上記レジストを剥離することによっ
て、ドレイン配線とアイランドとをパターニング形成す
る工程と、（ｃ）上記透明絶縁性基板上に、保護膜とし
て有機絶縁膜を堆積し、上記有機絶縁膜を貫通し、所定
の位置に上記アイランドのソース電極に接続するための
有機絶縁膜コンタクトを、フォトリソグラフィー工程を
用いたパターニングによって形成する工程と、（ｄ）上
記透明絶縁性基板上に、画素電極となる透明導電膜を堆
積し、不要な上記透明導電膜を除去し、上記画素電極と
上記共通電極とをフォトリソグラフィー工程を用いたパ
ターニングによって形成すると共に、上記画素電極と上
記ソース電極とを接続する工程とを含むことを特徴とし
ている。
画素電極がＴＦＴの保護膜上に配置され、液晶層に封止
されている液晶分子の分子軸の方向をアクティブマトリ
ックス基板表面と水平な表面で回転させて表示を行うこ
とにより、広視野角表示を可能にした広視野角液晶表示
装置の製造方法において、（ａ）透明絶縁性基板上に、
ゲート電極金属層を積層し、ゲート電極をフォトリソグ
ラフィー工程を用いたパターニングによって形成する工
程と、（ｂ）上記透明絶縁性基板上に、層間絶縁膜とａ
−Ｓｉ層とｎ＋ ａ−Ｓｉ層とドレイン電極金属層とを
この順に堆積し、厚さの異なる複数の領域を持つレジス
トを使用したフォトリソグラフィー工程によって、上記
ドレイン電極金属層の不要な部分を除去してパターニン
グし、未露光部をアッシングしてリフローした後、上記
ｎ＋ ａ−Ｓｉ層および上記ａ−Ｓｉ層の一部を除去
し、リフロー後の上記レジストを剥離することによっ
て、ドレイン配線とアイランドとをパターニング形成す
る工程と、（ｃ）上記透明絶縁性基板上に、保護膜とし
て有機絶縁膜を堆積し、上記有機絶縁膜を貫通し、所定
の位置に上記アイランドのソース電極に接続するための
有機絶縁膜コンタクトを、フォトリソグラフィー工程を
用いたパターニングによって形成する工程と、（ｄ）上
記透明絶縁性基板上に、画素電極となる透明導電膜を堆
積し、不要な上記透明導電膜を除去し、上記画素電極と
上記共通電極とをフォトリソグラフィー工程を用いたパ
ターニングによって形成すると共に、上記画素電極と上
記ソース電極とを接続する工程とを含むことを特徴とし
ている。
【００１２】また、請求項３記載の発明は、共通電極，
画素電極がＴＦＴの保護膜上に配置され、液晶層に封止
されている液晶分子の分子軸の方向をアクティブマトリ
ックス基板表面と水平な表面で回転させて表示を行うこ
とにより、広視野角表示を可能にした広視野角液晶表示
装置の製造方法において、（ａ）透明絶縁性基板上に、
ゲート電極金属層を積層し、ゲート電極を、フォトリソ
グラフィー工程を用いたパターニングによって形成する
工程と、（ｂ）上記透明絶縁性基板上に、層間絶縁膜と
ａ−Ｓｉ層とｎ＋ ａ−Ｓｉ層とドレイン電極金属層と
をこの順に堆積し、厚さの異なる複数の領域を持つレジ
ストを使用したフォトリソグラフィー工程によって、上
記ａ−Ｓｉ層，ｎ＋ ａ−Ｓｉ層，ドレイン電極金属層
の不要な部分を除去してパターニングし、未露光部をア
ッシングした後、所定の上記ａ−Ｓｉ層の一部，上記ｎ
＋ ａ−Ｓｉ層，上記ドレイン電極金属層を除去した
後、上記レジストの上記未露光部を剥離して、ドレイン
配線とアイランドとをパターニング形成する工程と、
（ｃ）上記透明絶縁性基板上に、保護膜として有機絶縁
膜を堆積し、上記有機絶縁膜を貫通し、所定の位置に上
記アイランドのソース電極に接続するための有機絶縁膜
コンタクトをフォトリソグラフィー工程を用いたパター
ニングによって形成する工程と、（ｄ）上記透明絶縁性
基板上に、画素電極となる透明導電膜を堆積し、不要な
上記透明導電膜を除去し、上記画素電極と上記共通電極
とを、フォトリソグラフィー工程を用いたパターニング
によって形成すると共に、上記画素電極と上記ソース電
極とを接続する工程とを含むことを特徴としている。
画素電極がＴＦＴの保護膜上に配置され、液晶層に封止
されている液晶分子の分子軸の方向をアクティブマトリ
ックス基板表面と水平な表面で回転させて表示を行うこ
とにより、広視野角表示を可能にした広視野角液晶表示
装置の製造方法において、（ａ）透明絶縁性基板上に、
ゲート電極金属層を積層し、ゲート電極を、フォトリソ
グラフィー工程を用いたパターニングによって形成する
工程と、（ｂ）上記透明絶縁性基板上に、層間絶縁膜と
ａ−Ｓｉ層とｎ＋ ａ−Ｓｉ層とドレイン電極金属層と
をこの順に堆積し、厚さの異なる複数の領域を持つレジ
ストを使用したフォトリソグラフィー工程によって、上
記ａ−Ｓｉ層，ｎ＋ ａ−Ｓｉ層，ドレイン電極金属層
の不要な部分を除去してパターニングし、未露光部をア
ッシングした後、所定の上記ａ−Ｓｉ層の一部，上記ｎ
＋ ａ−Ｓｉ層，上記ドレイン電極金属層を除去した
後、上記レジストの上記未露光部を剥離して、ドレイン
配線とアイランドとをパターニング形成する工程と、
（ｃ）上記透明絶縁性基板上に、保護膜として有機絶縁
膜を堆積し、上記有機絶縁膜を貫通し、所定の位置に上
記アイランドのソース電極に接続するための有機絶縁膜
コンタクトをフォトリソグラフィー工程を用いたパター
ニングによって形成する工程と、（ｄ）上記透明絶縁性
基板上に、画素電極となる透明導電膜を堆積し、不要な
上記透明導電膜を除去し、上記画素電極と上記共通電極
とを、フォトリソグラフィー工程を用いたパターニング
によって形成すると共に、上記画素電極と上記ソース電
極とを接続する工程とを含むことを特徴としている。
【００１３】また、請求項４記載の発明は、共通電極，
画素電極がＴＦＴの保護膜上に配置され、液晶層に封止
されている液晶分子の分子軸の方向をアクティブマトリ
ックス基板表面と水平な表面で回転させて表示を行うこ
とにより、広視野角表示を可能にした広視野角液晶表示
装置の製造方法において、（ａ）透明絶縁性基板上に、
ゲート電極金属層とゲート絶縁体とａ−Ｓｉ層とをこの
順に積層し、ゲート電極とゲート絶縁膜と半導体層とか
らなるアイランドを、フォトリソグラフィー工程を用い
たパターニングによって形成する工程と、（ｂ）上記透
明絶縁性基板上に、層間絶縁膜とドレイン電極金属層と
をこの順に堆積し、所定の領域の上記ドレイン電極金属
層を除去することによってドレイン配線を、フォトリソ
グラフィー工程を用いたパターニングによって形成する
工程と、（ｃ）上記透明絶縁性基板上に、絶縁膜を堆積
し、上記絶縁膜を貫通し、所定の位置にソース／ドレイ
ン電極と接続するための絶縁膜コンタクトを印刷によっ
て形成する工程と、（ｄ）上記透明絶縁性基板上に、透
明導電膜を堆積し、不要な上記透明導電膜を除去し、ク
シ歯状の上記画素電極と上記共通電極とを互い違いに配
置するようフォトリソグラフィー工程を用いたパターニ
ングによって形成すると共に、上記ソース電極と上記画
素電極とを接続し、かつ、上記ドレイン電極とドレイン
線とを接続する工程とを含むことを特徴としている。
画素電極がＴＦＴの保護膜上に配置され、液晶層に封止
されている液晶分子の分子軸の方向をアクティブマトリ
ックス基板表面と水平な表面で回転させて表示を行うこ
とにより、広視野角表示を可能にした広視野角液晶表示
装置の製造方法において、（ａ）透明絶縁性基板上に、
ゲート電極金属層とゲート絶縁体とａ−Ｓｉ層とをこの
順に積層し、ゲート電極とゲート絶縁膜と半導体層とか
らなるアイランドを、フォトリソグラフィー工程を用い
たパターニングによって形成する工程と、（ｂ）上記透
明絶縁性基板上に、層間絶縁膜とドレイン電極金属層と
をこの順に堆積し、所定の領域の上記ドレイン電極金属
層を除去することによってドレイン配線を、フォトリソ
グラフィー工程を用いたパターニングによって形成する
工程と、（ｃ）上記透明絶縁性基板上に、絶縁膜を堆積
し、上記絶縁膜を貫通し、所定の位置にソース／ドレイ
ン電極と接続するための絶縁膜コンタクトを印刷によっ
て形成する工程と、（ｄ）上記透明絶縁性基板上に、透
明導電膜を堆積し、不要な上記透明導電膜を除去し、ク
シ歯状の上記画素電極と上記共通電極とを互い違いに配
置するようフォトリソグラフィー工程を用いたパターニ
ングによって形成すると共に、上記ソース電極と上記画
素電極とを接続し、かつ、上記ドレイン電極とドレイン
線とを接続する工程とを含むことを特徴としている。
【００１４】また、請求項５記載の発明は、共通電極，
画素電極がＴＦＴの保護膜上に配置され、液晶層に封止
されている液晶分子の分子軸の方向をアクティブマトリ
ックス基板表面と水平な表面で回転させて表示を行うこ
とにより、広視野角表示を可能にした広視野角液晶表示
装置の製造方法において、（ａ）透明絶縁性基板上に、
ゲート電極金属層を積層し、ゲート電極をフォトリソグ
ラフィー工程を用いたパターニングによって形成する工
程と、（ｂ）上記透明絶縁性基板上に、層間絶縁膜とａ
−Ｓｉ層とｎ＋ ａ−Ｓｉ層とドレイン電極金属層とを
この順に堆積し、厚さの異なる複数の領域を持つレジス
トを使用したフォトリソグラフィー工程によって、上記
ドレイン電極金属層の不要な部分を除去してパターニン
グし、未露光部をアッシングしてリフローした後、上記
ｎ＋ ａ−Ｓｉ層および上記ａ−Ｓｉ層の一部を除去
し、リフロー後の上記レジストを剥離することによっ
て、ドレイン配線とアイランドとをパターニング形成す
る工程と、（ｃ）上記透明絶縁性基板上に、絶縁膜を堆
積し、上記絶縁膜を貫通し、所定の位置に上記アイラン
ドのソース電極に接続するための絶縁膜コンタクトを印
刷によって形成する工程と、（ｄ）上記透明絶縁性基板
上に、画素電極となる透明導電膜を堆積し、不要な上記
透明導電膜を除去し、上記画素電極と上記共通電極とを
フォトリソグラフィー工程を用いたパターニングによっ
て形成すると共に、上記画素電極と上記ソース電極とを
接続する工程とを含むことを特徴としている。
画素電極がＴＦＴの保護膜上に配置され、液晶層に封止
されている液晶分子の分子軸の方向をアクティブマトリ
ックス基板表面と水平な表面で回転させて表示を行うこ
とにより、広視野角表示を可能にした広視野角液晶表示
装置の製造方法において、（ａ）透明絶縁性基板上に、
ゲート電極金属層を積層し、ゲート電極をフォトリソグ
ラフィー工程を用いたパターニングによって形成する工
程と、（ｂ）上記透明絶縁性基板上に、層間絶縁膜とａ
−Ｓｉ層とｎ＋ ａ−Ｓｉ層とドレイン電極金属層とを
この順に堆積し、厚さの異なる複数の領域を持つレジス
トを使用したフォトリソグラフィー工程によって、上記
ドレイン電極金属層の不要な部分を除去してパターニン
グし、未露光部をアッシングしてリフローした後、上記
ｎ＋ ａ−Ｓｉ層および上記ａ−Ｓｉ層の一部を除去
し、リフロー後の上記レジストを剥離することによっ
て、ドレイン配線とアイランドとをパターニング形成す
る工程と、（ｃ）上記透明絶縁性基板上に、絶縁膜を堆
積し、上記絶縁膜を貫通し、所定の位置に上記アイラン
ドのソース電極に接続するための絶縁膜コンタクトを印
刷によって形成する工程と、（ｄ）上記透明絶縁性基板
上に、画素電極となる透明導電膜を堆積し、不要な上記
透明導電膜を除去し、上記画素電極と上記共通電極とを
フォトリソグラフィー工程を用いたパターニングによっ
て形成すると共に、上記画素電極と上記ソース電極とを
接続する工程とを含むことを特徴としている。
【００１５】また、請求項６記載の発明は、共通電極，
画素電極がＴＦＴの保護膜上に配置され、液晶層に封止
されている液晶分子の分子軸の方向をアクティブマトリ
ックス基板表面と水平な表面で回転させて表示を行うこ
とにより、広視野角表示を可能にした広視野角液晶表示
装置の製造方法において、（ａ）透明絶縁性基板上に、
ゲート電極金属層を積層し、ゲート電極を、フォトリソ
グラフィー工程を用いたパターニングによって形成する
工程と、（ｂ）上記透明絶縁性基板上に、層間絶縁膜と
ａ−Ｓｉ層とｎ＋ ａ−Ｓｉ層とドレイン電極金属層と
をこの順に堆積し、厚さの異なる複数の領域を持つレジ
ストを使用したフォトリソグラフィー工程によって、上
記ａ−Ｓｉ層，ｎ＋ ａ−Ｓｉ層，ドレイン電極金属層
の不要な部分を除去してパターニングし、未露光部をア
ッシングした後、所定の上記ａ−Ｓｉ層の一部，上記ｎ
＋ ａ−Ｓｉ層，上記ドレイン電極金属層を除去した
後、上記未露光部を剥離して、ドレイン配線とアイラン
ドとをパターニング形成する工程と、（ｃ）上記透明絶
縁性基板上に、絶縁膜を堆積し、上記絶縁膜を貫通し、
所定の位置に上記アイランドのソース電極に接続するた
めの絶縁膜コンタクトを印刷によって形成する工程と、
（ｄ）上記透明絶縁性基板上に、画素電極となる透明導
電膜を堆積し、不要な上記透明導電膜を除去し、上記画
素電極と上記共通電極とを、フォトリソグラフィー工程
を用いたパターニングによって形成すると共に、上記画
素電極と上記ソース電極とを接続する工程とを含むこと
を特徴としている。
画素電極がＴＦＴの保護膜上に配置され、液晶層に封止
されている液晶分子の分子軸の方向をアクティブマトリ
ックス基板表面と水平な表面で回転させて表示を行うこ
とにより、広視野角表示を可能にした広視野角液晶表示
装置の製造方法において、（ａ）透明絶縁性基板上に、
ゲート電極金属層を積層し、ゲート電極を、フォトリソ
グラフィー工程を用いたパターニングによって形成する
工程と、（ｂ）上記透明絶縁性基板上に、層間絶縁膜と
ａ−Ｓｉ層とｎ＋ ａ−Ｓｉ層とドレイン電極金属層と
をこの順に堆積し、厚さの異なる複数の領域を持つレジ
ストを使用したフォトリソグラフィー工程によって、上
記ａ−Ｓｉ層，ｎ＋ ａ−Ｓｉ層，ドレイン電極金属層
の不要な部分を除去してパターニングし、未露光部をア
ッシングした後、所定の上記ａ−Ｓｉ層の一部，上記ｎ
＋ ａ−Ｓｉ層，上記ドレイン電極金属層を除去した
後、上記未露光部を剥離して、ドレイン配線とアイラン
ドとをパターニング形成する工程と、（ｃ）上記透明絶
縁性基板上に、絶縁膜を堆積し、上記絶縁膜を貫通し、
所定の位置に上記アイランドのソース電極に接続するた
めの絶縁膜コンタクトを印刷によって形成する工程と、
（ｄ）上記透明絶縁性基板上に、画素電極となる透明導
電膜を堆積し、不要な上記透明導電膜を除去し、上記画
素電極と上記共通電極とを、フォトリソグラフィー工程
を用いたパターニングによって形成すると共に、上記画
素電極と上記ソース電極とを接続する工程とを含むこと
を特徴としている。
【００１６】また、請求項７記載の発明は、請求項１乃
至６のいずれか１に記載の広視野角液晶表示装置の製造
方法に係り、上記絶縁膜は、下層の無機絶縁膜と上層の
有機絶縁膜の積層膜とからなり、上記上層の有機絶縁膜
をフォトリソグラフィー工程によって所定の位置を開口
した後に、上記上層の有機絶縁膜をマスクに上記下層の
無機絶縁膜のエッチングを行うことを特徴としている。
至６のいずれか１に記載の広視野角液晶表示装置の製造
方法に係り、上記絶縁膜は、下層の無機絶縁膜と上層の
有機絶縁膜の積層膜とからなり、上記上層の有機絶縁膜
をフォトリソグラフィー工程によって所定の位置を開口
した後に、上記上層の有機絶縁膜をマスクに上記下層の
無機絶縁膜のエッチングを行うことを特徴としている。
【００１７】また、請求項８記載の発明は、請求項１乃
至７のいずれか１に記載の広視野角液晶表示装置の製造
方法に係り、上記ゲート電極は、高融点金属の単層、も
しくは上層の高融点金属と下層のＡｌ又はＡｌ合金とか
ら構成される２層積層膜であることを特徴としている。
至７のいずれか１に記載の広視野角液晶表示装置の製造
方法に係り、上記ゲート電極は、高融点金属の単層、も
しくは上層の高融点金属と下層のＡｌ又はＡｌ合金とか
ら構成される２層積層膜であることを特徴としている。
【００１８】また、請求項９記載の発明は、請求項１乃
至７のいずれか１に記載の広視野角液晶表示装置の製造
方法に係り、上記ソース電極及び上記ドレイン電極は、
高融点金属の単層、もしくは上層の高融点金属と下層の
Ａｌ又はＡｌ合金とから構成される２層積層膜、もしく
は上層の高融点金属と中層のＡｌ又はＡｌ合金と下層の
高融点金属とから構成される３層積層膜であることを特
徴としている。
至７のいずれか１に記載の広視野角液晶表示装置の製造
方法に係り、上記ソース電極及び上記ドレイン電極は、
高融点金属の単層、もしくは上層の高融点金属と下層の
Ａｌ又はＡｌ合金とから構成される２層積層膜、もしく
は上層の高融点金属と中層のＡｌ又はＡｌ合金と下層の
高融点金属とから構成される３層積層膜であることを特
徴としている。
【００１９】また、請求項１０記載の発明は、請求項８
又は９に記載の広視野角液晶表示装置の製造方法に係
り、上記高融点金属は、Ｃｒ又はＭｏであることを特徴
としている。
又は９に記載の広視野角液晶表示装置の製造方法に係
り、上記高融点金属は、Ｃｒ又はＭｏであることを特徴
としている。
【００２０】また、請求項１１記載の発明は、請求項１
乃至１０のいずれか１に記載の広視野角液晶表示装置の
製造方法に係り、上記絶縁膜は、感光性であることを特
徴としている。
乃至１０のいずれか１に記載の広視野角液晶表示装置の
製造方法に係り、上記絶縁膜は、感光性であることを特
徴としている。
【００２１】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態に係る液晶表示装置の製造方法について説
明する、説明は実施例を用いて具体的に行う。 （第１実施例）
の実施の形態に係る液晶表示装置の製造方法について説
明する、説明は実施例を用いて具体的に行う。 （第１実施例）
【００２２】図１は、この発明の第１実施例に係る広視
野角液晶表示装置のアクティブマトリックス基板の構成
を示す回路図である。この実施例では、共通電極，画素
電極が、ＴＦＴの保護膜（有機膜）上に配置され、画素
電極としてＩＴＯを用いたＩＴＯ−ＴＯＰ構造のＩＰＳ
アクティブマトリックス基板を用いる。従って、液晶層
に封止されている液晶分子の分子軸の方向をアクティブ
マトリックス基板表面と水平な表面で回転させて表示を
行う。この基板の構造は、ＴＦＴ基板１上に、ＴＦＴ２
と、ゲート端子３と、ドレイン端子５と、ゲート端子３
及びドレイン端子５から延びているゲート線４及びドレ
イン線６と、共通電極７と、共通電極端子８と、共通電
極端子から延び共通電極７を結束する共通電極結束線９
とを備える。
野角液晶表示装置のアクティブマトリックス基板の構成
を示す回路図である。この実施例では、共通電極，画素
電極が、ＴＦＴの保護膜（有機膜）上に配置され、画素
電極としてＩＴＯを用いたＩＴＯ−ＴＯＰ構造のＩＰＳ
アクティブマトリックス基板を用いる。従って、液晶層
に封止されている液晶分子の分子軸の方向をアクティブ
マトリックス基板表面と水平な表面で回転させて表示を
行う。この基板の構造は、ＴＦＴ基板１上に、ＴＦＴ２
と、ゲート端子３と、ドレイン端子５と、ゲート端子３
及びドレイン端子５から延びているゲート線４及びドレ
イン線６と、共通電極７と、共通電極端子８と、共通電
極端子から延び共通電極７を結束する共通電極結束線９
とを備える。
【００２３】図２は、この発明の第１実施例に係る広視
野角液晶表示装置におけるアクティブマトリックス基板
のＴＦＴ構造を示す平面図である。この基板は、ドレイ
ン線６，ゲート線４，共通電極７，画素電極（ドレイン
層）１３，共通電極（ＩＴＯ）１０，画素電極（ＩＴ
Ｏ）１１を備え、ＴＦＴ部分は、ソース電極１８，ドレ
イン電極１５，半導体層１９を備え、さらに、画素電極
（ドレイン層）用コンタクトホール１４，画素電極（Ｉ
ＴＯ）用コンタクトホール１２，ドレイン線用コンタク
トホール１６を備える。
野角液晶表示装置におけるアクティブマトリックス基板
のＴＦＴ構造を示す平面図である。この基板は、ドレイ
ン線６，ゲート線４，共通電極７，画素電極（ドレイン
層）１３，共通電極（ＩＴＯ）１０，画素電極（ＩＴ
Ｏ）１１を備え、ＴＦＴ部分は、ソース電極１８，ドレ
イン電極１５，半導体層１９を備え、さらに、画素電極
（ドレイン層）用コンタクトホール１４，画素電極（Ｉ
ＴＯ）用コンタクトホール１２，ドレイン線用コンタク
トホール１６を備える。
【００２４】図３は、この発明の第１実施例に係る広視
野角液晶表示装置における画素部の構成を示す断面図で
ある。この画素部は、１画素を抜き出したもので、液晶
２７を挟んで配向膜２０を介して、第１の透明基板２８
と第２の透明基板２９とが対向し、第１の透明基板２８
側には、層間絶縁膜２３，画素電極（ドレイン層）１３
及びドレイン線６，パッシベーション膜２２，有機絶縁
膜２１，共通電極（ＩＴＯ）１０及び画素電極（ＩＴ
Ｏ）１１が順次積層され、第２の透明基板２９側には、
ブラックマトリックス２５，色層２６，オーバーコート
２４，導電層３０，偏光板３１が配置されている。
野角液晶表示装置における画素部の構成を示す断面図で
ある。この画素部は、１画素を抜き出したもので、液晶
２７を挟んで配向膜２０を介して、第１の透明基板２８
と第２の透明基板２９とが対向し、第１の透明基板２８
側には、層間絶縁膜２３，画素電極（ドレイン層）１３
及びドレイン線６，パッシベーション膜２２，有機絶縁
膜２１，共通電極（ＩＴＯ）１０及び画素電極（ＩＴ
Ｏ）１１が順次積層され、第２の透明基板２９側には、
ブラックマトリックス２５，色層２６，オーバーコート
２４，導電層３０，偏光板３１が配置されている。
【００２５】図４乃至図８は、図１乃至図３に示したこ
の発明の第１実施例に係る液晶表示装置の製造方法にお
ける各工程を示す断面図である。なお、これらの図にお
いて、ＴＦＴ素子部は図２のＡ−Ａ’線断面、画素部は
図２のＢ−Ｂ’線断面、共通電極コンタクト部は図２の
Ｃ−Ｃ’線断面を示し、ゲート端子部，ドレイン端子部
は、それぞれゲート端子，ドレイン端子部の横断面を示
している。
の発明の第１実施例に係る液晶表示装置の製造方法にお
ける各工程を示す断面図である。なお、これらの図にお
いて、ＴＦＴ素子部は図２のＡ−Ａ’線断面、画素部は
図２のＢ−Ｂ’線断面、共通電極コンタクト部は図２の
Ｃ−Ｃ’線断面を示し、ゲート端子部，ドレイン端子部
は、それぞれゲート端子，ドレイン端子部の横断面を示
している。
【００２６】まず、図４に示すように、ガラス等の透明
絶縁性基板２８上に、Ｃｒ，Ｍｏ等からなる上層高融点
金属とＡｌ等を積層したゲート電極層３２と、ＳｉＮｘ
（シリコン窒化膜）等のゲート絶縁膜３３と、半導体層
１９となるアモルファスシリコン（ａ−Ｓｉ）層３４と
を順次積層する。それぞれの膜の製造方法として、例え
ば、ゲート電極層３２は、スパッタ法を用いて、Ａｌを
１００〜３００ｎｍ程度、Ｃｒ，Ｍｏ，Ｔｉ等の上層高
融点金属を５０〜１５０ｎｍ程度の膜厚で積層する。ゲ
ート絶縁膜３３及びａ−Ｓｉ層３４は、プラズマＣＶＤ
法を用いて、それぞれ２００〜４００ｎｍ、１００〜３
００ｎｍ程度の膜厚で積層する。その後、第１のマスク
を用いて、ゲート電極層３２及びゲート線４となる領域
にレジストパターンを形成し、レジストパターンで覆わ
れていない領域のゲート電極層３２、ゲート絶縁膜３３
及びａ−Ｓｉ層３４をドライエッチングにより除去す
る。
絶縁性基板２８上に、Ｃｒ，Ｍｏ等からなる上層高融点
金属とＡｌ等を積層したゲート電極層３２と、ＳｉＮｘ
（シリコン窒化膜）等のゲート絶縁膜３３と、半導体層
１９となるアモルファスシリコン（ａ−Ｓｉ）層３４と
を順次積層する。それぞれの膜の製造方法として、例え
ば、ゲート電極層３２は、スパッタ法を用いて、Ａｌを
１００〜３００ｎｍ程度、Ｃｒ，Ｍｏ，Ｔｉ等の上層高
融点金属を５０〜１５０ｎｍ程度の膜厚で積層する。ゲ
ート絶縁膜３３及びａ−Ｓｉ層３４は、プラズマＣＶＤ
法を用いて、それぞれ２００〜４００ｎｍ、１００〜３
００ｎｍ程度の膜厚で積層する。その後、第１のマスク
を用いて、ゲート電極層３２及びゲート線４となる領域
にレジストパターンを形成し、レジストパターンで覆わ
れていない領域のゲート電極層３２、ゲート絶縁膜３３
及びａ−Ｓｉ層３４をドライエッチングにより除去す
る。
【００２７】次に、図５に示すように、透明絶縁性基板
２８全面に、ＳｉＮｘ（シリコン窒化膜）等の層間絶縁
膜２３をプラズマＣＶＤ法等により、ソース／ドレイン
電極層１８／１５となるＣｒ，Ｍｏからなる上層高融点
金属とＡｌ等とＣｒ，Ｍｏ等からなる下層高融点金属の
積層膜とをスパッタ法等により成膜する。層間絶縁膜２
３の膜厚は、１００〜２００ｎｍ程度、ソース／ドレイ
ン電極層１８／１５の膜厚は、Ｃｒ，Ｍｏ等からなる上
層高融点金属を５０〜１５０ｎｍ程度、Ａｌ等を１００
〜３００ｎｍ程度、Ｃｒ，Ｍｏ等からなる下層高融点金
属を３０〜１００ｎｍ程度とすることが望ましい。成膜
後、第２のマスクを用いて、ドレイン線６を覆うように
レジストパターンを形成し、不要な金属層をエッチング
除去し、ドレイン線を形成する。
２８全面に、ＳｉＮｘ（シリコン窒化膜）等の層間絶縁
膜２３をプラズマＣＶＤ法等により、ソース／ドレイン
電極層１８／１５となるＣｒ，Ｍｏからなる上層高融点
金属とＡｌ等とＣｒ，Ｍｏ等からなる下層高融点金属の
積層膜とをスパッタ法等により成膜する。層間絶縁膜２
３の膜厚は、１００〜２００ｎｍ程度、ソース／ドレイ
ン電極層１８／１５の膜厚は、Ｃｒ，Ｍｏ等からなる上
層高融点金属を５０〜１５０ｎｍ程度、Ａｌ等を１００
〜３００ｎｍ程度、Ｃｒ，Ｍｏ等からなる下層高融点金
属を３０〜１００ｎｍ程度とすることが望ましい。成膜
後、第２のマスクを用いて、ドレイン線６を覆うように
レジストパターンを形成し、不要な金属層をエッチング
除去し、ドレイン線を形成する。
【００２８】次に、基板２８全面にＳｉＮｘ等のパッシ
ベーション膜２２を、スパッタ法により、例えば、膜厚
１００〜２００ｎｍ程度で成膜する。ここで、パッシベ
ーション膜２２の材料としては、後の工程でコンタクト
ホールを良好に形成するために、ａ−Ｓｉ層３４及びゲ
ート絶縁膜３３とのエッチングの選択比が十分に大きい
ものを選択することが好ましい。
ベーション膜２２を、スパッタ法により、例えば、膜厚
１００〜２００ｎｍ程度で成膜する。ここで、パッシベ
ーション膜２２の材料としては、後の工程でコンタクト
ホールを良好に形成するために、ａ−Ｓｉ層３４及びゲ
ート絶縁膜３３とのエッチングの選択比が十分に大きい
ものを選択することが好ましい。
【００２９】次に、図６に示すように、基板２８全面に
ポジ型ノボラック系レジスト等の有機絶縁膜２１を、膜
厚２．０〜３．５ミクロン程度で成膜する。この有機絶
縁膜の材料としては、例えば、ＪＳＲ製オプトマーＰＣ
シリーズ等を用いる。続いて、第３のマスクを用いて、
ａ−Ｓｉ層３４上部のソース開口部３６ドレイン開口部
３７、ゲート線４，ドレイン線６に開口を有するレジス
トパターンを形成し、有機絶縁膜を形成する。
ポジ型ノボラック系レジスト等の有機絶縁膜２１を、膜
厚２．０〜３．５ミクロン程度で成膜する。この有機絶
縁膜の材料としては、例えば、ＪＳＲ製オプトマーＰＣ
シリーズ等を用いる。続いて、第３のマスクを用いて、
ａ−Ｓｉ層３４上部のソース開口部３６ドレイン開口部
３７、ゲート線４，ドレイン線６に開口を有するレジス
トパターンを形成し、有機絶縁膜を形成する。
【００３０】次に、図７に示すように、露出されたパッ
シベーション膜２２及び層間絶縁膜２３を第４のマスク
を使用するドライエッチングにより除去し、所定のコン
タクトホールを形成する。ａ−Ｓｉ層３４とのオーミッ
ク接続を得るために、基板２８をＰＨ３ プラズマ雰囲
気中に保持し、リンをａ−Ｓｉ層３４に拡散させ、その
表層にｎ＋ ａ−Ｓｉを形成する。その際の処理条件と
しては、例えば、プラズマＣＶＤ装置を用いて３００度
の温度で、ＰＨ３ ／Ｈ２ （０．５％ＰＨ３）ガスを１
０００ｓｃｃｍで供給し、圧力：２００Ｐａ、ＲＦパワ
ー：０．１Ｗ／ｃｍ２ で５分間処理することにより達
成できる。
シベーション膜２２及び層間絶縁膜２３を第４のマスク
を使用するドライエッチングにより除去し、所定のコン
タクトホールを形成する。ａ−Ｓｉ層３４とのオーミッ
ク接続を得るために、基板２８をＰＨ３ プラズマ雰囲
気中に保持し、リンをａ−Ｓｉ層３４に拡散させ、その
表層にｎ＋ ａ−Ｓｉを形成する。その際の処理条件と
しては、例えば、プラズマＣＶＤ装置を用いて３００度
の温度で、ＰＨ３ ／Ｈ２ （０．５％ＰＨ３）ガスを１
０００ｓｃｃｍで供給し、圧力：２００Ｐａ、ＲＦパワ
ー：０．１Ｗ／ｃｍ２ で５分間処理することにより達
成できる。
【００３１】次に、図８に示すように、基板２８全面に
画素電極となるＩＴＯ１１をスパッタ法等により４０〜
１２０ｎｍ程度の膜厚で堆積し、第５のマスクを用い
て、不要なＩＴＯ１１をウェットエッチングし、ソース
電極１８と画素電極１１とを接続すると共に、ドレイン
電極１５とドレイン線６とを接続する。なお、この実施
例では、画素電極として、ＩＴＯ１１を用いた例を記載
しているが、ＩＴＯ１１の他に、ＺｎＯ、ＩＴＯのＳｎ
の代わりにＺｎを用いたＩＺＯ等を使用することもでき
る。
画素電極となるＩＴＯ１１をスパッタ法等により４０〜
１２０ｎｍ程度の膜厚で堆積し、第５のマスクを用い
て、不要なＩＴＯ１１をウェットエッチングし、ソース
電極１８と画素電極１１とを接続すると共に、ドレイン
電極１５とドレイン線６とを接続する。なお、この実施
例では、画素電極として、ＩＴＯ１１を用いた例を記載
しているが、ＩＴＯ１１の他に、ＺｎＯ、ＩＴＯのＳｎ
の代わりにＺｎを用いたＩＺＯ等を使用することもでき
る。
【００３２】そして最後に、ＩＴＯをマスクとして、ａ
−Ｓｉ層３４とゲート絶縁膜３３とをドライエッチング
によって除去することによって、図に示す構造のアクテ
ィブマトリックス基板を製造することができる。
−Ｓｉ層３４とゲート絶縁膜３３とをドライエッチング
によって除去することによって、図に示す構造のアクテ
ィブマトリックス基板を製造することができる。
【００３３】なお。図９は、上述したＰＲ工程１で記し
たゲート／アイランド形成をより詳細に説明する工程図
である。この実施例では、ゲートメタル（金属）３２，
ゲート絶縁膜３３，半導体層３４よりなるアイランド３
５上にフォトレジストを形成し、アイランド３５の方は
遮光膜を、ゲート端子部３の方は半透過膜を用いるハー
フトーン露光を用いる。この露光後、現像，エッチング
して、アイランド３５の上部及びゲート端子部３のフォ
トレジスト（未露光部）をアッシングして除去する。そ
の後、ゲート端子部の半導体層３４及びゲート絶縁膜３
３をエッチングして、最後に、アイランド上の残りのフ
ォトレジストを剥離する。
たゲート／アイランド形成をより詳細に説明する工程図
である。この実施例では、ゲートメタル（金属）３２，
ゲート絶縁膜３３，半導体層３４よりなるアイランド３
５上にフォトレジストを形成し、アイランド３５の方は
遮光膜を、ゲート端子部３の方は半透過膜を用いるハー
フトーン露光を用いる。この露光後、現像，エッチング
して、アイランド３５の上部及びゲート端子部３のフォ
トレジスト（未露光部）をアッシングして除去する。そ
の後、ゲート端子部の半導体層３４及びゲート絶縁膜３
３をエッチングして、最後に、アイランド上の残りのフ
ォトレジストを剥離する。
【００３４】このように、本実施例の広視野角液晶表示
装置の製造方法によれば、５枚のマスクのみで、ゲート
電極３２、ドレイン電極１５及び画素電極１１が互いに
絶縁膜によって層間分離されると共に、ａ−Ｓｉ層３４
の表面及び側壁を層間絶縁膜２３とパッシベーション膜
２２とで完全に覆ったチャネル保護型アクティブマトリ
ックス基板を形成することができ、従来の製造方法に比
べて、少なくとも１ＰＲ分工程を簡略化することができ
る。
装置の製造方法によれば、５枚のマスクのみで、ゲート
電極３２、ドレイン電極１５及び画素電極１１が互いに
絶縁膜によって層間分離されると共に、ａ−Ｓｉ層３４
の表面及び側壁を層間絶縁膜２３とパッシベーション膜
２２とで完全に覆ったチャネル保護型アクティブマトリ
ックス基板を形成することができ、従来の製造方法に比
べて、少なくとも１ＰＲ分工程を簡略化することができ
る。
【００３５】なお、上記実施例で用いた材料について、
以下に具体的に説明する。ゲート電極は、膜厚１００乃
至４５０ｎｍのＣｒ，Ｍｏ，Ｃｒ／Ａｌ，Ｍｏ／Ａｌ等
を、ソース電極，ドレイン電極は、膜厚１５０乃至５５
０ｎｍのＣｒ，Ｍｏ，Ｃｒ／Ａｌ，Ｍｏ／Ａｌ／Ｍｏ等
を、画素電極は、膜厚４０乃至１２０ｎｍのＩＴＯを、
ゲート絶縁膜は、膜厚２００乃至４００ｎｍのＳｉＮｘ
を、半導体層は、膜厚１５０乃至３００ｎｍのアモルフ
ァスシリコン（ａ−Ｓｉ），膜厚３０乃至７０ｎｍのＮ
型アモルファスシリコン（ｎ＋ ａ−Ｓｉ）を、パッシ
ベーション膜は、膜厚１００乃至３００ｎｍのシリコン
窒化膜（ＳｉＮｘ）を、有機絶縁膜は、膜厚２．０乃至
３．５μｍのポジ型感光性ノボラック系レジスト（例え
ば、ＪＳＲ製オプトマーＰＣシリーズ）を用いた。
以下に具体的に説明する。ゲート電極は、膜厚１００乃
至４５０ｎｍのＣｒ，Ｍｏ，Ｃｒ／Ａｌ，Ｍｏ／Ａｌ等
を、ソース電極，ドレイン電極は、膜厚１５０乃至５５
０ｎｍのＣｒ，Ｍｏ，Ｃｒ／Ａｌ，Ｍｏ／Ａｌ／Ｍｏ等
を、画素電極は、膜厚４０乃至１２０ｎｍのＩＴＯを、
ゲート絶縁膜は、膜厚２００乃至４００ｎｍのＳｉＮｘ
を、半導体層は、膜厚１５０乃至３００ｎｍのアモルフ
ァスシリコン（ａ−Ｓｉ），膜厚３０乃至７０ｎｍのＮ
型アモルファスシリコン（ｎ＋ ａ−Ｓｉ）を、パッシ
ベーション膜は、膜厚１００乃至３００ｎｍのシリコン
窒化膜（ＳｉＮｘ）を、有機絶縁膜は、膜厚２．０乃至
３．５μｍのポジ型感光性ノボラック系レジスト（例え
ば、ＪＳＲ製オプトマーＰＣシリーズ）を用いた。
【００３６】また、その他の材料として、ガラス基板
は、板厚０．７ｍｍの無アルカリガラス、カラーフィル
タは、膜厚１．０乃至１．５μｍのネガ型感光性アクリ
ル系顔料分散レジスト（例えば、ＪＳＲ製オプトマーＣ
Ｒシリーズ）を、ブラックマトリクスは、膜厚１乃至３
μｍ、光学濃度（ＯＤ値）３以上、シート抵抗値１０Ｅ
１０Ω／□以上のネガ型感光性アクリル系顔料分散レジ
ストあるいはカーボン系レジスト（例えば、ＪＳＲ製オ
プトマーＣＲシリーズ）を、偏光板は、ヨウ素系偏光フ
ィルム（例えば、日東電工製ＮＰＦシリーズあるいは住
友化学製スミカランシリーズ）を、対向電極は、膜厚８
０乃至１５０ｎｍ、シート抵抗値２０乃至４０Ω／□の
ＩＴＯ（Ｉｎｄｉｕｍ−ｔｉｎ−ｏｘｉｄｅ）を、液晶
は、フッ素系化合物（例えば、チッソ石油化学製ＬＩＸ
ＯＮシリーズ）を、面内スペーサは、径４．０乃至５．
５μｍのジビニルベンゼン系架橋重合体を、シール材
は、エポキシ系樹脂接着剤（例えば、三井化学製ストラ
クトボンドシリーズ）を、封孔剤は、ＵＶ硬化型アクリ
レート系樹脂を、配向膜は、膜厚３０乃至６０ｎｍのポ
リイミド系配向膜（例えば、日産化学製配向膜サンエバ
ーシリーズあるいはＪＳＲ製オプトマーＡＬシリーズ）
を用いた。 （第２，第３実施例）
は、板厚０．７ｍｍの無アルカリガラス、カラーフィル
タは、膜厚１．０乃至１．５μｍのネガ型感光性アクリ
ル系顔料分散レジスト（例えば、ＪＳＲ製オプトマーＣ
Ｒシリーズ）を、ブラックマトリクスは、膜厚１乃至３
μｍ、光学濃度（ＯＤ値）３以上、シート抵抗値１０Ｅ
１０Ω／□以上のネガ型感光性アクリル系顔料分散レジ
ストあるいはカーボン系レジスト（例えば、ＪＳＲ製オ
プトマーＣＲシリーズ）を、偏光板は、ヨウ素系偏光フ
ィルム（例えば、日東電工製ＮＰＦシリーズあるいは住
友化学製スミカランシリーズ）を、対向電極は、膜厚８
０乃至１５０ｎｍ、シート抵抗値２０乃至４０Ω／□の
ＩＴＯ（Ｉｎｄｉｕｍ−ｔｉｎ−ｏｘｉｄｅ）を、液晶
は、フッ素系化合物（例えば、チッソ石油化学製ＬＩＸ
ＯＮシリーズ）を、面内スペーサは、径４．０乃至５．
５μｍのジビニルベンゼン系架橋重合体を、シール材
は、エポキシ系樹脂接着剤（例えば、三井化学製ストラ
クトボンドシリーズ）を、封孔剤は、ＵＶ硬化型アクリ
レート系樹脂を、配向膜は、膜厚３０乃至６０ｎｍのポ
リイミド系配向膜（例えば、日産化学製配向膜サンエバ
ーシリーズあるいはＪＳＲ製オプトマーＡＬシリーズ）
を用いた。 （第２，第３実施例）
【００３７】図１０は、この発明の第２，第３実施例に
係る広視野角液晶表示装置におけるアクティブマトリッ
クス基板のＴＦＴ構造を示す平面図である。この実施例
では、上述した第１の実施例を示す図２で見られた画素
電極（ドレイン層）用コンタクトホール，ドレイン線用
コンタクトホールが見られない。これは、以下の製造方
法の違いによるものである。また、基本的な構成は、上
述した第１実施例の構成と略同様であるので、図１０に
おいて、図２と同一の構成各部について、同一の符号を
付してその説明を省略する。さらに、これらの実施例で
使用した材料についても、第１実施例の説明のところで
上述したので省略する。
係る広視野角液晶表示装置におけるアクティブマトリッ
クス基板のＴＦＴ構造を示す平面図である。この実施例
では、上述した第１の実施例を示す図２で見られた画素
電極（ドレイン層）用コンタクトホール，ドレイン線用
コンタクトホールが見られない。これは、以下の製造方
法の違いによるものである。また、基本的な構成は、上
述した第１実施例の構成と略同様であるので、図１０に
おいて、図２と同一の構成各部について、同一の符号を
付してその説明を省略する。さらに、これらの実施例で
使用した材料についても、第１実施例の説明のところで
上述したので省略する。
【００３８】次に、図１１は、この発明の第２，第３実
施例に係る広視野角液晶表示装置における画素部の構造
を示す断面図である。この画素部は、１画素を抜き出し
たもので、液晶１２７を挟んで配向膜１２０を介して、
第１の透明基板１２８と第２の透明基板１２９とが対向
し、第１の透明基板１２８側には、層間絶縁膜１２３，
画素電極（ドレイン層）１１３及びドレイン線１６，パ
ッシベーション膜１２２，有機絶縁膜１２１，共通電極
（ＩＴＯ）１１０及び画素電極（ＩＴＯ）１１１が順次
積層され、第２の透明基板１２９側には、ブラックマト
リックス１２５，色層１２６，オーバーコート１２４，
導電層１３０，偏光板１３１が配置されている。上述し
た第１実施例と大きく異なる部分は、ドレイン線１０６
の下層にａ−Ｓｉ層，ｎ＋ ａ−Ｓｉ層が見られること
である。
施例に係る広視野角液晶表示装置における画素部の構造
を示す断面図である。この画素部は、１画素を抜き出し
たもので、液晶１２７を挟んで配向膜１２０を介して、
第１の透明基板１２８と第２の透明基板１２９とが対向
し、第１の透明基板１２８側には、層間絶縁膜１２３，
画素電極（ドレイン層）１１３及びドレイン線１６，パ
ッシベーション膜１２２，有機絶縁膜１２１，共通電極
（ＩＴＯ）１１０及び画素電極（ＩＴＯ）１１１が順次
積層され、第２の透明基板１２９側には、ブラックマト
リックス１２５，色層１２６，オーバーコート１２４，
導電層１３０，偏光板１３１が配置されている。上述し
た第１実施例と大きく異なる部分は、ドレイン線１０６
の下層にａ−Ｓｉ層，ｎ＋ ａ−Ｓｉ層が見られること
である。
【００３９】図１２乃至図１８は、この発明の第２，第
３実施例に係る広視野角液晶表示装置の製造方法の工程
を示す断面図である。
３実施例に係る広視野角液晶表示装置の製造方法の工程
を示す断面図である。
【００４０】まず、図１２に示すように、透明絶縁性基
板上に、ゲート電極金属層を積層し、この金属層の所定
の領域に第１のマスクを用いて、公知のフォトリソグラ
フィー技術によりゲート電極１０４を形成する。
板上に、ゲート電極金属層を積層し、この金属層の所定
の領域に第１のマスクを用いて、公知のフォトリソグラ
フィー技術によりゲート電極１０４を形成する。
【００４１】次に、図１３に示すように、透明絶縁性基
板上に、層間絶縁膜１２３とａ−Ｓｉ層１３８とｎ＋
ａ−Ｓｉ層１３９とドレイン電極金属層１０６とをこの
順に堆積し、第２のマスクを用いて、ａ−Ｓｉ層１３８
とｎ＋ ａ−Ｓｉ層１３９とドレイン電極金属層１０６
の不要な部分を除去して、ドレイン線１０６とアイラン
ド１３５とを形成する。
板上に、層間絶縁膜１２３とａ−Ｓｉ層１３８とｎ＋
ａ−Ｓｉ層１３９とドレイン電極金属層１０６とをこの
順に堆積し、第２のマスクを用いて、ａ−Ｓｉ層１３８
とｎ＋ ａ−Ｓｉ層１３９とドレイン電極金属層１０６
の不要な部分を除去して、ドレイン線１０６とアイラン
ド１３５とを形成する。
【００４２】次に、図１４に示すように、透明絶縁性基
板上に、パッシベーション膜１２２と有機絶縁膜１２１
とをこの順に堆積し、第３のマスクを用いて、有機絶縁
膜１２１を貫通し、パッシベーション膜１２２上の所定
の位置に、アイランドのソース電極に接続するための開
口を形成する。
板上に、パッシベーション膜１２２と有機絶縁膜１２１
とをこの順に堆積し、第３のマスクを用いて、有機絶縁
膜１２１を貫通し、パッシベーション膜１２２上の所定
の位置に、アイランドのソース電極に接続するための開
口を形成する。
【００４３】次に、図１５に示すように、ソース電極に
接続するための開口部に露出したパッシベーション層１
２２を第４のマスクを用いて除去して、ソース電極に接
続し、パッシベーションコンタクトを形成する。
接続するための開口部に露出したパッシベーション層１
２２を第４のマスクを用いて除去して、ソース電極に接
続し、パッシベーションコンタクトを形成する。
【００４４】次に、図１６に示すように、透明絶縁性基
板上に、画素電極となるＩＴＯを堆積し、第５のマスク
を用いて不要なＩＴＯを除去し、ソース電極と画素電極
とを接続する。
板上に、画素電極となるＩＴＯを堆積し、第５のマスク
を用いて不要なＩＴＯを除去し、ソース電極と画素電極
とを接続する。
【００４５】ここで、第２実施例では、図１３で上述し
た工程において、図１７に示すように、ハーフトーン露
光してドレイン電極金属層１０６の不要な部分を除去
し、未露光部をアッシングしてリフローした後、ｎ＋
ａ−Ｓｉ層１３９およびａ−Ｓｉ層１３８の一部を除去
した後、リフロー後の第２のマスクを剥離して、アイラ
ンドを形成する。また、第３実施例では、図１３で上述
した工程において、図１８に示すように、上記透明絶縁
性基板上に、層間絶縁膜とａ−Ｓｉ層とｎ＋ ａ−Ｓｉ
層とドレイン電極金属層とをこの順に堆積し、第２のマ
スクを用いて、ハーフトーン露光して上記ａ−Ｓｉ層，
ｎ＋ ａ−Ｓｉ層，ドレイン電極金属層の不要な部分を
除去し、レジストの未露光部をアッシングした後、所定
の上記ａ−Ｓｉ層の一部，上記ｎ＋ ａ−Ｓｉ層，上記
ドレイン電極金属層を除去した後、上記未露光部を剥離
して、アイランドを形成する。
た工程において、図１７に示すように、ハーフトーン露
光してドレイン電極金属層１０６の不要な部分を除去
し、未露光部をアッシングしてリフローした後、ｎ＋
ａ−Ｓｉ層１３９およびａ−Ｓｉ層１３８の一部を除去
した後、リフロー後の第２のマスクを剥離して、アイラ
ンドを形成する。また、第３実施例では、図１３で上述
した工程において、図１８に示すように、上記透明絶縁
性基板上に、層間絶縁膜とａ−Ｓｉ層とｎ＋ ａ−Ｓｉ
層とドレイン電極金属層とをこの順に堆積し、第２のマ
スクを用いて、ハーフトーン露光して上記ａ−Ｓｉ層，
ｎ＋ ａ−Ｓｉ層，ドレイン電極金属層の不要な部分を
除去し、レジストの未露光部をアッシングした後、所定
の上記ａ−Ｓｉ層の一部，上記ｎ＋ ａ−Ｓｉ層，上記
ドレイン電極金属層を除去した後、上記未露光部を剥離
して、アイランドを形成する。
【００４６】このように、第２，第３実施例の広視野角
液晶表示装置の製造方法によっても、５枚のマスクのみ
で、ゲート電極１３２、ドレイン電極１１５及び画素電
極１１１が互いに絶縁膜によって層間分離されると共
に、ａ−Ｓｉ層１３４の表面及び側壁を層間絶縁膜１２
３とパッシベーション膜１２２とで完全に覆ったチャネ
ルエッチング型アクティブマトリックス基板を形成する
ことができ、従来の製造方法に比べて、少なくとも１Ｐ
Ｒ分工程を簡略化することができる。 （第４実施例）
液晶表示装置の製造方法によっても、５枚のマスクのみ
で、ゲート電極１３２、ドレイン電極１１５及び画素電
極１１１が互いに絶縁膜によって層間分離されると共
に、ａ−Ｓｉ層１３４の表面及び側壁を層間絶縁膜１２
３とパッシベーション膜１２２とで完全に覆ったチャネ
ルエッチング型アクティブマトリックス基板を形成する
ことができ、従来の製造方法に比べて、少なくとも１Ｐ
Ｒ分工程を簡略化することができる。 （第４実施例）
【００４７】次に、図４乃至図９、及び図１１乃至図１
８を参照して、この発明の第４実施例に係る広視野角液
晶表示装置の製造方法について説明する。ここで説明す
る第４実施例は、上述した第１乃至第３実施例におい
て、有機絶縁膜コンタクトの形成とパッシベーションコ
ンタクトの形成とを同一工程で行うものであり、第１乃
至第３実施例よりも更に１ＰＲ分工程を簡略化するもの
である。
８を参照して、この発明の第４実施例に係る広視野角液
晶表示装置の製造方法について説明する。ここで説明す
る第４実施例は、上述した第１乃至第３実施例におい
て、有機絶縁膜コンタクトの形成とパッシベーションコ
ンタクトの形成とを同一工程で行うものであり、第１乃
至第３実施例よりも更に１ＰＲ分工程を簡略化するもの
である。
【００４８】すなわち、第１実施例に係る第４実施例に
おいては、透明絶縁性基板上に、ゲート電極金属層とゲ
ート絶縁体とａ−Ｓｉ層とをこの順に積層し、第１のマ
スクを用いて、ゲート電極３２とゲート絶縁膜３３と半
導体層３４とを形成し、次に、透明絶縁性基板上に、層
間絶縁膜２３とドレイン電極金属層６とをこの順に堆積
し、第２のマスクを用いて、所定の領域のドレイン電極
金属層を除去することによってドレイン配線６を形成
し、次に、透明絶縁性基板上に、パッシベーション膜２
２と有機絶縁膜２１とをこの順に堆積し、第３のマスク
を用いて、有機絶縁膜２１を貫通し、パッシベーション
膜２２上の所定の位置に、ソース／ドレイン電極と接続
するための開口３６，３７とドレイン配線上の開口とを
形成し、かつ、ソース／ドレイン電極と接続するための
開口部に露出したパッシベーション層と、ＴＦＴ素子部
のドレイン配線上の開口部に露出したパッシベーション
層とを除去して、パッシベーションコンタクトを形成
し、次に、透明絶縁性基板上に、画素電極となるＩＴＯ
を堆積し、第４のマスクを用いて不要なＩＴＯを除去
し、ソース電極１８と画素電極１１とを接続すると共
に、ドレイン電極１５とドレイン線とを接続する。
おいては、透明絶縁性基板上に、ゲート電極金属層とゲ
ート絶縁体とａ−Ｓｉ層とをこの順に積層し、第１のマ
スクを用いて、ゲート電極３２とゲート絶縁膜３３と半
導体層３４とを形成し、次に、透明絶縁性基板上に、層
間絶縁膜２３とドレイン電極金属層６とをこの順に堆積
し、第２のマスクを用いて、所定の領域のドレイン電極
金属層を除去することによってドレイン配線６を形成
し、次に、透明絶縁性基板上に、パッシベーション膜２
２と有機絶縁膜２１とをこの順に堆積し、第３のマスク
を用いて、有機絶縁膜２１を貫通し、パッシベーション
膜２２上の所定の位置に、ソース／ドレイン電極と接続
するための開口３６，３７とドレイン配線上の開口とを
形成し、かつ、ソース／ドレイン電極と接続するための
開口部に露出したパッシベーション層と、ＴＦＴ素子部
のドレイン配線上の開口部に露出したパッシベーション
層とを除去して、パッシベーションコンタクトを形成
し、次に、透明絶縁性基板上に、画素電極となるＩＴＯ
を堆積し、第４のマスクを用いて不要なＩＴＯを除去
し、ソース電極１８と画素電極１１とを接続すると共
に、ドレイン電極１５とドレイン線とを接続する。
【００４９】また、第２実施例に係る第４実施例では、
透明絶縁性基板上に、ゲート電極金属層を積層し、第１
のマスクを用いて、ゲート電極１０４を形成し、透明絶
縁性基板上に、層間絶縁膜１２３とａ−Ｓｉ層１３８と
ｎ＋ ａ−Ｓｉ層１３９とドレイン電極金属層１０６と
をこの順に堆積し、第２のマスクを用いて、ハーフトー
ン露光してドレイン金属層１０６の不要な部分を除去
し、第２のマスクの未露光部をアッシングしてリフロー
した後、ｎ＋ ａ−Ｓｉ層１３９およびａ−Ｓｉ層１３
８の一部を除去した後、リフロー後の第２のマスクを剥
離して、アイランドを形成し、次に、透明絶縁性基板上
に、パッシベーション膜１２２と有機絶縁膜１２１とを
この順に堆積し、第３のマスクを用いて、有機絶縁膜１
２１を貫通し、パッシベーション膜１２２上の所定の位
置に、アイランドのソース電極に接続するための開口を
形成し、かつ、ソース電極に接続するための開口部に露
出したパッシベーション層１２２を除去して、ソース電
極１１８に接続し、パッシベーションコンタクトを形成
し、次に、透明絶縁性基板上に、画素電極１１となるＩ
ＴＯを堆積し、第４のマスクを用いて不要なＩＴＯを除
去し、ソース電極１１８と画素電極１１１とを接続す
る。
透明絶縁性基板上に、ゲート電極金属層を積層し、第１
のマスクを用いて、ゲート電極１０４を形成し、透明絶
縁性基板上に、層間絶縁膜１２３とａ−Ｓｉ層１３８と
ｎ＋ ａ−Ｓｉ層１３９とドレイン電極金属層１０６と
をこの順に堆積し、第２のマスクを用いて、ハーフトー
ン露光してドレイン金属層１０６の不要な部分を除去
し、第２のマスクの未露光部をアッシングしてリフロー
した後、ｎ＋ ａ−Ｓｉ層１３９およびａ−Ｓｉ層１３
８の一部を除去した後、リフロー後の第２のマスクを剥
離して、アイランドを形成し、次に、透明絶縁性基板上
に、パッシベーション膜１２２と有機絶縁膜１２１とを
この順に堆積し、第３のマスクを用いて、有機絶縁膜１
２１を貫通し、パッシベーション膜１２２上の所定の位
置に、アイランドのソース電極に接続するための開口を
形成し、かつ、ソース電極に接続するための開口部に露
出したパッシベーション層１２２を除去して、ソース電
極１１８に接続し、パッシベーションコンタクトを形成
し、次に、透明絶縁性基板上に、画素電極１１となるＩ
ＴＯを堆積し、第４のマスクを用いて不要なＩＴＯを除
去し、ソース電極１１８と画素電極１１１とを接続す
る。
【００５０】また、第３実施例に係る第４実施例では、
透明絶縁性基板上に、ゲート電極金属層を積層し、第１
のマスクを用いて、ゲート電極１０４を形成し、透明絶
縁性基板上に、層間絶縁膜１２３とａ−Ｓｉ層１３８と
ｎ＋ ａ−Ｓｉ層１３９とドレイン電極金属層１０６と
をこの順に堆積し、第２のマスクを用いて、ハーフトー
ン露光してａ−Ｓｉ層１３８，ｎ＋ ａ−Ｓｉ層１３
９，ドレイン電極金属層１０６の不要な部分を除去し、
第２のマスクの未露光部をアッシングした後、所定のａ
−Ｓｉ層１３８の一部，ｎ＋ ａ−Ｓｉ層１３９，ドレ
イン電極金属層１０６を除去した後、上記未露光部を剥
離して、アイランドを形成し、透明絶縁性基板上に、パ
ッシベーション膜１２２と有機絶縁膜１２１とをこの順
に堆積し、第３のマスクを用いて、有機絶縁膜１２１を
貫通し、パッシベーション膜１２１上の所定の位置に、
アイランドのソース電極に接続するための開口を形成
し、かつ、ソース電極に接続するための開口部に露出し
たパッシベーション層１２１を除去して、ソース電極１
１８に接続し、パッシベーションコンタクトを形成し、
透明絶縁性基板上に、画素電極１１１となるＩＴＯを堆
積し、第５のマスクを用いて不要なＩＴＯを除去し、ソ
ース電極１１８と画素電極１１１とを接続する。
透明絶縁性基板上に、ゲート電極金属層を積層し、第１
のマスクを用いて、ゲート電極１０４を形成し、透明絶
縁性基板上に、層間絶縁膜１２３とａ−Ｓｉ層１３８と
ｎ＋ ａ−Ｓｉ層１３９とドレイン電極金属層１０６と
をこの順に堆積し、第２のマスクを用いて、ハーフトー
ン露光してａ−Ｓｉ層１３８，ｎ＋ ａ−Ｓｉ層１３
９，ドレイン電極金属層１０６の不要な部分を除去し、
第２のマスクの未露光部をアッシングした後、所定のａ
−Ｓｉ層１３８の一部，ｎ＋ ａ−Ｓｉ層１３９，ドレ
イン電極金属層１０６を除去した後、上記未露光部を剥
離して、アイランドを形成し、透明絶縁性基板上に、パ
ッシベーション膜１２２と有機絶縁膜１２１とをこの順
に堆積し、第３のマスクを用いて、有機絶縁膜１２１を
貫通し、パッシベーション膜１２１上の所定の位置に、
アイランドのソース電極に接続するための開口を形成
し、かつ、ソース電極に接続するための開口部に露出し
たパッシベーション層１２１を除去して、ソース電極１
１８に接続し、パッシベーションコンタクトを形成し、
透明絶縁性基板上に、画素電極１１１となるＩＴＯを堆
積し、第５のマスクを用いて不要なＩＴＯを除去し、ソ
ース電極１１８と画素電極１１１とを接続する。
【００５１】以上の実施例では、有機絶縁膜は、塗布に
より形成した例を示したが、印刷により成膜しても良
い。この場合、有機絶縁膜の形成工程のフォトプロセス
が不要になるので、さらに工程を短縮することができ
る。
より形成した例を示したが、印刷により成膜しても良
い。この場合、有機絶縁膜の形成工程のフォトプロセス
が不要になるので、さらに工程を短縮することができ
る。
【００５２】図１９は、この発明の液晶表示装置に係る
金属イオン溶出量を示すグラフである。このグラフは、
パネルに対して、７２９時間，２０Ｖ，６０℃のストレ
スを印加し続けた場合の液晶への金属イオン溶出量を示
すものである（参考として、電圧印加なしの場合のＣｒ
溶出量も示した）。これによると、液晶中への金属イオ
ン溶出量は、高融点金属であるＣｒ，Ｍｏは、溶出量の
多い金属であり、保護膜によるカバレッジの重要性が非
常に高いことを示している。
金属イオン溶出量を示すグラフである。このグラフは、
パネルに対して、７２９時間，２０Ｖ，６０℃のストレ
スを印加し続けた場合の液晶への金属イオン溶出量を示
すものである（参考として、電圧印加なしの場合のＣｒ
溶出量も示した）。これによると、液晶中への金属イオ
ン溶出量は、高融点金属であるＣｒ，Ｍｏは、溶出量の
多い金属であり、保護膜によるカバレッジの重要性が非
常に高いことを示している。
【００５３】以上、この発明の実施例を図面を参照して
詳述してきたが、具体的な構成はこの実施例に限られる
ものではなく、この発明の要旨を逸脱しない範囲の設計
の変更等があってもこの発明に含まれる。
詳述してきたが、具体的な構成はこの実施例に限られる
ものではなく、この発明の要旨を逸脱しない範囲の設計
の変更等があってもこの発明に含まれる。
【００５４】例えば、上述の実施例においては、共通電
極，画素電極がＴＦＴの保護膜上に配置され、液晶層に
封止されている液晶分子の分子がアクティブマトリック
ス基板表面と水平な表面で回転させて表示を行う広視野
角表示を可能にした広視野角液晶表示装置について説明
したが、これに限らず、この発明がすべての液晶表示装
置の製造方法に適用できることは明らかである。
極，画素電極がＴＦＴの保護膜上に配置され、液晶層に
封止されている液晶分子の分子がアクティブマトリック
ス基板表面と水平な表面で回転させて表示を行う広視野
角表示を可能にした広視野角液晶表示装置について説明
したが、これに限らず、この発明がすべての液晶表示装
置の製造方法に適用できることは明らかである。
【００５５】また、上述の実施例においては、また、ア
イランドの構成をゲート電極，ゲート絶縁体，半導体層
としたが、これに限らず、他のすべてのアイランドに適
用することができる。
イランドの構成をゲート電極，ゲート絶縁体，半導体層
としたが、これに限らず、他のすべてのアイランドに適
用することができる。
【００５６】また、上述の実施例においては、半導体層
の材料をアモルファスシリコン（ａ−Ｓｉ）としたが、
これに限らず、他の材料を用いても良い。
の材料をアモルファスシリコン（ａ−Ｓｉ）としたが、
これに限らず、他の材料を用いても良い。
【００５７】また、上述の実施例においては、パッシベ
ーション膜の材料をＳｉＮとしたが、これに限らず、他
の材料を用いても良い。
ーション膜の材料をＳｉＮとしたが、これに限らず、他
の材料を用いても良い。
【００５８】
【発明の効果】以上説明したように、この発明の方法に
よれば、プロセス短縮を可能にし、かつ、ＴＦＴの段差
が大きくならず、パッシベーション層のカバレッジが良
好な広視野角液晶表示装置の製造方法を提供できる。
よれば、プロセス短縮を可能にし、かつ、ＴＦＴの段差
が大きくならず、パッシベーション層のカバレッジが良
好な広視野角液晶表示装置の製造方法を提供できる。
【図１】この発明の実施例に係る広視野角液晶表示装置
のアクティブマトリックス基板の回路図である。
のアクティブマトリックス基板の回路図である。
【図２】この発明の第１実施例に係る液晶表示装置の１
画素を抜き出した平面図である。
画素を抜き出した平面図である。
【図３】この発明の第１実施例に係る液晶表示装置の１
画素を抜き出した断面図である。
画素を抜き出した断面図である。
【図４】この発明の第１実施例である液晶表示装置の製
造方法のＰＲ工程１を示す断面図である。
造方法のＰＲ工程１を示す断面図である。
【図５】この発明の第１実施例である液晶表示装置の製
造方法のＰＲ工程２を示す断面図である。
造方法のＰＲ工程２を示す断面図である。
【図６】この発明の第１実施例である液晶表示装置の製
造方法のＰＲ工程３を示す断面図である。
造方法のＰＲ工程３を示す断面図である。
【図７】この発明の第１実施例である液晶表示装置の製
造方法のＰＲ工程４を示す断面図である。
造方法のＰＲ工程４を示す断面図である。
【図８】この発明の第１実施例である液晶表示装置の製
造方法のＰＲ工程５を示す断面図である。
造方法のＰＲ工程５を示す断面図である。
【図９】この発明の第１実施例である液晶表示装置の製
造方法のＰＲ工程１をより詳細に説明する断面図であ
る。
造方法のＰＲ工程１をより詳細に説明する断面図であ
る。
【図１０】この発明の第２，第３実施例に係る液晶表示
装置の１画素を抜き出した平面図である。
装置の１画素を抜き出した平面図である。
【図１１】この発明の第２，第３実施例に係る液晶表示
装置の１画素を抜き出した断面図である。
装置の１画素を抜き出した断面図である。
【図１２】この発明の第２，第３実施例である液晶表示
装置の製造方法のＰＲ工程１を示す断面図である。
装置の製造方法のＰＲ工程１を示す断面図である。
【図１３】この発明の第２，第３実施例である液晶表示
装置の製造方法のＰＲ工程２を示す断面図である。
装置の製造方法のＰＲ工程２を示す断面図である。
【図１４】この発明の第２，第３実施例である液晶表示
装置の製造方法のＰＲ工程３を示す断面図である。
装置の製造方法のＰＲ工程３を示す断面図である。
【図１５】この発明の第２，第３実施例である液晶表示
装置の製造方法のＰＲ工程４を示す断面図である。
装置の製造方法のＰＲ工程４を示す断面図である。
【図１６】この発明の第２，第３実施例である液晶表示
装置の製造方法のＰＲ工程５を示す断面図である。
装置の製造方法のＰＲ工程５を示す断面図である。
【図１７】この発明の第２実施例である液晶表示装置の
製造方法のＰＲ工程２をより詳細に説明する断面図であ
る。
製造方法のＰＲ工程２をより詳細に説明する断面図であ
る。
【図１８】この発明の第３実施例である液晶表示装置の
製造方法のＰＲ工程２をより詳細に説明する断面図であ
る。
製造方法のＰＲ工程２をより詳細に説明する断面図であ
る。
【図１９】この発明の液晶表示装置に係る金属イオン溶
出量を示すグラフである。
出量を示すグラフである。
【図２０】従来例の広視野角液晶表示装置の１画素を抜
き出した平面図である。
き出した平面図である。
【図２１】従来例の液晶表示装置の製造方法におけるＰ
Ｒ工程１を示す断面図である。
Ｒ工程１を示す断面図である。
【図２２】従来例の液晶表示装置の製造方法におけるＰ
Ｒ工程２を示す断面図である。
Ｒ工程２を示す断面図である。
【図２３】従来例の液晶表示装置の製造方法におけるＰ
Ｒ工程３を示す断面図である。
Ｒ工程３を示す断面図である。
【図２４】従来例の液晶表示装置の製造方法におけるＰ
Ｒ工程４を示す断面図である。
Ｒ工程４を示す断面図である。
【図２５】従来例の液晶表示装置の製造方法におけるＰ
Ｒ工程５を示す断面図である。
Ｒ工程５を示す断面図である。
【図２６】従来例の液晶表示装置の製造方法におけるＰ
Ｒ工程６を示す断面図である。
Ｒ工程６を示す断面図である。
１ ＴＦＴ基板 ２ ＴＦＴ ３ ゲート端子 ４，１０４，２０４ ゲート線 ５ ドレイン端子 ６，１０６，２０６ ドレイン線 ７ 共通電極 ８ 共通電極端子 ９ 共通電極結束線 １０，１１０，２１０ 共通電極（ＩＴＯ） １１，１１１，２１１ 画素電極（ＩＴＯ） １２，１１２，２１２ 画素電極（ＩＴＯ）用コンタク
トホール １３，１１３，２１３ 画素電極（ドレイン線） １４ 画素電極（ドレイン層）用コンタクトホール １５，１１５，２１５ ドレイン電極 １６ ドレイン線用コンタクトホール １７，１１７，２１７ 共通電極（ＩＴＯ）用コンタク
トホール １８，１１８，２１８ ソース電極 １９，１１９，２１９ 半導体層 ２０ 配向膜 ２１ 有機絶縁膜 ２２ パッシベーション膜 ２３ 層間絶縁膜 ２４ オーバーコート ２５ ブラックマトリックス ２６ 色層 ２７ 液晶 ２８ 第１の透明基板 ２９ 第２の透明基板 ３０ 導電層 ３１ 偏光板 ３２ ゲート電極 ３３ ゲート絶縁膜 ３４ ａ−Ｓｉ層 ３５ アイランド ３６ チャネル ３７ ｎ＋ ａ−Ｓｉ層
トホール １３，１１３，２１３ 画素電極（ドレイン線） １４ 画素電極（ドレイン層）用コンタクトホール １５，１１５，２１５ ドレイン電極 １６ ドレイン線用コンタクトホール １７，１１７，２１７ 共通電極（ＩＴＯ）用コンタク
トホール １８，１１８，２１８ ソース電極 １９，１１９，２１９ 半導体層 ２０ 配向膜 ２１ 有機絶縁膜 ２２ パッシベーション膜 ２３ 層間絶縁膜 ２４ オーバーコート ２５ ブラックマトリックス ２６ 色層 ２７ 液晶 ２８ 第１の透明基板 ２９ 第２の透明基板 ３０ 導電層 ３１ 偏光板 ３２ ゲート電極 ３３ ゲート絶縁膜 ３４ ａ−Ｓｉ層 ３５ アイランド ３６ チャネル ３７ ｎ＋ ａ−Ｓｉ層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/28 ３０１ Ｈ０１Ｌ 21/28 ３０１Ｒ 21/3205 29/78 ６１２Ｄ 21/336 ６２７Ｃ 29/43 21/88 Ｂ 29/786 29/62 Ｇ (72)発明者 田中 宏明 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 木村 茂 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 城戸 秀作 鹿児島県出水市大野原町2080 鹿児島日本 電気株式会社内 Ｆターム(参考） 2H092 GA14 GA29 GA40 JA23 JA34 JA37 JA41 JA46 JB57 KB24 KB25 MA05 MA08 MA13 MA17 NA25 PA01 PA02 PA09 PA11 4M104 AA09 BB13 BB16 CC01 CC05 DD07 DD71 FF13 GG09 HH13 5C094 AA12 BA03 BA43 CA19 CA24 DA14 DA15 DB04 EA04 EA07 EB02 ED03 ED15 FB01 FB12 FB15 5F033 GG04 HH38 JJ01 JJ38 KK08 KK17 KK18 KK20 MM05 MM08 PP15 QQ01 QQ25 QQ37 QQ59 QQ65 RR06 RR21 SS08 SS15 VV06 VV15 XX02 XX33 5F110 AA16 AA24 BB01 BB02 BB04 CC07 CC08 DD01 DD02 DD13 DD14 DD15 DD17 EE01 EE02 EE03 EE04 EE06 EE09 EE14 EE15 EE23 EE28 EE44 FF02 FF03 FF04 FF09 FF28 FF29 FF30 GG01 GG02 GG13 GG15 GG24 GG25 GG45 HJ01 HJ04 HJ12 HJ13 HJ18 HJ23 HK09 HK16 HL07 HL23 HM15 HM19 NN03 NN04 NN22 NN23 NN24 NN27 NN34 NN35 NN72 NN73 PP01 PP02 PP03 PP05 PP06 PP34 QQ02 QQ04 QQ19 QQ30
Claims (11)
- 【請求項１】共通電極，画素電極がＴＦＴの保護膜上に
配置され、液晶層に封止されている液晶分子の分子軸の
方向をアクティブマトリックス基板表面と水平な表面で
回転させて表示を行うことにより、広視野角表示を可能
にした広視野角液晶表示装置の製造方法において、 （ａ）透明絶縁性基板上に、ゲート電極金属層とゲート
絶縁体とａ−Ｓｉ層とをこの順に積層し、ゲート電極と
ゲート絶縁膜と半導体層とからなるアイランドを、フォ
トリソグラフィー工程を用いたパターニングによって形
成する工程と、 （ｂ）前記透明絶縁性基板上に、層間絶縁膜とドレイン
電極金属層とをこの順に堆積し、所定の領域の前記ドレ
イン電極金属層を除去することによってドレイン配線
を、フォトリソグラフィー工程を用いたパターニングに
よって形成する工程と、 （ｃ）前記透明絶縁性基板上に、絶縁膜を堆積し、前記
絶縁膜を貫通し、所定の位置にソース／ドレイン電極と
接続するための絶縁膜コンタクトを、フォトリソグラフ
ィー工程を用いたパターニングによって形成する工程
と、 （ｄ）前記透明絶縁性基板上に、透明導電膜を堆積し、
不要な前記透明導電膜を除去し、クシ歯状の前記画素電
極と前記共通電極とを互い違いに配置するようフォトリ
ソグラフィー工程を用いたパターニングによって形成す
ると共に、前記ソース電極と前記画素電極とを接続し、
かつ、前記ドレイン電極とドレイン線とを接続する工程
とを含むことを特徴とする広視野角液晶表示装置の製造
方法。 - 【請求項２】共通電極，画素電極がＴＦＴの保護膜上に
配置され、液晶層に封止されている液晶分子の分子軸の
方向をアクティブマトリックス基板表面と水平な表面で
回転させて表示を行うことにより、広視野角表示を可能
にした広視野角液晶表示装置の製造方法において、 （ａ）透明絶縁性基板上に、ゲート電極金属層を積層
し、ゲート電極をフォトリソグラフィー工程を用いたパ
ターニングによって形成する工程と、 （ｂ）前記透明絶縁性基板上に、層間絶縁膜とａ−Ｓｉ
層とｎ＋ ａ−Ｓｉ層とドレイン電極金属層とをこの順
に堆積し、厚さの異なる複数の領域を持つレジストを使
用したフォトリソグラフィー工程によって、前記ドレイ
ン電極金属層の不要な部分を除去してパターニングし、
未露光部をアッシングしてリフローした後、前記ｎ＋
ａ−Ｓｉ層および前記ａ−Ｓｉ層の一部を除去し、リフ
ロー後の前記レジストを剥離することによって、ドレイ
ン配線とアイランドとをパターニング形成する工程と、 （ｃ）前記透明絶縁性基板上に、絶縁膜を堆積し、前記
絶縁膜を貫通し、所定の位置に前記アイランドのソース
電極に接続するための絶縁膜コンタクトを、フォトリソ
グラフィー工程を用いたパターニングによって形成する
工程と、 （ｄ）前記透明絶縁性基板上に、画素電極となる透明導
電膜を堆積し、不要な前記透明導電膜を除去し、前記画
素電極と前記共通電極とをフォトリソグラフィー工程を
用いたパターニングによって形成すると共に、前記画素
電極と前記ソース電極とを接続する工程とを含むことを
特徴とする広視野角液晶表示装置の製造方法。 - 【請求項３】共通電極，画素電極がＴＦＴの保護膜上に
配置され、液晶層に封止されている液晶分子の分子軸の
方向をアクティブマトリックス基板表面と水平な表面で
回転させて表示を行うことにより、広視野角表示を可能
にした広視野角液晶表示装置の製造方法において、 （ａ）透明絶縁性基板上に、ゲート電極金属層を積層
し、ゲート電極を、フォトリソグラフィー工程を用いた
パターニングによって形成する工程と、 （ｂ）前記透明絶縁性基板上に、層間絶縁膜とａ−Ｓｉ
層とｎ＋ ａ−Ｓｉ層とドレイン電極金属層とをこの順
に堆積し、厚さの異なる複数の領域を持つレジストを使
用したフォトリソグラフィー工程によって、前記ａ−Ｓ
ｉ層，ｎ＋ ａ−Ｓｉ層，ドレイン電極金属層の不要な
部分を除去してパターニングし、未露光部をアッシング
した後、所定の前記ａ−Ｓｉ層の一部，前記ｎ＋ ａ−
Ｓｉ層，前記ドレイン電極金属層を除去した後、前記未
露光部を剥離して、ドレイン配線とアイランドとをパタ
ーニング形成する工程と、 （ｃ）前記透明絶縁性基板上に、絶縁膜を堆積し、前記
絶縁膜を貫通し、所定の位置に前記アイランドのソース
電極に接続するための絶縁膜コンタクトをフォトリソグ
ラフィー工程を用いたパターニングによって形成する工
程と、 （ｄ）前記透明絶縁性基板上に、画素電極となる透明導
電膜を堆積し、不要な前記透明導電膜を除去し、前記画
素電極と前記共通電極とを、フォトリソグラフィー工程
を用いたパターニングによって形成すると共に、前記画
素電極と前記ソース電極とを接続する工程とを含むこと
を特徴とする広視野角液晶表示装置の製造方法。 - 【請求項４】共通電極，画素電極がＴＦＴの保護膜上に
配置され、液晶層に封止されている液晶分子の分子軸の
方向をアクティブマトリックス基板表面と水平な表面で
回転させて表示を行うことにより、広視野角表示を可能
にした広視野角液晶表示装置の製造方法において、 （ａ）透明絶縁性基板上に、ゲート電極金属層とゲート
絶縁体とａ−Ｓｉ層とをこの順に積層し、ゲート電極と
ゲート絶縁膜と半導体層とからなるアイランドを、フォ
トリソグラフィー工程を用いたパターニングによって形
成する工程と、 （ｂ）前記透明絶縁性基板上に、層間絶縁膜とドレイン
電極金属層とをこの順に堆積し、所定の領域の前記ドレ
イン電極金属層を除去することによってドレイン配線
を、フォトリソグラフィー工程を用いたパターニングに
よって形成する工程と、 （ｃ）前記透明絶縁性基板上に、絶縁膜を堆積し、前記
絶縁膜を貫通し、所定の位置にソース／ドレイン電極と
接続するための絶縁膜コンタクトを印刷によって形成す
る工程と、 （ｄ）前記透明絶縁性基板上に、透明導電膜を堆積し、
不要な前記透明導電膜を除去し、クシ歯状の前記画素電
極と前記共通電極とを互い違いに配置するようフォトリ
ソグラフィー工程を用いたパターニングによって形成す
ると共に、前記ソース電極と前記画素電極とを接続し、
かつ、前記ドレイン電極とドレイン線とを接続する工程
とを含むことを特徴とする広視野角液晶表示装置の製造
方法。 - 【請求項５】共通電極，画素電極がＴＦＴの保護膜上に
配置され、液晶層に封止されている液晶分子の分子軸の
方向をアクティブマトリックス基板表面と水平な表面で
回転させて表示を行うことにより、広視野角表示を可能
にした広視野角液晶表示装置の製造方法において、 （ａ）透明絶縁性基板上に、ゲート電極金属層を積層
し、ゲート電極をフォトリソグラフィー工程を用いたパ
ターニングによって形成する工程と、 （ｂ）前記透明絶縁性基板上に、層間絶縁膜とａ−Ｓｉ
層とｎ＋ ａ−Ｓｉ層とドレイン電極金属層とをこの順
に堆積し、厚さの異なる複数の領域を持つレジストを使
用したフォトリソグラフィー工程によって、前記ドレイ
ン電極金属層の不要な部分を除去してパターニングし、
未露光部をアッシングしてリフローした後、前記ｎ＋
ａ−Ｓｉ層および前記ａ−Ｓｉ層の一部を除去し、リフ
ロー後の前記レジストを剥離することによって、ドレイ
ン配線とアイランドとをパターニング形成する工程と、 （ｃ）前記透明絶縁性基板上に、絶縁膜を堆積し、前記
絶縁膜を貫通し、所定の位置に前記アイランドのソース
電極に接続するための絶縁膜コンタクトを印刷によって
形成する工程と、 （ｄ）前記透明絶縁性基板上に、画素電極となる透明導
電膜を堆積し、不要な前記透明導電膜を除去し、前記画
素電極と前記共通電極とをフォトリソグラフィー工程を
用いたパターニングによって形成すると共に、前記画素
電極と前記ソース電極とを接続する工程とを含むことを
特徴とする広視野角液晶表示装置の製造方法。 - 【請求項６】共通電極，画素電極がＴＦＴの保護膜上に
配置され、液晶層に封止されている液晶分子の分子軸の
方向をアクティブマトリックス基板表面と水平な表面で
回転させて表示を行うことにより、広視野角表示を可能
にした広視野角液晶表示装置の製造方法において、 （ａ）透明絶縁性基板上に、ゲート電極金属層を積層
し、ゲート電極を、フォトリソグラフィー工程を用いた
パターニングによって形成する工程と、 （ｂ）前記透明絶縁性基板上に、層間絶縁膜とａ−Ｓｉ
層とｎ＋ ａ−Ｓｉ層とドレイン電極金属層とをこの順
に堆積し、厚さの異なる複数の領域を持つレジストを使
用したフォトリソグラフィー工程によって、前記ａ−Ｓ
ｉ層，ｎ＋ ａ−Ｓｉ層，ドレイン電極金属層の不要な
部分を除去してパターニングし、未露光部をアッシング
した後、所定の前記ａ−Ｓｉ層の一部，前記ｎ＋ ａ−
Ｓｉ層，前記ドレイン電極金属層を除去した後、前記未
露光部を剥離して、ドレイン配線とアイランドとをパタ
ーニング形成する工程と、 （ｃ）前記透明絶縁性基板上に、絶縁膜を堆積し、前記
絶縁膜を貫通し、所定の位置に前記アイランドのソース
電極に接続するための絶縁膜コンタクトを印刷によって
形成する工程と、 （ｄ）前記透明絶縁性基板上に、画素電極となる透明導
電膜を堆積し、不要な前記透明導電膜を除去し、前記画
素電極と前記共通電極とを、フォトリソグラフィー工程
を用いたパターニングによって形成すると共に、前記画
素電極と前記ソース電極とを接続する工程とを含むこと
を特徴とする広視野角液晶表示装置の製造方法。 - 【請求項７】前記絶縁膜は、下層の無機絶縁膜と上層の
有機絶縁膜の積層膜とからなり、前記上層の有機絶縁膜
をフォトリソグラフィー工程によって所定の位置を開口
した後に、前記上層の有機絶縁膜をマスクに前記下層の
無機絶縁膜のエッチングを行うことを特徴とする請求項
１乃至６のいずれか１に記載の広視野角液晶表示装置の
製造方法。 - 【請求項８】前記ゲート電極は、高融点金属の単層、も
しくは上層の高融点金属と下層のＡｌ又はＡｌ合金とか
ら構成される２層積層膜であることを特徴とする請求項
１乃至７のいずれか１に記載の広視野角液晶表示装置の
製造方法。 - 【請求項９】前記ソース電極及び前記ドレイン電極は、
高融点金属の単層、もしくは上層の高融点金属と下層の
Ａｌ又はＡｌ合金とから構成される２層積層膜、もしく
は上層の高融点金属と中層のＡｌ又はＡｌ合金と下層の
高融点金属とから構成される３層積層膜であることを特
徴とする請求項１乃至７のいずれか１に記載の広視野角
液晶表示装置の製造方法。 - 【請求項１０】前記高融点金属は、Ｃｒ又はＭｏである
ことを特徴とする請求項８又は９に記載の広視野角液晶
表示装置の製造方法。 - 【請求項１１】前記絶縁膜は、感光性であることを特徴
とする請求項１乃至１０のいずれか１に記載の広視野角
液晶表示装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001130421A JP4943589B2 (ja) | 2001-04-26 | 2001-04-26 | 液晶表示装置の製造方法 |
| US10/127,929 US20020158994A1 (en) | 2001-04-26 | 2002-04-23 | Manufacturing method of liquid crystal display device |
| KR10-2002-0022634A KR100503681B1 (ko) | 2001-04-26 | 2002-04-25 | 액정 표시장치의 제조방법 |
| TW091108815A TWI316153B (en) | 2001-04-26 | 2002-04-26 | Manufacturing method of liquid crystal display device |
| US12/020,390 US7532270B2 (en) | 2001-04-26 | 2008-01-25 | Manufacturing method of a liquid crystal display device using a photo resist having regions with different thicknesses, ashing, and reflow processing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001130421A JP4943589B2 (ja) | 2001-04-26 | 2001-04-26 | 液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002328395A true JP2002328395A (ja) | 2002-11-15 |
| JP4943589B2 JP4943589B2 (ja) | 2012-05-30 |
Family
ID=18978802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001130421A Expired - Fee Related JP4943589B2 (ja) | 2001-04-26 | 2001-04-26 | 液晶表示装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US20020158994A1 (ja) |
| JP (1) | JP4943589B2 (ja) |
| KR (1) | KR100503681B1 (ja) |
| TW (1) | TWI316153B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008077060A (ja) * | 2006-08-21 | 2008-04-03 | Epson Imaging Devices Corp | 液晶装置および電子機器 |
| JP2009230022A (ja) * | 2008-03-25 | 2009-10-08 | Nec Lcd Technologies Ltd | 液晶表示装置の製造方法および液晶表示装置 |
| US9664960B2 (en) | 2015-05-12 | 2017-05-30 | Samsung Display Co., Ltd. | Display device with reduced manufacturing cost and method of manufacturing the same |
| US9716118B2 (en) | 2014-12-24 | 2017-07-25 | Mitsubishi Electric Corporation | Thin film transistor substrate including thin film transistor formed of oxide semiconductor and method for manufacturing the same |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW413955B (en) * | 1997-10-18 | 2000-12-01 | Samsung Electronics Co Ltd | Liquid crystal displays and manufacturing methods thereof |
| US7288444B2 (en) * | 2001-04-04 | 2007-10-30 | Samsung Sdi Co., Ltd. | Thin film transistor and method of manufacturing the same |
| KR100760937B1 (ko) * | 2002-11-30 | 2007-09-21 | 엘지.필립스 엘시디 주식회사 | 횡전계방식의 액정표시장치 및 그 제조방법 |
| JP2004341465A (ja) * | 2003-05-14 | 2004-12-02 | Obayashi Seiko Kk | 高品質液晶表示装置とその製造方法 |
| KR100731045B1 (ko) * | 2003-06-17 | 2007-06-22 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정표시장치 및 그 제조방법 |
| CN100367101C (zh) * | 2004-07-26 | 2008-02-06 | 广辉电子股份有限公司 | 液晶显示装置 |
| KR101125254B1 (ko) * | 2004-12-31 | 2012-03-21 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법 |
| KR101446341B1 (ko) * | 2005-12-30 | 2014-10-02 | 엘지디스플레이 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
| KR100983716B1 (ko) | 2006-06-30 | 2010-09-24 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| JP4740203B2 (ja) * | 2006-08-04 | 2011-08-03 | 北京京東方光電科技有限公司 | 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法 |
| JP4565572B2 (ja) * | 2006-09-05 | 2010-10-20 | 株式会社フューチャービジョン | 液晶表示パネルの製造方法 |
| US7656493B2 (en) * | 2007-07-31 | 2010-02-02 | Arthur Alan R | Pixel well electrodes |
| KR101058461B1 (ko) * | 2007-10-17 | 2011-08-24 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법 |
| KR101243824B1 (ko) * | 2008-09-24 | 2013-03-18 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR101896703B1 (ko) | 2012-02-17 | 2018-10-04 | 리쿠아비스타 비.브이. | 전기 습윤 표시 장치 및 그 제조 방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10105084A (ja) * | 1996-09-30 | 1998-04-24 | Fujitsu Ltd | 液晶表示装置及びその製造方法 |
| JPH10153796A (ja) * | 1996-11-22 | 1998-06-09 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及びその作製方法 |
| JP2000194003A (ja) * | 1998-12-28 | 2000-07-14 | Fujitsu Ltd | 液晶表示装置用基板及びその製造方法 |
| JP2000292801A (ja) * | 1999-04-06 | 2000-10-20 | Nec Corp | 液晶表示装置 |
| JP2001033816A (ja) * | 1999-07-19 | 2001-02-09 | Matsushita Electric Ind Co Ltd | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2952075B2 (ja) * | 1991-06-12 | 1999-09-20 | キヤノン株式会社 | 液晶素子の製造法 |
| JPH09127516A (ja) * | 1995-11-06 | 1997-05-16 | Sharp Corp | 液晶表示素子の製造方法 |
| JP3087841B2 (ja) | 1996-10-29 | 2000-09-11 | 日本電気株式会社 | 広視野角液晶表示装置 |
| DE69835888T2 (de) * | 1997-04-11 | 2007-05-03 | Hitachi, Ltd. | Flüssigkristallanzeigevorrichtung |
| KR19990012990A (ko) * | 1997-07-31 | 1999-02-25 | 구자홍 | 횡전계방식 액정표시장치 및 그 제조방법 |
| US6493048B1 (en) * | 1998-10-21 | 2002-12-10 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same |
| US6287899B1 (en) * | 1998-12-31 | 2001-09-11 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
| KR100333983B1 (ko) * | 1999-05-13 | 2002-04-26 | 윤종용 | 광시야각 액정 표시 장치용 박막 트랜지스터 어레이 기판 및그의 제조 방법 |
| KR100355713B1 (ko) * | 1999-05-28 | 2002-10-12 | 삼성전자 주식회사 | 탑 게이트 방식 티에프티 엘시디 및 제조방법 |
| JP3564417B2 (ja) * | 2000-05-31 | 2004-09-08 | Ｎｅｃ液晶テクノロジー株式会社 | カラー液晶表示装置及びその製造方法 |
| KR20020053575A (ko) * | 2000-12-27 | 2002-07-05 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시장치와 그 제조방법 |
| KR100466387B1 (ko) * | 2000-12-28 | 2005-01-13 | 비오이 하이디스 테크놀로지 주식회사 | 5 마스크공정을 이용한 액정 디스플레이의 제조방법 |
| GB0105145D0 (en) * | 2001-03-02 | 2001-04-18 | Koninkl Philips Electronics Nv | Thin film transistors and method of manufacture |
-
2001
- 2001-04-26 JP JP2001130421A patent/JP4943589B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-23 US US10/127,929 patent/US20020158994A1/en not_active Abandoned
- 2002-04-25 KR KR10-2002-0022634A patent/KR100503681B1/ko not_active IP Right Cessation
- 2002-04-26 TW TW091108815A patent/TWI316153B/zh not_active IP Right Cessation
-
2008
- 2008-01-25 US US12/020,390 patent/US7532270B2/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10105084A (ja) * | 1996-09-30 | 1998-04-24 | Fujitsu Ltd | 液晶表示装置及びその製造方法 |
| JPH10153796A (ja) * | 1996-11-22 | 1998-06-09 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及びその作製方法 |
| JP2000194003A (ja) * | 1998-12-28 | 2000-07-14 | Fujitsu Ltd | 液晶表示装置用基板及びその製造方法 |
| JP2000292801A (ja) * | 1999-04-06 | 2000-10-20 | Nec Corp | 液晶表示装置 |
| JP2001033816A (ja) * | 1999-07-19 | 2001-02-09 | Matsushita Electric Ind Co Ltd | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008077060A (ja) * | 2006-08-21 | 2008-04-03 | Epson Imaging Devices Corp | 液晶装置および電子機器 |
| JP2009230022A (ja) * | 2008-03-25 | 2009-10-08 | Nec Lcd Technologies Ltd | 液晶表示装置の製造方法および液晶表示装置 |
| US8748891B2 (en) | 2008-03-25 | 2014-06-10 | Nlt Technologies, Ltd. | Manufacturing process of liquid crystal display device, and liquid crystal display device |
| US9716118B2 (en) | 2014-12-24 | 2017-07-25 | Mitsubishi Electric Corporation | Thin film transistor substrate including thin film transistor formed of oxide semiconductor and method for manufacturing the same |
| US9911765B2 (en) | 2014-12-24 | 2018-03-06 | Mitsubishi Electric Corporation | Thin film transistor substrate including thin film transistor formed of oxide semiconductor and method for manufacturing the same |
| US9664960B2 (en) | 2015-05-12 | 2017-05-30 | Samsung Display Co., Ltd. | Display device with reduced manufacturing cost and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI316153B (en) | 2009-10-21 |
| US20080124825A1 (en) | 2008-05-29 |
| KR20020083143A (ko) | 2002-11-01 |
| JP4943589B2 (ja) | 2012-05-30 |
| KR100503681B1 (ko) | 2005-07-26 |
| US7532270B2 (en) | 2009-05-12 |
| US20020158994A1 (en) | 2002-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7532270B2 (en) | Manufacturing method of a liquid crystal display device using a photo resist having regions with different thicknesses, ashing, and reflow processing | |
| US7649581B2 (en) | Array substrate of an LCD comprising first and second gate insulating layers and method of fabricating the same | |
| US8563980B2 (en) | Array substrate and manufacturing method | |
| US6414730B1 (en) | Liquid crystal display device and method for manufacturing the same | |
| JP3317387B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| US7466389B2 (en) | Display device having contact holes' taper angle larger in display region than in terminal region | |
| KR100796756B1 (ko) | 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| JP5280988B2 (ja) | 液晶表示装置の製造方法 | |
| US7616284B2 (en) | Liquid crystal display device and fabricating method thereof | |
| JP5528475B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| US20050219433A1 (en) | Liquid crystal display device and method for fabricating the same | |
| US7737445B2 (en) | Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion | |
| JP2003195355A (ja) | 半導体素子の接触部及びその製造方法とそれを含む表示装置用薄膜トランジスタアレイ基板及びその製造方法 | |
| KR100922272B1 (ko) | 액정 표시 패널의 제조 방법 및 액정 표시 패널 | |
| JP2002026333A (ja) | アクティブマトリクス基板の製造方法 | |
| US20050094079A1 (en) | Thin film transistor substrate using a horizontal electric field type liquid crystal display device and fabricating method thereof | |
| US8537327B2 (en) | Array substrate and manufacturing method thereof, liquid crystal display | |
| JP4954868B2 (ja) | 導電層を備えた基板の製造方法 | |
| KR101172666B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR100769162B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR100268105B1 (ko) | 박막트랜지스터기판및그제조방법 | |
| JP3510129B2 (ja) | 液晶表示素子の製造方法 | |
| KR20030028110A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100853207B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP2002280567A (ja) | 表示装置用アレイ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070411 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080312 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100311 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110502 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120203 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120301 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4943589 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |