JP2002319102A

JP2002319102A - 磁気ヘッド駆動回路

Info

Publication number: JP2002319102A
Application number: JP2001120510A
Authority: JP
Inventors: Tomohiro Koda; 朋弘甲田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2001-04-19
Filing date: 2001-04-19
Publication date: 2002-10-31

Abstract

(57)【要約】【課題】簡素な構成で、低周波数駆動に切り替えた場
合の消費電力を抑える。【解決手段】スイッチング素子Ｑ２、Ｑ４、Ｑ５、Ｑ
６はエンハンスメント型のＮチャンネルＦＥＴから成
り、スイッチング素子Ｑ１、Ｑ３はエンハンスメント型
のＰチャンネルＦＥＴから成る。高い周波数の駆動電流
をコイルＬに供給する場合は、スイッチング素子Ｑ１、
Ｑ４およびスイッチング素子Ｑ２、Ｑ３の各組を交互に
オン／オフさせる。一方、低い周波数の駆動電流をコイ
ルＬに供給する場合には、スイッチング素子Ｑ４、Ｑ５
およびスイッチング素子Ｑ２、Ｑ６の各組を交互にオン
／オフさせ、そして、この場合、コイルＬのインピーダ
ンスが低く両端の電圧は低いので、電源電圧を下げて消
費電力を削減する。スイッチング素子Ｑ５、Ｑ６がＮチ
ャンネルＦＥＴであるため、電源電圧を下げても、負の
ゲート電圧を印加する必要がない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、情報記録媒体に対
して磁気的に情報を記録すべく情報記録媒体に磁界を印
加する磁気ヘッドの駆動回路に関するものである。

【０００２】

【従来の技術】近年、音楽や、各種デジタルデーターの
記録媒体として光磁気ディスクが実用化され、特に再生
専用だけでなく、ユーザーが光磁気ディスクに音楽やデ
ーターを記録することができるようにしたシステムが普
及している。このような光磁気ディスクに対する情報記
録方式としては、いわゆる磁界変調方式が広く採用され
ている。

【０００３】図７は磁界変調方式における記録動作を説
明するための概念図である。図７に示したように、磁界
変調方式の場合、ディスク９１に対する記録ヘッドとし
ては、光学ヘッド９２と磁気ヘッド９３がディスク９１
を挟んで対向する状態に配置される。９１ａはディスク
９１に形成される垂直磁化膜である。記録動作時には垂
直磁化膜９１ａに対して光学ヘッド９２からレーザ光を
照射し、垂直磁化膜９１ａにおける記録部位をキュリー
温度以上に高める。このとき磁気ヘッド９３から記録デ
ーター波形の反転に対応してＮ又はＳの極性となるよう
に変調した磁界を与えることで、その磁気パターンが垂
直磁化膜９１ａに記録されることになる。つまり、ディ
スクに対するデーター記録としては熱磁気記録の手法に
より行われることになる。このため、磁界変調方式を採
用するディスクドライブ装置においては、記録データー
波形に応じた磁界が磁気ヘッドにおいて発生されるよう
に、図７に示す磁気ヘッド９３のコイル９３ａに対し
て、記録データー波形に応じて極性の切り換わる駆動電
流を供給する磁気ヘッド駆動回路が備えられる。

【０００４】図８は、磁界変調方式に採用される磁気ヘ
ッド駆動回路の一構成例（特開平１１−１６１９０６号
公報）を示す回路図である。図８に示した従来の磁気ヘ
ッド駆動回路１５Ａは、エンコーダー部（図示せず）か
ら供給された記録データーＤＲ及びクロック信号ＣＬＫ
を入力してスイッチング素子Ｑ１〜Ｑ４をスイッチング
駆動するためのゲート電圧であるスイッチング制御信号
ｖ１〜ｖ４を生成する制御信号生成回路１６Ａと、主と
して４つのスイッチング素子Ｑ１〜Ｑ４、及び磁気ヘッ
ド６のコイルＬ及びコンデンサＣの並列接続により形成
されるＬＣ共振回路から成る「共振転流型Ｈブリッジ回
路」を備えて構成される。

【０００５】この磁気ヘッド駆動回路１５Ａでは、共振
転流型Ｈブリッジ回路を形成する４つのスイッチング素
子Ｑ１、Ｑ２、Ｑ３、Ｑ４のうち、スイッチング素子Ｑ
１、Ｑ３には、エンハンスメント型のＰチャンネルＭＯ
Ｓ−ＦＥＴ（Field Effect Transistor）を用い、スイ
ッチング素子Ｑ２、Ｑ４には、エンハンスメント型のＮ
チャンネルＭＯＳ−ＦＥＴを用いている。

【０００６】スイッチング素子Ｑ１のソースは電源ライ
ンＶｃｃに対して接続され、ドレインは逆流阻止用ダイ
オードＤ１（アノード→カソード）を介してスイッチン
グ素子Ｑ２のドレインと接続される。スイッチング素子
Ｑ２のソースはアースに接地される。同様にして、スイ
ッチング素子Ｑ３は、そのソースが電源ラインＶｃｃに
対して接続され、ドレインは逆流阻止用ダイオードＤ３
（アノード→カソード）を介してスイッチング素子Ｑ４
のドレインと接続され、スイッチング素子Ｑ４のソース
はアースに接地される。即ち、スイッチング素子Ｑ１、
Ｑ２の組は逆流阻止用ダイオードＤ１を介して直列接続
されて電源ラインＶｃｃに対して接続され、スイッチン
グ素子Ｑ３、Ｑ４の組は逆流阻止用ダイオードＤ３を介
して直列接続されて電源ラインＶｃｃに対して接続され
ることになる。

【０００７】また、フライホイールダイオードＤ２は、
カソード側がスイッチング素子Ｑ２のドレインと接続さ
れ、アノード側がアースに接地されるようにして挿入さ
れる。同様にして、フライホイールダイオードＤ４は、
カソード側がスイッチング素子Ｑ４のドレインと接続さ
れ、アノード側がアースに接地されるようにして挿入さ
れる。

【０００８】また、磁気ヘッドを形成する所定のインダ
クタンスを有するコイルＬと、所定のキャパシタンスを
有するコンデンサＣが並列接続されることにより、共振
回路（Ｌ、Ｃ）が形成され、この共振回路（Ｌ、Ｃ）の
一端（ａ点）は、逆流阻止用ダイオードＤ１（カソー
ド）とスイッチング素子Ｑ２（ドレイン）の接続点に対
して接続され、他端（ｂ点）は逆流阻止用ダイオードＤ
３（カソード）とスイッチング素子Ｑ４（ドレイン）の
接続点に対して接続される。つまり、各々直列接続され
たスイッチング素子Ｑ１、Ｑ２の組と、スイッチング素
子Ｑ３、Ｑ４の組との各中点との間を結合するようにし
て設けられる。

【０００９】制御信号生成回路１６Ａはたとえば所要の
論理回路等を備えて構成され、最小ランｄ＝１、最大ラ
ンｋ＝７として規定されている（１、７）ＲＬＬ（ＲＬ
Ｌ：Run Length Limited）符号列の記録データーＤＲ及
びクロック信号ＣＬＫを利用して、後述する波形パター
ンのスイッチング制御信号ｖ１〜ｖ４を生成して出力す
る。スイッチング制御信号ｖ１〜ｖ４は、それぞれスイ
ッチング素子Ｑ１〜Ｑ４のゲートに対して供給される。

【００１０】次に、このように構成された磁気ヘッド駆
動回路１５Ａの動作について説明する。図９は従来の磁
気ヘッド駆動回路１５Ａの動作を示すタイミングチャー
トである。図９（Ａ）及び図９（Ｂ）には、それぞれ制
御信号生成回路１６Ａに入力される（１、７）ＲＬＬ符
号列としての記録データーＤＲ及びクロック信号ＣＬＫ
が示されている。図９（Ａ）に示す記録データーＤＲ
は、期間ｔ１〜ｔ６及びこれに続く期間ｔ６〜ｔ１１が
それぞれ‘１’（ハイレベル）、‘０’（ローレベル）
を示す２Ｔの最小反転間隔による反転区間とされてお
り、時点ｔ１１以降は最小反転間隔２Ｔより大きく最大
反転間隔８Ｔ以内とされるある反転間隔を有する‘１’
（ハイレベル）による波形とされているものとする。ま
た、クロック信号ＣＬＫは、記録データーＤＲに同期し
ていると共に、記録データーＤＲの１Ｔを１周期とする
周波数による信号とされている。また、この図では説明
の簡単のために、１周期内のハイレベルとローレベルと
のデューティ比は５０％ではなく、ある偏りをもった所
定のデューティ比が設定されている。このデューティ比
は、後述するようにしてスイッチング制御電圧ｖ１及び
ｖ３を反転区間内においてチョップ（断続）するための
タイミングを決定する要素であり、コイル電流ｉＬの反
転区間ごとにそのレベルを略一定に保つことを目的とし
て設定されるものである。

【００１１】制御信号生成回路１６Ａでは、上記図９
（Ａ）及び図９（Ｂ）に示す波形の記録データーＤＲ及
びクロック信号ＣＬＫが入力されると、図９（Ｃ）〜
（Ｆ）に示す波形パターンのスイッチング制御信号ｖ１
〜ｖ４を出力する。これらスイッチング制御信号のう
ち、スイッチング制御信号ｖ２及びｖ４は、記録データ
ーＤＲに基づいて生成することができる。即ち、スイッ
チング制御信号ｖ２は記録データーＤＲの波形を反転さ
せることにより生成され、スイッチング制御信号ｖ４は
記録データーＤＲの波形パターンをそのまま利用するよ
うにされる。また、スイッチング制御信号ｖ１及びｖ３
は、記録データーＤＲ及びクロック信号ＣＬＫを利用し
て生成されるものであり、スイッチング制御信号ｖ１
は、記録データーＤＲがハイレベル、かつクロック信号
ＣＬＫがローレベルの状態時にのみローレベルとされ
て、それ以外の論理の組み合わせ状態では常にハイレベ
ルとして出力される信号となる。スイッチング制御信号
ｖ３は、記録データーＤＲ及びクロック信号ＣＬＫが共
にローレベルの状態時にのみローレベルとされて、それ
以外の論理の組み合わせ状態では常にハイレベルとして
出力される信号となる。なお、これらスイッチング制御
信号ｖ１〜ｖ４のハイレベル時の電圧レベルはたとえば
３Ｖ程度とされる。

【００１２】このようなスイッチング制御信号ｖ１、ｖ
２、ｖ３、ｖ４がスイッチング素子Ｑ１、Ｑ２、Ｑ３、
Ｑ４の各ゲートに印加される場合の動作について説明す
る。図９に示す時点ｔ１以前においては、図９（Ｉ）に
示すようにして負極性（点ｂ→点ａの方向）によりコイ
ルＬに対してコイル電流ｉＬが流れているものとされ
る。このとき、時点ｔ１の直前のタイミングにおいて
は、スイッチング素子Ｑ２、Ｑ３が共にオンとされ、ス
イッチング素子Ｑ１、Ｑ４は共にオフの状態とされてい
ることにより、電源ラインＶｃｃ→スイッチング素子Ｑ
３→逆流阻止用ダイオードＤ３→コイルＬ→スイッチン
グ素子Ｑ２→アースによる電流経路（以降「第２の電流
経路」ともいうことにする）が形成されている。

【００１３】そして、時点ｔ１に至ると、これまでオン
とされていたスイッチング素子Ｑ２、Ｑ３が時点ｔ６
（記録データーＤＲの次の反転時点）に至るまで共にオ
フとなるようにされる。また、スイッチング素子Ｑ１、
Ｑ４の組についてはスイッチング素子Ｑ４は時点ｔ６ま
で継続的にオンとされるのに対して、スイッチング素子
Ｑ１は時点ｔ３までオフとなるようにされる。このと
き、時点ｔ１以前までコイルＬを流れていたコイル電流
ｉＬは、スイッチング素子Ｑ２、Ｑ３が共にオフとなる
のに従って急激に遮断されることで、コイルＬのインダ
クタンス作用によって、ａ点においては、図９（Ｇ）に
示すように約１００Ｖ程度の非常に高いレベルのフライ
バック電圧ｖａを発生させる。このフライバック電圧ｖ
ａは共振回路（Ｌ、Ｃ）の共振波形の半周期分に相当
し、従ってフライバック電圧ｖａが現れる期間ｔ１〜ｔ
２は、共振回路（Ｌ、Ｃ）の共振周波数の半周期分の時
間となる。

【００１４】ここで、逆流阻止用ダイオードＤ１は、上
記期間ｔ１〜ｔ２において発生するフライバック電圧ｖ
ａが、スイッチング素子Ｑ１のドレイン→ソースの方向
により存在する寄生ダイオードを介して電源ラインＶｃ
ｃに吸収されないようにするために設けられる。また、
期間ｔ１〜ｔ２においてｂ点（コイルＬと逆流阻止用ダ
イオードＤ３（カソード）との接続点）に同時に発生し
得るフライバック電圧ｖｂは、フライホイールダイオー
ドＤ４によりクランプされるために、期間ｔ１〜ｔ２に
おいては、図９（Ｈ）に示すようにフライバック電圧ｖ
ｂは発生しないようにされている。また、逆流阻止用ダ
イオードＤ３及びフライホイールダイオードＤ２も上記
と同様の作用を有するものである。即ち、逆流阻止用ダ
イオードＤ３は、後述する時点ｔ６において、スイッチ
ング素子Ｑ１、Ｑ４の組がオンからオフに切り替わっ
て、コイルＬに正方向（点ａ→点ｂ）に流れるコイル電
流が遮断されたときに、期間ｔ３〜ｔ４においてｂ点に
発生するフライバック電圧ｖｂが電源ラインＶｃｃに吸
収されることを阻止し、フライホイールダイオードＤ２
は、期間ｔ３〜ｔ４においてａ点に発生しうるフライバ
ック電圧ｖａをクランプするために設けらるものであ
る。

【００１５】上述のようにして、期間ｔ１〜ｔ２におい
てフライバック電圧ｖａが発生することで、共振回路
（Ｌ、Ｃ）の電流共振動作によって発生する正方向（ａ
点→ｂ点）の高レベルなフライバック電流がコイルＬに
流れることになる。これにより、期間ｔ１〜ｔ２の短時
間（たとえば約２０ｎｓｅｃ）において、図９（Ｉ）に
示すようにコイル電流ｉＬが負極側から正極側に反転
し、かつ、時点ｔ２においてはディスクに対する熱磁気
記録が適正に行われるために磁気ヘッド６にて発生され
る最小印加磁界強度を越える程度にまで、その電流レベ
ルが引き上げられるようにされる。

【００１６】続く期間ｔ２〜ｔ３においては、スイッチ
ング素子Ｑ４はオンであるのに対してスイッチング素子
Ｑ１はオフの状態が継続されていることから、電源ライ
ンＶｃｃ→スイッチング素子Ｑ１→逆流阻止用ダイオー
ドＤ１→コイルＬ→スイッチング素子Ｑ４→アースの電
流経路（以降「第１の電流経路」ともいうことにする）
に電流は依然流れないようにされる。これにより、期間
ｔ２〜ｔ３におけるコイル電流ｉＬとしては、図９
（Ｉ）に示すように、先に発生したフライバック電流
が、コイルＬのインダクタンス及びその損失抵抗により
決定する時定数に従って減衰する傾向となる。

【００１７】続く期間ｔ３〜ｔ４においては、スイッチ
ング素子Ｑ１、Ｑ４が共にオンとなることから、上記第
１の電流経路が形成されて、電源ラインＶｃｃからスイ
ッチング素子Ｑ１、及び逆流阻止用ダイオードＤ１を介
してコイルＬに電流ｉＤ１が流れるようにされる。そし
て、期間ｔ３〜ｔ４のコイル電流ｉＬとしては、図９
（Ｉ）に示すようにそのレベルが増加する傾向を示すこ
とになる。

【００１８】ここで、コイル電流ｉＬの変化について、
期間ｔ３〜ｔ４の場合を例に詳しく説明する。この期間
では電流ｉＤ１は、その上限値が、

【００１９】

【数１】により表されるとともに、

【００２０】

【数２】で表されるようにして時間経過にしたがってレベルが変
化する（増加する）ものであり、結果的に、

【００２１】

【数３】により表される積分波形となる。よってコイル電流ｉＬ
は、期間ｔ３〜ｔ４において、［数３］にしたがって増
加する電流となる。

【００２２】更に期間ｔ４〜ｔ５においては、スイッチ
ング素子Ｑ４がオンであるのに対してスイッチング素子
Ｑ１はオフに切り替わって第１の電流経路は再度遮断さ
れることになる。このときには、コイルＬのインダクタ
ンスによりｂ点に発生するフライバック電圧、及びフラ
イホイールダイオードＤ２によるａ点に発生しうるフラ
イバック電圧の抑制が行われることによる作用と、コイ
ルＬのインダクタンス及びその損失抵抗により決定する
時定数との作用により得られる傾きによって、コイル電
流ｉＬが減衰することになる。これに続く期間ｔ５〜ｔ
６においては、スイッチング素子Ｑ１、Ｑ４が共にオン
となることから、先の期間ｔ３〜ｔ４のときと同様にし
て、コイル電流ｉＬは［数３］に示す式に従ってそのレ
ベルが増加することになる。

【００２３】このように、記録データーＤＲがある反転
間隔を有して‘１’（ハイレベル）となるような場合に
は、第１の電流経路（電流ｉＤ１）をクロック周期ごと
に所定のデューティに従ったタイミングで断続するよう
にされる。これにより、第１の電流経路の断続に応じて
コイル電流ｉＬのレベルが短い周期で増減を交互に行う
ようにされる結果、たとえば期間ｔ１〜ｔ６の反転区間
内においては、コイル電流ｉＬのレベルが略一定に保た
れるように制御されることになる。従って、第１の電流
経路（電流ｉＤ１）の断続タイミングを決定するクロッ
ク信号ＣＬＫの１周期内（記録データーＤＲの１Ｔに相
当）におけるハイレベルとローレベルとのデューティ比
は、電流ｉＤ１の増加時と減衰時の各傾きのバランスを
考慮したうえで、コイル電流ｉＬのレベルを略一定に保
つための値が設定されることになる。

【００２４】続いて、記録データーＤＲが‘０’（ロー
レベル）により２Ｔの反転区間となる期間ｔ６〜ｔ１１
においては、スイッチング素子Ｑ１、Ｑ４の組が共にオ
フとなるように制御される（図９（Ｃ）（Ｆ））一方
で、電源ラインＶｃｃ側のスイッチング素子Ｑ２を定常
的にオン（図９（Ｄ））、アース側のスイッチング素子
Ｑ３はクロック信号ＣＬＫの１周期ごとのデューティに
従って、図９（Ｅ）に示すタイミングでオン／オフを行
うようにされる。

【００２５】これにより、期間ｔ６〜ｔ７においては、
スイッチング素子Ｑ１、Ｑ４がオフに切り替わって第１
の電流経路が急峻に遮断されることによって、図９
（Ｈ）のようにｂ点にフライバック電圧ｖｂが発生し、
（この際、フライバック電圧ｖａはフライホイールダイ
オードＤ２により抑制される（図９（Ｇ））、これによ
り、逆方向のフライバック電流を利用してコイル電流ｉ
Ｌを正方向から逆方向に急峻に反転させたうえで、最小
印加磁界強度を充分に超えるとされる所要のレベルにま
で到達するようにされる。そして、期間ｔ７〜ｔ８にお
いては、スイッチング素子Ｑ２はオンであるのに対して
スイッチング素子Ｑ３はオフの状態が継続されているこ
とで第２の電流経路による電流は流れないようにされる
ので、期間ｔ７〜ｔ８においてｂ点→ａ点の方向（逆方
向）に流れるコイル電流ｉＬとしては、図９（Ｉ）に示
すようにコイルＬのインダクタンス及びその損失抵抗に
より決定する時定数に従ってその絶対値レベルが減衰す
る。そして、続く期間ｔ８〜ｔ９においては、スイッチ
ング素子Ｑ２、Ｑ３が共にオンとなって第２の電流経路
が形成され、電源ラインＶｃｃからスイッチング素子Ｑ
３、及び逆流阻止用ダイオードＤ３を介してコイルＬに
電流ｉＤ３が流れるようにされる。これにより、期間ｔ
８〜ｔ９のコイル電流ｉＬとしては、図９（Ｉ）に示す
ように、その絶対値レベルが増加することになる。

【００２６】続く期間ｔ９〜ｔ１０においては、スイッ
チング素子Ｑ２がオン状態の元で、スイッチング素子Ｑ
３はオフに切り替わって第２の電流経路は再度遮断され
るので、時点ｔ９においてコイルＬのインダクタンスに
よりａ点に発生するフライバック電圧、及びｂ点に発生
しうるフライバック電圧に対するフライホイールダイオ
ードＤ４による抑制が行われることによる作用と、コイ
ルＬのインダクタンス及びその損失抵抗により決定する
時定数との作用により得られる傾きによって、コイル電
流ｉＬの絶対値レベルが減衰することになる。更に、続
く期間ｔ１０〜ｔ１１においては、スイッチング素子Ｑ
２、Ｑ３が共にオンとなることから、期間ｔ８〜ｔ９の
ときと同様にして、コイル電流ｉＬはその絶対値レベル
が増加することになる。

【００２７】このようにして、記録データーＤＲが２Ｔ
の反転区間により‘０’（ローレベル）となるような場
合においても、第２の電流経路（電流ｉＤ３）をクロッ
ク周期ごとに所定のデューティに従ったタイミングで断
続するようにスイッチング制御を行うようにされる。こ
れにより、第２の電流経路として逆方向に流れるコイル
電流ｉＬのレベルがクロック周期ごとに交互に増減を行
う動作が得られることで、負極側の反転区間のコイル電
流ｉＬとしても、所定の適正レベルにより略一定に保た
れることになる。

【００２８】時点ｔ１１以降は、図９（Ａ）に示すよう
に記録データーＤＲは、‘１’（ハイレベル）により、
最小反転間隔２Ｔより大きく最大反転間隔８Ｔ以内とさ
れるある反転間隔による波形となる。この時点ｔ１１以
降においては、図９（Ｃ）〜（Ｆ）に示すように、スイ
ッチング素子Ｑ２、Ｑ３は共にオフ状態となるように切
り替わる一方で、スイッチング素子Ｑ４は継続的にオ
ン、スイッチング素子Ｑ１はクロック信号ＣＬＫの１周
期ごとのハイレベル／ローレベルのデューティ比に従っ
たタイミングでオフ／オンを交互に繰り返すようにされ
る。これにより、時点ｔ１１から開始される反転間隔１
Ｔに相当する期間においては先に説明した期間ｔ１〜ｔ
４と同様の動作が得られ、以降は、期間ｔ４〜ｔ５とし
て説明した動作が繰り返されることになる。これによ
り、時点ｔ１１以降のコイル電流ｉＬは、図９（Ｉ）に
示すようにして正極性により所定の適正レベルが維持さ
れた波形が得られることになる。

【００２９】このような動作が行われることより、
（１、７）ＲＬＬ符号として変調された記録データーＤ
Ｒの波形に応じて変調される磁気ヘッド６の駆動電流
（コイル電流ｉＬ）は、（１、７）ＲＬＬ符号の最小反
転間隔２Ｔから最大反転間隔８Ｔまでの反転間隔ごとに
おいて、ほぼ一定の振幅レベルが得られることになる。
これにより、駆動電流（コイル電流ｉＬ）により磁気ヘ
ッド６において発生される磁界強度も、Ｎ極とＳ極と
で、それぞれ時間経過に関わらず所要の適正値がほぼ一
定に保たれることになる。

【００３０】なお、この例では、磁気ヘッド６の駆動電
流を上述のように一定振幅レベルとすべく、スイッチン
グ素子Ｑ１をオンさせるべき期間で、スイッチング制御
信号ｖ１をクロック信号ＣＬＫに同期して周期的にハイ
レベルとし、スイッチング素子Ｑ３をオンさせるべき期
間で、スイッチング制御信号ｖ３をクロック信号ＣＬＫ
に同期して周期的にハイレベルとしているが、駆動電流
の周波数が低い場合などには、スイッチング制御信号ｖ
１、ｖ３として、このようなチョッピングを行なってい
ないものが用いられる場合もある。

【００３１】

【発明が解決しようとする課題】ところで、最近の情報
記録再生装置では、１台の装置によって、種類の異なる
複数の情報記録媒体に対し情報記録が行えるものがあ
り、たとえば、ＡＴＲＡＣ１（Adaptive TRansform Aco
ustic Coding）によるオーディオデーターをＭＤ（Mini
Disk）に記録し、かつＭＰＥＧ２（Motion Picture Ex
perts Group）ビデオデーターをＭＤデーター２ディス
クに記録できる装置が知られている。

【００３２】このような情報記録再生装置では、情報記
録媒体によって磁気ヘッドの駆動電流の周波数が変化す
るため、駆動電流の大きさは情報記録媒体の種類により
異なったものとなる。すなわち、ＭＤデーター２ディス
クの場合には、クロック信号ＣＬＫの周波数を高く設定
してスイッチング素子を短い周期でオン／オフさせるた
め、上記［数２］、［数３］における時間ｔが小さい領
域で駆動回路は動作することになり、コイルＬに流れる
電流は、相対的に大きな値にはならない。一方、ＭＤに
情報を記録する場合には、クロック信号ＣＬＫの周波数
は低く設定してスイッチング素子を長い周期でオン／オ
フさせるため、上記［数２］、［数３］における時間ｔ
が大きな領域で駆動回路は動作することになり、コイル
Ｌに流れる電流は、相対的に大きな値となる。

【００３３】しかし、ＭＤとＭＤデーター２ディスクと
では、情報の記録に必要な磁界強度は互いにほぼ等しい
ので、ＭＤに情報を記録する場合には、必要以上に大き
な駆動電流をコイルＬに流していることになり、消費電
力が無駄に大きくなっている。

【００３４】図１０の（Ａ）および（Ｂ）はそれぞれ周
波数が高い場合と低い場合のコイル駆動電流を示す波形
図である。駆動電流の周波数が高い場合には、図１０の
（Ａ）に示したように、駆動電流が飽和レベルＩｓに到
達する前に極性が切り替わるため、駆動電流の振幅は小
さく、また波形は漸増、漸減波形となっている。一方、
駆動電流の周波数が低い場合には、図１０の（Ｂ）に示
したように、駆動電流が飽和レベルＩｓに到達するた
め、駆動電流の振幅は大きく、また波形は矩形波状とな
っている。なお、図１０において時間軸のスケールは
（Ａ）と（Ｂ）とで異なっており、両図におけるＴ０が
同じ時間を表している。

【００３５】この消費電力が無駄に大きくなる問題は、
ＭＤに情報を記録する際には、たとえば電源ラインＶｃ
ｃの電圧を下げることで解決を図ることができる。すな
わち、コイルＬの駆動電流の周波数が高い場合にはコイ
ルＬのインピーダンスが高く、したがってスイッチング
素子Ｑ１がオンした際のａ点の電圧、およびスイッチン
グ素子Ｑ３がオンした際のｂ点の電圧は大きな値とな
り、この場合には電源電圧を下げることはできない。特
に、図８の例ではスイッチング制御信号のチョッピング
を行っているため、コイル駆動電流の周波数はさらに高
くなっており、ａ点、ｂ点の電圧もいっそう高く、電源
電圧を下げることは困難である。

【００３６】一方、コイルＬの駆動電流の周波数が低い
場合にはコイルＬのインピーダンスが低いので、ａ点、
ｂ点の電圧は小さく、この場合には電源電圧を下げるこ
とが可能であり、駆動電流を抑えることができる。しか
しながら、磁気ヘッドの駆動周波数が高いＭＤデーター
２ディスクの場合、たとえば電源ラインＶｃｃの電圧が
３Ｖであったとすると、スイッチング素子Ｑ１〜Ｑ４と
しては、通常、それらのゲート・ソース間の電圧差が
２．５Ｖ程度でオンするものが用いられる。このような
条件で、ＭＤの場合、電源ラインＶｃｃの電圧をたとえ
ば２Ｖに下げたとすると、スイッチング素子Ｑ１、Ｑ３
では、ゲート・ソース間に印加できる電圧は最大で２Ｖ
となり、その結果、スイッチング素子Ｑ１、Ｑ３をオン
させることができずコイルＬの駆動は不可能となる。

【００３７】ここで、スイッチング素子Ｑ１、Ｑ３のゲ
ートに印加すべき電圧についてさらに詳しく説明する。
スイッチング素子Ｑ１、Ｑ４をオンさせてコイルＬに電
流を流す場合（スイッチング素子Ｑ２、Ｑ３をオンさせ
る場合も同様）、必要な電源電圧をＶＣＣは、コイルＬ
に流すべき電流をｉＬ、コイルＬのインピーダンスを
Ｚ、スイッチング素子Ｑ１、Ｑ４のオン抵抗を
Ｒ_ＯＮ１、Ｒ_ＯＮ４、ダイオードＤ１の順方向電圧降下
をＶ_Ｄ１として次式により表される。

【００３８】

【数４】ＶＣＣ＝ｉＬ（Ｒ_ＯＮ１＋Ｒ_ＯＮ４＋
Ｚ）＋Ｖ_Ｄ１そして、スイッチング素子Ｑ１のゲート・ソース遮断電
圧をＶｔｈとすると、電源電圧ＶＣＣがゲート・ソース
遮断電圧Ｖｔｈより低い場合には、ゲート電圧をアース
電位としてもＰチャネルＦＥＴであるスイッチング素子
Ｑ１をオンさせることはできない。したがって、ＶＣＣ
＞Ｖｔｈでなければならず、ＶＣＣに［数４］を代入し
てＺについて解くと次式を得る。

【００３９】

【数５】Ｚ＞（Ｖｔｈ − Ｖ_Ｄ１）／ｉＬ − Ｒ
_ＯＮ１ − Ｒ_ＯＮ４ここで、Ｚはコイルのインピーダンスであって周波数依
存性を持ち、周波数が高くなるほど値が大きくなる。よ
って、［数５］の左辺が右辺より大きくなる周波数がス
イッチング可能周波数ｆ０となり、図８の回路ではこの
周波数ｆ０より低い周波数の駆動電流をコイルＬに流す
ことはできない。

【００４０】そこで、制御信号生成回路１６Ａが負の電
圧を出力できるようにして、スイッチング素子Ｑ１、Ｑ
３をオンさせる際には負の電圧をゲートに印加するよう
にすれば、ゲート・ソース間にゲート・ソース遮断電圧
Ｖｔｈを越える電圧を印加することができ、ＶＣＣ＞Ｖ
ｔｈという条件は解消するので、上記ｆ０より低い周波
数でもコイルＬを駆動することが可能となる。上記の例
では、ゲート・ソース間に２．５Ｖ程度あるいはそれ以
上の電圧を印加でき、電源電圧が低い場合でもスイッチ
ング素子Ｑ１、Ｑ３を確実にオンさせてコイルＬを駆動
することが可能となる。

【００４１】しかし、その場合には、制御信号生成回路
１６Ａは正の電圧のみならず、負の電圧をも出力できな
ければならず、制御信号生成回路の構成が複雑になる。
そして電源回路は、極性の異なる２種類の電圧を生成す
る必要があるため、電源回路の構成も複雑となる。

【００４２】また、ＰチャンネルのＦＥＴであるスイッ
チング素子Ｑ１、Ｑ３として、低いゲート・ソース間電
圧でオンするものを用いて、この問題に対処することも
考えられるが、ＰチャンネルのＦＥＴは、低いゲート・
ソース間電圧でオンするものを製造することが難しく、
したがって、効果は限定的なものとなる。

【００４３】なお、図８に示した磁気ヘッド駆動回路１
５Ａでは、スイッチング素子Ｑ１〜Ｑ４として上述のよ
うにエンハンスメント型ＦＥＴが用いられているが、Ｆ
ＥＴの代わりにバイポーラトランジスターが用いられる
場合もあり、その場合、ＮチャンネルのＭＯＳ−ＦＥＴ
に代えてＮＰＮトランジスターが、ＰチャンネルのＭＯ
Ｓ−ＦＥＴに代えてＰＮＰトランジスターが使用され
る。そして、バイポーラトランジスターにより磁気ヘッ
ド駆動回路が構成される場合にも同様の問題が発生し、
低周波駆動時に消費電力を抑えるべく電源ラインＶｃｃ
の電圧を低下させた場合、バイポーラトランジスターの
スイッチング素子Ｑ１、Ｑ３に充分なベース電流を供給
して各トランジスターをオンさせるために、制御信号生
成回路１６Ａは負の電圧を出力しなければならなくな
り、制御信号生成回路および電源回路の構成が複雑とな
ってしまう。

【００４４】本発明はこのような問題を解決するために
なされたもので、その目的は、簡素な構成で電源電圧を
充分に下げ得る構成として、低周波数でコイルを駆動す
るように切り替えた場合に無駄な電力消費を抑制できる
ようにした磁気ヘッド駆動回路を提供することにある。

【００４５】

【課題を解決するための手段】本発明は上記目的を達成
するため、磁気ヘッドのコイルに駆動電流を供給して磁
界を発生させ、同磁界により情報記録媒体に情報を記録
する磁気ヘッド駆動回路であって、第１導電型チャンネ
ルの第１、第３のＦＥＴと、第２導電型チャンネルの第
２、第４、第５、第６のＦＥＴと、前記第１ないし第６
のＦＥＴの各ゲートに制御信号を印加して各ＦＥＴをオ
ン／オフ制御する制御回路とを含み、前記第２および第
４のＦＥＴのソースは第１電位点に接続され、前記第１
および第３のＦＥＴのソースならびに前記第５および第
６のＦＥＴのドレインは第２電位点に接続され、前記第
１および第２のＦＥＴのドレインならびに前記第５のＦ
ＥＴのソースは前記コイルの一端に接続され、前記第３
および第４のＦＥＴのドレインならびに前記第６のＦＥ
Ｔのソースは前記コイルの他端に接続され、前記制御回
路は、駆動電流の周波数が所定周波数以上の場合には、
前記第１および第４のＦＥＴ、または前記第２および第
３のＦＥＴの組のＦＥＴをオンさせて前記コイルに駆動
電流を供給し、駆動電流の周波数が所定周波数より低い
場合には、前記第４および第５のＦＥＴ、または前記第
２および第６のＦＥＴの組のＦＥＴをオンさせて前記コ
イルに駆動電流を供給することを特徴とする。

【００４６】本発明の磁気ヘッド駆動回路では、コイル
駆動電流の周波数が高い場合には第１および第３のＦＥ
Ｔが用いられ、周波数が低い場合には第５および第６の
ＦＥＴが用いられる。そのため、たとえば第１および第
３のＦＥＴとしてＰチャンネルのＦＥＴを、第２、第
４、第５、第６のＦＥＴとしてはＮチャンネルのＦＥＴ
を用い第２電位点の電圧を第１電位点の電圧より高く設
定した場合、駆動電流の周波数が高いときは、第１、第
２電位点間の電圧差を大きくとるとともに、第１および
第３のＦＥＴを通じコイルに対し充分な駆動電流を供給
して磁気ヘッドを駆動することができる。

【００４７】一方、駆動電流の周波数が低いときは、Ｎ
チャンネルの第５および第６のＦＥＴを通じてコイルに
駆動電流を供給するので、第１、第２電位点間の電圧差
を小さくして消費電力の抑制を図っても、制御回路や電
源回路の複雑化を招かない。すなわち、Ｎチャンネルの
ＦＥＴの方がＰチャンネルのＦＥＴよりゲート・ソース
遮断電圧が低いものを得やすく、したがって、第５およ
び第６のＦＥＴとしてゲート・ソース遮断電圧の低いも
のを用いることができ、第１、第２電位点間の電圧差を
小さくした場合にも第５および第６のＦＥＴをオンさせ
ることができる。そのため、従来のように正負の電圧を
用いてＦＥＴをオン／オフさせる必要はなく、制御回路
や電源回路が複雑化することがない。

【００４８】また、いっそうの消費電力の削減を図るべ
く第１、第２電位点間の電圧差をさらに縮小させた場合
や、あるいはゲート・ソース遮断電圧が高いＦＥＴを用
いた場合には、第５および第６のＦＥＴをオンさせるた
めに第２電位点の電圧を越える電圧を第５および第６の
ＦＥＴのゲートに印加することが必要になるが、そのよ
うな場合でも、従来のように正負の電圧を用いる必要は
なく、制御回路や電源回路は比較的簡素な構成のもので
済む。

【００４９】また、本発明は、磁気ヘッドのコイルに駆
動電流を供給して磁界を発生させ、同磁界により情報記
録媒体に情報を記録する磁気ヘッド駆動回路であって、
第１接合型の第１、第３のバイポーラトランジスター
と、第２接合型の第２、第４、第５、第６のバイポーラ
トランジスターと、前記第１ないし第６のバイポーラト
ランジスターの各ベースに制御信号を印加して各バイポ
ーラトランジスターをオン／オフ制御する制御回路とを
含み、前記第２および第４のバイポーラトランジスター
のエミッターは第１電位点に接続され、前記第１および
第３のバイポーラトランジスターのエミッターならびに
前記第５および第６のバイポーラトランジスターのコレ
クターは第２電位点に接続され、前記第１および第２の
バイポーラトランジスターのコレクターならびに前記第
５のバイポーラトランジスターのエミッターは前記コイ
ルの一端に接続され、前記第３および第４のバイポーラ
トランジスターのコレクターならびに前記第６のバイポ
ーラトランジスターのエミッターは前記コイルの他端に
接続され、前記制御回路は、駆動電流の周波数が所定周
波数以上の場合には、前記第１および第４のバイポーラ
トランジスター、または前記第２および第３のバイポー
ラトランジスターの組のバイポーラトランジスターをオ
ンさせて前記コイルに駆動電流を供給し、駆動電流の周
波数が所定周波数より低い場合には、前記第４および第
５のバイポーラトランジスター、または前記第２および
第６のバイポーラトランジスターの組のバイポーラトラ
ンジスターをオンさせて前記コイルに駆動電流を供給す
ることを特徴とする。

【００５０】本発明の磁気ヘッド駆動回路では、コイル
駆動電流の周波数が高い場合には第１および第３のバイ
ポーラトランジスターが用いられ、周波数が低い場合に
は第５および第６のバイポーラトランジスターが用いら
れる。そのため、たとえば第１および第３のバイポーラ
トランジスターとしてＰＮＰ接合のバイポーラトランジ
スターを、第２、第４、第５、第６のバイポーラトラン
ジスターとしてはＮＰＮ接合のバイポーラトランジスタ
ーを用い第２電位点の電圧を第１電位点の電圧より高く
設定した場合、駆動電流の周波数が高いときは、第１、
第２電位点間の電圧差を大きくとって、ＰＮＰ接合の第
１および第３のバイポーラトランジスターを通じコイル
に対し充分な駆動電流を供給して磁気ヘッドを駆動する
ことができる。

【００５１】一方、駆動電流の周波数が低いときは、Ｎ
ＰＮ接合の第５および第６のバイポーラトランジスター
を通じてコイルに駆動電流を供給するので、第１、第２
電位点間の電圧差を小さくすることによる消費電力の抑
制を、制御回路や電源回路の複雑化を招くことなく実現
できる。すなわち、消費電力を削減すべく第１、第２電
位点間の電圧差を縮小させた場合、その程度によっては
第５、第６のバイポーラトランジスターをオンさせるベ
ース電流を供給するために第２電位点の電圧より高い電
圧が必要となる。したがって、電源電圧の種類が増加す
ることになるが、その場合でも、従来のように正負の電
圧を用いる必要はなく、制御回路や電源回路は比較的簡
素な構成のもので済む。

【００５２】

【発明の実施の形態】次に本発明の実施の形態例につい
て図面を参照して説明する。図１は本発明による磁気ヘ
ッド駆動回路の一例を示す回路図、図２は図１の磁気ヘ
ッド駆動回路を備えた情報記録再生装置の構成例を示す
ブロック図である。図２に示した情報記録再生装置は、
最小ランｄ＝１、最大ランｋ＝７として規定されている
（１、７）ＲＬＬ符号による変調方式に対応しているこ
とを前提として以降の説明を行うこととする。図２にお
いて、光磁気ディスク１（以降単にディスクともいう）
は、当該情報記録再生装置に装填されることでスピンド
ルモータ２により回転駆動される。光学ヘッド３はディ
スク１に対して記録／再生時にレーザ光を照射する部位
とされ、記録時には記録トラックをキュリー温度まで加
熱するための高レベルのレーザ光を出力し、再生時には
磁気カー効果により反射光からデーターを検出するため
の比較的低レベルのレーザ光を出力する。

【００５３】このため、光学ヘッド３はレーザ出力手段
としてのレーザダイオードや、偏光ビームスプリッタや
対物レンズ等からなる光学系、及び反射光を検出するた
めのディテクタが搭載されている。対物レンズ３ａは二
軸機構４によってディスク半径方向及びディスクに接離
する方向に変位可能に保持されており、また、光学ヘッ
ド３全体はスレッド機構５によりディスク半径方向に移
動可能とされている。また、磁気ヘッド６は、供給され
た情報によって変調された磁界を光磁気ディスクに印加
するために設けられ、ディスク１を挟んで光学ヘッド３
と対向する位置に配置されている。

【００５４】再生動作によって、光学ヘッド３によりデ
ィスク１から検出された情報はＲＦアンプ７に供給され
る。ＲＦアンプ７は供給された情報の演算処理により、
再生ＲＦ信号、トラッキングエラー信号、フォーカスエ
ラー信号、グルーブ情報（ディスク１にプリグルーブ
（ウォブリンググルーブ）として記録されている絶対位
置情報）等を抽出する。そして、抽出された再生ＲＦ信
号はデコーダ部８に供給される。また、トラッキングエ
ラー信号、フォーカスエラー信号はサーボ回路１０に供
給される。また、アドレスデコーダー９ではグルーブ情
報をデコードして絶対位置情報を得る。さらにデーター
として記録されたアドレス情報はデコーダー部８で抽出
される。これらのアドレス情報はシステムコントローラ
１１に供給され、各種の制御動作に用いられる。

【００５５】サーボ回路１０は供給されたトラッキング
エラー信号、フォーカスエラー信号や、システムコント
ローラ１１からのトラックジャンプ指令、アクセス指
令、回転速度検出情報等により各種サーボ駆動信号を発
生させ、二軸機構４及びスレッド機構５を制御してフォ
ーカス及びトラッキング制御をなし、またスピンドルモ
ータ２を一定線速度（ＣＬＶ）あるいは角速度一定（Ｃ
ＡＶ）に制御する。

【００５６】再生ＲＦ信号はデコーダー部８で２値化さ
れた後、（１、７）ＲＬＬ符号列に対応する復調処理、
及び所定の方式に対応するエラー訂正処理等が施され、
システムコントローラ１１を介して出力端子１２から図
示しない所要の処理部に再生データーとして供給され
る。

【００５７】また、記録動作の際にディスク１に記録す
べき情報として入力端子１３からシステムコントローラ
１１に供給された情報はエンコーダ部１４において所定
方式によるエラー訂正符号の付加、及び（１、７）ＲＬ
Ｌ符号化等のエンコード処理が施され、記録データーＤ
Ｒとして磁気ヘッド駆動回路１５に供給される。なお、
本実施の形態では、エンコーダ部１４から上記記録デー
ターＤＲと共に、この記録データーＤＲに同期したクロ
ック信号ＣＬＫ、および以下で詳しく説明する電流経路
切り替え信号Ｓｐも供給される。ここで、クロック信号
ＣＬＫは、記録データーＤＲの反転区間１Ｔ（なお、実
際の（１、７）ＲＬＬ符号列には、規則上１Ｔの反転区
間は存在しない）を１周期とする周波数を有するものと
なっている。

【００５８】図１に示した本実施の形態例の磁気ヘッド
駆動回路１５は、図８に示した磁気ヘッド駆動回路１５
Ａとは、スイッチング素子Ｑ５、Ｑ６およびＤＣ−ＤＣ
コンバーター１７（本発明に係わる電源回路）を追加
し、かつ制御信号生成回路１６をスイッチング素子Ｑ
５、Ｑ６の制御をも行える構成とした点で異なってい
る。したがって、以下ではこれら従来と異なる点を中心
に詳しく説明する。なお、図１において、図８と同一の
要素には同一の符号が付されている。

【００５９】スイッチング素子Ｑ５、Ｑ６は、本実施の
形態例では一例として、ともにエンハンスメント型のＮ
チャンネルＭＯＳ−ＦＥＴであり、スイッチング素子Ｑ
５、Ｑ６のドレインはともに電源ラインＶｃｃに接続さ
れ、スイッチング素子Ｑ５のソースはスイッチング素子
Ｑ５側をアノードとするダイオードＤ５を通じてａ点に
接続され、一方、スイッチング素子Ｑ６のソースはスイ
ッチング素子Ｑ６側をアノードとするダイオードＤ６を
通じてｂ点に接続されている。そして各スイッチング素
子Ｑ５、Ｑ６のゲートには制御信号生成回路１６から制
御信号ｖ５、ｖ６がそれぞれ供給されている。

【００６０】制御信号生成回路１６は、エンコーダ１４
より与えられるクロック信号ＣＬＫにもとづいてスイッ
チング制御信号ｖ１〜ｖ６を生成して各スイッチング素
子Ｑ１〜Ｑ６のゲートに供給する。その際、電流経路切
り替え信号Ｓｐがハイレベルの場合には、スイッチング
制御信号ｖ５、ｖ６は常にローレベル（アースレベル）
として、スイッチング素子Ｑ５、Ｑ６をオフ状態とさせ
る。一方、電流経路切り替え信号Ｓｐがローレベルの場
合には、スイッチング制御信号ｖ１、ｖ３は常にハイレ
ベルとして、スイッチング素子Ｑ１、Ｑ３をオフ状態と
させる。

【００６１】また、エンコーダ１４（図２）は、情報記
録媒体の種類に応じてクロック信号ＣＬＫの周波数を切
り替え、そして周波数の高いクロック信号ＣＬＫを供給
するときはハイレベルの電流経路切り替え信号Ｓｐを、
周波数の低いクロック信号ＣＬＫを供給するときはロー
レベルの電流経路切り替え信号Ｓｐを制御信号生成回路
１６に出力する。

【００６２】ＤＣ−ＤＣコンバーター１７は、記録再生
装置の電源１７Ａより磁気ヘッド駆動回路１５に必要な
電源電圧を生成して出力端子１７Ｂ（本発明に係わる第
２電位点）および出力端子１７Ｃ（本発明に係わる第１
電位点）を通じ電源ラインＶｃｃにより磁気ヘッド駆動
回路１５の各部に供給する。ここで、上記電流経路切り
替え信号ＳｐはＤＣ−ＤＣコンバーター１７にも入力さ
れており、ＤＣ−ＤＣコンバーター１７は、電流経路切
り替え信号Ｓｐがハイレベルの場合には高周波数の駆動
電流をコイルＬに供給するために必要な、相対的に高い
電源電圧を出力し、一方、電流経路切り替え信号Ｓｐが
ローレベルの場合には低周波数の駆動電流をコイルＬに
供給するための、相対的に低い電源電圧を出力する。

【００６３】次に、このように構成された磁気ヘッド駆
動回路１５の動作について説明する。図３および図４は
実施の形態例の磁気ヘッド駆動回路１５の動作を説明す
るためのタイミングチャートであり、図３はコイルＬに
高周波数の電流を供給する場合を示し、図４はコイルＬ
に低周波数の電流を供給する場合を示している。なお、
図３、図４において同一の要素には同一の符号が付され
ている。

【００６４】まず、情報を記録すべきディスク１が、た
とえばＭＤデーター２ディスクの場合、システムコント
ローラー１１はエンコーダ１４を通じてハイレベルの電
流経路切り替え信号Ｓｐ、および周波数の高いクロック
信号ＣＬＫを磁気ヘッド駆動回路１５に供給する。これ
により、磁気ヘッド駆動回路１５のＤＣ−ＤＣコンバー
ター１７は、高周波数の駆動電流をコイルＬに供給する
ために必要な、相対的に高い電源電圧を出力する。

【００６５】また、制御信号生成回路１５は、図３に示
したように、スイッチング制御信号ｖ５、ｖ６は常にロ
ーレベルとしてスイッチング素子Ｑ５、Ｑ６は常時オフ
状態とさせ、スイッチング素子Ｑ１〜Ｑ４のみを制御し
てコイルＬに駆動電流を流す。したがって、この場合の
磁気ヘッド駆動回路１５の動作は、図８および図９を参
照してすでに詳しく説明した磁気ヘッド駆動回路１５Ａ
の動作とまったく同じであり、図９に示した波形の記録
データーＤＲと同じ波形の記録データーＤＲ（図３の
（Ａ））が供給されると、制御信号生成回路１６は、制
御信号生成回路１６Ａの場合と同様のスイッチング制御
信号ｖ１〜ｖ４（図３の（Ｃ）から（Ｆ））を生成す
る。その結果、スイッチング素子Ｑ１、Ｑ４の組とスイ
ッチング素子Ｑ２、Ｑ３の組が基本的に交互にオン／オ
フし、コイルＬには記録データーＤＲに対応して方向が
切り替わる駆動電流ｉＬ（図３の（Ｋ））が流れ、コイ
ルＬは磁界を発生して、ディスク１に情報が記録される
こととなる。なお、図３において、（Ｉ）、（Ｊ）の電
圧波形は図９の（Ｇ）、（Ｈ）の電圧波形に相当してい
る。

【００６６】一方、情報を記録すべきディスク１が、た
とえばＭＤの場合、システムコントローラー１１はエン
コーダ１４を通じてローレベルの電流経路切り替え信号
Ｓｐ、および周波数の低いクロック信号ＣＬＫを磁気ヘ
ッド駆動回路１５に出力する。これにより、ＤＣ−ＤＣ
コンバーター１７は、低周波数の駆動電流をコイルＬに
供給するために必要な、相対的に低い電源電圧を出力す
る。

【００６７】また、制御信号生成回路１５は、図４の
（Ｇ）、（Ｈ）に示したように、スイッチング制御信号
ｖ１、ｖ３は常にハイレベルとしてスイッチング素子Ｑ
１、Ｑ３は常時オフ状態とさせ、スイッチング素子Ｑ
２、Ｑ４、Ｑ５、Ｑ６のみを制御してコイルＬに駆動電
流を流す。

【００６８】詳しく説明すると、この場合にはスイッチ
ング素子Ｑ１に代わってスイッチング素子Ｑ５が動作
し、スイッチング素子Ｑ３に代わってスイッチング素子
Ｑ６が動作する。そして、スイッチング素子Ｑ５、Ｑ６
は、スイッチング素子Ｑ１、Ｑ３と異なりＮチャンネル
のＭＯＳ−ＦＥＴであるから、制御信号生成回路１６
は、図４の（Ｃ）、（Ｅ）に示したように、図３の
（Ｃ）、（Ｅ）に示したスイッチング制御信号ｖ１、ｖ
３の極性を反転させた波形のスイッチング制御信号ｖ
５、ｖ６をスイッチング素子Ｑ５、Ｑ６に供給する。

【００６９】その結果、この場合にも、スイッチング素
子Ｑ４、Ｑ５の組とスイッチング素子Ｑ２、Ｑ６の組が
基本的に交互にオン／オフし、コイルＬには記録データ
ーＤＲに対応して方向が切り替わる駆動電流ｉＬ（図４
の（Ｋ））が流れ、コイルＬは磁界を発生して、ディス
ク１に情報が記録されることとなる。

【００７０】このようにディスク１がたとえばＭＤの場
合、磁気ヘッド駆動回路１５はＤＣ−ＤＣコンバーター
１７が生成する低い電源電圧により動作するので、コイ
ルＬに必要以上に大きな電流が供給されることがなく、
したがって、無駄な電力消費を抑制することができる。
そして、本実施の形態例では、駆動電流の周波数が低い
ときは、エンハンスメント型のＮチャンネルＦＥＴであ
るスイッチング素子Ｑ５、Ｑ６を通じてコイルに駆動電
流を供給するので、上述のように電源電圧を低くしても
制御信号生成回路１６やＤＣ−ＤＣコンバーター１７な
どによる電源回路の複雑化を招かない。すなわち、Ｎチ
ャンネルのＦＥＴの方がＰチャンネルのＦＥＴよりゲー
ト・ソース遮断電圧が低いものを得やすく、したがっ
て、スイッチング素子Ｑ５、Ｑ６としてゲート・ソース
遮断電圧が低いものを用いることで、電源電圧を低下さ
せてもスイッチング素子Ｑ５、Ｑ６をオンさせることが
できる。そのため、従来のように正負の電圧を用いてＦ
ＥＴをオン／オフさせる必要はなく、制御信号生成回路
１６や電源回路が複雑化することはない。

【００７１】また、いっそうの消費電力の削減を図るべ
く電源電圧をさらに低下させた場合や、あるいはゲート
・ソース遮断電圧が高いＦＥＴを用いた場合には、スイ
ッチング素子Ｑ５、Ｑ６をオンさせるために電源ライン
Ｖｃｃの電圧を越える電圧をスイッチング素子Ｑ５、Ｑ
６のゲートに印加することが必要になる。しかし、その
ような場合でも、従来のように正負の電圧を用いる必要
はなく、制御信号生成回路１６や電源回路は比較的簡素
な構成のもので済む。

【００７２】また、ゲート電圧を切り替えてＦＥＴをオ
ン／オフさせる場合の消費電力は、ゲート電圧を切り替
えた際の電圧差（本実施の形態例では電源ラインＶｃｃ
の電圧に等しい）の２乗に比例して増加するので、スイ
ッチング制御信号ｖ５、ｖ６の電圧を電源ラインＶｃｃ
の電圧より低く設定して消費電力のさらなる削減を図る
ことも有効であり、本実施の形態例では、低いゲート・
ソース遮断電圧を得やすいＮチャンネルＦＥＴを用いて
いるため、それが可能である。

【００７３】たとえばＭＤなどでは、必要以上に強い磁
界が印加された場合には正しく情報が記録されない場合
があり、したがって消費電力を抑えるためだけでなく、
このような不具合を回避するためにも、本実施の形態例
のように電源電圧を低下させて、コイルＬに流れる電流
を抑えることが有効である。

【００７４】なお、本実施の形態例において、コイルＬ
に流す電流を高い周波数でスイッチングする場合にもス
イッチング素子Ｑ５、Ｑ６を用いることが考えられる
が、駆動電流の周波数が高い場合には上述のようにコイ
ルＬのインピーダンスが大きく、ａ点、ｂ点の電圧が高
くなることから、スイッチング素子Ｑ５、Ｑ６をオンさ
せるべくスイッチング素子Ｑ５、Ｑ６のゲートに印加す
べき電圧は、このように高い電圧にさらにゲート・ソー
ス遮断電圧を加えたものとなり、きわめて高い電圧をゲ
ートに印加しなければならなくなる。よって、高周波数
での駆動をスイッチング素子Ｑ５、Ｑ６により行うこと
は得策ではない。

【００７５】本実施の形態例では、上述のようにＤＣ−
ＤＣコンバーター１７はディスク１の種類に応じて単に
高い電源電圧または低い電源電圧を出力するとした。し
かし、コイルＬの駆動電流の周波数に応じた電源電圧を
出力できるようにして、無駄な消費電力をいっそう効果
的に抑制できるように図ることも有効であり、その場合
には、たとえばＤＣ−ＤＣコンバーター１７に対し、ク
ロック信号ＣＬＫの周波数に応じた値のデジタル信号を
供給し、ＤＣ−ＤＣコンバーター１７がこのデジタル信
号の値にもとづいて高い電源電圧および低い電源電圧の
それぞれの大きさを設定する構成とすればよい。

【００７６】また、本実施の形態例では、上述のように
チョッピングしたスイッチング制御信号を用いるとした
が、駆動電流の周波数が低い場合などには、スイッチン
グ制御信号として、チョッピングを行っていないものを
用いてもよい。図５はスイッチング制御信号のチョッピ
ングを行わない場合の磁気ヘッド駆動回路１５の動作を
示すタイミングチャートであり、上記図４に相当する図
面である。図中、図４などと同一の要素には同一の符号
が付されている。スイッチング制御信号ｖ５は、図５の
（Ｃ）に示したように、スイッチング素子Ｑ５をオンさ
せるべきｔ１〜ｔ６の期間およびｔ１１以降の期間でチ
ョッピングされておらず、これらの期間の全体でハイレ
ベルとなっている。また、スイッチング制御信号ｖ６
は、図５の（Ｅ）に示したように、スイッチング素子Ｑ
６をオンさせるべきｔ１までの期間およびｔ６〜ｔ１１
の期間でチョッピングされておらず、これらの期間の全
体でハイレベルとなっている。本発明はこのようなチョ
ッピングされていないスイッチング制御信号を用いる場
合にも無論有効である。

【００７７】本実施の形態例では、ディスク１は一例と
してＭＤまたはＭＤデーター２ディスクでありディスク
の種類が異なる場合に、クロック信号ＣＬＫの周波数、
したがって駆動電流の周波数を切り替え、そして電源電
圧を切り替えるとした。しかし、ディスクの種類が同じ
であるが情報記録に適した磁界強度が異なるような場合
にも、本発明を適用することが可能である。すなわち、
より弱い磁界強度で情報記録を行えるようなディスクの
場合には、スイッチング素子Ｑ５、Ｑ６を用いてスイッ
チングを行い、そして電源電圧を低くして消費電力の削
減を図ることができる。

【００７８】また、本実施の形態例では、記録データー
ＤＲが（１、７）ＲＬＬ符号による変調方式で変調され
ているとしたが、本発明はこれに限定されるものではな
く、記録データーＤＲが、たとえば他の（ｄ、ｋ）ＲＬ
Ｌ符号による変調方式やＥＦＭ(Eight to Fourteen Mod
ulation)などによるランレングスリミテッド符号による
変調方式で変調されている場合にも本発明は無論有効で
ある。さらに、上記磁気ヘッド駆動回路１５はあくまで
も一例であり、回路の細部については実際の仕様や、要
求される性能水準などにもとづき適宜変更することが可
能である。

【００７９】また、本実施の形態例ではスイッチング素
子としてエンハンスメント型のＦＥＴを用いたが、ＦＥ
Ｔの代わりにバイポーラトランジスターを用いて本発明
にもとづく磁気ヘッド駆動回路を構成することも可能で
ある。図６はスイッチング素子としてバイポーラトラン
ジスターを用いた場合の本発明による磁気ヘッド駆動回
路の一例を示す回路図である。図中、図１と同一の要素
には同一の符号が付されており、それらに関する詳しい
説明はここでは省略する。

【００８０】この磁気ヘッド駆動回路１８では、スイッ
チング素子Ｑ１、Ｑ３としてＰＮＰ型のバイポーラトラ
ンジスターを用い、スイッチング素子Ｑ２、Ｑ４、Ｑ
５、Ｑ６としてＮＰＮ型のバイポーラトランジスターを
用いている。そして、スイッチング素子Ｑ１、Ｑ３のエ
ミッターは電源ラインＶｃｃに接続され、コレクターは
それぞれダイオードＤ１、Ｄ３を介してａ点、ｂ点に接
続されており、ベースにはそれぞれ抵抗Ｒｂを通じてス
イッチング制御信号ｖ１、ｖ３が供給されている。

【００８１】一方、スイッチング素子Ｑ２、Ｑ４のエミ
ッターはアースに接地され、コレクターはそれぞれａ
点、ｂ点に接続されており、ベースにはそれぞれ抵抗Ｒ
ｂを通じてスイッチング制御信号ｖ２、ｖ４が供給され
ている。また、スイッチング素子Ｑ５、Ｑ６のコレクタ
ーは電源ラインＶｃｃに接続され、エミッターはそれぞ
れダイオードＤ５、Ｄ６を通じてａ点、ｂ点に接続され
ており、ベースにはそれぞれ抵抗Ｒｂを通じてスイッチ
ング制御信号ｖ５、ｖ６が供給されている。

【００８２】このような構成において制御信号生成回路
１６は図３、図４に示したようなスイッチング制御信号
ｖ１〜ｖ６を生成し、各スイッチング素子（バイポーラ
トランジスター）に抵抗Ｒｂを通じてベース電流が供給
され、各スイッチング素子は上述の場合と同様にオン／
オフ制御されて、コイルＬに駆動電流が供給される。

【００８３】そして、この磁気ヘッド駆動回路１８の場
合にも、コイルＬに供給すべき駆動電流の周波数が低い
ときはスイッチング素子Ｑ５、Ｑ６が用いられるととも
に、ＤＣ−ＤＣコンバーター１７は電源電圧を低下さ
せ、その結果、コイルＬに供給する電流を抑えて消費電
力が抑制される。その際、消費電力を大幅に抑制すべく
電源電圧を大きく低下させた場合には、スイッチング素
子Ｑ５、Ｑ６をオンさせるときのスイッチング制御信号
ｖ５、ｖ６の電圧は、充分なベース電流を供給すべく電
源ラインＶｃｃの電圧より高い値にすることが必要とな
る。しかし、本実施の形態例の磁気ヘッド駆動回路１８
では、そのような場合でも、従来の回路構成で電源ライ
ンＶｃｃの電圧を下げた場合のように、正負の電圧の間
で切り替わるスイッチング制御信号を生成する必要はな
いので、制御信号生成回路１６、およびＤＣ−ＤＣコン
バーター１７などによる電源回路の構成を簡素なものと
できる。

【００８４】

【発明の効果】以上説明したように本発明は、磁気ヘッ
ドのコイルに駆動電流を供給して磁界を発生させ、同磁
界により情報記録媒体に情報を記録する磁気ヘッド駆動
回路であって、第１導電型チャンネルの第１、第３のＦ
ＥＴと、第２導電型チャンネルの第２、第４、第５、第
６のＦＥＴと、前記第１ないし第６のＦＥＴの各ゲート
に制御信号を印加して各ＦＥＴをオン／オフ制御する制
御回路とを含み、前記第２および第４のＦＥＴのソース
は第１電位点に接続され、前記第１および第３のＦＥＴ
のソースならびに前記第５および第６のＦＥＴのドレイ
ンは第２電位点に接続され、前記第１および第２のＦＥ
Ｔのドレインならびに前記第５のＦＥＴのソースは前記
コイルの一端に接続され、前記第３および第４のＦＥＴ
のドレインならびに前記第６のＦＥＴのソースは前記コ
イルの他端に接続され、前記制御回路は、駆動電流の周
波数が所定周波数以上の場合には、前記第１および第４
のＦＥＴ、または前記第２および第３のＦＥＴの組のＦ
ＥＴをオンさせて前記コイルに駆動電流を供給し、駆動
電流の周波数が所定周波数より低い場合には、前記第４
および第５のＦＥＴ、または前記第２および第６のＦＥ
Ｔの組のＦＥＴをオンさせて前記コイルに駆動電流を供
給することを特徴とする。

【００８５】本発明の磁気ヘッド駆動回路では、コイル
駆動電流の周波数が高い場合には第１および第３のＦＥ
Ｔが用いられ、周波数が低い場合には第５および第６の
ＦＥＴが用いられる。そのため、たとえば第１および第
３のＦＥＴとしてＰチャンネルのＦＥＴを、第２、第
４、第５、第６のＦＥＴとしてはＮチャンネルのＦＥＴ
を用い第２電位点の電圧を第１電位点の電圧より高く設
定した場合、駆動電流の周波数が高いときは、第１、第
２電位点間の電圧差を大きくとるとともに、第１および
第３のＦＥＴを通じコイルに対し充分な駆動電流を供給
して磁気ヘッドを駆動することができる。

【００８６】一方、駆動電流の周波数が低いときは、Ｎ
チャンネルの第５および第６のＦＥＴを通じてコイルに
駆動電流を供給するので、第１、第２電位点間の電圧差
を小さくして消費電力の抑制を図っても、制御回路や電
源回路の複雑化を招かない。すなわち、Ｎチャンネルの
ＦＥＴの方がＰチャンネルのＦＥＴよりゲート・ソース
遮断電圧が低いものを得やすいので、第５および第６の
ＦＥＴとしてゲート・ソース遮断電圧の低いものを用い
ることができ、第１、第２電位点間の電圧差を小さくし
た場合でも第５および第６のＦＥＴをオンさせることが
できる。その結果、従来のように正負の電圧をゲートに
印加してＦＥＴをオン／オフさせる必要はなく、制御回
路や電源回路が複雑化することがない。

【００８７】また、いっそうの消費電力の削減を図るべ
く第１、第２電位点間の電圧差をさらに縮小させた場合
や、あるいはゲート・ソース遮断電圧が高いＦＥＴを用
いた際には、第５および第６のＦＥＴをオンさせるため
に第２電位点の電圧を越える電圧を第５および第６のＦ
ＥＴのゲートに印加することが必要になるが、そのよう
な場合でも、従来のように正負の電圧を用いる必要はな
く、制御回路や電源回路は比較的簡素な構成のもので済
む。

【００８８】また、本発明は、磁気ヘッドのコイルに駆
動電流を供給して磁界を発生させ、同磁界により情報記
録媒体に情報を記録する磁気ヘッド駆動回路であって、
第１接合型の第１、第３のバイポーラトランジスター
と、第２接合型の第２、第４、第５、第６のバイポーラ
トランジスターと、前記第１ないし第６のバイポーラト
ランジスターの各ベースに制御信号を印加して各バイポ
ーラトランジスターをオン／オフ制御する制御回路とを
含み、前記第２および第４のバイポーラトランジスター
のエミッターは第１電位点に接続され、前記第１および
第３のバイポーラトランジスターのエミッターならびに
前記第５および第６のバイポーラトランジスターのコレ
クターは第２電位点に接続され、前記第１および第２の
バイポーラトランジスターのコレクターならびに前記第
５のバイポーラトランジスターのエミッターは前記コイ
ルの一端に接続され、前記第３および第４のバイポーラ
トランジスターのコレクターならびに前記第６のバイポ
ーラトランジスターのエミッターは前記コイルの他端に
接続され、前記制御回路は、駆動電流の周波数が所定周
波数以上の場合には、前記第１および第４のバイポーラ
トランジスター、または前記第２および第３のバイポー
ラトランジスターの組のバイポーラトランジスターをオ
ンさせて前記コイルに駆動電流を供給し、駆動電流の周
波数が所定周波数より低い場合には、前記第４および第
５のバイポーラトランジスター、または前記第２および
第６のバイポーラトランジスターの組のバイポーラトラ
ンジスターをオンさせて前記コイルに駆動電流を供給す
ることを特徴とする。

【００８９】本発明の磁気ヘッド駆動回路では、コイル
駆動電流の周波数が高い場合には第１および第３のバイ
ポーラトランジスターが用いられ、周波数が低い場合に
は第５および第６のバイポーラトランジスターが用いら
れる。そのため、たとえば第１および第３のバイポーラ
トランジスターとしてＰＮＰ接合のバイポーラトランジ
スターを、第２、第４、第５、第６のバイポーラトラン
ジスターとしてはＮＰＮ接合のバイポーラトランジスタ
ーを用い第２電位点の電圧を第１電位点の電圧より高く
設定した場合、駆動電流の周波数が高いときは、第１、
第２電位点間の電圧差を大きくとって、ＰＮＰ接合の第
１および第３のバイポーラトランジスターを通じコイル
に対し充分な駆動電流を供給して磁気ヘッドをに駆動す
ることができる。

【００９０】一方、駆動電流の周波数が低いときは、Ｎ
ＰＮ接合の第５および第６のバイポーラトランジスター
を通じてコイルに駆動電流を供給するので、第１、第２
電位点間の電圧差を小さくすることによる消費電力の抑
制を、制御回路や電源回路の複雑化を招くことなく実現
できる。すなわち、消費電力を削減すべく第１、第２電
位点間の電圧差を縮小させた場合、電圧差を縮小させる
程度が大きいときは第５、第６のバイポーラトランジス
ターのオン制御に必要なベース電流を供給するために第
２電位点の電圧より高い電圧が必要となる。その結果、
電源電圧の種類が増加することになるが、その場合で
も、従来のように正負の電圧を用いる必要はなく、制御
回路や電源回路は比較的簡素な構成のもので済む。

【図面の簡単な説明】

【図１】本発明による磁気ヘッド駆動回路の一例を示す
回路図である。

【図２】図１の磁気ヘッド駆動回路を備えた情報記録再
生装置の構成例を示すブロック図である。

【図３】実施の形態例の磁気ヘッド駆動回路の動作を説
明するためのタイミングチャートである。

【図４】実施の形態例の磁気ヘッド駆動回路の動作を説
明するためのタイミングチャートである。

【図５】スイッチング制御信号のチョッピングを行わな
い場合の磁気ヘッド駆動回路の動作を示すタイミングチ
ャートである。

【図６】スイッチング素子としてバイポーラトランジス
ターを用いた場合の本発明による磁気ヘッド駆動回路の
一例を示す回路図である。

【図７】磁界変調方式における記録動作を説明するため
の概念図である。

【図８】磁界変調方式に採用される磁気ヘッド駆動回路
の一構成例を示す回路図である。

【図９】従来の磁気ヘッド駆動回路の動作を示すタイミ
ングチャートである。

【図１０】（Ａ）および（Ｂ）はそれぞれ周波数が高い
場合と低い場合のコイル駆動電流を示す波形図である。

【符号の説明】

１５……磁気ヘッド駆動回路、１６……制御信号生成回
路、１７……ＤＣ−ＤＣコンバーター、１８……磁気ヘ
ッド駆動回路、Ｑ１〜Ｑ６……スイッチング素子、Ｌ…
…コイル、Ｄ１〜Ｄ６……ダイオード。

Claims

【特許請求の範囲】

【請求項１】磁気ヘッドのコイルに駆動電流を供給し
て磁界を発生させ、同磁界により情報記録媒体に情報を
記録する磁気ヘッド駆動回路であって、第１導電型チャンネルの第１、第３のＦＥＴと、第２導電型チャンネルの第２、第４、第５、第６のＦＥ
Ｔと、前記第１ないし第６のＦＥＴの各ゲートに制御信号を印
加して各ＦＥＴをオン／オフ制御する制御回路とを含
み、前記第２および第４のＦＥＴのソースは第１電位点に接
続され、前記第１および第３のＦＥＴのソースならびに
前記第５および第６のＦＥＴのドレインは第２電位点に
接続され、前記第１および第２のＦＥＴのドレインなら
びに前記第５のＦＥＴのソースは前記コイルの一端に接
続され、前記第３および第４のＦＥＴのドレインならび
に前記第６のＦＥＴのソースは前記コイルの他端に接続
され、前記制御回路は、前記駆動電流の周波数が所定周波数以
上の場合には、前記第１および第４のＦＥＴ、または前
記第２および第３のＦＥＴの組のＦＥＴをオンさせて前
記コイルに駆動電流を供給し、前記駆動電流の周波数が
所定周波数より低い場合には、前記第４および第５のＦ
ＥＴ、または前記第２および第６のＦＥＴの組のＦＥＴ
をオンさせて前記コイルに駆動電流を供給することを特
徴とする磁気ヘッド駆動回路。
【請求項２】磁気ヘッドのコイルに駆動電流を供給し
て磁界を発生させ、同磁界により情報記録媒体に情報を
記録する磁気ヘッド駆動回路であって、第１接合型の第１、第３のバイポーラトランジスター
と、第２接合型の第２、第４、第５、第６のバイポーラトラ
ンジスターと、前記第１ないし第６のバイポーラトランジスターの各ベ
ースに制御信号を印加して各バイポーラトランジスター
をオン／オフ制御する制御回路とを含み、前記第２および第４のバイポーラトランジスターのエミ
ッターは第１電位点に接続され、前記第１および第３の
バイポーラトランジスターのエミッターならびに前記第
５および第６のバイポーラトランジスターのコレクター
は第２電位点に接続され、前記第１および第２のバイポ
ーラトランジスターのコレクターならびに前記第５のバ
イポーラトランジスターのエミッターは前記コイルの一
端に接続され、前記第３および第４のバイポーラトラン
ジスターのコレクターならびに前記第６のバイポーラト
ランジスターのエミッターは前記コイルの他端に接続さ
れ、前記制御回路は、前記駆動電流の周波数が所定周波数以
上の場合には、前記第１および第４のバイポーラトラン
ジスター、または前記第２および第３のバイポーラトラ
ンジスターの組のバイポーラトランジスターをオンさせ
て前記コイルに駆動電流を供給し、前記駆動電流の周波
数が所定周波数より低い場合には、前記第４および第５
のバイポーラトランジスター、または前記第２および第
６のバイポーラトランジスターの組のバイポーラトラン
ジスターをオンさせて前記コイルに駆動電流を供給する
ことを特徴とする磁気ヘッド駆動回路。
【請求項３】前記第１電位点と前記第２電位点との間
の電圧差を、前記コイル駆動電流の周波数が所定周波数
以上の場合には大きく設定し、前記コイル駆動電流の周
波数が所定周波数より低い場合には小さく設定すべく、
前記第１および第２電位点の電圧のいずれか一方または
両方を制御する電源回路を備えたことを特徴とする請求
項１または２に記載の磁気ヘッド駆動回路。
【請求項４】前記電源回路は、前記コイル駆動電流の
周波数が所定周波数以上の場合に設定する大きい前記電
圧差、および前記コイル駆動電流の周波数が所定周波数
より低い場合に設定する小さい前記電圧差を、それぞれ
コイル駆動電流の周波数に応じた大きさに設定すること
を特徴とする請求項３記載の磁気ヘッド駆動回路。
【請求項５】前記制御回路は、周期一定のクロック信
号に同期して論理レベルが切り替わる前記制御信号を生
成し前記第１ないし第６のトランジスターに供給するこ
とを特徴とする請求項１または２に記載の磁気ヘッド駆
動回路。
【請求項６】前記制御回路は、前記クロック信号の周
波数に応じて周波数が変化する前記制御信号を生成し前
記第１ないし第６のトランジスターに供給することを特
徴とする請求項５記載の磁気ヘッド駆動回路。
【請求項７】前記第２電位点の電位は前記第１電位点
の電位より高く、前記第１導電型チャンネルはＰチャン
ネルであり、前記第２導電型チャンネルはＮチャンネル
であることを特徴とする請求項１記載の磁気ヘッド駆動
回路。
【請求項８】前記第２電位点の電位は前記第１電位点
の電位より高く、前記第１接合型はＰＮＰ接合であり、
前記第２接合型はＮＰＮ接合であることを特徴とする請
求項２記載の磁気ヘッド駆動回路。
【請求項９】前記情報記録媒体は光磁気ディスクであ
り、前記情報記録媒体に対し情報を記録する際には、前
記情報記録媒体に前記コイルによって磁界が印加される
とともに光が照射されることを特徴とする請求項１また
は２に記載の磁気ヘッド駆動回路。