JP2002314426A - シグマ−デルタ変調器を動作させる方法及びシグマ−デルタ変調器 - Google Patents

シグマ−デルタ変調器を動作させる方法及びシグマ−デルタ変調器

Info

Publication number
JP2002314426A
JP2002314426A JP2001400180A JP2001400180A JP2002314426A JP 2002314426 A JP2002314426 A JP 2002314426A JP 2001400180 A JP2001400180 A JP 2001400180A JP 2001400180 A JP2001400180 A JP 2001400180A JP 2002314426 A JP2002314426 A JP 2002314426A
Authority
JP
Japan
Prior art keywords
signal
sigma
delta modulator
amplitude
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001400180A
Other languages
English (en)
Inventor
Vesa J Korkala
イー．コルカラ ベサ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia Oyj
Original Assignee
Nokia Oyj
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Oyj filed Critical Nokia Oyj
Publication of JP2002314426A publication Critical patent/JP2002314426A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/328—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither
    • H03M3/3287—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither the dither being at least partially dependent on the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/328—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither
    • H03M3/33—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither the dither being a random signal
    • H03M3/332—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither the dither being a random signal in particular a pseudo-random signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

(57)【要約】 【課題】 量子化器を含むタイプのシグマ−デルタ変調
器を動作させるための方法を提供する。 【解決手段】 この方法は、（ａ）シグマ−デルタ変調
器（１０）に対する入力信号の振幅をサンプリングする
段階、及び（ｂ）量子化器（１４）の入力端でディザー
信号を生成するため入力信号のサンプリングされた振幅
に従って、スイッチドキャパシタンスバンク（２０）の
切換えを制御する段階を有する。このディザー信号は、
入力信号のサンプリングされた振幅に反比例する擬似ラ
ンダム振幅を有するように生成される。制御及び生成の
段階は、前記キャパシタンスバンクの複数のキャパシタ
ンスのうちの個々のキャパシタンスをキャパシタンスネ
ットワークのイン及びアウトに切換えるべく線形フィー
ドバックシフトレジスタを動作させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、シグマ−デルタ
（ＳＤ）変調器、より特定的には、アナログ−デジタル
変換器回路内で使用され、その性能を改善するためにデ
ィザー信号を利用するＳＤ変調器に関する。
【０００２】
【従来の技術】アナログ−デジタル変換器（ＡＤＣ）に
おいて使用されるＳＤ変調器は、当該技術分野において
周知である。例えば、Ｓ.Ｒ．Norsworthy et al.,「デ
ルタ−シグマデータ変換器」ＩＥＥＥ Press, NY, １９
９７及び J.G. Proakis et al., 「デジタル信号処理」
第３版、Prentice-Hall,１９９６を参照することができ
る。
【０００３】従来のＳＤ変調器は、トーンすなわち入力
信号の振幅及び周波数の関数である振幅及び周波数をも
つ周期的変動として現われる望ましくない信号の生成に
悩まされていることがわかっている。トーンは、特に入
力信号の振幅及び周波数が低いとき、量子化雑音がつね
にランダムでないことを主たる理由として生成される。
この問題を克服するための従来の技術は、入力信号に付
加されるディザー信号の使用である。この点に関して
は、M. Zarubinsky et al. による米国特許第５,８８
９,４８２号、「ディザーを用いたアナログ−デジタル
変換器及びアナログ信号をデジタル信号に変換するため
の方法」を参照することができる。Zarubinsky et al.
のアプローチは、ＳＤ変調器内にディザー信号を付加
し、次にＡＤＣの出力端子に到達する前に該ディザー信
号をキャンセルするか又は抑制することにある。この技
術は、高い信号雑音比（ＳＮＲ）を保存し、出力信号内
に低いスペクトルトーンしか提供しないものであると言
われている。変換器に対する入力信号が小さな振幅を有
する場合には、シグマ−デルタ変調器の出力端における
信号はディザー信号Ｄと高レベルの相関関係をもつ。入
力信号が、最大許容振幅に近い場合、変調器はディザー
信号を部分的に抑制し、出力信号は実質的に非線形ひず
みのない状態にとどまる。
【０００４】Zarubinsky et al.の図４Ｂは、最大値と
最小値の間の異なる大きさをもつマルチレベル信号であ
りうるディザー信号Ｄを示している。ディザー信号の大
きさは、ＢDとして表現され、これは１つの時間的間隔
全体にわたり一定にとどまり、ここでステップ指標ｎは
ランダムに変動する。
【０００５】ディザー信号、特に一定の振幅をもつディ
ザー信号の使用がもつ欠点は、ＳＤ変調器に対する入力
端における最大許容入力信号が、量子化器の過負荷の確
率の増大に伴って低下するという点にある。その最終的
結果は、ＡＤＣのダイナミックレンジの低下である。
【０００６】ディザー信号の使用がＡＤＣのダイナミッ
クレンジに不利な影響を与えず、集積回路面積を効率良
く利用し少ない電力消費量で動作するような形でディザ
ー信号が生成される、改善されたシグマ−デルタ変調器
及びディザー信号、特にスイッチドキャパシタ（ＳＣ）
型ＳＤ変調器ならびに連続時間型ＳＤ変調器を提供する
必要性が存在している。
【０００７】
【発明が解決しようとする課題】本発明の第１の目的及
び利点は、改善されたシグマ−デルタ変調器を提供する
ことにある。
【０００８】本発明のさらなる目的及び利点は、ディザ
ー信号の使用に起因するダイナミックレンジの多大な低
下を生ずることのない改良型シグマ−デルタ変調器を提
供することにある。
【０００９】
【課題を解決するための手段】本発明の実施形態に従っ
た方法及び装置によって、前述の及びその他の問題は克
服され、前述の目的及び利点が実現される。
【００１０】本発明の教示は、ＳＤ変調器に対する入力
信号の振幅の関数である振幅をもつディザー信号を利用
する、複雑でない単一ビットＳＤ変調器の実施形態を提
供している。本発明の教示は同様に、多重ビットＳＤ変
調器にもあてはまる。これらの実施形態においては、Ｓ
Ｄ変調器の量子化器の入力端に対しディザー信号として
擬似ランダム雑音が付加され、擬似ランダム雑音の振幅
は、入力信号の振幅に反比例するような形で制御され
る。すなわち、ディザー信号の振幅は、入力信号の振幅
が最大であるとき最小であり、その逆も又成り立つ。
【００１１】現在好まれている実施形態においては、量
子化器の入力ノードに結合された電圧可変キャパシタン
スバンクの入力端に対する電圧電位の切換えを制御する
ためにそれ自体使用される擬似ランダムコードシーケン
スを生成するために、少なくとも１つの線形フィードバ
ックシフトレジスタ（ＬＦＳＲ）が使用されている。量
子化器の入力ノードでのキャパシタンスの変動は、量子
化器入力信号の電圧遷移を生成し、かくして入力信号を
量子化器にディザーする。
【００１２】本発明のさらなる実施形態においては、入
力信号の瞬間的振幅は、少なくとも１つのＬＦＳＲへの
クロック信号を制御する少なくとも１つの複雑でないウ
ィンドウ検出器で量子化される。
【００１３】量子化器を含むタイプのシグマ−デルタ変
調器を動作させる方法が開示されている。この方法は、
（ａ）シグマ−デルタ変調器に対する入力信号の振幅を
サンプリングする段階、及び（ｂ）量子化器の入力端で
ディザー信号を生成するため入力信号のサンプリングさ
れた振幅に従って、キャパシタンスバンクの切換えを制
御する段階を有する。このディザー信号は、入力信号の
サンプリングされた振幅に反比例する擬似ランダム振幅
を有するように生成される。
【００１４】制御及び生成の段階は、前記キャパシタン
スバンクの複数のキャパシタンスのうちの個々のキャパ
シタンスをキャパシタンスネットワークのイン及びアウ
トに切換えるべく線形フィードバックシフトレジスタを
動作させる。
【００１５】１つの実施形態では、少なくとも１つの線
形フィードバックシフトレジスタを動作させる段階は、
入力信号の振幅の関数として線形フィードバックシフト
レジスタのクロック信号をオン及びオフに切換える。好
ましくはサンプリング段階は、キックバック雑音の発生
を防ぐために入力信号をサンプリングする。
【００１６】１つの実施形態では、サンプリング段階は
少なくとも１つのウィンドウ検出器を動作させ、ディザ
ー信号は、入力信号の振幅と少なくとも１つのウィンド
ウ検出器の電圧閾値の間の関係に応じてオフ及びオンに
切換えられる。
【００１７】もう１つの実施形態では、サンプリング段
階は、整流された出力信号を提供するべく量子化器への
入力信号を整流する整流器を動作させ、制御及び生成の
段階は、量子化器の入力端とキャパシタンスバンクの間
で移送される電流量を制御するためキャパシタンスバン
クに対し整流された出力信号を擬似ランダムに印加す
る。
【００１８】これらの実施形態の両方において、ディザ
ー信号の存在は、入力信号の振幅が大きいときにＳＤ変
調器の性能を劣化させることなく、トーンが最も邪魔で
あるとき（すなわち入力信号が欠如しているか又は低レ
ベルにあるとき）に出力信号中の望ましくないトーンを
低減させる。
【００１９】ディザー信号は開示されている実施形態の
両方において本質的にランダムか又は擬似ランダムであ
ることから、実現に際しては、単純であると同時に精確
を要しない回路を使用することができ、かくして、必要
とされる集積回路面積及び電力消費量が低減される。こ
れらは、手持ち式セルラー電話及びパーソナルコミュニ
ケータといったような大量生産されるバッテリ式消費者
製品においてＳＤ変換器及びＡＤＣを使用するときに重
要な考慮事項である。
【００２０】
【発明の実施の形態】図１を参照すると、本発明の教示
に従って動作するシグマ−デルタ変調器（ＳＤＭ）１０
が示されている。ＳＤＭ１０は、アナログ入力信号を受
信するための入力ノード及び（１ビット又は多重ビッ
ト）デジタル出力信号を出力するための出力ノードを含
んでいる。入力信号はループフィルタ１２に印加され、
またループフィルタから量子化器１４に印加される。ル
ープフィルタ１２は、１つの積分器を含むことができ、
あるいはまたより高い確率で、所望のより高次のろ波
（例えば３次又は４次以上）を達成するため直列接続さ
れた複数の積分器を含むことができる。入力信号はま
た、第１の実施形態（図２および３）においてはスイッ
チドキャパシタバンク２０に振幅制御信号を出力し、第
２の実施形態（図６）では、擬似ランダム信号発生器ブ
ロック１８に対しクロック制御信号を出力する振幅測定
ブロック１６にも印加される。擬似ランダム電流発生器
ブロック１８の出力は、スイッチドキャパシタバンク２
０に印加されるディザー制御信号である。スイッチドキ
ャパシタバンク２０の出力は、量子化器１４の第２の入
力端に印加される。いずれの実施形態についてもその動
作の効果は、入力信号の振幅に反比例するような形で擬
似ランダム雑音の振幅が制御されるように、量子化器１
４の入力端において、擬似ランダム雑音すなわちディザ
ー信号を付加することにある。すなわちディザー信号の
振幅は、入力信号の振幅が最大であるとき最小であり、
その逆も成り立つ。
【００２１】かくして、本発明の教示は、単一ビットの
スイッチドキャパシタＳＤ変調器において入力信号依存
型ディザリングを実現するための単純でかつ費用効果性
のある技術を提供している。
【００２２】図２に描かれている第１の実施形態を参照
すると、電圧比較器として示されている量子化器１４の
入力端に対しキャパシタとして複数のＰＭＯＳトランジ
スタＭ１〜Ｍ６が接続されている。代替的には、複数の
実際のキャパシタを、単独で又はトランジスタＭ１〜Ｍ
６と組合わせた形で使用することができる。Ｍ１〜Ｍ６
のゲート端子は、線形フィードバックシフトレジスタ
（ＬＦＳＲ）２２によって制御される。ＬＦＳＲ２２
は、図１の擬似ランダム信号発生器１８を実現するため
フィードバック論理２３に結合され、既知の要領で擬似
ランダムシーケンスを生成するように動作する。好まし
い実施形態においては、ＬＦＳＲ２２により使用される
コードは白色スペクトルを伴う最大長コードであるが、
信号バンド内でのディザー雑音を低減させる利点を有し
得ることから、カラーコードを利用することも可能であ
る。
【００２３】ＳＤＭ１０の差動入力信号は又、整流器２
４に対しても入力されるものとして示されている。これ
は、整流器２４への入力が好ましくは、実際には多次数
のループフィルタ１２からなる積分器の連鎖での最終の
積分器である積分器２６の出力端から得られることか
ら、図１１に関して以下でさらに詳しく説明されるよう
に、１つの簡略化である。
【００２４】この第１の実施形態においては、整流器２
４は図１の振幅測定ブロック１６を実現し、整流器２４
の１つの適切な実施形態の回路図が図３に示されてい
る。差動入力信号及び整流器２４の出力の依存性は図４
及び５に示されており、これらの図中、入力信号は実線
で、また整流器の出力は破線で示されている。図４及び
５は、入力信号の振幅が小さくなるにつれて整流器２４
の出力電圧が大きくなり、その逆も成立することを示し
ている。整流器２４の出力端は、その各々がＬＦＳＲ２
２の出力（ＤＦＦ１−ＤＦＦ６）の１つによって制御さ
れている単極双投（ＳＰＤＴ）スイッチＳ１〜Ｓ６を介
してＰＭＯＳトランジスタＭ１〜Ｍ６のゲート端子に結
合されている。スイッチＳ１〜Ｓ６の１組の入力端子が
回路グラウンドに接続され、一方スイッチＳ１〜Ｓ６の
もう１組の入力端子は整流器２４の出力端に接続されて
いる。Ｍ１〜Ｍ６の短絡したソース−ドレイン端子（Ｍ
１〜Ｍ６がキャパシタとして機能するということに留意
されたい）は、量子化器１４の入力端に並列に接続さ
れ、Ｍ１〜Ｍ３はＶin＋量子化器入力端子に接続され、
Ｍ４〜Ｍ６はＶin−量子化器入力端子に接続されてい
る。その他の実施形態においては、６個以上又はそれ以
下のＰＭＯＳ ＦＥＴを使用し、ＬＦＳＲ２２のＤＦＦ
出力のうちの６つ以上又は以下により制御されるスイッ
チを通してそれらを接続することができる。トランジス
タＭ１〜Ｍ６のチャネル電荷は、量子化器１４の入力ノ
ードから取られ、電荷の移動が量子化器１４の入力ノー
ドにおける電圧の変化をひき起こす。入力信号の振幅が
上昇すればするほど、Ｍ１〜Ｍ６により表わされるキャ
パシタンスのチャージは少なくなり、対応する電圧変化
又は量子化器１４の入力ノードにおける変動は小さくな
る。
【００２５】この第１の実施形態をここでより詳しく説
明すると、整流器２４の出力電圧の大きさは、単純さを
期してＳＤＭ１０の差動入力信号として示されている、
入力信号の絶対値によって左右される。ＳＤＭ１０の入
力信号は実際には、ループフィルタ１２の最終の積分器
であるものとみなすことのできる積分器２６に間接的に
印加される。積分器２６の差動出力は、量子化器１４の
差動入力ノードを駆動する。図４及び５に示されている
ように差動信号が大きいとき、整流器２４の出力も大き
く、その逆も成り立つ。整流器２４の出力電圧は、スイ
ッチＳ１〜Ｓ６を通してＰＭＯＳトランジスタＭ１〜Ｍ
６のゲート端子に接続され、その切換え状態は、ＬＦＳ
Ｒ２２の６つのＤＦＦからのタップにより制御されてい
る。その結果、ＰＭＯＳトランジスタＭ１〜Ｍ６のチャ
ネル電荷は、ＳＤＭ１０の入力信号によって左右され
る。電荷は、量子化器１４の入力ノードから抽出される
か又はこの中に注入され、ここでそれは電圧ステップを
ひき起こし、その大きさは、量子化器の入力ノードとＭ
１〜Ｍ６の各チャネルの間でどれほどの電荷が前後に移
動しているかに左右される。同じ電荷が量子化器の入力
ノードとトランジスタのチャネルの間で移動させられる
ことから、整流器２４内以外では電流消費が全く無い、
という点に留意されたい。図５に示されているように、
ＳＤＭ１０の入力信号の振幅が最大であるとき、電荷の
移動が量子化器の入力端の両方のノード（Ｖin＋及びＶ
in−）で発生し、かくしてディザー信号は最も有効であ
る。ＳＤＭ１０の入力信号の振幅が減少するにつれて、
量子化器のノードの一方のみがディザーされ、それに対
応して電荷の移動は減少する。
【００２６】ＰＭＯＳトランジスタＭ１〜Ｍ６は、その
ゲート−ソース電圧がＰＭＯＳトランジスタの閾値電圧
Ｖtpよりも高い場合にのみチャネル電荷を有する。有効
電圧Ｖeffが大きくなればなるほど、より多くのＰＭＯ
ＳトランジスタＭ１〜Ｍ６がチャージされ、量子化器１
４に対する入力端における誘導されたディザー信号の大
きさは大きくなる。
【００２７】一例としては、Ｍ１〜Ｍ６のための１つの
適切なチャネル幅は約２マイクロメートルであってよ
く、適切なチャネル長は約１マイクロメートルである。
当業者であれば、Ｍ１〜Ｍ６のチャネル幅及び長さを設
計するとき考慮すべきパラメータとしては、供給電圧、
使用すべき集積回路技術、所望のディザー信号の大きさ
ならびに整流器２４の出力端における信号の揺れの予想
上の大きさがある、ということがわかるだろう。
【００２８】ＬＦＳＲ２２は、擬似ランダムコードを生
成し、一連のデータフリップフロップ（ＤＦＦ）及びＸ
ＯＲゲートで構成され得るフィードバック論理２３で適
切に実現される。ＰＭＯＳトランジスタゲートＭ１〜Ｍ
６は、スイッチＳ１〜Ｓ６を介してＬＦＳＲ２２によっ
て制御され、スイッチ制御信号は、好ましくはＬＦＳＲ
２２の任意のロケーションからとられる。
【００２９】レジスタ（Ｒ）は、電荷の移動から電圧ス
テップを生成するべく積分器２６の出力ノードと量子化
器１４の入力ノードの間に直列接続される。積分器２４
を実現するのに使用された増幅器は、好ましくは演算相
互コンダクタンス（Ｔｒａｎｃｏｎｄｕｃｔａｎｃｅ）
増幅器（ＯＴＡ）タイプであり、抵抗器Ｒ無しで増幅器
は、量子化器１４の入力ノードで望ましい電圧ステップ
を生成することなく直ちに移動する電荷を吸収すること
になる。好ましい実施形態においては、抵抗器Ｒ及びＰ
ＭＯＳトランジスタＭ１〜Ｍ６のキャパシタンスＣの結
果として得られるＲＣ時定数は小さく、かくして、積分
器２６の整定特性に対し無視できるほどの影響しかもた
ない。電圧ステップの振幅及びその時定数は、ＰＭＯＳ
トランジスタＭ１〜Ｍ６のチャネルのサイズを変更し、
かつ／又は抵抗器（Ｒ）の値を調整することによって容
易に変更可能である。整流器２４のＤＣレベル及び出力
の揺れも、望ましい場合には変動可能である。
【００３０】ＬＦＳＲ２２の擬似ランダムシーケンス
は、好ましくは長さが少なくとも１秒であり、それより
長くてもよい。このようにして、必要とされるＤＦＦの
合計数は、クロック周波数の関数である。一例として
は、３ＭHzのクロック周波数を仮定すると、１．３９８
秒のＬＦＳＲ周期を得るのに２２のＤＦＦを使用するこ
とが可能である。
【００３１】低い過剰サンプリング比（例えば４）を伴
う４次のＳＤＭといったような多次のＳＤＭ１０の場合
については、４次のループフィルタ１２を通過する信号
が量子化器１４への入力端において過度に大きい遅延を
受けることになる可能性が存在する。それでも、ＰＭＯ
ＳトランジスタＭ１〜Ｍ６のチャージを制御する、整流
器２４を制御する入力信号についての遅延は、ほとんど
全く存在しない。従って、ディザー信号が実際の入力信
号より進みうる可能性が存在する。この条件は、量子化
器１４によるトーンの生成を防ぐことなく、ＳＮＲに対
する不利な影響を及ぼすことになる。
【００３２】この問題は、整流器２４への入力が、より
高次のループフィルタ１２を実現する一連の積分器のう
ちの最終の積分器２６の差動出力から取られる、図１１
に示された実施形態によって克服される。最終の積分器
２６の差動出力は当然、ＳＤＭ１０の差動入力信号に追
従し、この点から整流器２４の入力を取ることにより、
（整流器２４内の遅延が実質的に無視できるものである
ことを仮定して）ディザー信号は量子化器１４の入力端
で正しくタイミングされる。最終の積分器２６の出力は
基本的に量子化された信号であるものの、これは、ＳＤ
Ｍ１０の入力信号の大きさに対するディザー信号の大き
さの依存性に不利な影響を及ぼすものではない。
【００３３】ここで図６を参照すると、これらの教示に
従った第２の実施形態が示されている。この実施形態に
おいて、図１の振幅測定ブロック１６は少なくとも１つ
の電圧ウィンドウ検出器２８を用いて実現されており、
この検出器は、擬似ランダム信号発生器１８に対してク
ロック制御信号を提供している（振幅測定ブロック１６
のチャージ制御出力は存在しない）。
【００３４】より特定的には、ＳＤＭ１０の入力信号
は、少なくとも１つのウィンドウ検出器（ＷＤ）２８に
印加される。ＷＤの数は、図８および９に関して以下に
説明されているように、入力信号の振幅に対するディザ
ー信号の依存性の精度を増大させるべく、１以上であり
得る。ディザー信号とＳＤＭ１０への入力信号との依存
性を示すグラフが、（１つのウィンドウ検出器２８のケ
ースについて）図７に示されており、図１２は、このウ
ィンドウ検出器２８の適切な実施形態を示している。ウ
ィンドウ検出器２８は、スイッチＳ７及びＳ８によりサ
ンプリングキャパシタンスＣ上にサンプリングされる入
力信号の振幅を量子化する。ウィンドウ検出器２８は精
確である必要はなく、図１２に示されているように、再
生可能な（ｒｅｇｅｎｅｒａｔｉｖｅ）負荷及びＮＯＲ
ゲートを伴う２つの差動トランジスタ対から成る小型で
低電流の構造を使用することができる。ウィンドウ検出
器２８の出力は、ＡＮＤゲート３０を介して、ＬＦＳＲ
２２に対するクロック（ＣＬＫ）信号の印加を制御す
る。ウィンドウ検出器２８に対する電圧閾値（±Ｖth）
は、抵抗器又はダイオード接続されたＭＯＳトランジス
タの連鎖（図示せず）を用いて生成可能である。電圧閾
値は精確である必要はなく、小型構造を使用することが
できるようになっている。入力信号Ｖinの振幅がウィン
ドウ検出器２８に印加される閾値電圧の範囲内に入るか
ぎり、ウィンドウ検出器はＡＮＤゲート３０に対しイネ
ーブル信号を出力し、このゲートが次にクロックをＬＦ
ＳＲ２２に渡す。ウィンドウ検出器２８がディザーが必
要とされないことを見極めた時点で、ウィンドウ検出器
２８は、ＡＮＤゲート３０を介してＬＦＳＲ２２への入
力クロックをディスエーブルすることによってＬＦＳＲ
２２を停止させる。この実施形態においては、図２およ
び３の実施形態の場合と同様、ＬＦＳＲ２２はスイッチ
Ｓ１〜Ｓ６を介してトランジスタＭ１〜Ｍ６を制御す
る。しかしながら、この実施形態においては、Ｍ１〜Ｍ
６のゲート端子は、ＬＦＳＲ２２のＤＦＦタップＤＦＦ
１−ＤＦＦ６タップにより生成された制御信号に応じ
て、グラウンド電位又はいくらかのその他の（一定の）
電位例えばＶddのいずれかに接続される。
【００３５】より特定的には、入力信号Ｖinは、ウィン
ドウ検出器２８からのキックバック雑音を回避するため
Ｓ７を閉じることにより（Ｓ８は開放）小型キャパシタ
Ｃ上にサンプリングされ、その後Ｓ７は開かれＳ８が閉
じられる。Ｃの両端に現われるサンプリングされた入力
電圧は、Ｓ８を通してウィンドウ検出器２８のＶin端子
に印加され、該検出器２８はサンプリングされた振幅を
量子化して、ＬＦＳＲ２２のクロッキングを制御する。
入力信号の振幅が充分に大きい、すなわちウィンドウ検
出器２８のウィンドウ閾値の外側にある場合、いかなる
ディザーも必要とされず、ウィンドウ検出器の出力は、
ＡＮＤゲート３０を介してＬＦＳＲ２２へのクロックを
停止させる。一例を挙げると、ウィンドウ検出器の閾値
＋Ｖth及び−Ｖthは、（図６にあるような１つのウィン
ドウ検出器２８の使用を仮定して）最大の予想された正
及び負の入力信号振幅エクスカーションよりも約５０％
低くセットされ得る。かくして、ＳＤＭ１０への入力信
号の振幅に対するディザー信号の依存性は、図２および
３の実施形態の場合にそうであったように、ＰＭＯＳト
ランジスタＭ１〜Ｍ６の可変チャネル電荷を用いてでは
なく、単数又は複数のウィンドウ検出器２８を用いて制
御される。その代り、この実施形態においては、そして
ディザーが必要とされる場合にのみ、キャパシタ接続さ
れたＰＭＯＳトランジスタＭ１〜Ｍ６のゲート端子が、
ＬＦＳＲ２２により生成された制御信号に応じて、Ｖdd
と回路グラウンドの間で擬似ランダムに切換えられる。
しかしながら、量子化器１４の入力ノードにある可変の
数のキャパシタンスのイン及びアウトの切換えは、望ま
しいディザー信号を形成する一定でない振幅の過渡電圧
が生成されることから、図２および３の実施形態の場合
と実質的に同じ効果をもつ。
【００３６】図８および９は、ディザー信号の大きさに
対し図６の実施形態に比べさらに微細な制御が達成され
る実施形態を例示している。これは、２８Ａ，２８Ｂ，
及び２８Ｃ（まとめてウィンドウ検出器２８と呼ばれ
る）と呼称されている３つのような複数のウィンドウ検
出器を提供することによって達成される。ウィンドウ検
出器２８の各々は、２２Ａ，２２Ｂ及び２２Ｃと呼称さ
れる（まとめてＬＦＳＲ２２と呼ばれる）対応するＬＦ
ＳＲ２２、及びフィードバック論理２３Ａ，２３Ｂ及び
２３Ｃと関連付けられている。ウィンドウ検出器２８の
各々は、図１０にも示されているように、異なる１組の
閾値電圧±Ｖth１，±Ｖth２、及びＶth３で動作する。
この実施形態においては、ＬＦＳＲ２２の長さは好まし
くは異なっており、異なるコード反復周期を提供し、最
大長さは、図６の単一のＬＦＳＲの実施形態の場合より
も短かいものであってよい。ウィンドウ検出器２８の各
々は、付随するＡＮＤゲート３０Ａ，３０Ｂ，３０Ｃを
介して、それぞれ付随するＬＦＳＲ２２Ａ，２２Ｂ，２
２Ｃに印加されるクロック信号のオン／オフ状態を制御
する。
【００３７】動作中、そしてウィンドウ検出器２８への
入力信号がＶth１と、Ｖth２の間にあるとき（図１０参
照）、ＬＦＳＲ２２Ａのみがランしている（ＬＦＳＲ２
２Ｂ及び２２Ｃに対するクロックがオフにゲートされ
る）。２つの制御信号ＤＦＦ１及びＤＦＦ６がＬＦＳＲ
２２Ａから取られ、かくして量子化器１４の差動入力ノ
ードの各々に対し最小量のディザーを印加する。入力信
号の大きさがゼロに向かって減少するにつれて、まずは
ＬＦＳＲ２２Ｂがそして次にＬＦＳＲ２２Ｃがランし始
め、かくしてより多くのディザー信号を量子化器１４の
入力ノード内に注入する。
【００３８】ＬＦＳＲ２２Ａのみがランしているとき、
ＳＤＭ１０のＳＮＲ及び出力スペクトルの影響を最小限
しか受けない最少量のディザーが生成される。そのた
め、ＬＦＳＲ２２Ａの長さが重要でないということがわ
かる。残りのＬＦＳＲ２２Ｂ及び２２Ｃは好ましくはさ
らに短かい。例えば、クロック信号が３ＭHzである場
合、ＬＦＳＲ２２Ａが２２個のＤＦＦ段をもつと仮定す
ると、ＬＦＳＲ２２Ｂは、７つのＤＦＦを含むことがで
き、ＬＦＳＲ２２Ｃは４つのＤＦＦを含むことができ
る。ＬＦＳＲ２２Ａより多くがランしている場合、Ｍ１
〜Ｍ６への制御信号は、各々異なる長さ及びコード反復
周期をもつ、ＬＦＳＲ２２のうちの異なるものから取ら
れることから、量子化器１４の入力ノード内に注入され
たディザー信号は、より大きい擬似ランダム性を帯びる
ということがわかる。従って、量子化器１４への入力端
において一種のミキシングが発生する。
【００３９】本発明の上述の実施形態は、ディザー信号
が量子化雑音と同じ雑音整形特性をもつ量子化器１４へ
の入力端に対しディザーを付加し、従って、ＳＤＭ１０
のダイナミックレンジの最少量の低下しかひき起こさな
い。これらの実施形態では、ディザーの振幅はＳＤＭ１
０に対する入力信号の振幅により左右され、これに対し
反比例する。大きい入力信号では、ディザー信号の振幅
は小さく、かくして量子化器を過負荷とせず、ＳＤＭ１
０のダイナミックレンジを低下させない。小さな入力信
号では、ディザーの振幅は、トーンの生成を防止し、か
くしてＳＤＭ１０の信号雑音比（ＳＮＲ）を改善するの
に充分なほどに大きい。予め定められた方形波のディザ
ー信号の使用を回避することにより、バンド外雑音は信
号バンド内に顕著にミキシングされず、量子化器１４を
過負荷する確率も低減される。その上、開示された実施
形態は比較的実現が簡単であり、集積回路ダイ面積及び
動作電力をほとんど消費しない。これらの実施形態は、
アナログ又はデジタルＣＭＯＳ技術において実現され得
る。
【００４０】これらの教示の以上の実施形態の両方は、
シグマ−デルタ変調器１０に対する入力信号の振幅をサ
ンプリングし、入力信号のサンプリングされた振幅に反
比例する擬似ランダム振幅を有するようにディザー信号
が生成される、量子化器１４の入力端においてディザー
信号を生成するための入力信号のサンプリングされた振
幅に従ってキャパシタンスバンク２０の切換えを制御す
るように動作する、ということを認識すべきである。
【００４１】キャパシタンス接続された特定の数のＰＭ
ＯＳ ＦＥＴ及び付随するスイッチ及びＬＦＳＲ段など
といった情況下で記述されてきたが、これらは現在好ま
れている実施形態の例であり、これらの教示の実践の時
点で制限的意味で読まれることを意図したものでない、
ということを認識すべきである。さらに、図の少なくと
も一部分ではシングルエンド構成で開示されているもの
の、本発明の教示は、差動構成でも同様に実現可能であ
る。
【００４２】かくして、本発明は、その好ましい実施形
態に関して特に示され記述されてきたが、当業者であれ
ば、本発明の範囲及び精神から逸脱することなく形態及
び細部の変更をこれに加えることができるということが
理解されることだろう。
【図面の簡単な説明】
【図１】本発明の教示に従ったＳＤ変調器のための入力
信号依存型擬似ランダムディザー信号生成回路を描いた
単純化されたブロック図である。
【図２】入力信号依存型擬似ランダムディザー信号を利
用するＳＤ変調器の第１の実施形態の回路図である。
【図３】図２の整流器の一実施形態の回路図である。
【図４】図２の実施形態について、整流済み入力信号、
及び正弦波入力信号のために生成されたディザー信号を
示す、シミュレートされた波形図（その１）である。
【図５】図２の実施形態について、整流済み入力信号、
及び正弦波入力信号のために生成されたディザー信号を
示す、シミュレートされた波形図（その２）である。
【図６】ディザー信号が、入力信号の振幅の関数として
選択的にオフ及びオンに切換えられる、入力信号依存型
擬似ランダムディザー信号を使用するＳＤ変調器の第２
の実施形態の回路図である。
【図７】図６の第２の実施形態についての入力信号とデ
ィザーの大きさの間の依存性を示す波形図である。
【図８】多数のウィンドウ検出器及び擬似ランダム信号
生成器が提供され、ここでディザー信号が入力信号の振
幅の関数として選択的に制御されている、入力信号依存
型擬似ランダムディザー信号を使用するＳＤ変調器の第
３の実施形態の回路図（その１）である。
【図９】多数のウィンドウ検出器及び擬似ランダム信号
生成器が提供され、ここでディザー信号が入力信号の振
幅の関数として選択的に制御されている、入力信号依存
型擬似ランダムディザー信号を使用するＳＤ変調器の第
３の実施形態の回路図（その２）である。
【図１０】図８および図９の第３の実施形態の場合のよ
うな多数のウィンドウ検出器の場合についての入力信号
とディザーの大きさの間の依存性を示す波形図である。
【図１１】量子化器の直前での、ループフィルタの最終
の積分器段の出力端への整流器入力信号の結合の好まし
い実施形態を示す図である。
【図１２】図６及び図８、図９の実施形態内に見い出さ
れるウィンドウ検出器の１つの適切な構成を例示する図
である。
【符号の説明】
１０…シグマ−デルタ変調器 １２…ループフィルタ １４…量子化器 １６…振幅測定ブロック １８…擬似ランダム発生器 ２０…スイッチドキャパシタバンク ２２…線形フィードバックシフトレジスタ（ＬＦＳＲ） ２３…フィードバック論理 ２４…整流器 ２６…積分器 ２８…ウィンドウ検出器
フロントページの続き Ｆターム(参考） 5J064 AA00 BA03 BB07 BC00 BC03 BC04 BC06 BC10 BC11 BC13 BC14 BC16 BC19 BD01

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 量子化器を含むタイプのシグマ−デルタ
    変調器を動作させる方法であって、 前記シグマ−デルタ変調器に対する入力信号の振幅をサ
    ンプリングする段階、及び前記量子化器の入力端でディ
    ザー信号を生成するため入力信号のサンプリングされた
    振幅に従って、スイッチドキャパシタンスバンクの切換
    えを制御する段階であって、前記ディザー信号が、入力
    信号のサンプリングされた振幅に反比例する擬似ランダ
    ム振幅を有するように生成される段階、を有して成る方
    法。
  2. 【請求項２】 前記制御及び生成の段階が、前記キャパ
    シタンスバンクの複数のキャパシタンスのうちの個々の
    キャパシタンスをキャパシタンスネットワークのイン及
    びアウトに切換えるべく線形フィードバックシフトレジ
    スタを動作させる、請求項１に記載の方法。
  3. 【請求項３】 少なくとも１つの前記線形フィードバッ
    クシフトレジスタを動作させる段階が、入力信号の振幅
    の関数として線形フィードバックシフトレジスタのクロ
    ック信号をオン及びオフに切換える、請求項２に記載の
    方法。
  4. 【請求項４】 前記サンプリングの段階が、入力信号内
    へのキックバック雑音の発生を防ぐために前記入力信号
    をサンプリングする、請求項１に記載の方法。
  5. 【請求項５】 前記サンプリングの段階が、少なくとも
    １つのウィンドウ検出器を動作させ、前記ディザー信号
    が、前記入力信号の振幅と前記ウィンドウ検出器の電圧
    閾値との間の関係に応じてオフ及びオンに切換えられ
    る、請求項１に記載の方法。
  6. 【請求項６】 前記サンプリングの段階が、整流された
    出力信号を提供するべく前記量子化器の入力端に印加さ
    れた信号を整流する整流器を動作させ、前記制御及び生
    成の段階が、前記量子化器の入力端とキャパシタンスバ
    ンクとの間で移送される電流量を制御するためキャパシ
    タンスバンクに対し整流された出力信号を擬似ランダム
    に印加する、請求項１に記載の方法。
  7. 【請求項７】 量子化器を含むタイプのシグマ−デルタ
    変調器であって、 前記量子化器の入力端に印加されるべき信号の振幅をサ
    ンプリングするための回路、及び前記量子化器の入力ノ
    ードでディザー信号を生成するためのスイッチドキャパ
    シタンスバンクであって、前記ディザー信号が、信号の
    サンプリングされた振幅に反比例する擬似ランダム振幅
    を有するように生成されるスイッチドキャパシタンスバ
    ンク、を有して成るシグマ−デルタ変調器。
  8. 【請求項８】 前記キャパシタンスバンクの複数のキャ
    パシタンスのうちの個々のキャパシタンスをキャパシタ
    ンスネットワークのイン及びアウトへ切換えるため前記
    スイッチドキャパシタンスバンクに結合された出力端を
    有する線形フィードバックシフトレジスタをさらに有し
    て成る、請求項７に記載のシグマ−デルタ変調器。
  9. 【請求項９】 前記サンプリングする回路が、入力信号
    の振幅の関数として線形フィードバックシフトレジスタ
    のクロック信号をオン及びオフに切換える、請求項８に
    記載のシグマ−デルタ変調器。
  10. 【請求項１０】 前記サンプリングする回路が、キック
    バック雑音の発生を防ぐために信号をサンプリングす
    る、請求項７に記載のシグマ−デルタ変調器。
  11. 【請求項１１】 前記サンプリングする回路が少なくと
    も１つのウィンドウ検出器を有して成り、前記ディザー
    信号が、信号の振幅と前記ウィンドウ検出器の電圧閾値
    との間の関係に応じてオフ及びオンに切換えられる、請
    求項７に記載のシグマ−デルタ変調器。
  12. 【請求項１２】 前記サンプリングする回路が、整流さ
    れた出力信号を提供するべく信号を整流する整流器を有
    し、さらに量子化器の入力端とキャパシタンスバンクと
    の間で移送される電流量を制御するためキャパシタンス
    バンクに対し整流された出力信号を擬似ランダムに印加
    するための回路を有して成る請求項７に記載のシグマ−
    デルタ変調器。
  13. 【請求項１３】 量子化器を含むタイプのシグマ−デル
    タ変調器であって、 前記シグマ−デルタ変調器の入力信号の振幅に反比例す
    る振幅をもつ整流された出力信号を提供するため、前記
    量子化器に対する入力信号を整流する整流器、 前記量子化器の第１の入力ノードに対し並列に結合され
    た第１の電圧可変キャパシタンスバンク及び前記量子化
    器の第２の入力ノードに並列に結合された第２の電圧可
    変キャパシタンスバンク、及び前記電圧可変キャパシタ
    ンスの端子を制御するため整流済み出力信号又はもう１
    つの信号のいずれかを選択的に印加するための擬似ラン
    ダムに動作させられる複数のスイッチであって、前記整
    流済み出力信号の大きさが、前記シグマ−デルタ変調器
    の入力信号の振幅に反比例する擬似ランダム振幅をもつ
    ディザー信号を生成するために前記量子化器の入力ノー
    ドに提示される合計キャパシタンスの値を制御するよう
    にされているスイッチ、を有して成るシグマ−デルタ変
    調器。
  14. 【請求項１４】 前記第１及び第２のキャパシタンスバ
    ンクがＦＥＴで構成されており、ここで前記複数のスイ
    ッチが、前記整流済み出力信号又は前記もう１つの信号
    を、個々の前記ＦＥＴのゲート端子に選択的に印加す
    る、請求項１３に記載のシグマ−デルタ変調器。
  15. 【請求項１５】 前記整流器が、積分器から出力された
    差動信号を整流し、前記積分器の出力信号も前記量子化
    器に入力される、請求項１３に記載のシグマ−デルタ変
    調器。
  16. 【請求項１６】 その切換えを制御するため前記複数の
    スイッチに結合された出力端を有する少なくとも１つの
    線形フィードバックシフトレジスタをさらに有して成
    る、請求項１３に記載のシグマ−デルタ変調器。
  17. 【請求項１７】 量子化器を含むタイプのシグマ−デル
    タ変調器であって、 ウインドウ検出信号を生成するべく一対の閾値電位に対
    し前記シグマ−デルタ変調器への入力信号を比較する少
    なくとも１つのウィンドウ検出器、 前記量子化器の第１の入力ノードに対し並列に結合され
    た第１の電圧可変キャパシタンスバンク、及び前記量子
    化器の第２の入力ノードに並列に結合された第２の電圧
    可変キャパシタンスバンク、 前記ウィンドウ検出信号によりオン又はオフに選択的に
    ゲートされる入力クロック信号をもつ擬似ランダム信号
    発生器、及び前記擬似ランダム信号発生器に結合され、
    かくして、入力信号の振幅に反比例する擬似ランダム振
    幅をもつディザー信号を生成するため前記量子化器の入
    力ノードに提示される合計キャパシタンスの値を制御す
    るべく前記電圧可変キャパシタンスの端子を制御するよ
    うに、第１の電圧電位又は第２の電圧電位のいずれかを
    選択的に印加するために擬似ランダムに動作させられる
    複数のスイッチ、を有して成るシグマ−デルタ変調器。
  18. 【請求項１８】 前記第１及び第２のキャパシタンスバ
    ンクがＦＥＴで構成されており、ここで前記複数のスイ
    ッチが前記第１の電圧電位又は前記第２の電圧電位を個
    々の前記ＦＥＴのゲート端子に選択的に印加する、請求
    項１７に記載のシグマ−デルタ変調器。
JP2001400180A 2001-04-05 2001-12-28 シグマ−デルタ変調器を動作させる方法及びシグマ−デルタ変調器 Withdrawn JP2002314426A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/826980 2001-04-05
US09/826,980 US6462685B1 (en) 2001-04-05 2001-04-05 Dither signal insertion inversely proportional to signal level in delta-sigma modulators

Publications (1)

Publication Number Publication Date
JP2002314426A true JP2002314426A (ja) 2002-10-25

Family

ID=25248003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001400180A Withdrawn JP2002314426A (ja) 2001-04-05 2001-12-28 シグマ−デルタ変調器を動作させる方法及びシグマ−デルタ変調器

Country Status (3)

Country Link
US (1) US6462685B1 (ja)
EP (1) EP1248376A3 (ja)
JP (1) JP2002314426A (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10142191C2 (de) * 2001-08-29 2003-08-28 Infineon Technologies Ag SD-ADC mit digitaler Dithersignalverarbeitung
WO2003077529A2 (en) * 2002-03-04 2003-09-18 Stmicroelectronics, N.V. Coder apparatus for resonant power conversion and method
US7924937B2 (en) 2002-03-04 2011-04-12 Stmicroelectronics N.V. Resonant power converter for radio frequency transmission and method
US6975148B2 (en) 2002-12-24 2005-12-13 Fujitsu Limited Spread spectrum clock generation circuit, jitter generation circuit and semiconductor device
US6992606B2 (en) * 2003-07-09 2006-01-31 Texas Instruments Incorporated Method and circuit for multi-standard sigma-delta modulator
US6880262B1 (en) * 2003-09-30 2005-04-19 Broadcom Corporation Continuous time ΔΣ ADC with dithering
US6822594B1 (en) * 2003-10-09 2004-11-23 Cirrus Logic, Inc. Overload protection and stability for high order 1-bit delta-sigma modulators
US7221299B2 (en) * 2004-06-12 2007-05-22 Nordic Semiconductor Asa Method and apparatus for an ADC circuit with wider input signal swing
JP4539446B2 (ja) * 2004-06-24 2010-09-08 ソニー株式会社 デルタシグマ変調装置及びデルタシグマ変調方法
US7348906B2 (en) * 2004-09-10 2008-03-25 Analog Devices, Inc. INL curve correction in a pipeline ADC
DE102004049481B4 (de) * 2004-10-11 2007-10-18 Infineon Technologies Ag Analog-Digital-Wandler
US7362250B2 (en) * 2005-01-31 2008-04-22 Texas Instruments Incorporated Dynamic dither for sigma-delta converters
US7042375B1 (en) * 2005-03-29 2006-05-09 Broadcom Corporation System and method using dither to tune a filter
US7154326B2 (en) * 2005-04-18 2006-12-26 Visteon Global Technologies, Inc. Dither amplitude correction for constant current drivers
EP1727287B1 (en) 2005-05-27 2015-07-15 STMicroelectronics Srl Method of adding a dither signal in output to the last integrator of a sigma-delta converter and relative sigma-delta converter
US7321325B2 (en) * 2005-07-07 2008-01-22 Realtek Semiconductor Corp. Background calibration of continuous-time delta-sigma modulator
US7324028B2 (en) * 2005-09-23 2008-01-29 Realtek Semiconductor Corp. Self-calibrating continuous-time delta-sigma modulator
US7277032B2 (en) * 2005-10-21 2007-10-02 Realtek Semiconductor Corp. Low-pass filter based delta-sigma modulator
US7221302B1 (en) * 2005-12-20 2007-05-22 Cirrus Logic, Inc. Delta-sigma modulator coefficient calibration method and apparatus
TWI314401B (en) * 2006-05-08 2009-09-01 Realtek Semiconductor Corp Sigma-delta modulator and output speed reduction method thereof
US7821436B2 (en) * 2006-06-08 2010-10-26 Cosmic Circuits Private Limited System and method for reducing power dissipation in an analog to digital converter
US7375666B2 (en) * 2006-09-12 2008-05-20 Cirrus Logic, Inc. Feedback topology delta-sigma modulator having an AC-coupled feedback path
US7446687B2 (en) * 2006-10-27 2008-11-04 Realtek Semiconductor Corp. Method and apparatus to reduce internal circuit errors in a multi-bit delta-sigma modulator
US7411534B1 (en) * 2007-06-20 2008-08-12 Cirrus Logic, Inc. Analog-to-digital converter (ADC) having integrator dither injection and quantizer output compensation
US8401208B2 (en) * 2007-11-14 2013-03-19 Infineon Technologies Ag Anti-shock methods for processing capacitive sensor signals
US7786910B2 (en) * 2008-08-12 2010-08-31 Analog Devices, Inc. Correlation-based background calibration of pipelined converters with reduced power penalty
US7760121B2 (en) * 2008-09-03 2010-07-20 Intel Corporation Dual data weighted average dynamic element matching in analog-to-digital converters
US8004436B2 (en) 2008-10-09 2011-08-23 Analog Devices, Inc. Dithering technique for reducing digital interference
US7961125B2 (en) * 2008-10-23 2011-06-14 Microchip Technology Incorporated Method and apparatus for dithering in multi-bit sigma-delta digital-to-analog converters
JP5426220B2 (ja) * 2009-04-13 2014-02-26 株式会社東芝 電源ノイズ除去回路
JP2010273307A (ja) * 2009-05-25 2010-12-02 Canon Inc 信号伝送装置
US8068045B2 (en) * 2010-03-01 2011-11-29 Analog Devices, Inc. Calibration methods and structures for pipelined converter systems
US20120049903A1 (en) * 2010-08-30 2012-03-01 Rf Micro Devices, Inc. Low noise charge pump
US8723707B2 (en) 2011-11-14 2014-05-13 Analog Devices, Inc. Correlation-based background calibration for reducing inter-stage gain error and non-linearity in pipelined analog-to-digital converters
US8471740B2 (en) * 2011-11-14 2013-06-25 Analog Devices, Inc. Reducing the effect of non-linear kick-back in switched capacitor networks
CA2859560A1 (en) 2011-12-19 2013-06-27 The Nielsen Company (Us), Llc Methods and apparatus for crediting a media presentation device
US8970409B2 (en) 2012-03-22 2015-03-03 Hittite Microwave Corporation Dynamic dithering method and apparatus for analog-to-digital converters
US8810443B2 (en) * 2012-04-20 2014-08-19 Linear Technology Corporation Analog-to-digital converter system and method
JP2014023106A (ja) 2012-07-23 2014-02-03 Renesas Electronics Corp 半導体装置及び通信装置
US9390861B2 (en) * 2013-01-29 2016-07-12 Intel Deutschland Gmbh Capacitance bank systems and methods
US10073812B2 (en) * 2014-04-25 2018-09-11 The University Of North Carolina At Charlotte Digital discrete-time non-foster circuits and elements
US9976924B2 (en) * 2015-04-20 2018-05-22 Infineon Technologies Ag System and method for a MEMS sensor
CN107919871B (zh) * 2017-11-13 2021-08-24 清华大学深圳研究生院 一种过采样模数转换器
US10790850B1 (en) * 2019-06-28 2020-09-29 Nxp B.V. Signal amplitude aware dithering method for enhancing small signal linearity in an analog-to-digital converter
KR20230057907A (ko) * 2021-10-22 2023-05-02 삼성전자주식회사 랜덤 리셋 신호를 이용한 커패시터 기반 디지털-아날로그 변환기 및 이를 포함하는 집적 회로
US12003247B2 (en) * 2022-06-22 2024-06-04 STMicroelectron S.r.l. Noise shaper variable quantizer

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0652872B2 (ja) * 1983-12-21 1994-07-06 沖電気工業株式会社 ディジタルアナログ変換器
JPH0738588B2 (ja) * 1985-07-11 1995-04-26 ティアツク株式会社 アナログ―デイジタル変換装置
JPS62112221U (ja) * 1985-12-27 1987-07-17
JP2801644B2 (ja) * 1989-06-05 1998-09-21 パイオニア株式会社 ディザ回路
US5144308A (en) 1991-05-21 1992-09-01 At&T Bell Laboratories Idle channel tone and periodic noise suppression for sigma-delta modulators using high-level dither
US5745061A (en) * 1995-07-28 1998-04-28 Lucent Technologies Inc. Method of improving the stability of a sigma-delta modulator employing dither
CA2285355C (en) 1997-04-02 2004-06-08 Karsten Nielsen Pulse referenced control method for enhanced power amplification of a pulse modulated signal
US5835038A (en) * 1997-05-08 1998-11-10 Burr-Brown Corporation DC dither circuitry and method for delta-sigma modulator
JP3852721B2 (ja) 1997-07-31 2006-12-06 旭化成マイクロシステム株式会社 Ｄ／ａ変換器およびデルタシグマ型ｄ／ａ変換器
US5990815A (en) 1997-09-30 1999-11-23 Raytheon Company Monolithic circuit and method for adding a randomized dither signal to the fine quantizer element of a subranging analog-to digital converter (ADC)
US5889482A (en) 1997-10-06 1999-03-30 Motorola Inc. Analog-to-digital converter using dither and method for converting analog signals to digital signals
US6326911B1 (en) 1997-11-19 2001-12-04 Texas Instruments Incorporated Method and apparatus for dithering idle channel tones in delta-sigma analog-to-digital converters
US6087969A (en) 1998-04-27 2000-07-11 Motorola, Inc. Sigma-delta modulator and method for digitizing a signal
US6011501A (en) 1998-12-31 2000-01-04 Cirrus Logic, Inc. Circuits, systems and methods for processing data in a one-bit format

Also Published As

Publication number Publication date
US6462685B1 (en) 2002-10-08
US20020145550A1 (en) 2002-10-10
EP1248376A3 (en) 2004-01-02
EP1248376A2 (en) 2002-10-09

Similar Documents

Publication Publication Date Title
US6462685B1 (en) Dither signal insertion inversely proportional to signal level in delta-sigma modulators
US6445318B1 (en) Method and apparatus for providing signal dependent dither generator for sigma-delta modulator
US5920273A (en) Digital-to-analog converter
US7696910B2 (en) Dither circuit and analog digital converter having dither circuit
CN100568737C (zh) 以低通滤波器为基础的三角积分调制器
Arias et al. A 32-mW 320-MHz continuous-time complex delta-sigma ADC for multi-mode wireless-LAN receivers
KR100893885B1 (ko) 다중-비트 시그마-델타 변조기용의 디더링 및 다중-한계값생성 기능을 갖는 정전용량이 작고, 킥백 잡음이 낮은다중-레벨 양자화기 입력단
US8830097B2 (en) A/D converter
JP4981968B2 (ja) フィードバック信号に基づいた動的なスルー・レート制御
US7671773B2 (en) Jitter insensitive single bit digital to analog converter
US9639226B2 (en) Differential sigma-delta capacitance sensing devices and methods
Sharma et al. A 6b 800ms/s 3.62 mw nyquist ac-coupled VCO-based ADC in 65nm CMOS
JPH08162960A (ja) Δςディジタル／アナログ変換器
Guessab et al. A passive delta-sigma modulator for low-power applications
Tajalli et al. Subthreshold current-mode oscillator-based quantizer with 3-decade scalable sampling rate and pico-ampere range resolution
Hou et al. An Op-amp free SAR-VCO hybrid ADC with second-order noise shaping
Dai et al. A 410 μW, 70 dB SNR high performance analog front-end for portable audio application
Fogelman et al. An area-efficient differential input ADC with digital common mode rejection
Dolev et al. COMPARISON OF SIGMA–DELTA CONVERTER CIRCUIT ARCHITECTURES IN DIGITAL CMOS TECHNOLOGY
Kirishnathasan Design and Implementation of a High Resolution, Discrete-Time Delta-Sigma ADC
Khalil et al. Novel technique for reducing the comparator delay dispersion in 45nm CMOS technology for level-crossing ADCs
Deshmukh et al. Design of resolution/power controllable Asynchronous Sigma-Delta Modulator
Reis CMOS RF Sigma-Delta Converter
ES2238146B1 (es) Conversor digital/analogico que genera formas de onda de tipo exponencial decreciente para el lazo de realimentacion de un conversor sigma-delta de tiempo continuo.
Harmanani et al. Efficient shaped quantizer dithering implementation for sigma delta modulators

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050301