CN101674088B - 以低通滤波器为基础的三角积分调制器 - Google Patents

以低通滤波器为基础的三角积分调制器 Download PDF

Info

Publication number
CN101674088B
CN101674088B CN2009102053835A CN200910205383A CN101674088B CN 101674088 B CN101674088 B CN 101674088B CN 2009102053835 A CN2009102053835 A CN 2009102053835A CN 200910205383 A CN200910205383 A CN 200910205383A CN 101674088 B CN101674088 B CN 101674088B
Authority
CN
China
Prior art keywords
signal
noise
digital signal
filter
filtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009102053835A
Other languages
English (en)
Other versions
CN101674088A (zh
Inventor
林嘉亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN101674088A publication Critical patent/CN101674088A/zh
Application granted granted Critical
Publication of CN101674088B publication Critical patent/CN101674088B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/328—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither
    • H03M3/33—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither the dither being a random signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明披露了一种由至少一级的具有适当增益的低阶低通滤波器建构而成的三角积分调制器。在本发明的一实施例中，用于伪造音频(spurioustones)的颤抖控制技术(dithering technique)可适用于以低通滤波器为基础、以理想积分器或近似理想积分器为基础的三角积分调制器。在另一实施例中，一噪声消除技术可用以消除颤抖控制噪声(dithering noise)。

Description

以低通滤波器为基础的三角积分调制器
本申请为申请日为2006年10月20日、申请号为200610136080.9、发明名称为“以低通滤波器为基础的三角积分调制器”的申请案的分案申请。
技术领域
本发明涉及一种三角积分调制器，特别是涉及一种以低通滤波器为基础的三角积分调制器。
背景技术
三角积分调制器已广泛应用于超取样模拟数字转换器(Over-SamplingADC)，因此，即使使用简略的量化器亦可达到高分辨率模拟数字数据转换的功效。三角积分调制器可使用离散时间回路滤波器，即成为离散时间型三角积分调制器，或使用离散时间回路滤波器，即成为连续时间型三角积分调制器。
在传统离散时间型三角积分调制器中，一取样维持电路(sample and holdamplifier)是将一连续时间输入讯号转换成一离散时间取模拟取样讯号。一离散时间回路滤波器H(z)对此离散时间取模拟取样讯号进行滤波并将以滤波的讯号输入至一量化器。量化器的输出讯号通过一数字模拟转换器(DAC)将输出讯号回授并藉由一加总电路自输入取样讯号减去此回授讯号。
离散时间回路滤波器H(z)包含至少一离散时间积分器，此积分器设计以模拟或近似理想响应k/(z-1)，其中k为一增益常数。传统上，一切换电容电路(switch-capacitor circuit)用以实现此离散时间积分器。一切换电容积分器包含一电容CS以取样输入讯号，一电容CI以积分此输入讯号，以及一运算互导放大器(operational trans-impedance amplifier，OTA)，其中OTA的输出电压值与电容CI的储存电荷值相关。此输出离散时间电压值为输入离散时间电压值的积分值。
现有技术的离散时间三角积分调制器的问题在于因为OTA的有限的输出阻抗，而造成积分电容CI所储存的电荷不可避免地有漏损(leakage)发生。因此，实际上离散时间积分器的响应为k/(z-α)，其中α为漏损因素，其值小于1，且与电容CI的电容值及OTA的输出阻抗相关。为了获得小的漏损因素，例如α接近1，则要使用大的积分电容CI以及输出阻抗大的OTA，而实际上消耗大功率的大型组件大多如此使用。然而，在使用深次微米(deepsub-micron)CMOS工艺、低电压且高速的三角积分调制器中，此问题变得显著而亟待解决。因为在此工艺中，高速且具有高输出阻抗的OTA是极难设计的。
在传统的连续时间三角积分调制器中，一连续时间回路滤H(s)对连续时间输入讯号进行滤波，而一量化器根据一时钟讯号将滤波后的模拟讯号转换成一离散时间输出取样讯号。此量化器的输出讯号通过一数字模拟转换器进行回授，并藉由一加总电路与此输入讯号相减。
连续时间回路滤波器H(s)包含至少一连续时间积分器，此积分器设计以模拟或近似理想响应k/s，其中k为一增益常数。在高速的应用上，一互导放大-电容(OTA-C)电路包含一运算互导放大器(OTA)及一电容C，以实现此连续时间积分器。在OTA-C传统应用中，OTA将输入电压转换成一电流，此电流通过输出端的电容进行积分。OTA的输出电压与此输入讯号的积分时间相关。
现有技术的离散时间三角积分调制器的问题在于因为OTA的有限的输出阻抗，而造成电容C所储存的电荷不可避免地有漏损发生。因此，实际上连续时间积分器的响应为k/(s+p)，其中p＜1为一极点(pole)，其与电容C的电容值及OTA的输出阻抗相关。为了获得小的漏损因素，例如p与时钟频率相比非常的小(在数学表示上，p＜＜2π/T，T为时钟周期)，则要使用大的积分电容CI、输出阻抗大的OTA或两者皆使用，而实际上消耗大功率的大型组件大多如此使用。然而，在使用深次微米(deep sub-micron)CMOS工艺、低电压且高速的三角积分调制器中，此问题变得显著而亟待解决。因为在此工艺中，高速且具有高输出阻抗的OTA是极难设计的。
有鉴于现有技术的各项问题，为了能够兼顾解决的，本发明提出一种以低通滤波器为基础的三角积分调制器，以作为改善上述缺点的实现方式与依据。
发明内容
有鉴于此，本发明的目的是提供一种三角积分调制器，其使用连续时间型或离散时间型回路滤滤波器，因此不需要低漏损的积分器。
根据本发明的目的，提出一种三角积分调制器，其使用至少一一阶低通滤波器，其具有与现有技术积分器相比较适当的(modest)增益。藉由以一阶低通滤波器取代理想积分器之外，并调整其它回路参数，例如增益因子，便可将现有技术以积分器为基础的三角积分调制器转换成以一阶低通滤波器为基础的三角积分调制器。
在此实施例中，三角积分调制器还可包含一颤抖控制电路(ditheringcircuitry)以压抑伪造音频。在其它实施例中，三角积分调制器还包含一噪声消除电路以消除颤抖噪声(dithering noise)。
此外，本发明还提出一种三角积分调制器，其包含一回路滤波器以接收一输入讯号及一回授讯号，其中回路滤波器包含至少一一阶低通滤波器组件，此一阶低通滤波器组件具有一适当的直流增益，一量化器以将回路滤波器的输出讯号数字化成一数字数据，及一数字模拟转换器(DAC)将量化器的数字数据换成回授讯号。
此外，本发明还提出一种三角积分数据转换的方法，其包含接收一输入讯号及一回授讯号；使用一包含至少一一阶低通滤波器的回路滤波器对输入讯号及回授讯号的结合讯号进行滤波，且一阶低通滤波器具有一适当的直流增益；对回路滤波器的输出讯号进行量化，以产生一数字输出讯号；将数字讯号转换成一模拟讯号，以产生回授讯号。
此外，本发明更提出一种三角积分调制器，其包含一接收电路以接收一输入讯号及一回授讯号，一滤波电路以使用一包含至少一一阶低通滤波器的回路滤波器对输入讯号及回授讯号的结合讯号进行滤波，且一阶低通滤波器具有一适度的直流增益，一量化电路以对回路滤波器的输出讯号进行量化，并产生一数字输出讯号，以及一转换电路以将数字讯号转换成一模拟讯号，产生回授讯号。
此外，本发明提出一种三角积分调制器，其包含一回路滤波电路以接收一输入讯号及一回授训号；一量化电路以对该回路滤波器的输出讯号进行量化，以产生一数字讯号；一噪声产生电路，用以注入一第一噪声至该数字讯号以产生一已调整数字讯号；一噪声消除电路，用以从该已调整数字讯号中去除由该第一噪声所导致的至少一部份噪声以输出一调制输出讯号；以及一转换电路，其将该已调整数字讯号转换成该回授讯号。
此外，本发明还提出一种三角积分数据转换方法，其包含接收一输入讯号及一回授讯号；该输入讯号及该回授讯号的结合讯号进行滤波以输出一滤波讯号；对该滤波讯号进行量化，以产生一数字讯号；藉由加总该数字讯号以及一第一序列以输出一已调整数字讯号；转换该已调整数字讯号以输出该回授讯号；对该第一序列进行滤波以输出一已滤波序列；以及对该已调整数字讯号去除该已滤波序列以输出一调制输出讯号。
此外，本发明还提出一种三角积分数据转换方法，其包含接收一输入讯号及一回授讯号；该输入讯号及该回授讯号的结合讯号进行滤波以输出一滤波讯号；对该滤波讯号进行量化，以产生一数字讯号；藉由加总该数字讯号以及一第一噪声以输出一已调整数字讯号；转换该已调整数字讯号以输出该回授讯号；以及从该已调整数字讯号中去除由该第一噪声所导致的至少一部份噪声以输出一调制输出讯号。
为使对本发明的技术特征及所达到的功效有更进一步的了解与认识，现结合附图对实施例详细说明如后。
附图说明
图1为本发明的离散时间三角积分调制器的实施例的方块图；
图2为本发明的包含三个离散时间积分器的三阶离散时间回路滤波器的实施例的方块图；
图3为本发明的连续时间三角积分调制器的实施例的方块图；
图4为本发明的包含三个离续时间积分器的三阶连续时间回路滤波器的实施例的方块图；
图5为本发明的包含三个一阶低通滤波器的三阶连续时间回路滤波器的实施例的方块图；
图6为本发明的三角积分调制器的噪声转换函数的示意图；
图7A为本发明的具有响应k/(s+p)的一阶低通滤波器的实施例的方块图；
图7B为本发明的具有响应k/(s+p)的一阶低通滤波器的另一实施例的方块图；
图7C为本发明的具有响应k/(s+p)的一阶低通滤波器的再一实施例的方块图；
第7D图为本发明的具有响应k/(s+p)的一阶低通滤波器的再一实施例的方块图；
图8为本发明的一三阶连续时间三角积分调制器的实施例的方块图；
图9为本发明的适用于离散时间三角积分调制器的三阶离散回路滤波器的实施例的方块图；
图10为本发明的具有颤抖控制电路的连续时间三角积分调制器的实施例的方块图；
图11为本发明的具有颤抖控制电路及噪声消除电路的连续时间三角积分调制器的实施例的方块图；
图12为本发明的具有颤抖控制电路及噪声消除电路的离散时间三角积分调制器的实施例的方块图；
图13为本发明的噪声消除电路的噪声转换函数的实施例的方块图；以及
图14为本发明的噪声消除电路的噪声转换函数的另一实施例的方块图。
附图符号说明
100：离散时间三角积分调制器
110：取样维持放大器；
112：量化器；
114：离散时间滤波器；
116：数字模拟转换器；
118：加总电路；
210：离散时间积分器；
212：增益组件；
300：连续时间三角积分调制器；
312：量化器；
314：连续时间滤波器；
316：数字模拟转换器；
318：加总电路；
410：连续时间积分器；
412：增益组件；
500：连续时间滤波器；
510a、510b及510c：低阶低通滤波器；
512a、512b及512c：增益组件；
514：加总电路；
600：噪声转换函数的图标；
610：噪声转换函数；
612：噪声转换函数；
614：讯号频宽边缘；
R1及R2：电阻；
M1及M2：输入晶体管；
M3及M4：偏压晶体管；
M5及M6：PMOS晶体管；
C：电容；
VDD：供给电压；
VN：偏移电压；
VP：偏移电压；
800：三阶连续时间三角积分调制器；
812a、812b及812c：加总电路；
814a、814b及814c：增益组件；
816：量化器；
818：数字模拟转换器；
900：三阶离散时间回路滤波器；
910a、910b及910c：低阶低通滤波器；
912a、912b及912c：增益组件；
914：加总电路；
1000：连续时间三角积分调制器；
1012：量化器；
1014：连续时间滤波器；
1016：数字模拟转换器；
1018：加总器；
1020：加总电路；
1030：伪随机数字产生器；
1100：连续时间三角积分调制器；
1122：滤波方块；
1124：加总电路；
1200：离散时间三角积分调制器；
1210：取样维持电路；
1212：量化器；
1214：离散时间滤波器；
1216：数字模拟转换器；
1218：加总电路；
1220：加总器；
1222：滤波方块；
1224：加总电路；
1230：伪随机噪声调制器；
1310：适应性滤波器；
1312：适应性电路；
1410：适应性滤波器；以及
1412：适应性电路。
具体实施方式
在说明书及后续的权利要求当中使用了某些词汇来指称特定的组件。本领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及后续的申请专利范围并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。以外，「耦接」一词在此包含任何直接及间接的电气连接手段。以下将参照相关附图，说明依本发明较佳实施例的三角积分调制器及其数据转换方法，为使便于理解，下述实施例中的相同组件是以相同的符号标示来说明。
请参阅图1，其示出了本发明的离散时间三角积分调制器的一实施例的方块图。本实施例中，离散时间三角积分调制器100包含一取样维持电路(SHA)110、一量化器112、一离散时间滤波器114、一数字模拟转换器(DAC)116及一加总电路118。取样维持放大器110用以将离续时间模拟输入讯号x(t)转换成一离散时间模拟输入讯号x[n]，并通过离散时间滤波器H(z)114输入至量化器112。量化器112的输出讯号y[n]经过数字模拟转换器116回授并藉由加总电路118与输入取样讯号x[n]相减。
在此实施例中，离散时间回路滤波器H(z)114以至少一离散时间积分器所结构而成，离散时间积分器设计以模拟或近似理想响应k/(z-1)，其中k为一增益常数。请参阅图2，其示出了一适用于离散时间三角积分调制器100的三阶离散时间回路滤波器的一实施例。本实施例中，三阶离散时间回路滤波器H(z)114包含三个离散时间积分器210及三个增益组件212，每一增益组件的增益值为g0、g1、及g2。此三个增益组件的增益值可全相同或全不同。在一实施例中，离散时间积分器210包含一切换电容电路(switch-capacitorcircuit)。
请参阅图3，其示出了本发明的连续时间三角积分调制器的一实施例的方块图。本实施例中，连续时间三角积分调制器300包含一量化器312、一连续时间滤波器H(s)314、一数字模拟转换器(DAC)316及一加总电路318。连续时间模拟输入讯号x(t)通过连续时间滤波器H(s)314输入至量化器312，并被转换成一离散时间输出讯号y[n]。量化器312的输出讯号y[n]经过数字模拟转换器316回授并藉由加总电路318与输入取样讯号x[n]相减。
在一实施例中，连续时间回路滤波器H(s)314以至少一连续时间积分器所结构而成，连续时间积分器设计以模拟或近似理想响应k/s，其中k为一增益常数。请参阅图4，其示出了一适用于连续时间三角积分调制器300的三阶连续时间回路滤波器的一实施例。本实施例中，三阶连续时间回路滤波器H(s)314包含三个连续时间积分器410及三个增益组件412，每一增益组件的增益值分别为g0、g1、及g2。此三个增益值可全相同或全不同。在一实施例中，离散时间积分器410为一互导放大-电容电路(OTA-C)。
请参阅图5，其示出了本发明的连续时间滤波器H(s)500的一实施例的方块图。图中，连续时间滤波器H(s)500包含多个低通滤波器510、多个增益组件512及一加总电路514。该低通滤波器510的一实施例为一阶低通滤波器510。该一阶低通滤波器510具有响应k/(s+p)，其中p为一极点，连续时间滤波器H(s)500使用一阶低通滤波器510使用一阶低通滤波器510以取代图4所示的具有近似理想响应k/s的连续时间积分调制器410。极点p不可小于时钟角频率2π/T过多。
在一实施例中，该一阶低通滤波器具有一直流增益。在一实施例中，该直流增益的范围约介于调制器的超取样率的一半及调制器的超取样率之间；另一实施例中，大于调制器的超取样率；另一实施例中，小于调制器的超取样率的一半。
在一实施例中，该一阶低通滤波器组件的截断频率(cut-off frequency)约介于此调制器的讯号频宽的一半及此调制器的讯号频宽之间；另一实施例中，小于此调制器的讯号频宽的一半；另一实施例中，大于调制器的讯号频宽。
在一实施例中，滤波器包含三个一阶低通滤波器510a、510b、510c、三个增益组件512a、512b、512c及一加总电路514。在一实施例中，增益组件512a、512b、512c的增益值分别为g0、g1及g2。该低通滤波器510c接收滤波器输入讯号，该低通滤波器510b及增益组件512c接收该低通滤波器510c的输出讯号，该低通滤波器510a及增益组件512b接收该低通滤波器510b的输出讯号。增益组件512a接收滤波器510a的输出讯号。加总电路514将增益组件512a、512b及512c的输出讯号相加。滤波器H(s)呈现下列转换函数：H(s)＝g0·k3/(s+p)3+g1·k2/(s+p)2+g2·k/(s+p)。本领域的技术人员可轻易改变低通滤波器、增益组件、以及至岁少一加总电路的排列来实现相同的转换函数。在一实施例中，三个增益组件512a、512b、512c为一放大器，用以提供一个别的增益。在另一实施例中，增益组件512a、512b及512为加总电路的一部分，藉由调整某些组件，该增益组件512a、512b及512可省略，例如：调整连接至运算放大器的输入端的电阻值。
在另一实施例中，连续时间回路滤波器500可视需要包含多于三个一阶低通滤波器510或小于三个一阶低通滤波器510。
在下列的范例中，连续时间三角积分调制器300包含一使用多个一阶低通滤波器510的连续时间回路滤波器500。为将三角积分调制器300操作于超取样比例16下，连续时间回路滤波器的滤波器参数如下列所示：
k＝1/T，其中k为滤波器510的增益常数，而T为时钟周期。
p＝0.1054/T，其中p为滤波器510的极点。
g2＝1.2，其中g2为增益组件512c的增益值。
g1＝0.9，其中g1为增益组件512b的增益值。
g0＝0.5，其中g0为增益组件512a的增益值。
为了比较，使得包含理想积分器410的连续时间回路滤波器400的连续时间三角积分调制器300达到相似的讯号量化噪声比，回路滤波器参数下列所示：
k＝1/T，其中k为积分器410的增益常数，而T为时钟周期。
g2＝1.58，其中g2为增益组件412c的增益值。
g1＝1.36，其中g1为增益组件412b的增益值。
g0＝1.07，其中g0为增益组件412a的增益值。
请参阅图6，其示出了上述三角积分调制器的噪声转换函数(NTF)的示意图。噪声转换函数(NTF)是描述量化噪声的频谱整型(spectral sharping)。图中，图600的垂直轴代表噪声转换函数的强度(dB)而水平轴代表标准化(normalized)频率。
使用回路滤波器500的三角积分调制器300的噪声转换函数为实线610，使用回路滤波器400的三角积分调制器300的噪声转换函数为虚线612。讯号频宽边缘以垂直线614显示。
两个三角积分器300操作于近似超取样频率16，以及达到54db接收频带内(in-band)噪声抑制。然而，与包含理想积分器410的回路滤波器400相比，包含一阶低通滤波器510的回路滤波器500具有较佳的稳定度及对回路组件数值变化的较佳的忍耐度，以及对时钟抖动(jitter)较佳的忍耐度。
与噪声转换函数612的极点相比，噪声转换函数610的极点位于复数z平面的单位圆的更内部，因此更稳定。
与噪声转换函数612的极点相比，噪声转换函数610在频带边缘614变化较平缓，使得包含一阶低通滤波器500的三角积分调制器300对组件数值的变化比较不敏感。
时钟抖动会造成频带外的量化噪声延展至讯号频带内。与噪声转换函数612的极点相比，噪声转换函数610在频带边缘614变化较平缓，因此时钟抖动所导致的量化噪声对包含滤波器500的三角积分调制器300的影响较不剧烈。
在一实施例中，低通滤波器510的结构方块较理想积分器410较容易设计，藉此可达到较小电路面积及低功率耗损的功效。在一较佳实施例中，一阶低通滤波器510的结构方块较理想积分器410更容易设计。
请参阅图7A至7D，其示出了本发明的具有响应k/(s+p)的一阶滤波器510的各种实施例。在图7A中，一阶滤波器510包含一对差动放大器，其包含晶体管M1，M2及一偏压(biasing)晶体管M3，及包含一对电阻R1及一对电容C的负载。每一晶体管M1及M2具有一包含并联的电阻R1及电容C的负载。IN(+)及IN(-)分别为输入端的正极端及负极端，OUT(+)及OUT(-)分别为输出端的正极端及负极端。
在图7B中，一阶滤波器510包含一对差动放大器，其包含一对晶体管M1、M2及一对偏压晶体管M3、M4，及包含一对电阻R1、一对电容C及一电阻R2的负载。每一晶体管M1及M2具有一包含并联的电阻R1及电容C的负载。一实施例中，源级退化电阻(source degeneration resistor)R2用以增加线性度。
在图7C中，一阶滤波器510包含一对差动放大器，其包含晶体管M1，M2及一偏压晶体管M3，及包含一对PMOS晶体管M5、M6及一对电容C的负载。每一晶体管M1及M2具有一包含并联的PMOS晶体管及电容C的负载。
在图7D中，一阶滤波器510包含一对差动放大器，其包含晶体管M1，M2及一对偏压晶体管M3、M4，及包含一对PMOS晶体管M5、M6、一对电容C及一退化电阻R2的负载。每一晶体管M1及M2具有一包含并联的PMOS晶体管及电容C的负载。图7D与图7C相似，除了额外的源级退化电阻R2用以增加线性度。
在图7A至图7D中，VN为一偏移电压以控制差动对的偏移电流，而VDD为一供给电压。在图7C及图7D中，VP为偏移电压以控制PMOS负载的有效电阻。
在一实施例中，该差动放大器可包含一共模回授电路(common-modefeedback circuitry)以建立一欲得的共模输出电压。用于差动放大器的共模回授电路为本领域的技术人员所熟知技术，在此不再赘述。
请参阅图8，其示出了一三阶连续时间三角积分调制器的一实施例的方块图。图中，三阶连续时间三角积分调制器800包含多个一阶低通滤波器510、多个加总电路812、多个增益组件814、一量化器816及一数字模拟转换器818。一阶低通滤波器510具有响应k/(s+p)。
连续时间输入讯号x(t)通过低通滤波器510a、510b及510c输入至量化器816并根据一时钟讯号(clock)转换成离散时间输出讯号y[n]。离散时间输出讯号y[n]通过数字模拟转换器818回授至每一增益组件814a、814b及814c的输入端。连续时间输入讯号x(t)通过加总器812a减去增益组件814a的输出讯号。而低通滤波器510a的输出讯号通过加总器812b减去增益组件814b的输出讯号，而低通滤波器510b的输出讯号通过加总器812c减去增益组件814c的输出讯号。在此实施例中，每一增益组件是以放大器电路实现。在另一实施例中，每一增益组件以控制电路组件数值的比例，例如数字模拟转换器818所使用的电阻或电容，来缩放数字模拟转换器818的输出讯号，而不需放大器电路。
有许多种讯号路径及加总方法可使得三角积分调制器300呈现相同噪声转换函数。在一实施例中，具有响应k/(s+p)的低通滤波器510可适用于任何连续时间三角积分调制器，仅需以一阶低通滤波器510取代具有响应k/s的理想积分器410以及适当地选择增益值及其它组件参数。在一实施例中，每一低通滤波器510可具有不同k值及p值。
本发明的另一实施例亦可应用于离散时间三角积分调制器，请参阅图9，其示出了一适用于离散时间三角积分调制器100的三阶离散时间回路滤波器的方块图。图中，三阶离散时间回路滤波器900包含多个一阶低通滤波器910、多个增益组件912及一加总电路914。低通滤波器910具有响应k/(z-β)，其中在图9的实施例中，β＝0.9。低通滤波器910可用于图2的具有响应k/(z-1)的理想积分器210的场所。在一实施例中，该加总电路914是由一切换电容电路所实现的，藉由调整该切换电容电路的个别的电容值，三个增益组件912便可省略。
在一实施例中，离散时间回路滤波器H(z)900包含三个一阶低通滤波器910a、910b、910c、三个增益组件912a、912b、912c及一加总电路914。在一实施例中，增益组件912a、912b、912c的增益值分别为g0、g1及g2。一阶低通滤波器910c接收一滤波器输入讯号，一阶低通滤波器910b及增益组件912c接收一阶低通滤波器910c的输出讯号，一阶低通滤波器910a及增益组件912b接收一阶低通滤波器910b的输出讯号。增益组件912a接收滤波器910a的输出讯号。加总电路914将增益组件912a、912b及912c的输出讯号相加以产生一滤波器输出讯号。
在一实施例中，离散时间回路滤波器900视需要可包含多于三个一阶低通滤波器910或小于三个一阶低通滤波器910。而一阶低通滤波器的β值的范围介于近似0.5/OSR至1/OSR之间、或小于0.5/OSR、或大于1/OSR，其中OSR为调制器的超取样率。
如同上述的讨论，一阶低通滤波器提供了较佳的稳定性，及对组件数值变化有较佳的忍耐度，以及与积分器210相比较更容易设计。
以具有响应k/(z-β)的一阶低通滤波器910取代具有响应k/(z-1)的理想积分器210，并适当地选择增益因素及其它参数，便可实现本发明的离散时间三角积分调制器。在另一实施例中，每一低通滤波器910可有不同的k值与β值。
由于三角积分调制器容易产生有限周期音频(limit-cycle tones)，其导致于输出频谱上产生伪造音频(spurious tones)。一颤抖(dithering)技术可应用于本发明的任一实施例。藉由输入伪随机噪声(pseudo-random noise)予调制器回路，致使量化噪声去关联化(de-correlate)并破坏量化噪声潜在的周期性，以抑制有限周期音频。
请参阅图10，其示出了具有颤抖控制电路的连续时间三角积分调制器的一实施例。图中，颤抖控制电路包含一伪随机数字产生器1030及一加总电路1020。连续时间三角积分调制器1000还包含一量化器1012、一连续时间滤波器H(s)1014、一数字模拟转换器1016及一加总器1018。
颤抖控制讯号包含一由伪随机数字产生器1030所产生的伪随机噪声序列PN[n]，且颤抖控制讯号通过加总器1020与量化器输出讯号相加，如此即可注入至介于该量化器输出与该调制器输出之间的调制器回路内。一实施例，调制器回路是频谱整型(spectrally sharp)该注入的伪随机噪声序列PN[n]。颤抖控制电路视需要可以数字方式、模拟方式或数字模拟两者混合的方式来实现。而模拟方式实现则是将PN产生器1030及加总电路1020移至量化器1012的前。
在另一实施例中，将颤抖所产生的噪声消除可提升系统的效能。请参阅图11，其示出了本发明的具有颤抖控制电路的连续时间三角积分调制器的另一实施例的方块图。图中，连续时间三角积分调制器1100包含一伪随机数字产生器1030、加总电路1020及一噪声消除电路。连续时间三角积分调制器1100还包含一量化器1012、连续时间滤波器H(s)1014、数字模拟转换器1016及加总电路1018。该噪声消除电路具有各种实施方式。例如，该噪声消除电路的一实施例，为包含一滤波方块NTF(z)1122及一加总电路1124。由于该噪声消除电路为此领域者所熟知技术，其它实施方式在此不再赘述
一实施例中，输出讯号r[n]通过加总器1124减去滤波方块NTF(z)1122的输出讯号，其为颤抖控制所造成的额外噪声。一实施例中，滤波方块NTF(z)1122为调制器1100的噪声转换函数，其近似当伪随机数字序列PN[n]输入调制器回路时，由伪随机数字序列PN[n]观看的调制器响应。此噪声转换函数NTF(z)与回路滤波器的实现方式相关。例如，NTF(z)＝(1-z-1)2为一二阶连续时间三角积分调制器的噪声转换函数。
如本领域的技术人员所熟知的，上述的颤抖控制及噪声消除技术可适用于任何三角积分调制器，无论是离散时间型或连续时间型，或以理想积分器、近似理想积分器、低通滤波器910或低通滤波器510为基础的调制器。
依据本发明的颤抖控制电路与噪声消除电路的实施例可运用于一般离散时间三角积分调制器。请参阅图12，其示出了具有颤抖控制电路的离散时间三角积分调制器的实施例的方块图。图中，离散时间三角积分调制器1200还包含一伪随机噪声产生器1230、一加总器1220、一噪声消除电路、一取样维持电路(SHA)1210、一量化器1212、一离散时间滤波器1214、一数字模拟转换器1216及一加总电路1218。该噪声消除电路包含一滤波方块NTF(z)1222及一加总电路1224。
在此实施例中，颤抖控制讯号包含一由伪随机数字产生器1230所产生的伪随机噪声序列PN[n]，此颤抖控制讯号通过加总器1220与量化器的输出讯号相加，如此注入到调制器回路内。
较佳的噪声的消除可由滤波器方块NTF(z)1222及加总器1224来实现。输出讯号r[n]通过加总器1224减去滤波器方块NTF(z)1222的输出讯号，即由颤抖控制所造成的额外噪声。滤波器方块NTF(z)1222为调制器1200的噪声转换函数，其近似当伪随机数字序列PN[n]输入调制器回路时，由伪随机数字序列PN[n]观看的调制器响应。此噪声转换函数NTF(z)与回路滤波器的实现方式相关。例如，NTF(z)＝(1-z-1)2为一二阶离散时间三角积分调制器的噪声转换函数，此调制器使用一具有响应H(z)＝(2z-1-z-2)/(1-z-1)2的回路滤波器。
请参阅图13及图14，其示出了其它的实施例。噪声转换函数NTF(z)(图11的1122或是图12的1222)是以适应性滤波器1310(1410)及一适应性电路1312(1412)，此适应性电路用以调适NTF(z)以符合调制器1100、1200的响应。此响应为当伪随机数字序列PN[n]输入调制器1100、1200时，由伪随机数字序列PN[n]观看的响应。例如，在二阶回路中，适应性滤波器1310、1410的响应如下所示：
NTF(z)＝1+c1·z-1+c2·z-2，
其中c1及c2为可被调适的系数。
在图13所示的实施例中，适应性电路1312根据伪随机数字序列PN[n]及调制器在噪声消除的前的输出讯号r[n]之间的交互关联性(cross-correlation)，以更新系数c1及c2。例如：假设伪随机数字序列是PN[n](PN[n]＝1或0)以及调制器在噪声消除的前的输出讯号是r[n]，则系数c1近似<r[n]PN[n-1]>，而系数c2近似<r[n]PN[n-2]>，其中<>表示统计平均。
在图14所示的实施例中，适应性电路1412使用最小均平方(LMS)算法来调适系数c1及c2以最小化输出讯号y[n]的均方值(mean square value)。适应性滤波器1410为一以最小均平方(LMS)算法为基础的适应性滤波器。例如，(new)表示更新后的系数，而(old)表示目前的系数，更新后的系数如下所示：
c1(new)＝c1(old)-μ*PN[n-1]*y[n]
c2(new)＝c2(old)-μ*PN[n-2]*y[n]，其中μ为一适应性步阶尺寸。
如同本领域的技术人员所熟知的，上述LMS结构及交互关联性结构可使用于其它的适应性滤波器。
以上所述仅为举例性，而非为限制性者。任何未脱离本发明的精神与范畴，而对其进行的等效修改或变更，均应包含于本发明的权利要求中。

Claims (12)

1.一种三角积分调制器，包含：
一回路滤波电路，其接收一输入讯号及一回授训号；
一量化电路，用以对该回路滤波器的输出讯号进行量化，以产生一数字讯号；
一噪声产生电路，用以注入一作为通过伪随机数字产生器产生的伪随机噪声序列的第一噪声至该数字讯号以产生一已调整数字讯号；
一噪声消除电路，用以从该已调整数字讯号中去除由该第一噪声所导致的至少一部分噪声以输出一调制输出讯号；以及
一转换电路，其将该已调整数字讯号转换成该回授讯号。
2.如权利要求1所述的调制器，该噪声消除电路还包含：
一适应性滤波器，用来接收该第一噪声与至少一适应性滤波系数；以及
一适应性电路，用来接收该第一噪声与该已调整数字讯号，并依据该第一噪声与该已调整数字讯号间的一交互关联性以调整该至少一适应性滤波系数。
3.如权利要求1所述的调制器，该噪声消除电路还包含：
一适应性滤波器，用来接收该第一噪声以及至少一适应性滤波系数；以及
一适应性电路，用来接收该第一噪声以及该调制输出讯号，并使用一最小均平方算法来调整该至少一适应性滤波系数以降低该调制输出讯号的一均方值。
4.如权利要求1所述的调制器，其中，该噪声产生电路注入该第一噪声至该量化电路的一输入端或是该量化电路的一输出端。
5.如权利要求1所述的调制器，其中，该第一噪声包括一伪随机噪声讯号。
6.一种三角积分数据转换方法，包含：
接收一输入讯号及一回授讯号；
该输入讯号及该回授讯号的结合讯号进行滤波以输出一滤波讯号；
对该滤波讯号进行量化，以产生一数字讯号；
藉由加总该数字讯号以及一作为通过伪随机数字产生器产生的伪随机 噪声序列的第一序列以输出一已调整数字讯号；
转换该已调整数字讯号以输出该回授讯号；
对该第一序列进行滤波以输出一已滤波序列；以及
对该已调整数字讯号去除该已滤波序列以输出一调制输出讯号。
7.如权利要求6所述的方法，其中对该第一序列进行滤波的步骤还包含：
使用一适应性滤波器对该第一序列进行滤波，其中该适应性滤波器包括至少一适应性滤波系数；以及
依据该第一序列与该已调整数字讯号间的一交互关联性以调整该至少一适应性滤波系数。
8.如权利要求6所述的方法，其中对该第一序列进行滤波的步骤还包含：
使用一适应性滤波器对该第一序列进行滤波，其中该适应性滤波器包括至少一适应性滤波系数；以及
使用一最小均平方算法来调整该至少一适应性滤波系数以降低该调制输出讯号的一均方值。
9.如权利要求8所述的方法，其中，该第一序列包括一伪随机噪声讯号。
10.一种三角积分数据转换方法，包含：
接收一输入讯号及一回授讯号；
该输入讯号及该回授讯号的结合讯号进行滤波以输出一滤波讯号；
对该滤波讯号进行量化，以产生一数字讯号；
藉由加总该数字讯号以及一作为通过伪随机数字产生器产生的伪随机噪声序列的第一噪声以输出一已调整数字讯号；
转换该已调整数字讯号以输出该回授讯号；以及
从该已调整数字讯号中去除由该第一噪声所导致的至少一部分噪声以输出一调制输出讯号。
11.如权利要求10所述的方法，其中去除至少一部分噪声的步骤还包含：
使用一适应性滤波器对该第一噪声进行滤波，其中该适应性滤波器包括至少一适应性滤波系数；
依据该第一噪声与该已调整数字讯号间的一交互关联性以调整该至少一适应性滤波系数；以及
从该已调整数字讯号中去除该适应性滤波器的输出以输出该调制输出讯号。 
12.如权利要求10所述的方法，其中去除至少一部分噪声的步骤还包含：
使用一适应性滤波器对该第一噪声进行滤波，其中该适应性滤波器包括至少一适应性滤波系数；以及
使用一最小均平方算法来调整该至少一适应性滤波系数以降低该调制输出讯号的一均方值；以及
从该已调整数字讯号中去除该适应性滤波器的输出以输出该调制输出讯号。 
CN2009102053835A 2005-10-21 2006-10-20 以低通滤波器为基础的三角积分调制器 Active CN101674088B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/255,792 2005-10-21
US11/255,792 US7277032B2 (en) 2005-10-21 2005-10-21 Low-pass filter based delta-sigma modulator

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101360809A Division CN100568737C (zh) 2005-10-21 2006-10-20 以低通滤波器为基础的三角积分调制器

Publications (2)

Publication Number Publication Date
CN101674088A CN101674088A (zh) 2010-03-17
CN101674088B true CN101674088B (zh) 2012-09-05

Family

ID=37621967

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2009102053835A Active CN101674088B (zh) 2005-10-21 2006-10-20 以低通滤波器为基础的三角积分调制器
CNB2006101360809A Active CN100568737C (zh) 2005-10-21 2006-10-20 以低通滤波器为基础的三角积分调制器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2006101360809A Active CN100568737C (zh) 2005-10-21 2006-10-20 以低通滤波器为基础的三角积分调制器

Country Status (5)

Country Link
US (2) US7277032B2 (zh)
EP (1) EP1777825B1 (zh)
CN (2) CN101674088B (zh)
DE (1) DE602006013383D1 (zh)
TW (1) TWI337461B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7603258B2 (en) * 2005-11-03 2009-10-13 Gas Technology Institute Noise reduction and estimation of pipeline signals
WO2008156480A1 (en) * 2007-06-18 2008-12-24 Nanoamp Solutions, Inc. (Cayman) Digital tuning of crystal oscillators
CN101364807B (zh) * 2007-08-10 2011-08-24 晨星半导体股份有限公司 三角积分调制器及其相关方法
US7623053B2 (en) * 2007-09-26 2009-11-24 Medtronic, Inc. Implantable medical device with low power delta-sigma analog-to-digital converter
US7714757B2 (en) 2007-09-26 2010-05-11 Medtronic, Inc. Chopper-stabilized analog-to-digital converter
US8339297B2 (en) * 2008-07-30 2012-12-25 Micro Motion, Inc. Delta-sigma modulator and dithering method including a dithering capability for eliminating idle tones
US7961125B2 (en) * 2008-10-23 2011-06-14 Microchip Technology Incorporated Method and apparatus for dithering in multi-bit sigma-delta digital-to-analog converters
US8553827B2 (en) * 2009-10-20 2013-10-08 Qualcomm Incorporated ADC-based mixed-mode digital phase-locked loop
US7948414B2 (en) * 2009-08-09 2011-05-24 Mediatek, Inc. Delta-sigma analog-to-digital conversion apparatus and method thereof
US7928878B1 (en) * 2009-09-30 2011-04-19 Silicon Laboratories Inc. Analog to digital converter with low out of band peaking
US8581762B2 (en) * 2010-12-03 2013-11-12 Marvell World Trade Ltd. Continuous time sigma-delta ADC with embedded low-pass filter
WO2012134964A2 (en) 2011-03-25 2012-10-04 Skyworks Solutions, Inc. Variable frequency circuit controller
US8390495B2 (en) * 2011-07-15 2013-03-05 Mediatek Singapore Pte. Ltd. MIMO delta-sigma delta analog-to-digital converter using noise canceling
US8912936B1 (en) * 2013-05-30 2014-12-16 Analog Devices Technology Electric signal conversion
US9007242B2 (en) * 2013-06-27 2015-04-14 Realtek Semiconductor Corp. Self-calibrated delta-sigma modulator and method thereof
US9231606B2 (en) * 2013-08-20 2016-01-05 Skyworks Solutions, Inc. Dither-less error feedback fractional-N frequency synthesizer systems and methods
US9184754B2 (en) * 2013-12-12 2015-11-10 Mediatek Inc. Analog-to-digital converting device and analog-to-digital converting method
EP2911303B1 (en) * 2014-02-25 2020-07-22 ams AG Delta-sigma modulator and method for signal conversion
TWI539759B (zh) 2014-09-12 2016-06-21 奇景光電股份有限公司 不具降頻器的連續時間三角積分類比至數位接收器
US9742426B2 (en) 2015-12-15 2017-08-22 Analog Devices, Inc. Signal transfer function equalization in multi-stage delta-sigma analog-to-digital converters
US9838031B2 (en) * 2015-12-16 2017-12-05 Analog Devices Global Dither injection for continuous-time MASH ADCS
US9768793B2 (en) * 2015-12-17 2017-09-19 Analog Devices Global Adaptive digital quantization noise cancellation filters for mash ADCs
US9503120B1 (en) * 2016-02-29 2016-11-22 Analog Devices Global Signal dependent subtractive dithering
JP6945331B2 (ja) * 2017-04-18 2021-10-06 ルネサスエレクトロニクス株式会社 アナログ・ディジタル変換器およびミリ波レーダシステム
CN107612552A (zh) * 2017-08-23 2018-01-19 河北科技大学 一种低功耗高精度Sigma_Delta调制器
US10033400B1 (en) 2017-10-18 2018-07-24 Schweitzer Engineering Laboratories, Inc. Analog-to-digital converter verification using quantization noise properties
US9985646B1 (en) 2017-10-18 2018-05-29 Schweitzer Engineering Laboratories, Inc. Analog-to-digital converter verification using quantization noise properties
KR102326333B1 (ko) 2017-12-28 2021-11-15 한국전자통신연구원 펄스 밀도 변조 기반의 신호 변조를 위한 방법 및 장치
WO2020123550A2 (en) * 2018-12-11 2020-06-18 Knowles Electronics, Llc Multi-rate integrated circuit connectable to a sensor
US10892717B2 (en) 2019-03-05 2021-01-12 Realtek Semiconductor Corp. Highly linear transconductance amplifier and method thereof
TWI703813B (zh) * 2019-04-23 2020-09-01 瑞昱半導體股份有限公司 訊號補償裝置
US11121718B1 (en) 2020-08-12 2021-09-14 Analog Devices International Unlimited Company Multi-stage sigma-delta analog-to-digital converter with dither
US11218158B1 (en) 2021-01-21 2022-01-04 Analog Devices International Unlimited Company Digital estimation of transfer functions in continuous-time analog-to-digital converters

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4558361A (en) * 1982-06-25 1985-12-10 Thomson Csf Process and system for the compression of the flow rate of data transmitted between at least a television transmitter and a television receiver
US6940434B2 (en) * 2000-09-11 2005-09-06 Broadcom Corporation Methods and systems for digital dither

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4439756A (en) 1982-01-20 1984-03-27 International Telephone And Telegraph Corporation Delta-Sigma modulator with switch capacitor implementation
JPH0761089B2 (ja) 1984-06-11 1995-06-28 日本電信電話株式会社 誤差信号相関検出回路
JPH0738588B2 (ja) 1985-07-11 1995-04-26 ティアツク株式会社 アナログ―デイジタル変換装置
US4943804A (en) * 1988-03-02 1990-07-24 Dallas Semiconductor Corporation Electronic key locking circuitry
US4943807A (en) 1988-04-13 1990-07-24 Crystal Semiconductor Digitally calibrated delta-sigma analog-to-digital converter
US5012244A (en) 1989-10-27 1991-04-30 Crystal Semiconductor Corporation Delta-sigma modulator with oscillation detect and reset circuit
CA2157690A1 (en) 1995-09-07 1997-03-08 Bosco Leung Lower power passive sigma-delta converter
US5729230A (en) 1996-01-17 1998-03-17 Hughes Aircraft Company Delta-Sigma Δ-Σ modulator having a dynamically tunable continuous time Gm-C architecture
US6016113A (en) 1997-06-26 2000-01-18 Binder; Yehuda System for enhancing the accuracy of analog-digital-analog conversions
US5889482A (en) 1997-10-06 1999-03-30 Motorola Inc. Analog-to-digital converter using dither and method for converting analog signals to digital signals
US6326911B1 (en) * 1997-11-19 2001-12-04 Texas Instruments Incorporated Method and apparatus for dithering idle channel tones in delta-sigma analog-to-digital converters
US6087969A (en) 1998-04-27 2000-07-11 Motorola, Inc. Sigma-delta modulator and method for digitizing a signal
US6271781B1 (en) 1998-06-10 2001-08-07 Lockheed Martin Corporation Nonlinear filter correction of multibit ΣΔ modulators
WO2000008765A2 (en) * 1998-08-06 2000-02-17 Steensgaard Madsen Jesper Delta-sigma a/d converter
US6184812B1 (en) 1998-12-14 2001-02-06 Qualcomm Incorporated Method and apparatus for eliminating clock jitter in continuous-time Delta-Sigma analog-to-digital converters
US6961850B1 (en) 1999-04-21 2005-11-01 Recording Industry Association Of America Method and system for minimizing pirating and/or unauthorized copying and/or unauthorized access of/to data on/from data media including compact discs and digital versatile discs
GB9917567D0 (en) 1999-07-28 1999-09-29 Koninkl Philips Electronics Nv Variable order sigma-delta modulator
CA2378981A1 (en) 1999-08-09 2001-02-15 Atmel Corporation Hybrid bandpass and baseband delta-sigma modulator
US6346898B1 (en) * 2000-08-07 2002-02-12 Audio Logic, Inc. Multilevel analog to digital data converter having dynamic element matching in a reference data path
US6351229B1 (en) * 2000-09-05 2002-02-26 Texas Instruments Incorporated Density-modulated dynamic dithering circuits and method for delta-sigma converter
US6919832B2 (en) * 2000-09-11 2005-07-19 Broadcom Corporation Methods and systems for high speed quantizers
US6362763B1 (en) 2000-09-15 2002-03-26 Texas Instruments Incorporated Method and apparatus for oscillation recovery in a delta-sigma A/D converter
US6462685B1 (en) 2001-04-05 2002-10-08 Nokia Corporation Dither signal insertion inversely proportional to signal level in delta-sigma modulators
US6445318B1 (en) 2001-04-05 2002-09-03 Nokia Mobile Phones, Ltd. Method and apparatus for providing signal dependent dither generator for sigma-delta modulator
US6396428B1 (en) * 2001-06-04 2002-05-28 Raytheon Company Continuous time bandpass delta sigma modulator ADC architecture with feedforward signal compensation
US6473019B1 (en) * 2001-06-21 2002-10-29 Nokia Corporation Low capacitance, low kickback noise input stage of a multi-level quantizer with dithering and multi-threshold generation for a multi-bit sigma-delta modulator
US6657500B1 (en) * 2002-01-08 2003-12-02 Taiwan Semiconductor Manufacturing Company Method and system of characterization and behavioral modeling of a phase-locked loop for fast mixed signal simulation
JP3833548B2 (ja) 2002-02-27 2006-10-11 旭化成マイクロシステム株式会社 デルタ・シグマ変調器
DE10220332B4 (de) 2002-05-07 2004-07-15 Xignal Technologies Ag Integrierte Schaltungsanordnung mit einem aktiven Filter und Verfahren zum Trimmen eines aktiven Filters
US6670902B1 (en) * 2002-06-04 2003-12-30 Cirrus Logic, Inc. Delta-sigma modulators with improved noise performance
TW541788B (en) 2002-06-19 2003-07-11 Ind Tech Res Inst The frequency-tuning loop used in the transconductor-capacitor filter
JP3748543B2 (ja) 2002-08-12 2006-02-22 ローム株式会社 可変次数型デルタシグマ変調器及びｄａ変換器
EP1418674B1 (en) 2002-11-06 2010-01-20 Freescale Semiconductor, Inc. Converter, circuit and method for compensation of non-idealities in continuous time sigma delta converters
US6693572B1 (en) 2003-02-04 2004-02-17 Motorola, Inc. Digital tuning scheme for continuous-time sigma delta modulation
US6880262B1 (en) 2003-09-30 2005-04-19 Broadcom Corporation Continuous time ΔΣ ADC with dithering
US6930624B2 (en) * 2003-10-31 2005-08-16 Texas Instruments Incorporated Continuous time fourth order delta sigma analog-to-digital converter
US7098730B1 (en) 2004-06-22 2006-08-29 Maxim Integrated Products, Inc. Process variation trim/tuning for continuous time filters and Δ-Σ analog to digital converters
US7095345B2 (en) 2004-06-29 2006-08-22 Analog Devices, Inc. Hybrid tuning circuit for continuous-time sigma-delta analog-to-digital converter
US6980145B1 (en) 2004-07-30 2005-12-27 Broadcom Corporation System and method for noise cancellation in a signal processing circuit
FR2875972B1 (fr) * 2004-09-30 2006-12-15 St Microelectronics Sa Synthetiseur de frequence a pll
US7042375B1 (en) 2005-03-29 2006-05-09 Broadcom Corporation System and method using dither to tune a filter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4558361A (en) * 1982-06-25 1985-12-10 Thomson Csf Process and system for the compression of the flow rate of data transmitted between at least a television transmitter and a television receiver
US6940434B2 (en) * 2000-09-11 2005-09-06 Broadcom Corporation Methods and systems for digital dither

Also Published As

Publication number Publication date
DE602006013383D1 (de) 2010-05-20
CN101005286A (zh) 2007-07-25
US20070090979A1 (en) 2007-04-26
US7277032B2 (en) 2007-10-02
TW200721701A (en) 2007-06-01
US7301489B2 (en) 2007-11-27
CN100568737C (zh) 2009-12-09
TWI337461B (en) 2011-02-11
CN101674088A (zh) 2010-03-17
EP1777825A1 (en) 2007-04-25
EP1777825B1 (en) 2010-04-07
US20070090980A1 (en) 2007-04-26

Similar Documents

Publication Publication Date Title
CN101674088B (zh) 以低通滤波器为基础的三角积分调制器
US7102557B1 (en) Switched capacitor DAC
Kim et al. A 0.9 V 92 dB double-sampled switched-RC delta-sigma audio ADC
EP1380114B1 (en) Hybrid multi-stage circuit utilizing different types of sampling circuit
JPH09510056A (ja) ディジタル論理ゲートコアを有するシグマ−デルタ変換器
Jiang et al. A 14-bit delta-sigma ADC with 8/spl times/OSR and 4-MHz conversion bandwidth in a 0.18-/spl mu/m CMOS process
EP1248374A2 (en) Method and apparatus for providing signal dependent dither generator for Sigma-Delta modulator
Yamamoto et al. A delta-sigma modulator with a widely programmable center frequency and 82-dB peak SNDR
Krishna et al. A 1V second order delta sigma ADC in 130nm CMOS
Fouto et al. Design of low power and low area passive sigma delta modulators for audio applications
Zanbaghi et al. A novel low power hybrid loop filter for continuous-time sigma-delta modulators
Choi et al. A bufferless interface for single-ended ECM sensors
Kiss Adaptive digital compensation of analog circuit imperfections for cascaded delta-sigma analog-to-digital converters
Chuang et al. Design and implementation of bandpass delta-sigma modulators using half-delay integrators
KR20070059857A (ko) 단일 ｄａｃ 캐패시터를 이용한 멀티 비트 시그마 델타변조기 및 디지털 아날로그 변환기
Basak et al. Gm-cell nonlinearity compensation technique using single-bit quantiser and FIR DAC in Gm-C based delta-sigma modulators
Pavan et al. A 90μW 15-bit ΔΣ ADC for digital audio
Xiong et al. A Continuous-Time Sigma-Delta Modulator With Continuous-Time Delay-Based Integrator
Nowacki et al. A second-order switched-capacitor ΔΣ modulator using very incomplete settling
Mehr et al. Oversampling current sample/hold structures for digital CMOS process implementation
Carrillo et al. A 1.8-V 91-dB DR second-order ΣΔ modulator in 0.18-μm CMOS technology
Paton et al. A 12 bit Continuous-Time/spl Sigma//spl Delta/modulator with 400MHz clock and low jitter sensitivity in 0.13/spl mu/m CMOS
Fiez et al. Delta-sigma A/D converters: the next generation
Lee Mixed CT/DT cascaded sigma-delta modulator
Davis et al. A two-stage sixth-order sigma-delta ADC with 16-bit resolution designed for an oversampling ratio of 16

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant