JP2002314390A - シャントレギュレータ - Google Patents
シャントレギュレータInfo
- Publication number
- JP2002314390A JP2002314390A JP2001116736A JP2001116736A JP2002314390A JP 2002314390 A JP2002314390 A JP 2002314390A JP 2001116736 A JP2001116736 A JP 2001116736A JP 2001116736 A JP2001116736 A JP 2001116736A JP 2002314390 A JP2002314390 A JP 2002314390A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- shunt regulator
- bipolar transistor
- voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 回路オフ時に発生するリーク電流を低減する
こと。 【解決手段】 基準端子（ＶＲ）とカソード端子（Ｖ
Ｋ）と接地端子（ＧＮＤ）とを持ち、基準端子の電圧を
常に所定の基準電圧に維持することにより、カソード端
子での出力電圧を安定化させるシャントレギュレータで
あって、基準電圧を決定する基準電圧決定部（Ｑ１，Ｑ
２，Ｒ２，Ｒ５，Ｒ６）と、基準電圧と基準端子の電圧
とを比較する比較部（Ｑ８，Ｑ９）と、この比較部の比
較結果に基づいて動作する、制御端子を持つ出力トラン
ジスタ（Ｑ１２）とを含む、シャントレギュレータは、
少なくとも出力トランジスタの制御端子と接地端子とに
接続され、シャントレギュレータがオフ時に生成される
リーク電流を低減するリーク電流低減回路（ＱR）を有
する。
こと。 【解決手段】 基準端子（ＶＲ）とカソード端子（Ｖ
Ｋ）と接地端子（ＧＮＤ）とを持ち、基準端子の電圧を
常に所定の基準電圧に維持することにより、カソード端
子での出力電圧を安定化させるシャントレギュレータで
あって、基準電圧を決定する基準電圧決定部（Ｑ１，Ｑ
２，Ｒ２，Ｒ５，Ｒ６）と、基準電圧と基準端子の電圧
とを比較する比較部（Ｑ８，Ｑ９）と、この比較部の比
較結果に基づいて動作する、制御端子を持つ出力トラン
ジスタ（Ｑ１２）とを含む、シャントレギュレータは、
少なくとも出力トランジスタの制御端子と接地端子とに
接続され、シャントレギュレータがオフ時に生成される
リーク電流を低減するリーク電流低減回路（ＱR）を有
する。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング電源
の２次側で出力電圧を設定するために使用されたり、基
準電圧を発生するために使用されるシャントレギュレー
タに関する。
の２次側で出力電圧を設定するために使用されたり、基
準電圧を発生するために使用されるシャントレギュレー
タに関する。
【０００２】
【従来の技術】この種のシャントレギュレータは、例え
ば、図２に示されるように、スイッチング電源２０の２
次側に使用され、シャントレギュレータ１０’の基準端
子ＶＲに外付けでブリーダＲＢ１、ＲＢ２を接続して出
力電圧Ｖoutを設定するために使用される。尚、「シリ
ーズレギュレータ」では、入力から出力方向に電流を流
すが、「シャントレギュレータ」では、入力から供給さ
れる電流のうち負荷で消費しない余った電流をＩＣが吸
い込んで出力を安定化させる。このように、「シリーズ
レギュレータ」と「シャントレギュレータ」とは動作が
異なる。
ば、図２に示されるように、スイッチング電源２０の２
次側に使用され、シャントレギュレータ１０’の基準端
子ＶＲに外付けでブリーダＲＢ１、ＲＢ２を接続して出
力電圧Ｖoutを設定するために使用される。尚、「シリ
ーズレギュレータ」では、入力から出力方向に電流を流
すが、「シャントレギュレータ」では、入力から供給さ
れる電流のうち負荷で消費しない余った電流をＩＣが吸
い込んで出力を安定化させる。このように、「シリーズ
レギュレータ」と「シャントレギュレータ」とは動作が
異なる。
【０００３】図２に示されるように、シャントレギュレ
ータ１０’は、基準端子ＶＲとカソード端子ＶＫと接地
端子ＧＮＤとを持つ。基準端子ＶＲには、外付けでブリ
ーダ抵抗器ＲＢ１、ＲＢ２が接続されている。一方、カ
ソード端子ＶＫには、フォトカプラ３０が接続されてい
る。このフォトカプラ３０をドライブすることにより、
スイッチング電源の１次側に帰還をかけて、出力を安定
化させる。スイッチング電源なので、シャントレギュレ
ータ１０’はその耐圧が高いことが要求される。
ータ１０’は、基準端子ＶＲとカソード端子ＶＫと接地
端子ＧＮＤとを持つ。基準端子ＶＲには、外付けでブリ
ーダ抵抗器ＲＢ１、ＲＢ２が接続されている。一方、カ
ソード端子ＶＫには、フォトカプラ３０が接続されてい
る。このフォトカプラ３０をドライブすることにより、
スイッチング電源の１次側に帰還をかけて、出力を安定
化させる。スイッチング電源なので、シャントレギュレ
ータ１０’はその耐圧が高いことが要求される。
【０００４】尚、シャントレギュレータ１０’は、図３
に示されるように、基準電圧発生器としても使用され
る。このとき発生する基準電圧は、１．２５Ｖ〜２４Ｖ
の範囲である。
に示されるように、基準電圧発生器としても使用され
る。このとき発生する基準電圧は、１．２５Ｖ〜２４Ｖ
の範囲である。
【０００５】このようなシャントレギュレータ１０’
は、基準端子ＶＲと接地端子ＧＮＤとの間、カソード端
子ＶＫと基準端子ＶＲとの間に、それぞれ、ブリーダ抵
抗器ＲＢ２、ＲＢ１を接続した状態で、カソード端子Ｖ
Ｋに電流を流すと、カソード端子ＶＫの出力電圧が基準
電圧×ブリーダ比で決まる。
は、基準端子ＶＲと接地端子ＧＮＤとの間、カソード端
子ＶＫと基準端子ＶＲとの間に、それぞれ、ブリーダ抵
抗器ＲＢ２、ＲＢ１を接続した状態で、カソード端子Ｖ
Ｋに電流を流すと、カソード端子ＶＫの出力電圧が基準
電圧×ブリーダ比で決まる。
【０００６】図４に従来のシャントレギュレータ１０’
の回路構成を示す。シャントレギュレータ１０’は、第
１乃至第１２の抵抗器Ｒ１〜Ｒ１２と、第１乃至第１４
のバイポーラトランジスタＱ１〜Ｑ１４と、第１乃至第
４のコンデンサＣ１〜Ｃ４とから構成されている。
の回路構成を示す。シャントレギュレータ１０’は、第
１乃至第１２の抵抗器Ｒ１〜Ｒ１２と、第１乃至第１４
のバイポーラトランジスタＱ１〜Ｑ１４と、第１乃至第
４のコンデンサＣ１〜Ｃ４とから構成されている。
【０００７】基準端子ＶＲには第１の抵抗器Ｒ１の一端
が接続されている。第１のバイポーラトランジスタＱ１
は、ｎｐｎ形バイポーラトランジスタであって、そのベ
ースは第１の抵抗器Ｒ１の他端に接続され、そのエミッ
タは第２の抵抗器Ｒ２の一端に接続されている。第２の
抵抗器Ｒ２の他端は第３の抵抗器Ｒ３を介して接地端子
ＧＮＤに接続されている。第２のバイポーラトランジス
タＱ２も、ｎｐｎ形バイポーラトランジスタであって、
そのベースは第１の抵抗器Ｒ１の他端に接続され、その
エミッタは第２の抵抗器Ｒ２と第３の抵抗器Ｒ３との接
続点に接続されている。また、カソード端子ＶＫは、第
５の抵抗器Ｒ５を介して第１のバイポーラトランジスタ
Ｑ１のコレクタに接続されると共に、第６の抵抗器Ｒ６
と第１のコンデンサＣ１とから成る並列回路を介して第
２のバイポーラトランジスタＱ２のコレクタに接続され
ている。第１および第２のバイポーラトランジスタＱ１
およびＱ２と、第２、第５、および第６の抵抗器Ｒ２、
Ｒ５、およびＲ６との組み合わせは、基準電圧を決める
基準電圧決定部として働く。
が接続されている。第１のバイポーラトランジスタＱ１
は、ｎｐｎ形バイポーラトランジスタであって、そのベ
ースは第１の抵抗器Ｒ１の他端に接続され、そのエミッ
タは第２の抵抗器Ｒ２の一端に接続されている。第２の
抵抗器Ｒ２の他端は第３の抵抗器Ｒ３を介して接地端子
ＧＮＤに接続されている。第２のバイポーラトランジス
タＱ２も、ｎｐｎ形バイポーラトランジスタであって、
そのベースは第１の抵抗器Ｒ１の他端に接続され、その
エミッタは第２の抵抗器Ｒ２と第３の抵抗器Ｒ３との接
続点に接続されている。また、カソード端子ＶＫは、第
５の抵抗器Ｒ５を介して第１のバイポーラトランジスタ
Ｑ１のコレクタに接続されると共に、第６の抵抗器Ｒ６
と第１のコンデンサＣ１とから成る並列回路を介して第
２のバイポーラトランジスタＱ２のコレクタに接続され
ている。第１および第２のバイポーラトランジスタＱ１
およびＱ２と、第２、第５、および第６の抵抗器Ｒ２、
Ｒ５、およびＲ６との組み合わせは、基準電圧を決める
基準電圧決定部として働く。
【０００８】第１および第２のバイポーラトランジスタ
Ｑ１およびＱ２のコレクタは、それぞれ、ｎｐｎ形バイ
ポーラトランジスタである、第３および第４のバイポー
ラトランジスタＱ３およびＱ４のベースに接続されてい
る。さらに、カソード端子ＶＫは、第３および第４のバ
イポーラトランジスタＱ３およびＱ４のコレクタに接続
されている。
Ｑ１およびＱ２のコレクタは、それぞれ、ｎｐｎ形バイ
ポーラトランジスタである、第３および第４のバイポー
ラトランジスタＱ３およびＱ４のベースに接続されてい
る。さらに、カソード端子ＶＫは、第３および第４のバ
イポーラトランジスタＱ３およびＱ４のコレクタに接続
されている。
【０００９】基準端子ＶＲは、また、第７の抵抗器Ｒ７
を介して、各々ｎｐｎ形バイポーラトランジスタであ
る、第５のバイポーラトランジスタＱ５のコレクタおよ
びベースと、第６および第７のバイポーラトランジスタ
Ｑ６およびＱ７のベースとに接続されている。第５のバ
イポーラトランジスタＱ５のエミッタは第４の抵抗器Ｒ
４を介して接地端子ＧＮＤに接続されている。第６およ
び第７のバイポーラトランジスタＱ６およびＱ７のコレ
クタは、それぞれ、第３および第４のバイポーラトラン
ジスタＱ３およびＱ４のエミッタに接続され、第６およ
び第７のバイポーラトランジスタＱ６およびＱ７のエミ
ッタは接地端子ＧＮＤに接続されている。したがって、
第５および第６のバイポーラトランジスタＱ５およびＱ
６の組み合わせによってカレントミラー回路が構成され
ると共に、第５および第７のバイポーラトランジスタＱ
５およびＱ７の組み合わせによってもカレントミラー回
路が構成される。
を介して、各々ｎｐｎ形バイポーラトランジスタであ
る、第５のバイポーラトランジスタＱ５のコレクタおよ
びベースと、第６および第７のバイポーラトランジスタ
Ｑ６およびＱ７のベースとに接続されている。第５のバ
イポーラトランジスタＱ５のエミッタは第４の抵抗器Ｒ
４を介して接地端子ＧＮＤに接続されている。第６およ
び第７のバイポーラトランジスタＱ６およびＱ７のコレ
クタは、それぞれ、第３および第４のバイポーラトラン
ジスタＱ３およびＱ４のエミッタに接続され、第６およ
び第７のバイポーラトランジスタＱ６およびＱ７のエミ
ッタは接地端子ＧＮＤに接続されている。したがって、
第５および第６のバイポーラトランジスタＱ５およびＱ
６の組み合わせによってカレントミラー回路が構成され
ると共に、第５および第７のバイポーラトランジスタＱ
５およびＱ７の組み合わせによってもカレントミラー回
路が構成される。
【００１０】カソード端子ＶＫは、第８の抵抗器Ｒ８を
介して、各々ｐｎｐ形バイポーラトランジスタである、
第８および第９のバイポーラトランジスタＱ８およびＱ
９のエミッタに接続されている。第８および第９のバイ
ポーラトランジスタＱ８およびＱ９のベースは、それぞ
れ、第３および第４のバイポーラトランジスタＱ３およ
びＱ４のエミッタに接続され、第８および第９のバイポ
ーラトランジスタＱ８およびＱ９のコレクタは、各々ｎ
ｐｎ形バイポーラトランジスタである、第１０および第
１１のバイポーラトランジスタＱ１０およびＱ１１のコ
レクタに接続されている。第１０のバイポーラトランジ
スタＱ１０のベースは、自身のコレクタに接続されると
共に、第１１のバイポーラトランジスタＱ１１のベース
にも接続されている。第１０および第１１のバイポーラ
トランジスタＱ１０およびＱ１１のエミッタは、接地端
子ＧＮＤに接続されている。
介して、各々ｐｎｐ形バイポーラトランジスタである、
第８および第９のバイポーラトランジスタＱ８およびＱ
９のエミッタに接続されている。第８および第９のバイ
ポーラトランジスタＱ８およびＱ９のベースは、それぞ
れ、第３および第４のバイポーラトランジスタＱ３およ
びＱ４のエミッタに接続され、第８および第９のバイポ
ーラトランジスタＱ８およびＱ９のコレクタは、各々ｎ
ｐｎ形バイポーラトランジスタである、第１０および第
１１のバイポーラトランジスタＱ１０およびＱ１１のコ
レクタに接続されている。第１０のバイポーラトランジ
スタＱ１０のベースは、自身のコレクタに接続されると
共に、第１１のバイポーラトランジスタＱ１１のベース
にも接続されている。第１０および第１１のバイポーラ
トランジスタＱ１０およびＱ１１のエミッタは、接地端
子ＧＮＤに接続されている。
【００１１】とにかく、第８および第９のバイポーラト
ランジスタＱ８およびＱ９の組み合わせは、基準電圧と
基準端子ＶＲの電圧とを比較するコンパレータ（比較
部）として働く。また、第１０および第１１のバイポー
ラトランジスタＱ１０およびＱ１１の組み合せは、カレ
ントミラー回路として動作する。
ランジスタＱ８およびＱ９の組み合わせは、基準電圧と
基準端子ＶＲの電圧とを比較するコンパレータ（比較
部）として働く。また、第１０および第１１のバイポー
ラトランジスタＱ１０およびＱ１１の組み合せは、カレ
ントミラー回路として動作する。
【００１２】第１１のバイポーラトランジスタＱ１１の
コレクタは、ｎｐｎ形バイポーラトランジスタである、
第１２のバイポーラトランジスタＱ１２のベースに接続
されている。第１２のバイポーラトランジスタＱ１２の
ベースおよびコレクタ間には、第１１の抵抗器Ｑ１１と
第２のコンデンサＣ２とから成る直列回路が接続されて
いる。第１２のバイポーラトランジスタＱ１２のエミッ
タは接地端子ＧＮＤに接続されている。したがって、第
１２のバイポーラトランジスタＱ１２は、上記コンパレ
ータ（比較部）の比較結果に基づいて動作する出力トラ
ンジスタとして働く。すなわち、第１２のバイポーラト
ランジスタ（出力トランジスタ）Ｑ１２のベースは、コ
ンパレータ（比較部）の出力を受ける制御端子として動
作する。
コレクタは、ｎｐｎ形バイポーラトランジスタである、
第１２のバイポーラトランジスタＱ１２のベースに接続
されている。第１２のバイポーラトランジスタＱ１２の
ベースおよびコレクタ間には、第１１の抵抗器Ｑ１１と
第２のコンデンサＣ２とから成る直列回路が接続されて
いる。第１２のバイポーラトランジスタＱ１２のエミッ
タは接地端子ＧＮＤに接続されている。したがって、第
１２のバイポーラトランジスタＱ１２は、上記コンパレ
ータ（比較部）の比較結果に基づいて動作する出力トラ
ンジスタとして働く。すなわち、第１２のバイポーラト
ランジスタ（出力トランジスタ）Ｑ１２のベースは、コ
ンパレータ（比較部）の出力を受ける制御端子として動
作する。
【００１３】カソード端子ＶＫは、ｐｎｐ形バイポーラ
トランジスタである第１３のバイポーラトランジスタＱ
１３のエミッタと、ｎｐｎ形バイポーラトランジスタで
ある第１４のバイポーラトランジスタＱ１４のコレクタ
とに接続されている。第１３のバイポーラトランジスタ
Ｑ１３のベースは、第９の抵抗器Ｒ９を介してカソード
端子ＶＫに接続され、第１４のバイポーラトランジスタ
Ｑ１４のベースは、第１０の抵抗器Ｒ１０を介して接地
端子ＧＮＤに接続されている。第１３のバイポーラトラ
ンジスタＱ１３のコレクタは第１４のバイポーラトラン
ジスタＱ１４のベースに接続されている。第１３のバイ
ポーラトランジスタＱ１３のベース・コレクタ間には第
３のコンデンサＣ３が接続され、第１４のバイポーラト
ランジスタＱ１４のベース・コレクタ間には第４のコン
デンサＣ４が接続されている。
トランジスタである第１３のバイポーラトランジスタＱ
１３のエミッタと、ｎｐｎ形バイポーラトランジスタで
ある第１４のバイポーラトランジスタＱ１４のコレクタ
とに接続されている。第１３のバイポーラトランジスタ
Ｑ１３のベースは、第９の抵抗器Ｒ９を介してカソード
端子ＶＫに接続され、第１４のバイポーラトランジスタ
Ｑ１４のベースは、第１０の抵抗器Ｒ１０を介して接地
端子ＧＮＤに接続されている。第１３のバイポーラトラ
ンジスタＱ１３のコレクタは第１４のバイポーラトラン
ジスタＱ１４のベースに接続されている。第１３のバイ
ポーラトランジスタＱ１３のベース・コレクタ間には第
３のコンデンサＣ３が接続され、第１４のバイポーラト
ランジスタＱ１４のベース・コレクタ間には第４のコン
デンサＣ４が接続されている。
【００１４】カソード端子ＶＫは、第１２の抵抗器Ｒ１
２を介して、ｐｎｐ形バイポーラトランジスタである、
第１５のバイポーラトランジスタＱ１５のエミッタに接
続されている。第１５のバイポーラトランジスタＱ１５
のベースは、それ自身のコレクタと、第１３のバイポー
ラトランジスタＱ１３のベースとに接続されている。第
１５のバイポーラトランジスタＱ１５のコレクタは、ま
た、第１２のバイポーラトランジスタＱ１２のコレクタ
に接続されている。
２を介して、ｐｎｐ形バイポーラトランジスタである、
第１５のバイポーラトランジスタＱ１５のエミッタに接
続されている。第１５のバイポーラトランジスタＱ１５
のベースは、それ自身のコレクタと、第１３のバイポー
ラトランジスタＱ１３のベースとに接続されている。第
１５のバイポーラトランジスタＱ１５のコレクタは、ま
た、第１２のバイポーラトランジスタＱ１２のコレクタ
に接続されている。
【００１５】尚、上述した各回路要素の具体的な値は、
次の通りである。第１の抵抗器Ｒ１の抵抗値は１ｋΩで
あり、第２の抵抗器Ｒ２の抵抗値は２．７ｋΩであり、
第３の抵抗器Ｒ３の抵抗値は１４．９ｋΩである。第４
の抵抗器Ｒ４の抵抗値は１５ｋΩであり、第５の抵抗器
Ｒ５の抵抗値は４ｋΩであり、第６の抵抗器Ｒ６の抵抗
値は４ｋΩである。第７の抵抗器Ｒ７の抵抗値は３１５
ｋΩであり、第８の抵抗器Ｒ８の抵抗値は４ｋΩであ
る。第９の抵抗器Ｒ９の抵抗値は３０ｋΩであり、第１
０の抵抗器Ｒ１０の抵抗値は２０ｋΩである。第１１の
抵抗器Ｒ１１の抵抗値は２．０ｋΩであり、第１２の抵
抗器Ｒ１２の抵抗値は１０ｋΩである。第１のコンデン
サＣ１の容量値は３ｐＦであり、第２のコンデンサＣ２
の容量値は２０ｐＦであり、第３のコンデンサＣ３の容
量値は５ｐＦであり、第４のコンデンサＣ４の容量値は
３０ｐＦである。
次の通りである。第１の抵抗器Ｒ１の抵抗値は１ｋΩで
あり、第２の抵抗器Ｒ２の抵抗値は２．７ｋΩであり、
第３の抵抗器Ｒ３の抵抗値は１４．９ｋΩである。第４
の抵抗器Ｒ４の抵抗値は１５ｋΩであり、第５の抵抗器
Ｒ５の抵抗値は４ｋΩであり、第６の抵抗器Ｒ６の抵抗
値は４ｋΩである。第７の抵抗器Ｒ７の抵抗値は３１５
ｋΩであり、第８の抵抗器Ｒ８の抵抗値は４ｋΩであ
る。第９の抵抗器Ｒ９の抵抗値は３０ｋΩであり、第１
０の抵抗器Ｒ１０の抵抗値は２０ｋΩである。第１１の
抵抗器Ｒ１１の抵抗値は２．０ｋΩであり、第１２の抵
抗器Ｒ１２の抵抗値は１０ｋΩである。第１のコンデン
サＣ１の容量値は３ｐＦであり、第２のコンデンサＣ２
の容量値は２０ｐＦであり、第３のコンデンサＣ３の容
量値は５ｐＦであり、第４のコンデンサＣ４の容量値は
３０ｐＦである。
【００１６】次に、図４に示したシャントレギュレータ
１０’の動作について簡単に説明する。ここでは、基準
端子ＶＲとして設定されるべき基準電圧が１．２５Ｖに
設定されているとして説明する。基準端子ＶＲの電圧が
基準電圧である１．２５Ｖより高くなると、カソード端
子ＶＫが電流を吸い込み、基準端子ＶＲの電圧が基準電
圧である１．２５Ｖより低くなると、カソード端子ＶＫ
が電流を吸い込まなくなる。
１０’の動作について簡単に説明する。ここでは、基準
端子ＶＲとして設定されるべき基準電圧が１．２５Ｖに
設定されているとして説明する。基準端子ＶＲの電圧が
基準電圧である１．２５Ｖより高くなると、カソード端
子ＶＫが電流を吸い込み、基準端子ＶＲの電圧が基準電
圧である１．２５Ｖより低くなると、カソード端子ＶＫ
が電流を吸い込まなくなる。
【００１７】上述したように、第１および第２のバイポ
ーラトランジスタＱ１およびＱ２と、第２、第５、およ
び第６の抵抗器Ｒ２、Ｒ５、Ｒ６との組み合わせは、基
準電圧を決める基準電圧決定部として働く。
ーラトランジスタＱ１およびＱ２と、第２、第５、およ
び第６の抵抗器Ｒ２、Ｒ５、Ｒ６との組み合わせは、基
準電圧を決める基準電圧決定部として働く。
【００１８】基準端子ＶＲの電圧が上昇していくと、基
準電圧である１．２５Ｖで、第５および第６の抵抗器Ｒ
５およびＲ６にかかる電圧がバランスし、更に、第８お
よび第９のバイポーラトランジスタＱ８およびＱ９のベ
ース電圧がバランスする。基準端子ＶＲの電圧が基準電
圧である１．２５Ｖより上昇すると、第８のバイポーラ
トランジスタＱ８のベース電圧が上昇し、第１４のバイ
ポーラトランジスタＱ１４であるパワートランジスタで
電流を吸い込む。
準電圧である１．２５Ｖで、第５および第６の抵抗器Ｒ
５およびＲ６にかかる電圧がバランスし、更に、第８お
よび第９のバイポーラトランジスタＱ８およびＱ９のベ
ース電圧がバランスする。基準端子ＶＲの電圧が基準電
圧である１．２５Ｖより上昇すると、第８のバイポーラ
トランジスタＱ８のベース電圧が上昇し、第１４のバイ
ポーラトランジスタＱ１４であるパワートランジスタで
電流を吸い込む。
【００１９】このような動作により、基準端子ＶＲの電
圧は、常に、基準電圧である１．２５Ｖに維持される。
圧は、常に、基準電圧である１．２５Ｖに維持される。
【００２０】
【発明が解決しようとする課題】しかしながら、図４の
図示した従来のシャントレギュレータ１０’では、以下
に述べる理由により、回路オフ時にリーク電流が大きく
なるという問題がある。
図示した従来のシャントレギュレータ１０’では、以下
に述べる理由により、回路オフ時にリーク電流が大きく
なるという問題がある。
【００２１】すなわち、シャントレギュレータ１０’の
回路がオフの時、すなわち、基準端子ＶＲを接地電位に
落としたときに、カソード端子ＶＫのカソード電圧（出
力電圧）が高いとする。この状態において、第６および
第７のバイポーラトランジスタＱ６およびＱ７から発生
するリーク電流が、第８および第９のバイポーラトラン
ジスタＱ８およびＱ９のバランスがバラツキにより崩れ
たときに、第１２のバイポーラトランジスタＱ１２に流
れ込む。そのため、上記リーク電流が、この第１２のバ
イポーラトランジスタＱ１２でエミッタ接地電流増幅率
ｈfe倍されるので、リーク電流が大きくなる。
回路がオフの時、すなわち、基準端子ＶＲを接地電位に
落としたときに、カソード端子ＶＫのカソード電圧（出
力電圧）が高いとする。この状態において、第６および
第７のバイポーラトランジスタＱ６およびＱ７から発生
するリーク電流が、第８および第９のバイポーラトラン
ジスタＱ８およびＱ９のバランスがバラツキにより崩れ
たときに、第１２のバイポーラトランジスタＱ１２に流
れ込む。そのため、上記リーク電流が、この第１２のバ
イポーラトランジスタＱ１２でエミッタ接地電流増幅率
ｈfe倍されるので、リーク電流が大きくなる。
【００２２】したがって、本発明の課題は、回路オフ時
に発生するリーク電流を低減できるシャントレギュレー
タを提供することにある。
に発生するリーク電流を低減できるシャントレギュレー
タを提供することにある。
【００２３】
【課題を解決するための手段】本発明によれば、基準端
子（ＶＲ）とカソード端子（ＶＫ）と接地端子（ＧＮ
Ｄ）とを持ち、前記基準端子の電圧を常に所定の基準電
圧に維持することにより、前記カソード端子での出力電
圧を安定化させるシャントレギュレータであって、前記
基準電圧を決定する基準電圧決定部（Ｑ１，Ｑ２，Ｒ
２，Ｒ５，Ｒ６）と、前記基準電圧と前記基準端子の電
圧とを比較する比較部（Ｑ８，Ｑ９）と、該比較部の比
較結果に基づいて動作する、制御端子を持つ出力トラン
ジスタ（Ｑ１２）とを含む、シャントレギュレータにお
いて、少なくとも前記出力トランジスタの制御端子と前
記接地端子とに接続され、前記シャントレギュレータが
オフ時に生成されるリーク電流を低減するリーク電流低
減回路（ＱR）を有することを特徴とするシャントレギ
ュレータが得られる。
子（ＶＲ）とカソード端子（ＶＫ）と接地端子（ＧＮ
Ｄ）とを持ち、前記基準端子の電圧を常に所定の基準電
圧に維持することにより、前記カソード端子での出力電
圧を安定化させるシャントレギュレータであって、前記
基準電圧を決定する基準電圧決定部（Ｑ１，Ｑ２，Ｒ
２，Ｒ５，Ｒ６）と、前記基準電圧と前記基準端子の電
圧とを比較する比較部（Ｑ８，Ｑ９）と、該比較部の比
較結果に基づいて動作する、制御端子を持つ出力トラン
ジスタ（Ｑ１２）とを含む、シャントレギュレータにお
いて、少なくとも前記出力トランジスタの制御端子と前
記接地端子とに接続され、前記シャントレギュレータが
オフ時に生成されるリーク電流を低減するリーク電流低
減回路（ＱR）を有することを特徴とするシャントレギ
ュレータが得られる。
【００２４】上記シャントレギュレータにおいて、前記
出力トランジスタが、前記制御端子としてベースを持つ
ｎｐｎ形バイポーラトランジスタであり、前記リーク電
流低減回路が、前記ｎｐｎ形バイポーラトランジスタの
ベースにエミッタが接続され、ベースが前記基準端子に
接続され、コレクタが接地されたｐｎｐ形バイポーラト
ランジスタ（ＱR）から構成されて良い。また、前記出
力トランジスタが、前記制御端子としてベースを持つｎ
ｐｎ形バイポーラトランジスタであり、前記リーク電流
低減回路が、前記ｎｐｎ形バイポーラトランジスタのベ
ースと前記接地端子との間に接続されたダイオードから
構成されていても良い。
出力トランジスタが、前記制御端子としてベースを持つ
ｎｐｎ形バイポーラトランジスタであり、前記リーク電
流低減回路が、前記ｎｐｎ形バイポーラトランジスタの
ベースにエミッタが接続され、ベースが前記基準端子に
接続され、コレクタが接地されたｐｎｐ形バイポーラト
ランジスタ（ＱR）から構成されて良い。また、前記出
力トランジスタが、前記制御端子としてベースを持つｎ
ｐｎ形バイポーラトランジスタであり、前記リーク電流
低減回路が、前記ｎｐｎ形バイポーラトランジスタのベ
ースと前記接地端子との間に接続されたダイオードから
構成されていても良い。
【００２５】尚、上記括弧内の符号は、本発明の理解を
容易にするために付したものであり、一例にすぎず、こ
れらに限定されないのは勿論である。
容易にするために付したものであり、一例にすぎず、こ
れらに限定されないのは勿論である。
【００２６】
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態について詳細に説明する。
実施の形態について詳細に説明する。
【００２７】図１を参照して、本発明の一実施の形態に
係るシャントレギュレータ１０について説明する。
係るシャントレギュレータ１０について説明する。
【００２８】図示のシャントレギュレータ１０は、後述
するようなリーク電流低減回路が付加されている点を除
いて、図４に示した従来のシャントレギュレータ１０’
と同様の構成を有する。
するようなリーク電流低減回路が付加されている点を除
いて、図４に示した従来のシャントレギュレータ１０’
と同様の構成を有する。
【００２９】図示のリーク電流低減回路は、ｐｎｐ形バ
イポーラトランジスタＱRから構成されている。このバ
イポーラトランジスタＱRは、そのエミッタが第１２の
バイポーラトランジスタＱ１２のベース（制御端子）に
接続され、そのベースが基準端子ＶＲに接続され、その
コレクタが接地端子ＧＮＤに接続されている。
イポーラトランジスタＱRから構成されている。このバ
イポーラトランジスタＱRは、そのエミッタが第１２の
バイポーラトランジスタＱ１２のベース（制御端子）に
接続され、そのベースが基準端子ＶＲに接続され、その
コレクタが接地端子ＧＮＤに接続されている。
【００３０】次に、本シャントレギュレータ１０の動作
について説明する。
について説明する。
【００３１】回路オフ時（基準端子ＶＲを接地電位に落
としたとき）に、カソード端子ＶＲのカソード電圧（出
力電圧）が高いと、第６および第７のバイポーラトラン
ジスタＱ６およびＱ７からリーク電流が発生する。この
リーク電流が、第８および第９のバイポーラトランジス
タＱ８およびＱ９のバランスが崩れたときに、出力トラ
ンジスタである第１２のバイポーラトランジスタＱ１２
に流れ込む。ここまでの動作は、従来のシャントレギュ
レータ１０’と同じである。
としたとき）に、カソード端子ＶＲのカソード電圧（出
力電圧）が高いと、第６および第７のバイポーラトラン
ジスタＱ６およびＱ７からリーク電流が発生する。この
リーク電流が、第８および第９のバイポーラトランジス
タＱ８およびＱ９のバランスが崩れたときに、出力トラ
ンジスタである第１２のバイポーラトランジスタＱ１２
に流れ込む。ここまでの動作は、従来のシャントレギュ
レータ１０’と同じである。
【００３２】前述したように、従来のシャントレギュレ
ータ１０’では、リーク電流が、この第１２のバイポー
ラトランジスタＱ１２でｈfe倍されるので、回路全体の
リーク電流が大きくなっていた。
ータ１０’では、リーク電流が、この第１２のバイポー
ラトランジスタＱ１２でｈfe倍されるので、回路全体の
リーク電流が大きくなっていた。
【００３３】これに対して、本実施の形態では、上述し
たように、上記ｐｎｐ形バイポーラトランジスタＱRを
付加することにより、上記リーク電流をこのｐｎｐ形バ
イポーラトランジスタＱRを介して接地端子ＧＮＤへ流
している。これにより、第１２のバイポーラトランジス
タＱ１２のベース電流を低減することが出来る。
たように、上記ｐｎｐ形バイポーラトランジスタＱRを
付加することにより、上記リーク電流をこのｐｎｐ形バ
イポーラトランジスタＱRを介して接地端子ＧＮＤへ流
している。これにより、第１２のバイポーラトランジス
タＱ１２のベース電流を低減することが出来る。
【００３４】換言すると、基準端子ＶＲを接地電位に落
として、カソード端子ＶＲのカソード電圧（出力電圧）
を耐圧付近まで上げたときに、第６および第７のバイポ
ーラトランジスタＱ６およびＱ７に微小なリーク電流が
発生する。このとき、第８および第９のバイポーラトラ
ンジスタＱ８およびＱ９から構成されるコンパレータ
（比較部）のバランスが悪いと、出力トランジスタであ
る第１２のバイポーラトランジスタＱ１２をドライブす
る方向に動作してしてしまう。このとき、従来のシャン
トレギュレータ１０’では、リーク電流がこの第１２の
バイポーラトランジスタ（出力トランジスタ）Ｑ１２で
ｈfe倍されてしまうので、本実施の形態のシャントレギ
ュレータ１０では、リーク電流をｈfe倍しないように、
ｐｎｐ形バイポーラトランジスタＱRを付加して、この
リーク電流を接地端子ＧＮＤへ流すようにしている。
として、カソード端子ＶＲのカソード電圧（出力電圧）
を耐圧付近まで上げたときに、第６および第７のバイポ
ーラトランジスタＱ６およびＱ７に微小なリーク電流が
発生する。このとき、第８および第９のバイポーラトラ
ンジスタＱ８およびＱ９から構成されるコンパレータ
（比較部）のバランスが悪いと、出力トランジスタであ
る第１２のバイポーラトランジスタＱ１２をドライブす
る方向に動作してしてしまう。このとき、従来のシャン
トレギュレータ１０’では、リーク電流がこの第１２の
バイポーラトランジスタ（出力トランジスタ）Ｑ１２で
ｈfe倍されてしまうので、本実施の形態のシャントレギ
ュレータ１０では、リーク電流をｈfe倍しないように、
ｐｎｐ形バイポーラトランジスタＱRを付加して、この
リーク電流を接地端子ＧＮＤへ流すようにしている。
【００３５】上述したように、本実施の形態では、回路
オフ時のリーク電流を低減することができる。
オフ時のリーク電流を低減することができる。
【００３６】以上、本発明について好ましい実施の形態
によって例を挙げて説明してきたが、本発明は上述した
実施の形態に限定しないのは勿論である。例えば、上述
した実施の形態では、リーク電流低減回路を、エミッタ
が出力トランジスタであるｎｐｎ形トランジスタのベー
ス（制御端子）に接続され、ベースが基準端子に接続さ
れ、コレクタが接地端子に接続されたｐｎｐ形バイポー
ラトランジスタで構成しているが、これに限定しないの
は勿論である。例えば、出力トランジスタの制御端子と
接地端子との間に、ｎｐｎ形バイポーラトランジスタで
構成されたダイオードを接続してリーク電流低減回路を
構成しても良いし、また、出力トランジスタの制御端子
と接地端子との間に、ｐｎｐ形バイポーラトランジスタ
で構成されたダイオードを接続してリーク電流低減回路
を構成しても良い。すなわち、このように、出力トラン
ジスタの制御端子と接地端子との間にダイオードを接続
することにより、オフセット電圧にて発生する出力トラ
ンジスタ（ｎｐｎ形バイポーラトランジスタ）の制御電
流（ベース電流）を接地端子へ流すことで、回路全体の
リーク電流を抑えることができる。
によって例を挙げて説明してきたが、本発明は上述した
実施の形態に限定しないのは勿論である。例えば、上述
した実施の形態では、リーク電流低減回路を、エミッタ
が出力トランジスタであるｎｐｎ形トランジスタのベー
ス（制御端子）に接続され、ベースが基準端子に接続さ
れ、コレクタが接地端子に接続されたｐｎｐ形バイポー
ラトランジスタで構成しているが、これに限定しないの
は勿論である。例えば、出力トランジスタの制御端子と
接地端子との間に、ｎｐｎ形バイポーラトランジスタで
構成されたダイオードを接続してリーク電流低減回路を
構成しても良いし、また、出力トランジスタの制御端子
と接地端子との間に、ｐｎｐ形バイポーラトランジスタ
で構成されたダイオードを接続してリーク電流低減回路
を構成しても良い。すなわち、このように、出力トラン
ジスタの制御端子と接地端子との間にダイオードを接続
することにより、オフセット電圧にて発生する出力トラ
ンジスタ（ｎｐｎ形バイポーラトランジスタ）の制御電
流（ベース電流）を接地端子へ流すことで、回路全体の
リーク電流を抑えることができる。
【００３７】
【発明の効果】以上の説明から明らかなように、本発明
では、回路オフ時に発生するリーク電流を低減する手段
を設けたので、回路全体のリーク電流を抑えることがで
きるという効果がある。
では、回路オフ時に発生するリーク電流を低減する手段
を設けたので、回路全体のリーク電流を抑えることがで
きるという効果がある。
【図１】本発明の一実施の形態に係るシャントレギュレ
ータの構成を示す回路図である。
ータの構成を示す回路図である。
【図２】シャントレギュレータの応用回路例であるスイ
ッチング電源の２次側を示す回路図である。
ッチング電源の２次側を示す回路図である。
【図３】シャントレギュレータの応用回路である基準電
圧発生器を示す回路図である。
圧発生器を示す回路図である。
【図４】従来のシャントレギュレータの構成を示す回路
図である。
図である。
１０ シャントレギュレータ ＶＫ カソード端子 ＶＲ 基準端子 ＧＮＤ 接地端子 ＱR ｐｎｐ形バイポーラトランジスタ（リーク電流
低減回路）
低減回路）
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H420 NA12 NA15 NA31 NB03 NB36 NC02 NC03 NC22 NC27 NE06 NE26 5H430 BB02 BB09 BB11 EE02 GG01 HH03 KK11 5J055 AX06 AX52 AX64 BX17 CX19 DX04 DX05 DX83 EX06 EX22 EY01 EY10 EY12 EY17 EZ00 EZ51 FX13 FX17 FX36 GX01
Claims (3)
- 【請求項１】 基準端子とカソード端子と接地端子とを
持ち、前記基準端子の電圧を常に所定の基準電圧に維持
することにより、前記カソード端子での出力電圧を安定
化させるシャントレギュレータであって、前記基準電圧
を決定する基準電圧決定部と、前記基準電圧と前記基準
端子の電圧とを比較する比較部と、該比較部の比較結果
に基づいて動作する、制御端子を持つ出力トランジスタ
とを含む、シャントレギュレータにおいて、 少なくとも前記出力トランジスタの制御端子と前記接地
端子とに接続され、前記シャントレギュレータがオフ時
に生成されるリーク電流を低減するリーク電流低減回路
を有することを特徴とするシャントレギュレータ。 - 【請求項２】 前記出力トランジスタが、前記制御端子
としてベースを持つｎｐｎ形バイポーラトランジスタで
あり、 前記リーク電流低減回路が、前記ｎｐｎ形バイポーラト
ランジスタのベースにエミッタが接続され、ベースが前
記基準端子に接続され、コレクタが接地されたｐｎｐ形
バイポーラトランジスタから構成されている、ことを請
求項１に記載のシャントレギュレータ。 - 【請求項３】 前記出力トランジスタが、前記制御端子
としてベースを持つｎｐｎ形バイポーラトランジスタで
あり、 前記リーク電流低減回路が、前記ｎｐｎ形バイポーラト
ランジスタのベースと前記接地端子との間に接続された
ダイオードから構成されている、ことを特徴とする請求
項２に記載のシャントレギュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001116736A JP2002314390A (ja) | 2001-04-16 | 2001-04-16 | シャントレギュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001116736A JP2002314390A (ja) | 2001-04-16 | 2001-04-16 | シャントレギュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002314390A true JP2002314390A (ja) | 2002-10-25 |
Family
ID=18967425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001116736A Withdrawn JP2002314390A (ja) | 2001-04-16 | 2001-04-16 | シャントレギュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002314390A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018166363A (ja) * | 2017-03-28 | 2018-10-25 | セイコーエプソン株式会社 | 印刷装置、印刷装置の制御方法、及び、印刷装置用の電源回路 |
-
2001
- 2001-04-16 JP JP2001116736A patent/JP2002314390A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018166363A (ja) * | 2017-03-28 | 2018-10-25 | セイコーエプソン株式会社 | 印刷装置、印刷装置の制御方法、及び、印刷装置用の電源回路 |
| US10250148B2 (en) | 2017-03-28 | 2019-04-02 | Seiko Epson Corporation | Printing apparatus, control method thereof, and power supply circuit therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3697679B2 (ja) | 安定化電源回路 | |
| JP2953383B2 (ja) | 電圧電流変換回路 | |
| JPS6375572A (ja) | 電圧比較回路 | |
| JPH03788B2 (ja) | ||
| JP2002314390A (ja) | シャントレギュレータ | |
| JPS589460A (ja) | トランジスタブリツジ整流回路 | |
| JPH07114423A (ja) | 基準電源回路 | |
| US5914637A (en) | Gain-variable amplifier with wide control range | |
| JP3107518B2 (ja) | 自励式スイッチング電源装置 | |
| JPH0851324A (ja) | バッファアンプ | |
| JP3034275B2 (ja) | 積分回路 | |
| JP3736077B2 (ja) | 電圧比較回路 | |
| JP2976750B2 (ja) | 電流クランプ回路 | |
| JP2002049430A (ja) | 電源回路 | |
| JP2996018B2 (ja) | 電源回路 | |
| JPH11122088A (ja) | 直流入力回路、プログラマブルコントローラ | |
| KR900005303B1 (ko) | 전원전압 추종형 바이아스회로 | |
| JPH04278611A (ja) | 定電流回路 | |
| JPH073692Y2 (ja) | クランプ回路 | |
| JP3226105B2 (ja) | 演算整流回路 | |
| JPS6146506A (ja) | 定電圧電源回路 | |
| JPH01115205A (ja) | 最大値出力回路 | |
| JPH1174767A (ja) | ヒステリシス付コンパレータ | |
| JPH02180413A (ja) | 増幅回路 | |
| JP2003243937A (ja) | ミキサ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080701 |