JP2002299494A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2002299494A
JP2002299494A JP2001099199A JP2001099199A JP2002299494A JP 2002299494 A JP2002299494 A JP 2002299494A JP 2001099199 A JP2001099199 A JP 2001099199A JP 2001099199 A JP2001099199 A JP 2001099199A JP 2002299494 A JP2002299494 A JP 2002299494A
Authority
JP
Japan
Prior art keywords
bonding wire
semiconductor chip
bonding
loop
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001099199A
Other languages
English (en)
Other versions
JP4020594B2 (ja
Inventor
Haruo Hyodo
治雄 兵藤
Haruhiko Sakai
春彦 境
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001099199A priority Critical patent/JP4020594B2/ja
Publication of JP2002299494A publication Critical patent/JP2002299494A/ja
Application granted granted Critical
Publication of JP4020594B2 publication Critical patent/JP4020594B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8593Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape
    • H01L2224/85947Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape by mechanical means, e.g. "pull-and-cut", pressing, stamping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】薄型のパッケージ外形を有する半導体装置を実
現することを目的とする。 【解決手段】ボンディングワイヤ6は基板1上のアイラ
ンド3上に固定された半導体チップ2上に形成されたボ
ンディングパッド4と内部リード5とを接続する。この
半導体装置において、半導体チップ2表面又はボンディ
ングワイヤ6の一方、又は両方に絶縁保護コーティング
剤10を用いて絶縁被膜11を形成する。その後、上方
から外的圧力を加えてつぶし、ボンディングワイヤ6と
半導体チップ2とが接するか、または接触するまでに至
らない程度に近接するように形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は薄型の半導体装置及
びその製造方法に関するものである。
【0002】
【従来の技術】図6は従来の半導体装置(バイポーラト
ランジスタ)を表している断面図である。1は基板、2
は半導体チップ、3はアイランド、4はボンディングパ
ッド、5は内部リード、6はボンディングワイヤ、7は
樹脂、8はベース電極、9はコレクタ電極をそれぞれ表
す。
【0003】この半導体装置は、基板1にアイランド3
を有し、該アイランド3の上に半導体チップ2を固定す
る。ボンディングパッド4は該半導体チップ2上に設け
られている。内部リード5はボンディングワイヤ6によ
ってボンディングパッド4と電気的に接続されている。
全体を樹脂7で封止することでパッケージ外形は完成す
る。高さH2はボンディングワイヤ6のループの最高点
から樹脂7の上面までの高さを、高さH3はボンディン
グパッド4の最上部の点からボンディングワイヤ6のル
ープの最高点までの高さをそれぞれ表す。
【0004】
【発明が解決しようとする課題】近年、半導体デバイス
の高密度実装に伴うパッケージの小型化・薄型化のニー
ズの要請により、さらなる薄型の樹脂モールドパッケー
ジに対する需要が高まってきた。図6において、樹脂7
の肉厚H2を薄くすると、ボンディングワイヤ6のルー
プの最上部が樹脂7上方の外部に露出する可能性がある
ので、極端に薄くすることは困難である。また、ボンデ
ィングワイヤ6のループH3を低く設定すると、今度は
ボンディングワイヤ6の一部と半導体チップ2とが接触
して短絡不良が生じるので、ある程度のループの高さを
維持しなければならない。この様なボンディングワイヤ
6のループの高さと樹脂7の厚みに関する制約が、薄型
化を押し進める際の弊害になるという欠点があった。本
願は上記課題に鑑み、パッケージの薄型化の需要に応え
るものである。
【0005】
【課題を解決するための手段】本発明は、表面にボンデ
ィングパッドが形成された半導体チップと、前記半導体
チップを固着するアイランドと、前記アイランドとは離
間した位置に設けられた内部リードと、ワイヤボンディ
ング手法によって形成され、前記ボンディングパッドと
前記内部リードとを電気的に接続するボンディングワイ
ヤと、前記半導体チップと前記ボンディングワイヤを含
めて全体を封止する樹脂とを有する半導体装置におい
て、前記半導体チップと前記ボンディングワイヤとのど
ちらか一方又は両方を絶縁被膜でコーティングし、且つ
前記ボンディングワイヤのループを押しつぶして、前記
ワイヤボンディング手法によって得られた初期のループ
高さよりも低いループ高さを有することを特徴とする半
導体装置を提供することを目的とする。
【0006】
【発明の実施の形態】以下、本発明について図面を参照
しながら詳細に説明する。
【0007】図1は本発明の一実施の形態(バイポーラ
トランジスタ)を示す断面図である。この図において、
基板1はセラミック、ポリイミド等の絶縁性素材から成
る支持基板である。該基板1上には金属箔であるアイラ
ンド3を有し、該アイランド3上に半導体チップ2を固
定する。ボンディングパッド4は半導体チップ2上に設
けられている。内部リード5はアイランド3に近接する
様に、該アイランド3と同様にして基板1上に配置さ
れ、基板1の裏面側に設けた外部のベース電極8又は図
示せぬエミッタ電極に、電気的に導通している。ボンデ
ィングワイヤ6は、ボンディングパッド4と内部リード
5とを電気的に接続しているが、そのループの形状はボ
ンディングパッド4と内部リード5とを接続する途中で
ボンディングワイヤ6が半導体チップ2の一部と接触す
るか、または接触するまでに至らない程度に押しつぶさ
れている。上記の半導体チップ2、アイランド3、ボン
ディングパッド4、内部リード5、ボンディングワイヤ
6は、図1に示したように絶縁被膜11によって覆われ
ている。樹脂7は全体を封止し、パッケージの外形を形
成するとともに内部を保護する。高さH1はボンディン
グワイヤ6の最上部の点から樹脂7の上面までの高さを
表す。
【0008】ここでボンディングワイヤ6は、ボール又
はステッチ方式のワイヤボンディング手法により形成さ
れている。但し、先ずはボンディングパッド4上に1s
tボンドが打たれ、半導体チップ2表面にワイヤが接触
する事のない、ある所定の高さのワイヤループを描いて
内部リード5の表面に2ndボンドが打たれる。斯様な
ワイヤボンディングがなされた後、上方から平坦面を具
備する図示せぬ治具等によって、ボンディングワイヤ6
のループをつぶす。場合によっては、ボンディングワイ
ヤ6と半導体チップ2とが接触するまで押しつぶす。該
ボンディングワイヤ6の表面若しくは半導体チップ2の
表面には絶縁被膜11がコーティングされているので、
両者が接触したとしても両者間の電気的絶縁状態を維持
できる。これにより、ボンディングワイヤ6の最上部に
樹脂7の厚みH1を確保しつつ、ボンディングワイヤ6
の高さ自体を低く抑えることができるので、それに応じ
た分だけパッケージ全体の薄型化が可能となる。
【0009】次に、本発明の半導体装置の製造工程を以
下説明する。
【0010】第1工程(図2)として、先ずは金属箔に
よってアイランド3と内部リード5を形成した絶縁性の
支持基板1を準備する。準備した状態でアイランド3と
コレクタ電極とが、内部リード5とエミッタ(又はベー
ス)電極とがそれぞれ電気的に接続されている。アイラ
ンド3上に半田又は導電性の接着材によって半導体チッ
プ2をダイボンドする。その後、ワイヤボンディング工
程によりボンディングパッド4と内部リード5とをワイ
ヤボンディング6により接続する。例えばボールボンデ
ィング方式では、先ずボンディングワイヤ6の先端に形
成したボール部を図示せぬキャピラリにてボンディング
パッド4上に押圧・接着し(1stボンド)、所定の軌
跡にてキャピラリを移動せしめ、内部リード5の表面に
再び押圧・接着すると共にこれを切断する(2ndボン
ド)。このときボンディングワイヤ6には半導体チップ
2に接触することのない、第1の高さのループ形状が、
前記キャピラリの軌跡によって与えられる。ここまで
は、従来の技術による工程と一致する。
【0011】次に、第2工程(図3)として、第1工程
の結果できた製造物に対し、絶縁被膜を形成するために
液状の絶縁保護コーティング剤10でポッティングを施
す。このとき絶縁保護コーティング剤10は、主に速乾
性の揮発性の高いポリイミド系コーティング剤を使用す
ることが多いが、他にシリコン樹脂等を使用する場合も
ある。
【0012】第3工程(図4)として、図3において各
部位全体にポッティングした絶縁保護コーティング剤1
0をキュア(加熱乾燥)して、絶縁被膜11を作る。絶
縁保護コーティング剤10は速乾性の性質を有するた
め、揮発性が高くキュアすることで、大半が揮発し、残
った不揮発性部分は全体の数%にとどまる。その結果お
よそ数μmのポリイミドフィルムの膜厚を形成するに至
る。一例を示すと速乾性ポリイミドを使用した場合、1
80℃〜200℃位温度で約3分間加熱することで絶縁
被膜11ができる。
【0013】また、絶縁保護コーティング剤10に速乾
性ではないものを使用したときはキュアすることで揮発
するのではなく、加熱による化学変化が起こり、図4の
絶縁被膜11を形成する。ここで、キュアする際の加熱
温度は絶縁保護コーティング剤10の沸点よりも低くて
もキュア可能のものもあるが、温度や加熱時間は絶縁保
護コーティング剤10の種類によって異なるため、特に
限定されるものではない。斯様な手法であれば、半導体
チップ2の全体及びボンディングワイヤ6の周囲全てに
対して、均一な厚膜の絶縁被膜11を形成できる。この
他、半導体チップ2の表面のみ、又はボンディングワイ
ヤ6の周囲のみに絶縁被膜11を形成してもよい。
【0014】第4工程(図5)として、図4のキュアし
た後のボンディングワイヤ6を上から外的圧力Pを加え
ることにより、第1のループ高さより低い第2のループ
高さとなるようにこれをつぶす。このとき該ボンディン
グワイヤ6と半導体チップ2とが接触するか、または接
触するまでに至らない数μm〜数十μm程度に近接する
ように形成する。仮に接触したとしても、絶縁被膜11
によって両者の絶縁状態は維持できる。その後、樹脂7
にてポッティング又はトランスファーモールドし、パッ
ケージ外形ができる。この結果、本発明である図1の半
導体装置が完成する。上方から潰す方法として、一般的
に平板による方法やローラーで万遍なく等圧を加えてい
く方法などがある。また、樹脂封止前のボンディングワ
イヤ6を上から外的圧力Pを加えて潰すことで、該ボン
ディングワイヤ6は概略でM字型のループを描く。該ボ
ンディングワイヤ6の形状は、他に台形ループや三角ル
ープ等もあるが、特に形状は限定されるものではない。
【0015】現在、一般的な半導体パッケージの厚さ
は、基板が0.2mm程度、半導体チップが0.15m
m程度、該半導体チップ上方の樹脂層が0.25mm程
度を有しているので、合計0.6mm程度である。ボン
ディングワイヤ6と半導体チップ2とが接触する場合、
本発明では該半導体チップ2の上方にある樹脂の肉厚相
当分のうち大部分を削減でき、従来の半導体パッケージ
全体の厚さから0.2mm程度は削減が可能である。こ
れにより半導体パッケージ全体の厚さが0.6mm程度
から0.4mm程度まで薄型化できる。これは従来例の
パッケージの全体の厚さを約33%削減できることを示
す。
【0016】以上より、図5に示すようなボンディング
ワイヤ6を形成することで、該ボンディングワイヤ6の
ループの最高点は半導体チップ2と接触するか、または
接触するまでに至らない程度に近接する位置まで低い位
置に形成できる。
【0017】従って、図1の高さH1と図6の高さH2
とが等しくなるように形成(ボンディングワイヤ6上方
の樹脂7の肉厚を不変に)すると、本発明(図1)は図
6の高さH3に相当する分だけ樹脂7の肉厚は薄くなる
といえる。
【0018】
【発明の効果】以上より、本発明の製造工程おいて、樹
脂封止前に絶縁保護コーティング剤10による絶縁被膜
11が各部位に形成され、その後上方から外的圧力Pを
加えることでボンディングワイヤ6のループを潰し、該
ボンディングワイヤ6と半導体チップ2とが接触する
か、または接触するまでに至らない程度に近傍するよう
に形成する。ボンディングワイヤ6と半導体チップ2と
が接触した場合でも、絶縁被膜11が保護しているため
短絡不良を生じることはない。これにより、図1の高さ
H1と図6の高さH2とが等しいとき、本発明は図6の
高さH3に相当する分だけ樹脂7の肉厚を薄くすること
が可能となり、パッケージ全体の薄型化が可能となる。
【図面の簡単な説明】
【図1】本発明の一実施の形態を示すための断面図であ
る。
【図2】本発明の製造方法の一実施の形態を示すための
断面図である。
【図3】本発明の製造方法の一実施の形態を示すための
断面図である。
【図4】本発明の製造方法の一実施の形態を示すための
断面図である。
【図5】本発明の製造方法の一実施の形態を示すための
断面図である。
【図6】従来例を示す断面図である。
フロントページの続き Fターム(参考) 5F044 AA02 FF01 HH02 JJ03

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】表面にボンディングパッドが形成された半
    導体チップと、 前記半導体チップを固着するアイランドと、 前記アイランドとは離間した位置に設けられた内部リー
    ドと、 ワイヤボンディング手法によって形成され、前記ボンデ
    ィングパッドと前記内部リードとを電気的に接続するボ
    ンディングワイヤと、 前記半導体チップと前記ボンディングワイヤを含めて全
    体を封止する樹脂とを有する半導体装置において、 前記半導体チップと前記ボンディングワイヤとのどちら
    か一方又は両方を絶縁被膜でコーティングし、 且つ前記ボンディングワイヤのループを押しつぶして、
    前記ワイヤボンディング手法によって得られた初期のル
    ープ高さよりも低いループ高さを有することを特徴とす
    る半導体装置。
  2. 【請求項2】請求項1記載の半導体装置において、 前記ボンディングワイヤを前記半導体チップの表面と接
    触する程度まで押しつぶしたことを特徴とする半導体装
    置。
  3. 【請求項3】アイランドの表面に半導体チップを固着す
    る工程と、 前記アイランドとは離間した内部リードと、前記半導体
    チップの表面に形成されたボンディングパッドとを、第
    1のループ高さで延在するボンディングワイヤによりワ
    イヤボンディングする工程と、 前記半導体チップと前記ボンディングワイヤとのどちら
    か一方又は両方を絶縁被膜でコーティングする工程と、 前記ボンディングワイヤのループが前記第1のループ高
    さより低い第2ループ高さとなるように、前記ボンディ
    ングワイヤのループを押しつぶす工程と、 前記半導体チップと前記ボンディングワイヤを含めて全
    体を樹脂封止する工程と、 を具備すること特徴とする半導体装置の製造方法。
  4. 【請求項4】請求項3記載の半導体装置の製造方法にお
    いて、 前記ボンディングワイヤを前記半導体チップの表面と接
    触する程度まで押しつぶしたことを特徴とする半導体装
    置。
  5. 【請求項5】請求項3記載の半導体装置の製造方法にお
    いて、 前記絶縁被膜でコーティングする工程が、前記半導体チ
    ップと前記ボンディングワイヤを絶縁被膜溶液に浸漬
    し、続いて前記絶縁被膜溶液をキュアする工程を含むも
    のであることを特徴とする半導体装置の製造方法。
JP2001099199A 2001-03-30 2001-03-30 半導体装置の製造方法 Expired - Fee Related JP4020594B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001099199A JP4020594B2 (ja) 2001-03-30 2001-03-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001099199A JP4020594B2 (ja) 2001-03-30 2001-03-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002299494A true JP2002299494A (ja) 2002-10-11
JP4020594B2 JP4020594B2 (ja) 2007-12-12

Family

ID=18952774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001099199A Expired - Fee Related JP4020594B2 (ja) 2001-03-30 2001-03-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4020594B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021499A (ja) * 2007-07-13 2009-01-29 Toshiba Corp 積層型半導体装置
JP2011054727A (ja) * 2009-09-01 2011-03-17 Oki Semiconductor Co Ltd 半導体装置、その製造方法、及びワイヤボンディング方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021499A (ja) * 2007-07-13 2009-01-29 Toshiba Corp 積層型半導体装置
JP2011054727A (ja) * 2009-09-01 2011-03-17 Oki Semiconductor Co Ltd 半導体装置、その製造方法、及びワイヤボンディング方法
US8609527B2 (en) 2009-09-01 2013-12-17 Oki Semiconductor Co., Ltd. Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP4020594B2 (ja) 2007-12-12

Similar Documents

Publication Publication Date Title
KR100286591B1 (ko) 반도체집적회로장치및그의제조방법
US11031356B2 (en) Semiconductor package structure for improving die warpage and manufacturing method thereof
US20020109216A1 (en) Integrated electronic device and integration method
JP2972096B2 (ja) 樹脂封止型半導体装置
JP3199963B2 (ja) 半導体装置の製造方法
JPH11135663A (ja) モールドbga型半導体装置及びその製造方法
US20070080435A1 (en) Semiconductor packaging process and carrier for semiconductor package
JPH0864725A (ja) 樹脂封止型半導体装置およびその製造方法
JPH08306738A (ja) 半導体装置およびその製造方法
JP2000269166A (ja) 集積回路チップの製造方法及び半導体装置
US7250328B2 (en) Microelectronic component assemblies with recessed wire bonds and methods of making same
JPH1050918A (ja) リードフレームに液状の接着剤を塗布して形成された不連続的な接着層を有するリードオンチップ半導体パッケージ及びその製造方法
JP4020594B2 (ja) 半導体装置の製造方法
US20080308915A1 (en) Chip package
JPH0345542B2 (ja)
JP2002299357A (ja) 半導体装置及びその製造方法
JP4485210B2 (ja) 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法
JPH0269945A (ja) 半導体装置及びその製造方法
JPH0344040A (ja) 半導体装置及びその製造方法
JP2003249521A (ja) 半導体装置の製造方法
TW518732B (en) A semiconductor packaging process for ball grid array (BGA)
JPH0982846A (ja) 樹脂封止型半導体装置及びその製造方法及びそれに用いるリードフレーム
JPS62229949A (ja) 樹脂封止型半導体装置の製造方法
JP2001015633A (ja) 半導体装置
JPH1116939A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050603

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070828

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070925

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101005

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101005

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111005

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121005

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121005

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131005

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees