JP2002289805A - トランジスタ型強誘電体不揮発性記憶素子 - Google Patents
トランジスタ型強誘電体不揮発性記憶素子Info
- Publication number
- JP2002289805A JP2002289805A JP2001089769A JP2001089769A JP2002289805A JP 2002289805 A JP2002289805 A JP 2002289805A JP 2001089769 A JP2001089769 A JP 2001089769A JP 2001089769 A JP2001089769 A JP 2001089769A JP 2002289805 A JP2002289805 A JP 2002289805A
- Authority
- JP
- Japan
- Prior art keywords
- mis
- film
- transistor
- ferroelectric
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【課題】 高密度に集積できるＭＦＭＩＳ（第2導電体
膜―強誘電体膜―第1導電体膜―絶縁体膜―半導体）構
造を有するトランジスタ型強誘電体不揮発性記憶素子を
提供すること。 【解決手段】 本発明のＭＦＭＩＳトランジスタの構成
によれば、ＭＦＭ（第2導電体膜１３―強誘電体膜１２
―第1導電体膜１１）構造２０とＭＩＳ（第1導電体膜９
―絶縁体膜８―半導体）構造１０とをほぼ同一面積内で
上下に積み重ねる構造を有し、半導体基板内のトレンチ
構造等の下のＭＩＳキャパシタンスの実効面積を増大す
る手段を有している。強誘電体膜１２の面積を上部電極
となる第２導電体膜１３の面積よりも小さくし、ＭＦＭ
キャパシタンスの実効面積を大きくせずに上部電極への
配線精度を向上させてある。
膜―強誘電体膜―第1導電体膜―絶縁体膜―半導体）構
造を有するトランジスタ型強誘電体不揮発性記憶素子を
提供すること。 【解決手段】 本発明のＭＦＭＩＳトランジスタの構成
によれば、ＭＦＭ（第2導電体膜１３―強誘電体膜１２
―第1導電体膜１１）構造２０とＭＩＳ（第1導電体膜９
―絶縁体膜８―半導体）構造１０とをほぼ同一面積内で
上下に積み重ねる構造を有し、半導体基板内のトレンチ
構造等の下のＭＩＳキャパシタンスの実効面積を増大す
る手段を有している。強誘電体膜１２の面積を上部電極
となる第２導電体膜１３の面積よりも小さくし、ＭＦＭ
キャパシタンスの実効面積を大きくせずに上部電極への
配線精度を向上させてある。
Description
【０００１】
【発明の属する技術分野】本発明は、一般に不揮発性記
憶素子に関し、より詳細には強誘電体を制御ゲートに用
いたトランジスタ型強誘電体不揮発性記憶素子に関する
ものである。
憶素子に関し、より詳細には強誘電体を制御ゲートに用
いたトランジスタ型強誘電体不揮発性記憶素子に関する
ものである。
【０００２】
【従来の技術】現在、実用化されている強誘電体メモリ
は、ＤＲＡＭのキャパシタを強誘電体キャパシタに置き
換えた構成を有している（例えば、特開平２−１１３４
９６号公報を参照）。その動作は、強誘電体のキャパシ
タンスの分極が反転する時と、反転しない時の電荷量の
差を検知することによって、記憶した情報が［１］であ
ったか［０］であったかを判断している。このため、情
報を読み出す際に保持していた情報が破壊される。いわ
ゆる破壊読み出しとなる。
は、ＤＲＡＭのキャパシタを強誘電体キャパシタに置き
換えた構成を有している（例えば、特開平２−１１３４
９６号公報を参照）。その動作は、強誘電体のキャパシ
タンスの分極が反転する時と、反転しない時の電荷量の
差を検知することによって、記憶した情報が［１］であ
ったか［０］であったかを判断している。このため、情
報を読み出す際に保持していた情報が破壊される。いわ
ゆる破壊読み出しとなる。
【０００３】さらに、この方法においては、分極の反転
における電荷を直接電流として取り出して検知するため
に、キャパシタンスの面積が小さくなるとともに電流値
も小さくなり、検出が困難となる。このことはこの構造
のメモリがＤＲＡＭ同様にスケーリング側に従わないゆ
えに発生する基本的問題である。すなわち、このため使
用する面積、電流、電力を低減する際に限界が存在す
る。
における電荷を直接電流として取り出して検知するため
に、キャパシタンスの面積が小さくなるとともに電流値
も小さくなり、検出が困難となる。このことはこの構造
のメモリがＤＲＡＭ同様にスケーリング側に従わないゆ
えに発生する基本的問題である。すなわち、このため使
用する面積、電流、電力を低減する際に限界が存在す
る。
【０００４】一方、強誘電体を制御ゲートに配置する電
界効果型トランジスタ（ＦＥＴ；Field Effect Transis
tor）強誘電体メモリは、強誘電体の分極がトランジス
タのチャンネルの電荷を誘起することによって、ソー
ス、ドレイン間をオン、オフさせるもので、セル面積を
比例縮小させても、ドレイン電流の変化率は変わらな
い。これは、強誘電体トランジスタのメモリセルがスケ
ーリング則に従っている（電子情報通信学会誌７７−
９，ｐ９７６，１９９４）ことを意味し、微細化に際し
て原理的な限界は存在しない。
界効果型トランジスタ（ＦＥＴ；Field Effect Transis
tor）強誘電体メモリは、強誘電体の分極がトランジス
タのチャンネルの電荷を誘起することによって、ソー
ス、ドレイン間をオン、オフさせるもので、セル面積を
比例縮小させても、ドレイン電流の変化率は変わらな
い。これは、強誘電体トランジスタのメモリセルがスケ
ーリング則に従っている（電子情報通信学会誌７７−
９，ｐ９７６，１９９４）ことを意味し、微細化に際し
て原理的な限界は存在しない。
【０００５】さらにトランジスタ型強誘電体メモリは強
誘電体の分極により、ＦＥＴのオン、オフを維持するた
め、低電圧による読み出し動作により情報が破壊されな
い。いわゆる非破壊読み出しすることも可能である。
誘電体の分極により、ＦＥＴのオン、オフを維持するた
め、低電圧による読み出し動作により情報が破壊されな
い。いわゆる非破壊読み出しすることも可能である。
【０００６】強誘電体を制御ゲートに配置する電界効果
型強誘電体メモリトランジスタは２つの種類に大別され
る。その一つは、ＭＦＩＳ（Metal-Ferroelectric-Insu
lator-Semiconductor）（金属−強誘電体−絶縁体−半
導体）構造を持つ強誘電体トランジスタで、強誘電体が
その分極によりゲート絶縁膜を介して、半導体基板表面
に電荷を誘起するものである。
型強誘電体メモリトランジスタは２つの種類に大別され
る。その一つは、ＭＦＩＳ（Metal-Ferroelectric-Insu
lator-Semiconductor）（金属−強誘電体−絶縁体−半
導体）構造を持つ強誘電体トランジスタで、強誘電体が
その分極によりゲート絶縁膜を介して、半導体基板表面
に電荷を誘起するものである。
【０００７】もう一つは、ＭＦＭＩＳ（Metal-Ferroele
ctric-Metal-Insulator-Semiconductor）（金属−強誘
電体−金属−絶縁体−半導体）構造をゲート構造に持つ
強誘電体トランジスタで、ＭＦＩＳ構造の強誘電体層と
絶縁膜層の間に金属（Ｍ）層を挟み込んだものである。
本発明は、後者のＭＦＭＩＳに関するものである。な
お、本明細書中で言う金属層またはＭ層とは、金属の
他、多結晶シリコンなどの導電体の層も含むものとす
る。
ctric-Metal-Insulator-Semiconductor）（金属−強誘
電体−金属−絶縁体−半導体）構造をゲート構造に持つ
強誘電体トランジスタで、ＭＦＩＳ構造の強誘電体層と
絶縁膜層の間に金属（Ｍ）層を挟み込んだものである。
本発明は、後者のＭＦＭＩＳに関するものである。な
お、本明細書中で言う金属層またはＭ層とは、金属の
他、多結晶シリコンなどの導電体の層も含むものとす
る。
【０００８】図１２は、従来例のＭＦＭＩＳ型強誘電体
メモリ（T.Nakamura et al. Dig. Tech. Pap. of 1995
IEEE Int. Solid State Circuits Conf. P.68(1995)）
の簡単化した原理図の断面を示す。図１２中、半導体基
板（Ｓ）８０の主面にソース領域８２とドレイン領域８
３とが形成されていて、その中間の半導体基板の主面に
ゲート絶縁層（Ｉ）８１が積層されている。ゲート絶縁
層８１上には、第１導電体膜（Ｍ）８４、強誘電体層
（Ｆ）８５、第２導電体膜（Ｍ）８６が積み重ねられて
いる。
メモリ（T.Nakamura et al. Dig. Tech. Pap. of 1995
IEEE Int. Solid State Circuits Conf. P.68(1995)）
の簡単化した原理図の断面を示す。図１２中、半導体基
板（Ｓ）８０の主面にソース領域８２とドレイン領域８
３とが形成されていて、その中間の半導体基板の主面に
ゲート絶縁層（Ｉ）８１が積層されている。ゲート絶縁
層８１上には、第１導電体膜（Ｍ）８４、強誘電体層
（Ｆ）８５、第２導電体膜（Ｍ）８６が積み重ねられて
いる。
【０００９】図１３は図１２のＭＦＭＩＳ構造の部分を
等価回路で表したものである。図１３において上部電極
Ａと半導体基板Ｂ間に電圧を印加して、強誘電体層Ｆを
分極させる時、強誘電体Ｆの分極が十分飽和するまで電
圧を印加することが、記憶保持特性の観点から必要であ
り、このためにはキャパシタンスＣF（強誘電体層の容
量）がキャパシタンスＣI（ゲート絶縁層の容量）に比
較して小さくなるように設計することが重要である。キ
ャパシタンスＣFおよびキャパシタンスＣIは、電圧が印
加されるゲート絶縁層Ｉまたは強誘電体層Ｆの実効表面
積に正比例し、その厚さに逆比例する関係を有する。
等価回路で表したものである。図１３において上部電極
Ａと半導体基板Ｂ間に電圧を印加して、強誘電体層Ｆを
分極させる時、強誘電体Ｆの分極が十分飽和するまで電
圧を印加することが、記憶保持特性の観点から必要であ
り、このためにはキャパシタンスＣF（強誘電体層の容
量）がキャパシタンスＣI（ゲート絶縁層の容量）に比
較して小さくなるように設計することが重要である。キ
ャパシタンスＣFおよびキャパシタンスＣIは、電圧が印
加されるゲート絶縁層Ｉまたは強誘電体層Ｆの実効表面
積に正比例し、その厚さに逆比例する関係を有する。
【００１０】そこでキャパシタンスＣF（強誘電体層の
容量）がキャパシタンスＣI（ゲート絶縁層の容量）に
比較して小さくなるように設計するために、ゲート絶縁
層Ｉを薄くすること、強誘電体層Ｆを厚くすることが考
えられるが、ゲート絶縁層Ｉを薄くすることは耐圧およ
びリーク電流の点から限界があり、強誘電体層Ｆを厚く
すると強誘電体の分極を飽和させるために、高い分極電
圧を必要とすることになる。
容量）がキャパシタンスＣI（ゲート絶縁層の容量）に
比較して小さくなるように設計するために、ゲート絶縁
層Ｉを薄くすること、強誘電体層Ｆを厚くすることが考
えられるが、ゲート絶縁層Ｉを薄くすることは耐圧およ
びリーク電流の点から限界があり、強誘電体層Ｆを厚く
すると強誘電体の分極を飽和させるために、高い分極電
圧を必要とすることになる。
【００１１】これらの問題を避けてキャパシタンスＣF
をキャパシタンスＣIに比較して小さくする従来方法
は、キャパシタンスＣFとキャパシタンスＣIの実効面積
を変える方法である。これを行った簡単な原理図を図１
４に示す。図１４は図１２の構造を上部より見た平面図
と考えることができる。ＣIを構成するＭＩＳ（金属−
絶縁体−半導体）部９１の面積の一部のみに強誘電体層
を有するＭＦＭＩＳ構造９２を有している。８０は半導
体基板、８２はソース領域、８３はドレイン領域を示
す。この従来方法によって、ＣFを必要に応じてＣIに比
較して小さく設計することができる。
をキャパシタンスＣIに比較して小さくする従来方法
は、キャパシタンスＣFとキャパシタンスＣIの実効面積
を変える方法である。これを行った簡単な原理図を図１
４に示す。図１４は図１２の構造を上部より見た平面図
と考えることができる。ＣIを構成するＭＩＳ（金属−
絶縁体−半導体）部９１の面積の一部のみに強誘電体層
を有するＭＦＭＩＳ構造９２を有している。８０は半導
体基板、８２はソース領域、８３はドレイン領域を示
す。この従来方法によって、ＣFを必要に応じてＣIに比
較して小さく設計することができる。
【００１２】
【発明が解決しようとする課題】しかし、この従来方法
の問題は、ＭＦＭＩＳ部９２を最小加工寸法で形成して
もＭＩＳ部９１はＭＦＭＩＳ部９２との面積比分だけ大
きくなり、結局大きい面積を専有することとなり、高い
集積度を得ることが出来ないことにある。さらに、図１
２に示す従来構造の今１つの問題点は、ソースおよびド
レインとゲートとの位置調整を保ちながら、ソース〜ド
レインのチャンネル長を再現性良く十分に短くできない
点にある。
の問題は、ＭＦＭＩＳ部９２を最小加工寸法で形成して
もＭＩＳ部９１はＭＦＭＩＳ部９２との面積比分だけ大
きくなり、結局大きい面積を専有することとなり、高い
集積度を得ることが出来ないことにある。さらに、図１
２に示す従来構造の今１つの問題点は、ソースおよびド
レインとゲートとの位置調整を保ちながら、ソース〜ド
レインのチャンネル長を再現性良く十分に短くできない
点にある。
【００１３】すなわち、図１２に示すように、ＭＦＭＩ
部構造を同一寸法に形成してからソース、ドレインの不
純物の導入活性化などの熱処理を行うと強誘電体に含ま
れる不純物が遊離してシリコンに拡散してデバイス特性
を劣化させる恐れがあり、さらに図１２のように端面を
一括して加工すると、ドライエッチング加工時に、エッ
チング中に削り取られた電極材料（導電体材料）とレジ
ストの生成物（導電性）が強誘電体の側壁に付着し、こ
れが原因で側壁におけるリーク電流が大きくなる恐れも
ある。リーク電流が大きくなると第1導電体膜に電荷が
蓄積されて、強誘電体膜からの電気力線を遮へいする。
その結果、半導体表面のキャリアが消滅して、分極は残
っているが、ドレイン電流は流れなくなり、記憶情報は
消滅する恐れがある。
部構造を同一寸法に形成してからソース、ドレインの不
純物の導入活性化などの熱処理を行うと強誘電体に含ま
れる不純物が遊離してシリコンに拡散してデバイス特性
を劣化させる恐れがあり、さらに図１２のように端面を
一括して加工すると、ドライエッチング加工時に、エッ
チング中に削り取られた電極材料（導電体材料）とレジ
ストの生成物（導電性）が強誘電体の側壁に付着し、こ
れが原因で側壁におけるリーク電流が大きくなる恐れも
ある。リーク電流が大きくなると第1導電体膜に電荷が
蓄積されて、強誘電体膜からの電気力線を遮へいする。
その結果、半導体表面のキャリアが消滅して、分極は残
っているが、ドレイン電流は流れなくなり、記憶情報は
消滅する恐れがある。
【００１４】一方、ＭＩＳ構造をシリコン酸化膜上の多
結晶シリコンによって、シリコンゲートによるセルフア
ライメント法を採用して形成し、シリコンゲート拡散後
に、ＭＦＭ（金属−強誘電体−金属）構造を構成する
と、ソース〜ドレイン間のチャンネル長は小さくするこ
とができる。しかし、この場合、このＭＩＳ構造の上部
にＭＦＭ構造を構成する場合の位置合わせ余裕が極めて
厳しくなる。
結晶シリコンによって、シリコンゲートによるセルフア
ライメント法を採用して形成し、シリコンゲート拡散後
に、ＭＦＭ（金属−強誘電体−金属）構造を構成する
と、ソース〜ドレイン間のチャンネル長は小さくするこ
とができる。しかし、この場合、このＭＩＳ構造の上部
にＭＦＭ構造を構成する場合の位置合わせ余裕が極めて
厳しくなる。
【００１５】すなわち、図１５のように、多結晶シリコ
ンゲート８７を持つシリコンゲートトランジスタの上部
の層間絶縁膜８８に開けたコンタクトホール８９を介し
て強誘電体（Ｆ）８５の導電体８４を接続すると、コン
タクトホール８９の位置合わせのずれによって図１６の
ように導電体８４がシリコン基板８０に接続してしまう
という不具合が発生することがあるので、シリコンゲー
ト８７のゲート幅はコンタクトホール８９の位置合わせ
精度を考慮するため、十分に小さくすることはできな
い。
ンゲート８７を持つシリコンゲートトランジスタの上部
の層間絶縁膜８８に開けたコンタクトホール８９を介し
て強誘電体（Ｆ）８５の導電体８４を接続すると、コン
タクトホール８９の位置合わせのずれによって図１６の
ように導電体８４がシリコン基板８０に接続してしまう
という不具合が発生することがあるので、シリコンゲー
ト８７のゲート幅はコンタクトホール８９の位置合わせ
精度を考慮するため、十分に小さくすることはできな
い。
【００１６】さらに、この構造の場合、高集積化するた
めに、MIS構造のトランジスタを小さくすると、MISのキ
ャパシタンスが小さくなるので、MISとMFMの容量比を一
定に保つためにMFM構造も小さくしなければならない。M
FMの第2導電体を小さくすることによって、MFMキャパシ
タンスは小さくすることができる。しかし、この場合、
このMIM構造の上部にAl電極配線をするためのコンタク
トホールを構成する場合の位置合わせ余裕が極めて厳し
くなる。すなわち、図１９のように、上部電極８６上の
層間絶縁膜９３に開けたコンタクトホール９４を介して
電極配線（たとえばAl配線）９５を接続すると、コンタ
クトホール９４の位置合わせのずれによって図２０のよ
うに電極配線９５が第1導電体膜８４に接続してしまう
という不具合が発生することがあるので、上部電極８６
の面積はコンタクトホールの位置合わせ精度を考慮する
ため、十分に小さくすることは出来ない。
めに、MIS構造のトランジスタを小さくすると、MISのキ
ャパシタンスが小さくなるので、MISとMFMの容量比を一
定に保つためにMFM構造も小さくしなければならない。M
FMの第2導電体を小さくすることによって、MFMキャパシ
タンスは小さくすることができる。しかし、この場合、
このMIM構造の上部にAl電極配線をするためのコンタク
トホールを構成する場合の位置合わせ余裕が極めて厳し
くなる。すなわち、図１９のように、上部電極８６上の
層間絶縁膜９３に開けたコンタクトホール９４を介して
電極配線（たとえばAl配線）９５を接続すると、コンタ
クトホール９４の位置合わせのずれによって図２０のよ
うに電極配線９５が第1導電体膜８４に接続してしまう
という不具合が発生することがあるので、上部電極８６
の面積はコンタクトホールの位置合わせ精度を考慮する
ため、十分に小さくすることは出来ない。
【００１７】そこで本発明は、このような従来の技術が
有する未解決な課題を解決したものである。メモリセル
面積を縮小して高密度に集積化を可能にし、同時にチャ
ンネル長を再現性良く短く加工でき、ＬＳＩ製造プロセ
スの最小加工寸法まで縮めることを可能にし、トランジ
スタ型強誘電体不揮発性記憶素子を提供することを目的
とするものである。
有する未解決な課題を解決したものである。メモリセル
面積を縮小して高密度に集積化を可能にし、同時にチャ
ンネル長を再現性良く短く加工でき、ＬＳＩ製造プロセ
スの最小加工寸法まで縮めることを可能にし、トランジ
スタ型強誘電体不揮発性記憶素子を提供することを目的
とするものである。
【００１８】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明では、ＭＦＭＩＳ（第2導電体膜―強誘電
体膜―第1導電体膜―絶縁体膜―半導体）構造を有する
トランジスタ型強誘電体不揮発性記憶素子であって、上
下に積み重ねられたＭＦＭ（第2導電体膜―強誘電体膜
―第1導電体膜）構造とＭＩＳ（第1導電体膜―絶縁体膜
―半導体）と、下のＭＩＳ構造のキャパシタンスの実効
面積を上のＭＦＭ構造のキャパシタンスの実効面積に比
較して増大させる手段とを具備するとともに、前記強誘
電体膜の面積は前記第２導電体膜の面積よりも小さいこ
とを特徴とするトランジスタ型強誘電体不揮発性記憶素
子を提供する。
めに、本発明では、ＭＦＭＩＳ（第2導電体膜―強誘電
体膜―第1導電体膜―絶縁体膜―半導体）構造を有する
トランジスタ型強誘電体不揮発性記憶素子であって、上
下に積み重ねられたＭＦＭ（第2導電体膜―強誘電体膜
―第1導電体膜）構造とＭＩＳ（第1導電体膜―絶縁体膜
―半導体）と、下のＭＩＳ構造のキャパシタンスの実効
面積を上のＭＦＭ構造のキャパシタンスの実効面積に比
較して増大させる手段とを具備するとともに、前記強誘
電体膜の面積は前記第２導電体膜の面積よりも小さいこ
とを特徴とするトランジスタ型強誘電体不揮発性記憶素
子を提供する。
【００１９】実効面積を増大させる手段は、半導体基板
に作られたトレンチ（溝）または凹凸部であり、これら
トレンチまたは凹凸部によりＭＩＳ構造のキャパシタン
スの実効面積を増大させる。また、実効面積を増大させ
る手段は、ＭＦＭ構造とＭＩＳ構造の中間に介在するＭ
ＩＭ（金属−絶縁体−金属）構造であっても良い。
に作られたトレンチ（溝）または凹凸部であり、これら
トレンチまたは凹凸部によりＭＩＳ構造のキャパシタン
スの実効面積を増大させる。また、実効面積を増大させ
る手段は、ＭＦＭ構造とＭＩＳ構造の中間に介在するＭ
ＩＭ（金属−絶縁体−金属）構造であっても良い。
【００２０】すなわち、本発明では、半導体基板と、こ
の半導体基板内に設けられたトレンチとを有し、ＭＩＳ
構造がトレンチ内に形成され、実効面積を増大させる手
段がこのトレンチにより構成されてあり、ＭＦＭ構造が
半導体基板の主面と平行にトレンチ上に形成されてお
り、かつ、上記強誘電体膜の面積は上記第２導電体の平
面の面積よりも小さい。
の半導体基板内に設けられたトレンチとを有し、ＭＩＳ
構造がトレンチ内に形成され、実効面積を増大させる手
段がこのトレンチにより構成されてあり、ＭＦＭ構造が
半導体基板の主面と平行にトレンチ上に形成されてお
り、かつ、上記強誘電体膜の面積は上記第２導電体の平
面の面積よりも小さい。
【００２１】また、本発明では、ＭＩＳ構造が不揮発性
記憶素子の検出用ＭＩＳトランジスタであり、このＭＩ
Ｓトランジスタのソース、ベース、ドレインの各領域
が、半導体基板内に、下からソース、ベース、ドレイン
の順に形成されていて、実効面積を増大させる手段がト
レンチの内面に設けられているＭＩＳトランジスタのゲ
ート構造により構成されている。
記憶素子の検出用ＭＩＳトランジスタであり、このＭＩ
Ｓトランジスタのソース、ベース、ドレインの各領域
が、半導体基板内に、下からソース、ベース、ドレイン
の順に形成されていて、実効面積を増大させる手段がト
レンチの内面に設けられているＭＩＳトランジスタのゲ
ート構造により構成されている。
【００２２】さらに、本発明では、ＭＩＳ構造が不揮発
性記憶素子の検出用ＭＩＳトランジスタであり、このＭ
ＩＳトランジスタのソース、ベース、ドレインの各領域
が、半導体基板内に、下からドレイン、ベース、ソース
の順に形成されていて、実効面積を増大させる手段がト
レンチの内面に設けられているＭＩＳトランジスタのゲ
ート構造により構成されている。
性記憶素子の検出用ＭＩＳトランジスタであり、このＭ
ＩＳトランジスタのソース、ベース、ドレインの各領域
が、半導体基板内に、下からドレイン、ベース、ソース
の順に形成されていて、実効面積を増大させる手段がト
レンチの内面に設けられているＭＩＳトランジスタのゲ
ート構造により構成されている。
【００２３】さらに、本発明では、ＭＩＳ構造が不揮発
性記憶素子のＭＩＳトランジスタであり、このＭＩＳト
ランジスタのソースとドレインの各領域が、トレンチに
より分離されていて、実効面積を増大させる手段がトレ
ンチの内面に設けられているＭＩＳトランジスタのゲー
ト構造により構成される。
性記憶素子のＭＩＳトランジスタであり、このＭＩＳト
ランジスタのソースとドレインの各領域が、トレンチに
より分離されていて、実効面積を増大させる手段がトレ
ンチの内面に設けられているＭＩＳトランジスタのゲー
ト構造により構成される。
【００２４】さらに、本発明では、ＭＩＳ構造が内部に
凹凸部を含み、ＭＩＳ構造の実効面積を増大させる手段
がこの凹凸部から構成される。ＭＩＳ構造の上部は平坦
で、その上に絶縁膜があり、この絶縁膜はこれを貫通す
る孔を備え、この孔の中に強誘電体を充填してあり、強
誘電体と第１導電体膜と第２導電膜とが接触していて、
かつ上部電極の面積が孔の面積以上の構造からなるMFM
構造である。
凹凸部を含み、ＭＩＳ構造の実効面積を増大させる手段
がこの凹凸部から構成される。ＭＩＳ構造の上部は平坦
で、その上に絶縁膜があり、この絶縁膜はこれを貫通す
る孔を備え、この孔の中に強誘電体を充填してあり、強
誘電体と第１導電体膜と第２導電膜とが接触していて、
かつ上部電極の面積が孔の面積以上の構造からなるMFM
構造である。
【００２５】さらに、本発明では、実効面積を増大させ
る手段が、第１導電体膜と第２導電膜とに通じる孔を有
する絶縁膜とこの絶縁膜の孔の中に充填された強誘電体
とを有し、かつ上部電極となる第２導電膜の平面面積が
孔の平面面積以上の構造からなるMFM構造とＭＩＳ構造
の中間に設けられたＭＩＭ（金属−絶縁体−金属）構造
から構成される。
る手段が、第１導電体膜と第２導電膜とに通じる孔を有
する絶縁膜とこの絶縁膜の孔の中に充填された強誘電体
とを有し、かつ上部電極となる第２導電膜の平面面積が
孔の平面面積以上の構造からなるMFM構造とＭＩＳ構造
の中間に設けられたＭＩＭ（金属−絶縁体−金属）構造
から構成される。
【００２６】本発明の構成によれば、専有面積を増大さ
せることなく、ほぼ同一面積内に上下に積み重ねられて
いるＭＩＳのキャパシタンスの実効面積をＭＦＭ部キャ
パシタンスの実効面積に較べて増大することができる。
この結果、メモリセル面積を縮小して高密度に集積化を
可能にし、同時にチャンネル長を再現性良く短く加工で
き、ＬＳＩ製造プロセスの最小加工寸法まで縮めること
を可能にした、トランジスタ型強誘電体不揮発性記憶素
子を提供できる。
せることなく、ほぼ同一面積内に上下に積み重ねられて
いるＭＩＳのキャパシタンスの実効面積をＭＦＭ部キャ
パシタンスの実効面積に較べて増大することができる。
この結果、メモリセル面積を縮小して高密度に集積化を
可能にし、同時にチャンネル長を再現性良く短く加工で
き、ＬＳＩ製造プロセスの最小加工寸法まで縮めること
を可能にした、トランジスタ型強誘電体不揮発性記憶素
子を提供できる。
【００２７】
【発明の実施の形態】図１を参照して、本発明の第１実
施例を説明する。この実施例では、ドレイン層となるＮ
+シリコン基板（Ｓ）１上に、Ｎ-層２がエピタキシャル
成長されて積層されている。このＮ-層２中にはＰ型の
不純物とＮ型の不純物が二重拡散されてベース層となる
Ｐ層３とソース層となるＮ+層４が順次積層形成されて
いる。Ｎ+層４上には熱酸化による酸化シリコンの絶縁
層５が積層されている。基板１内には、絶縁層５、Ｎ+
層４およびＰ層３を貫通して、Ｎ-層２に達するトレン
チ（溝）６が形成されている。トレンチ６は、開口部が
底部より若干大きくなるようにその側壁７が若干傾斜し
ている。このトレンチ６の内面、すなわち側壁および底
部、はゲート酸化層（Ｉ）８となる酸化シリコン膜によ
り覆われている。
施例を説明する。この実施例では、ドレイン層となるＮ
+シリコン基板（Ｓ）１上に、Ｎ-層２がエピタキシャル
成長されて積層されている。このＮ-層２中にはＰ型の
不純物とＮ型の不純物が二重拡散されてベース層となる
Ｐ層３とソース層となるＮ+層４が順次積層形成されて
いる。Ｎ+層４上には熱酸化による酸化シリコンの絶縁
層５が積層されている。基板１内には、絶縁層５、Ｎ+
層４およびＰ層３を貫通して、Ｎ-層２に達するトレン
チ（溝）６が形成されている。トレンチ６は、開口部が
底部より若干大きくなるようにその側壁７が若干傾斜し
ている。このトレンチ６の内面、すなわち側壁および底
部、はゲート酸化層（Ｉ）８となる酸化シリコン膜によ
り覆われている。
【００２８】トレンチ６内は、例えば多結晶シリコンま
たは金属材料等の導電体（Ｍ）９が充填されている。こ
の結果、トレンチ６の側壁７上に、導電体（Ｍ）９とゲ
ート酸化層（Ｉ）８とＮ+基板（ドレイン）１、Ｎ-層
２、Ｐ層（ベース）３、Ｎ+層（ソース）４とからなる
半導体（Ｓ）のＭＩＳ構造１０が形成されている。トレ
ンチ６の内面を覆うゲート酸化層８は、ＭＩＳ構造のキ
ャパシタンスの実効面積を増大させている。そして、こ
の実効面積はトレンチ６の深さを制御して、その内面の
面積を変えることによって、変えることができる。
たは金属材料等の導電体（Ｍ）９が充填されている。こ
の結果、トレンチ６の側壁７上に、導電体（Ｍ）９とゲ
ート酸化層（Ｉ）８とＮ+基板（ドレイン）１、Ｎ-層
２、Ｐ層（ベース）３、Ｎ+層（ソース）４とからなる
半導体（Ｓ）のＭＩＳ構造１０が形成されている。トレ
ンチ６の内面を覆うゲート酸化層８は、ＭＩＳ構造のキ
ャパシタンスの実効面積を増大させている。そして、こ
の実効面積はトレンチ６の深さを制御して、その内面の
面積を変えることによって、変えることができる。
【００２９】導電体９が充填されたトレンチ６上部は絶
縁層５と同じ平面、すなわち、半導体基板１の主面と平
行になるように平坦化されていて、導電体（M）層１１
を堆積して、通常のリソグラフィー技術とドライエッチ
ング技術で導電体層１１を加工した後に、絶縁膜１２０
を堆積して、通常のリソグラフィー技術とドライエッチ
ング技術で強誘電体を埋め込むための孔１２１を形成す
る。次にこの孔１２１に強誘電体を埋め込み、強誘電体
上部は絶縁膜と同じ平面上になるように平坦化する。こ
のように強誘電体キャパシタの側壁をRIE（Reactive Io
n Etching）やイオンエッチングしないので、従来のよ
うにエッチング中に削り取られた電極材料（導電体材
料）とレジストの生成物（導電性）が強誘電体の側壁に
付着し、これが原因で側壁においてリーク電流が発生す
るということがない。平坦化された後に導電体（M）層
１３が堆積され、通常のリソグラフィー技術とドライエ
ッチング技術で導電体層１３を加工する。この結果、ト
レンチ６上に、ＭＦＭ構造２０が形成される。
縁層５と同じ平面、すなわち、半導体基板１の主面と平
行になるように平坦化されていて、導電体（M）層１１
を堆積して、通常のリソグラフィー技術とドライエッチ
ング技術で導電体層１１を加工した後に、絶縁膜１２０
を堆積して、通常のリソグラフィー技術とドライエッチ
ング技術で強誘電体を埋め込むための孔１２１を形成す
る。次にこの孔１２１に強誘電体を埋め込み、強誘電体
上部は絶縁膜と同じ平面上になるように平坦化する。こ
のように強誘電体キャパシタの側壁をRIE（Reactive Io
n Etching）やイオンエッチングしないので、従来のよ
うにエッチング中に削り取られた電極材料（導電体材
料）とレジストの生成物（導電性）が強誘電体の側壁に
付着し、これが原因で側壁においてリーク電流が発生す
るということがない。平坦化された後に導電体（M）層
１３が堆積され、通常のリソグラフィー技術とドライエ
ッチング技術で導電体層１３を加工する。この結果、ト
レンチ６上に、ＭＦＭ構造２０が形成される。
【００３０】トレンチ６上のＭＦＭ構造２０とそのトレ
ンチ６内のＭＩＳ構造１０は、シリコン基板１の主面平
面のほぼ同じ面積内を上下に占めている。しかし、ＭＩ
Ｓ構造１０のキャパシタンスの実効面積は上記の通りに
制御することができるので、ＭＦＭ構造２０のキャパシ
タンスの実効面積よりも十分に大きくすることが可能で
ある。
ンチ６内のＭＩＳ構造１０は、シリコン基板１の主面平
面のほぼ同じ面積内を上下に占めている。しかし、ＭＩ
Ｓ構造１０のキャパシタンスの実効面積は上記の通りに
制御することができるので、ＭＦＭ構造２０のキャパシ
タンスの実効面積よりも十分に大きくすることが可能で
ある。
【００３１】更に、強誘電体キャパシタは孔１２１の直
径で決まるので、上部電極とコンタクトとの余裕度を取
るために上部電極となる導電層１３を大きくしても、強
誘電体キャパシタは増大しない。
径で決まるので、上部電極とコンタクトとの余裕度を取
るために上部電極となる導電層１３を大きくしても、強
誘電体キャパシタは増大しない。
【００３２】なお、図１の実施例のＭＩＳ構造１０は、
二重拡散の差によって短いチャンネル長を作り得るトラ
ンジスタとしての特徴を持っている（第１回固体素子コ
ンファレンス ４−１、Supplement to the Journal of
the Japan Society of Applied Physics Vol.39, 197
0, pp.105-110）。
二重拡散の差によって短いチャンネル長を作り得るトラ
ンジスタとしての特徴を持っている（第１回固体素子コ
ンファレンス ４−１、Supplement to the Journal of
the Japan Society of Applied Physics Vol.39, 197
0, pp.105-110）。
【００３３】また、図１の実施例の構成においては、ト
レンチ６を掘る前にシリコン表面を覆うシリコン酸化層
５を十分に厚くしておくことにより、図１の様にＭＦＭ
構造２０をトレンチ６上およびシリコン酸化層５上に設
けたとき、この厚い酸化層５上のＭＦＭ構造２０とシリ
コン基板１とは浮遊容量少なく、良く分離されることに
なる。
レンチ６を掘る前にシリコン表面を覆うシリコン酸化層
５を十分に厚くしておくことにより、図１の様にＭＦＭ
構造２０をトレンチ６上およびシリコン酸化層５上に設
けたとき、この厚い酸化層５上のＭＦＭ構造２０とシリ
コン基板１とは浮遊容量少なく、良く分離されることに
なる。
【００３４】さらに、図１の実施例の構成においては、
Ｎ-層２の厚みと、トレンチ６の深さを制御することに
よって、トレンチ６下部のＭＩＳ構造１０のシリコン基
板１側のＮ-部２が空乏層内に入るようにできるから、
無用のゲート〜ドレイン間容量の増加を防ぐことがで
き、極めて高速な動作が可能となる。
Ｎ-層２の厚みと、トレンチ６の深さを制御することに
よって、トレンチ６下部のＭＩＳ構造１０のシリコン基
板１側のＮ-部２が空乏層内に入るようにできるから、
無用のゲート〜ドレイン間容量の増加を防ぐことがで
き、極めて高速な動作が可能となる。
【００３５】図２は、本発明の第２の実施例を示す。こ
の第２実施例では、ソースとなるＮ +シリコン基板２１
上にベースとなるＰ層２２がエピタキシャル成長で積層
されている。このＰ層２２内にＮ-層２４とＮ+層２５
が、二重拡散により形成されていてドレインとなってい
る。そして、Ｎ+層２５上に酸化シリコンの絶縁層２６
が積層されている。シリコン基板２１の主面側から、絶
縁層２６、Ｎ+層２５、Ｎ-層２４、Ｐ層２２とシリコン
基板２１の一部を取除いたトレンチ２７が形成されてい
る。トレンチ２７の側壁および底部の内面上には酸化膜
が形成され、ゲート酸化層２８を形成している。図１の
実施例と同じくトレンチ２７内には多結晶シリコン等の
導電体２９が充填されている。したがって、ＭＩＳ構造
１０が、導電体（Ｍ）２９、ゲート酸化層（Ｉ）２８、
およびＮ+層２５、Ｎ-層２４、Ｐ層２２、Ｎ+シリコン
基板２１からなる半導体（Ｓ）により形成されている。
トレンチ２７を多結晶シリコン等で埋めた上面の平坦部
には、図１と同じＭＦＭ構造２０が積層されている。こ
の図２に示す第２実施例の構造においては、ドレイン部
の電気的分離が容易で、シリコン表面から電極を取り出
しやすい特徴を有している。
の第２実施例では、ソースとなるＮ +シリコン基板２１
上にベースとなるＰ層２２がエピタキシャル成長で積層
されている。このＰ層２２内にＮ-層２４とＮ+層２５
が、二重拡散により形成されていてドレインとなってい
る。そして、Ｎ+層２５上に酸化シリコンの絶縁層２６
が積層されている。シリコン基板２１の主面側から、絶
縁層２６、Ｎ+層２５、Ｎ-層２４、Ｐ層２２とシリコン
基板２１の一部を取除いたトレンチ２７が形成されてい
る。トレンチ２７の側壁および底部の内面上には酸化膜
が形成され、ゲート酸化層２８を形成している。図１の
実施例と同じくトレンチ２７内には多結晶シリコン等の
導電体２９が充填されている。したがって、ＭＩＳ構造
１０が、導電体（Ｍ）２９、ゲート酸化層（Ｉ）２８、
およびＮ+層２５、Ｎ-層２４、Ｐ層２２、Ｎ+シリコン
基板２１からなる半導体（Ｓ）により形成されている。
トレンチ２７を多結晶シリコン等で埋めた上面の平坦部
には、図１と同じＭＦＭ構造２０が積層されている。こ
の図２に示す第２実施例の構造においては、ドレイン部
の電気的分離が容易で、シリコン表面から電極を取り出
しやすい特徴を有している。
【００３６】図３は、本発明の第３の実施例を示す。こ
の実施例はより簡単なＭＩＳトランジスタ構造３０を持
つ。Ｐ型シリコン基板３１上に、Ｎ+層３２が拡散によ
り形成されている。そして、Ｎ+層３２上には酸化シリ
コンからなる絶縁層３３が積層されている。この絶縁層
３３からＮ+層を貫通して、Ｐ型シリコン基板３１に達
するトレンチ３４が形成されている。このトレンチ３４
により、Ｎ+層３２がトレンチ３４の左右に分離され、
それぞれドレイン領域３５とソース領域３６を構成して
いる。そしてトレンチ３４の側壁および底面の内面には
ゲート酸化膜３７が形成されている。そして、トレンチ
３４内に多結晶シリコン等の導電体３８が充填されて、
ＭＩＳ構造３０が形成されている。トレンチ２７を多結
晶シリコン等で埋めた上面の平坦部に図１と同様にＭＦ
Ｍ構造２０が形成されている。
の実施例はより簡単なＭＩＳトランジスタ構造３０を持
つ。Ｐ型シリコン基板３１上に、Ｎ+層３２が拡散によ
り形成されている。そして、Ｎ+層３２上には酸化シリ
コンからなる絶縁層３３が積層されている。この絶縁層
３３からＮ+層を貫通して、Ｐ型シリコン基板３１に達
するトレンチ３４が形成されている。このトレンチ３４
により、Ｎ+層３２がトレンチ３４の左右に分離され、
それぞれドレイン領域３５とソース領域３６を構成して
いる。そしてトレンチ３４の側壁および底面の内面には
ゲート酸化膜３７が形成されている。そして、トレンチ
３４内に多結晶シリコン等の導電体３８が充填されて、
ＭＩＳ構造３０が形成されている。トレンチ２７を多結
晶シリコン等で埋めた上面の平坦部に図１と同様にＭＦ
Ｍ構造２０が形成されている。
【００３７】図３の第３実施例の構造でも、ＭＩＳ構造
３０のキャパシタンスの実効面積は、トレンチ３４内面
のゲート酸化膜３７であり、ＭＦＭ構造２０の実効面積
よりも大きく取られている点は前の実施例と同様であ
る。この実施例では、ドレイン領域がチャンネルが形成
される面より上にあるために、短チャンネル効果が少な
い特徴がある。
３０のキャパシタンスの実効面積は、トレンチ３４内面
のゲート酸化膜３７であり、ＭＦＭ構造２０の実効面積
よりも大きく取られている点は前の実施例と同様であ
る。この実施例では、ドレイン領域がチャンネルが形成
される面より上にあるために、短チャンネル効果が少な
い特徴がある。
【００３８】上述した各実施例においては、トレンチの
側壁が、シリコン基板の主面に対して直角ではなく、開
口部が低部より広くなるゆるい角度をなしている。この
トレンチの形成は、シリコン基板１の主面に平行なシリ
コン結晶面（１００）と、これに対して図１７に示すよ
うな角度をなすシリコン結晶面（１１１）とを利用し、
これら結晶面の選択エッチング（例えば水酸化カリウム
水溶液を用いて）によって行う。例えば、図１８（同図
は主面側斜め上方からみた模式図である。）に、異方性
エッチングを用いてシリコン基板にＶ溝のトレンチを作
製した例を示す。同図のようにシリコン結晶面（１０
０）とシリコン結晶面（１１１）とがなす角度は５４．
７度であり、従って（１／ｃｏｓ５４．７°）＝１．７
３であるから、トレンチの側壁の面積の主面に対する増
倍率を１．７３倍とすることができる。
側壁が、シリコン基板の主面に対して直角ではなく、開
口部が低部より広くなるゆるい角度をなしている。この
トレンチの形成は、シリコン基板１の主面に平行なシリ
コン結晶面（１００）と、これに対して図１７に示すよ
うな角度をなすシリコン結晶面（１１１）とを利用し、
これら結晶面の選択エッチング（例えば水酸化カリウム
水溶液を用いて）によって行う。例えば、図１８（同図
は主面側斜め上方からみた模式図である。）に、異方性
エッチングを用いてシリコン基板にＶ溝のトレンチを作
製した例を示す。同図のようにシリコン結晶面（１０
０）とシリコン結晶面（１１１）とがなす角度は５４．
７度であり、従って（１／ｃｏｓ５４．７°）＝１．７
３であるから、トレンチの側壁の面積の主面に対する増
倍率を１．７３倍とすることができる。
【００３９】また、以下に説明する図６に示される実施
例では、トレンチの側壁がシリコン基板の主面に対して
直角に形成されている。この場合、トレンチの幅をＷ、
長さをＬ、深さをＤとすると、トレンチの開口部の半導
体基板の主面の面積はＷＬとなる。トレンチ上のＭＦＭ
構造のキャパシタンスの実効面積はこのＷＬにほぼ等し
い。一方、トレンチの側壁と底部とからなる内面の面積
の合計は（２ＷＤ＋２ＬＤ＋ＷＬ）となる。したがっ
て、開口部の面積ＷＬに対する比は、（２Ｄ／Ｗ＋２Ｄ
／Ｌ＋１）となる。トレンチ内のＭＩＳ構造のキャパシ
タンスの実効面積は、トレンチの側壁と底面からなる内
面の面積にほぼ等しい。この結果、トレンチ内のＭＩＳ
構造のキャパシタンスの実効面積は、トレンチ上のＭＦ
Ｍ構造のキャパシタンスの実効面積よりも、ほぼ、（２
Ｄ／Ｗ＋２Ｄ／Ｌ＋１）倍だけ大きくすることが可能で
ある。
例では、トレンチの側壁がシリコン基板の主面に対して
直角に形成されている。この場合、トレンチの幅をＷ、
長さをＬ、深さをＤとすると、トレンチの開口部の半導
体基板の主面の面積はＷＬとなる。トレンチ上のＭＦＭ
構造のキャパシタンスの実効面積はこのＷＬにほぼ等し
い。一方、トレンチの側壁と底部とからなる内面の面積
の合計は（２ＷＤ＋２ＬＤ＋ＷＬ）となる。したがっ
て、開口部の面積ＷＬに対する比は、（２Ｄ／Ｗ＋２Ｄ
／Ｌ＋１）となる。トレンチ内のＭＩＳ構造のキャパシ
タンスの実効面積は、トレンチの側壁と底面からなる内
面の面積にほぼ等しい。この結果、トレンチ内のＭＩＳ
構造のキャパシタンスの実効面積は、トレンチ上のＭＦ
Ｍ構造のキャパシタンスの実効面積よりも、ほぼ、（２
Ｄ／Ｗ＋２Ｄ／Ｌ＋１）倍だけ大きくすることが可能で
ある。
【００４０】次に、図４に示す本発明の第４実施例を説
明する。この実施例では、ＳＯＩ（silicon on insulat
or）基板を用いている。薄いＳＯＩ層上に、ＭＩＳ構造
とMFM構造を積み重ねる構成にすると、上述の実施例の
様に深いシリコントレンチの形成は困難である。このた
め、ＭＩＳ構造とＭＦＭ構造の中間にＭＩＭ（金属−絶
縁体−金属）構造を設けて、ＭＩＳ構造のキャパシタン
スの実効面積を増大するようにしている。ＳＯＩ層４３
の真中にはチャンネルが形成される領域を構成しその上
にはゲート酸化膜（Ｉ）４４が積層される。すなわち、
半導体基板４１上に、絶縁膜４２が積層され、その上に
半導体層（Ｓ）４３が積層されている。半導体層４３の
両側はそれぞれソース領域４３ａおよびドレイン領域４
３ｂを形成している。半導体層４３の真中はチャンネル
が形成される領域を構成しその上にはゲート酸化膜
（Ｉ）４４が積層されている。ソース領域４３ａおよび
ドレイン領域４３ｂの上には、より厚い層間絶縁膜４５
が積層されている。ゲート酸化膜４４上には、第１導電
体（Ｍ）４６が貫入するトレンチ（溝）が層間絶縁膜４
５内に設けられている。第１導電体４６とゲート酸化膜
４４と半導体層４３により、ＭＩＳトランジスタ構造が
形成されている。MISトランジスタ構造上に絶縁膜１２
０があり、この絶縁膜１２０に強誘電体層（Ｆ）４７を
埋め込む孔１２１が第１導電体４６上部に形成されてお
り、この孔の中に強誘電体層（Ｆ）４７がある。さらに
その上に第２導電体層（Ｍ）４８が孔のより大きく形成
されている。
明する。この実施例では、ＳＯＩ（silicon on insulat
or）基板を用いている。薄いＳＯＩ層上に、ＭＩＳ構造
とMFM構造を積み重ねる構成にすると、上述の実施例の
様に深いシリコントレンチの形成は困難である。このた
め、ＭＩＳ構造とＭＦＭ構造の中間にＭＩＭ（金属−絶
縁体−金属）構造を設けて、ＭＩＳ構造のキャパシタン
スの実効面積を増大するようにしている。ＳＯＩ層４３
の真中にはチャンネルが形成される領域を構成しその上
にはゲート酸化膜（Ｉ）４４が積層される。すなわち、
半導体基板４１上に、絶縁膜４２が積層され、その上に
半導体層（Ｓ）４３が積層されている。半導体層４３の
両側はそれぞれソース領域４３ａおよびドレイン領域４
３ｂを形成している。半導体層４３の真中はチャンネル
が形成される領域を構成しその上にはゲート酸化膜
（Ｉ）４４が積層されている。ソース領域４３ａおよび
ドレイン領域４３ｂの上には、より厚い層間絶縁膜４５
が積層されている。ゲート酸化膜４４上には、第１導電
体（Ｍ）４６が貫入するトレンチ（溝）が層間絶縁膜４
５内に設けられている。第１導電体４６とゲート酸化膜
４４と半導体層４３により、ＭＩＳトランジスタ構造が
形成されている。MISトランジスタ構造上に絶縁膜１２
０があり、この絶縁膜１２０に強誘電体層（Ｆ）４７を
埋め込む孔１２１が第１導電体４６上部に形成されてお
り、この孔の中に強誘電体層（Ｆ）４７がある。さらに
その上に第２導電体層（Ｍ）４８が孔のより大きく形成
されている。
【００４１】第１導電体４６が貫入する層間絶縁膜４５
のトレンチ（溝）の側壁には、ＭＩＭ（金属−絶縁体−
金属）構造４０を形成するための導電体４９が、層間絶
縁膜４５を介して第１導電体４６と対向している。図示
していないが導電体４９とソース43aはこの図の外で接
続されている。このＭＩＭ構造４０による実効面積は層
間絶縁膜４５の高さを制御することによって変えること
ができる。このＭＩＭ構造４０により、ＭＩＳ構造の実
効キャパシタンスを増加させることができる。
のトレンチ（溝）の側壁には、ＭＩＭ（金属−絶縁体−
金属）構造４０を形成するための導電体４９が、層間絶
縁膜４５を介して第１導電体４６と対向している。図示
していないが導電体４９とソース43aはこの図の外で接
続されている。このＭＩＭ構造４０による実効面積は層
間絶縁膜４５の高さを制御することによって変えること
ができる。このＭＩＭ構造４０により、ＭＩＳ構造の実
効キャパシタンスを増加させることができる。
【００４２】次に導電体（M）層４６を堆積して、通常
のリソグラフィー技術とドライエッチング技術で導電体
層４６を加工した後に、絶縁膜１２０を堆積して、通常
のリソグラフィー技術とドライエッチング技術で強誘電
体を埋め込むための孔１２１を形成する。次にこの孔１
２１に強誘電体を埋め込み、強誘電体上部は絶縁膜と同
じ平面上になるように平坦化された後に導電体（M）層
４８が堆積され、通常のリソグラフィー技術とドライエ
ッチング技術で導電体層４８を加工する。これによっ
て、ＭＦＭ構造とＭＩＳ構造のキャパシタンス面積は、
シリコン主面上の専有面積が同じであっても、ＭＩＳ構
造の実効面積をＭＦＭ構造の実効面積よりも十分に大き
く取ることが可能である。
のリソグラフィー技術とドライエッチング技術で導電体
層４６を加工した後に、絶縁膜１２０を堆積して、通常
のリソグラフィー技術とドライエッチング技術で強誘電
体を埋め込むための孔１２１を形成する。次にこの孔１
２１に強誘電体を埋め込み、強誘電体上部は絶縁膜と同
じ平面上になるように平坦化された後に導電体（M）層
４８が堆積され、通常のリソグラフィー技術とドライエ
ッチング技術で導電体層４８を加工する。これによっ
て、ＭＦＭ構造とＭＩＳ構造のキャパシタンス面積は、
シリコン主面上の専有面積が同じであっても、ＭＩＳ構
造の実効面積をＭＦＭ構造の実効面積よりも十分に大き
く取ることが可能である。
【００４３】図５ａおよび図５ｂは、本発明の第５実施
例を示す図である。この実施例においては、上述の実施
例とは異なり、シリコン表面に化学処理などによって得
られる微小な凹凸を設けて、ＭＩＳ構造のキャパシタン
スの実効面積を増加するようにしている。図５ｂに示す
領域５０は、あらかじめシリコン基板６０の表面に微小
な大きさの凹凸が設けられて、その上に絶縁膜５５を形
成し、その表面積を増加させている。この凹凸が設けら
れた領域５０にはシリコンゲートと連結する第１導電体
層５６が積層される。次に、レジストを塗布した上でフ
ォトリソグラフィー、ドライエッチングにより、ゲート
積層構造部分を一括して加工する。さらに、ソース、ド
レイン領域以外にソース、ドレイン不純物が入らないよ
うに保護膜をつけた状態でソース、ドレイン用不純物を
注入して、ソース領域５１およびドレイン領域５２を形
成し、トランジスタ部５９を形成する。そして、微小な
凹凸が設けられた上部の第１導電体層５６の上面に強誘
電体層５７が積層され、さらにその上には第２導電体層
５８が積層される。凹凸が設けられたＭＩＳ構造は、絶
縁膜５５が第１導電体層５６と接する面に形成された凹
凸面５０により実効面積が増加されている。このため、
有効面積の増加分だけ、ウェハー上の面積を節約するこ
とができる。５３および５４はソース領域５１およびド
レイン領域５２へのコンタクトである。
例を示す図である。この実施例においては、上述の実施
例とは異なり、シリコン表面に化学処理などによって得
られる微小な凹凸を設けて、ＭＩＳ構造のキャパシタン
スの実効面積を増加するようにしている。図５ｂに示す
領域５０は、あらかじめシリコン基板６０の表面に微小
な大きさの凹凸が設けられて、その上に絶縁膜５５を形
成し、その表面積を増加させている。この凹凸が設けら
れた領域５０にはシリコンゲートと連結する第１導電体
層５６が積層される。次に、レジストを塗布した上でフ
ォトリソグラフィー、ドライエッチングにより、ゲート
積層構造部分を一括して加工する。さらに、ソース、ド
レイン領域以外にソース、ドレイン不純物が入らないよ
うに保護膜をつけた状態でソース、ドレイン用不純物を
注入して、ソース領域５１およびドレイン領域５２を形
成し、トランジスタ部５９を形成する。そして、微小な
凹凸が設けられた上部の第１導電体層５６の上面に強誘
電体層５７が積層され、さらにその上には第２導電体層
５８が積層される。凹凸が設けられたＭＩＳ構造は、絶
縁膜５５が第１導電体層５６と接する面に形成された凹
凸面５０により実効面積が増加されている。このため、
有効面積の増加分だけ、ウェハー上の面積を節約するこ
とができる。５３および５４はソース領域５１およびド
レイン領域５２へのコンタクトである。
【００４４】なお、一般的に、強誘電体の材料のなかに
は半導体中に拡散して入ると、半導体の動作を阻害する
ものがある。このため、強誘電体に接する金属（Ｍ）部
あるいは別途強誘電体と半導体の間には、強誘電体材料
の拡散を防止するバリア層を挿入する必要がある場合が
ある。
は半導体中に拡散して入ると、半導体の動作を阻害する
ものがある。このため、強誘電体に接する金属（Ｍ）部
あるいは別途強誘電体と半導体の間には、強誘電体材料
の拡散を防止するバリア層を挿入する必要がある場合が
ある。
【００４５】図６は、本発明の第６実施例を示す。この
第６実施例においては、Ｎ+シリコン半導体基板６１の
主面上に、３Ｘ１０17ｃｍ-3のｎ型不純物を含み、厚み
４．５μｍのＮ-型エピタキシャル層６２が形成され
る。Ｎ-層６２の表面より、ボロンとリンの二重拡散を
用いて、０．６μｍの厚みのＮ+ソース層６４と、０．
４μｍの厚みのＰベース層６３が形成される。この二重
拡散中にも形成される酸化膜に、さらに熱酸化処理を加
えて厚み０．５μｍの酸化膜６５を形成した。
第６実施例においては、Ｎ+シリコン半導体基板６１の
主面上に、３Ｘ１０17ｃｍ-3のｎ型不純物を含み、厚み
４．５μｍのＮ-型エピタキシャル層６２が形成され
る。Ｎ-層６２の表面より、ボロンとリンの二重拡散を
用いて、０．６μｍの厚みのＮ+ソース層６４と、０．
４μｍの厚みのＰベース層６３が形成される。この二重
拡散中にも形成される酸化膜に、さらに熱酸化処理を加
えて厚み０．５μｍの酸化膜６５を形成した。
【００４６】続いて、表面の酸化膜６５の内、トレンチ
（溝）６６を形成する部分（幅Ｗと長さＬがそれぞれ
１．０μｍの領域）の酸化膜６５を除去する。次に、残
部の酸化膜６５をマスクとしてリアクティデイオンエッ
チングにより、深さＤが４μｍを持ち、Ｎ-層に達する
トレンチ６６をシリコン半導体基板中に形成した。掘ら
れて露呈したトレンチ６６の側壁および底部を化学的に
クリーニングしてダメージ層を取除いた後、熱酸化によ
り１０ｎｍの厚みのゲート酸化膜６７を形成した。
（溝）６６を形成する部分（幅Ｗと長さＬがそれぞれ
１．０μｍの領域）の酸化膜６５を除去する。次に、残
部の酸化膜６５をマスクとしてリアクティデイオンエッ
チングにより、深さＤが４μｍを持ち、Ｎ-層に達する
トレンチ６６をシリコン半導体基板中に形成した。掘ら
れて露呈したトレンチ６６の側壁および底部を化学的に
クリーニングしてダメージ層を取除いた後、熱酸化によ
り１０ｎｍの厚みのゲート酸化膜６７を形成した。
【００４７】続いて、ＣＶＤにより多結晶シリコン６８
を析出して、シリコン基板６１の主面上に作られた酸化
シリコンの絶縁膜６５の表面まで、トレンチ６６内に充
填して平坦化した。
を析出して、シリコン基板６１の主面上に作られた酸化
シリコンの絶縁膜６５の表面まで、トレンチ６６内に充
填して平坦化した。
【００４８】次に、このトレンチ６６内に充填され平坦
化された多結晶シリコン６８の上に、第１導電体膜とし
て、二酸化イリジウムと白金の積層膜６９をスパッタリ
ング法にて形成した。この形成された積層膜６９の厚み
は、合計で約２００ｎｍである。
化された多結晶シリコン６８の上に、第１導電体膜とし
て、二酸化イリジウムと白金の積層膜６９をスパッタリ
ング法にて形成した。この形成された積層膜６９の厚み
は、合計で約２００ｎｍである。
【００４９】次に、通常のリソグラフィー技術とドライ
エッチング技術で二酸化イリジウムと白金の積層膜６９
を加工した後に、絶縁膜１２０を堆積して、通常のリソ
グラフィー技術とドライエッチング技術で強誘電体を埋
め込むための孔１２１を形成する。次にこの孔１２１に
強誘電体膜７１として、ＳｒＢｉ2Ｔａ2Ｏ9膜を、金属
有機物を塗布焼成する方法によって強誘電体71を埋め込
み、強誘電体上部は絶縁膜１２０と同じ平面上になるよ
うに平坦化された後に第２導電体膜７２として、白金を
スパッタリング法にて形成した。膜厚は約１５０ｎｍで
ある。通常のリソグラフィー技術とドライエッチング技
術で第２導電体膜７２を加工した。
エッチング技術で二酸化イリジウムと白金の積層膜６９
を加工した後に、絶縁膜１２０を堆積して、通常のリソ
グラフィー技術とドライエッチング技術で強誘電体を埋
め込むための孔１２１を形成する。次にこの孔１２１に
強誘電体膜７１として、ＳｒＢｉ2Ｔａ2Ｏ9膜を、金属
有機物を塗布焼成する方法によって強誘電体71を埋め込
み、強誘電体上部は絶縁膜１２０と同じ平面上になるよ
うに平坦化された後に第２導電体膜７２として、白金を
スパッタリング法にて形成した。膜厚は約１５０ｎｍで
ある。通常のリソグラフィー技術とドライエッチング技
術で第２導電体膜７２を加工した。
【００５０】さらに、図７に示すように、層間絶縁層７
３として、酸化シリコンをプラズマＣＶＤにより形成す
る。そして、第２導電体膜７２とソース層６４とドレイ
ン層（図示しない）に達するコンタクトホール７５、７
６を開けて、アルミニウム電極７７、７８を形成して加
工して完成した。
３として、酸化シリコンをプラズマＣＶＤにより形成す
る。そして、第２導電体膜７２とソース層６４とドレイ
ン層（図示しない）に達するコンタクトホール７５、７
６を開けて、アルミニウム電極７７、７８を形成して加
工して完成した。
【００５１】図８は、完成したこの実施例の強誘電体ト
ランジスタの上から見た平面図である。トレンチ６６の
大きさが点線で示されており、その上部の第２導電体７
２とアルミニウム電極７７が示されている。ソース電極
７８がその横に示される。この図８の場合は、ドレイン
への接続はチップの底面から取る構成であるため、ドレ
イン電極へのコンタクトは図示しない。
ランジスタの上から見た平面図である。トレンチ６６の
大きさが点線で示されており、その上部の第２導電体７
２とアルミニウム電極７７が示されている。ソース電極
７８がその横に示される。この図８の場合は、ドレイン
への接続はチップの底面から取る構成であるため、ドレ
イン電極へのコンタクトは図示しない。
【００５２】図９では、ドレイン電極へのドレインコン
タクト７９が上面に設けられている。これは、集積回路
などにおいてバイポーラトランジスタの集積回路で使わ
れるコレクタを上面に取り出す方法を用いて、ドレイン
コンタクト７９を上面に形成するようにしても良い。そ
の他の構成は図８と同じである。図９から理解されるよ
うに、この実施例の強誘電体トランジスタの専有面積
は、リソグラフィの精度によって決まる無駄の少ないウ
ェハー上の専有面積となる。
タクト７９が上面に設けられている。これは、集積回路
などにおいてバイポーラトランジスタの集積回路で使わ
れるコレクタを上面に取り出す方法を用いて、ドレイン
コンタクト７９を上面に形成するようにしても良い。そ
の他の構成は図８と同じである。図９から理解されるよ
うに、この実施例の強誘電体トランジスタの専有面積
は、リソグラフィの精度によって決まる無駄の少ないウ
ェハー上の専有面積となる。
【００５３】図６の実施例により形成されたＭＩＳ構造
のキャパシタンスＣIとＭＦＭ構造のキャパシタンスＣF
の実効面積比は、約１７とすることができる。図６の実
施例のプロセスで作製したＭＦＭＩＳ構造の効果を調べ
るため、図１２に示される従来例のＭＦＭＩＳ構造をそ
のＭＦＭとＭＩＳの実効面積比が１となるようにして作
製した。図１０は、本発明のＭＦＭＩＳ構造と従来のMF
MFIS構造のドレイン電流−ゲート電圧（Ｉｄ−Ｖｇ）特
性を測定したグラフである。図１０中、（ａ）と示され
る曲線が図６に示される本実施例のＭＦＭＩＳ構造のＩ
ｄ−Ｖｇ特性であり、（ｂ）と示される曲線が図１２に
示される従来例のＭＦＭＩＳ構造のＩｄ−Ｖｇ特性であ
る。
のキャパシタンスＣIとＭＦＭ構造のキャパシタンスＣF
の実効面積比は、約１７とすることができる。図６の実
施例のプロセスで作製したＭＦＭＩＳ構造の効果を調べ
るため、図１２に示される従来例のＭＦＭＩＳ構造をそ
のＭＦＭとＭＩＳの実効面積比が１となるようにして作
製した。図１０は、本発明のＭＦＭＩＳ構造と従来のMF
MFIS構造のドレイン電流−ゲート電圧（Ｉｄ−Ｖｇ）特
性を測定したグラフである。図１０中、（ａ）と示され
る曲線が図６に示される本実施例のＭＦＭＩＳ構造のＩ
ｄ−Ｖｇ特性であり、（ｂ）と示される曲線が図１２に
示される従来例のＭＦＭＩＳ構造のＩｄ−Ｖｇ特性であ
る。
【００５４】曲線（ａ）の強誘電体の分極によるスレッ
ショルドのずれ（メモリウインドウ幅）イは、曲線
（ｂ）のスレッショルドのずれ（メモリウインドウ幅）
ロより、１０倍の大きさを有している。このことによっ
て、ＭＩＳ構造の専有面積を増加させずに、動作マージ
ンが大きく得られる記憶素子を実現できる。
ショルドのずれ（メモリウインドウ幅）イは、曲線
（ｂ）のスレッショルドのずれ（メモリウインドウ幅）
ロより、１０倍の大きさを有している。このことによっ
て、ＭＩＳ構造の専有面積を増加させずに、動作マージ
ンが大きく得られる記憶素子を実現できる。
【００５５】図１１は、トレンチ深さに対するメモリウ
ィンドウ幅の変化を示すグラフである。この図の横軸は
トレンチの深さを示す。トレンチ深さは、ソースが０．
６μｍ、ベースが０．４μｍの合計１μｍを含んでい
る。この図１１の本発明の構造の場合Ｋから理解される
ように、従来構造の場合Ｌに較べてメモリウインドウ幅
は１０倍近く大きい。メモリウインドウのトレンチの深
さに対する依存性は、トレンチ深さ６μｍ以上におい
て、メモリウインドウの増加の飽和点にほぼ到達する。
ィンドウ幅の変化を示すグラフである。この図の横軸は
トレンチの深さを示す。トレンチ深さは、ソースが０．
６μｍ、ベースが０．４μｍの合計１μｍを含んでい
る。この図１１の本発明の構造の場合Ｋから理解される
ように、従来構造の場合Ｌに較べてメモリウインドウ幅
は１０倍近く大きい。メモリウインドウのトレンチの深
さに対する依存性は、トレンチ深さ６μｍ以上におい
て、メモリウインドウの増加の飽和点にほぼ到達する。
【００５６】
【発明の効果】上述したように、本発明のＭＦＭＩＳト
ランジスタの構成によれば、ＭＦＭ構造とＭＩＳ構造と
をほぼ同一面積内で上下に積み重ねる構造を有し、か
つ、下のＭＩＳ構造にはＭＩＳキャパシタンスの実効面
積を増大する手段を有している。このため、本発明のＭ
ＦＭＩＳトランジスタによれば、メモリセル面積を縮小
し高密度に集積化できる。大集積化のために必要とする
シリコンウェハー上の面積を数分の一とすることが可能
となり、その効果は絶大である。
ランジスタの構成によれば、ＭＦＭ構造とＭＩＳ構造と
をほぼ同一面積内で上下に積み重ねる構造を有し、か
つ、下のＭＩＳ構造にはＭＩＳキャパシタンスの実効面
積を増大する手段を有している。このため、本発明のＭ
ＦＭＩＳトランジスタによれば、メモリセル面積を縮小
し高密度に集積化できる。大集積化のために必要とする
シリコンウェハー上の面積を数分の一とすることが可能
となり、その効果は絶大である。
【００５７】しかも、ＭＦＭ構造において、強誘電体膜
の面積は、上部電極となる第２導電体の面積よりも小さ
い構成としてあるため、ＭＦＭキャパシタンスの実効面
積を大きくすることなく上部電極を大きくでき、配線時
の位置合わせに余裕ができ、従来問題となっていた配線
時の位置ずれによるＭＦＭ構造の上下の電極の短絡の怖
れを抑えることが可能となる。これにより、メモリセル
全体の面積を増大させることなく実質的に配線精度を向
上させることができ、高密度集積化を進めることが可能
となる。
の面積は、上部電極となる第２導電体の面積よりも小さ
い構成としてあるため、ＭＦＭキャパシタンスの実効面
積を大きくすることなく上部電極を大きくでき、配線時
の位置合わせに余裕ができ、従来問題となっていた配線
時の位置ずれによるＭＦＭ構造の上下の電極の短絡の怖
れを抑えることが可能となる。これにより、メモリセル
全体の面積を増大させることなく実質的に配線精度を向
上させることができ、高密度集積化を進めることが可能
となる。
【００５８】また、このＭＦＭ構造では、例えば、絶縁
膜に形成された孔に強誘電体が充填された構造を有して
いるため、従来のように強誘電体膜、第１及び第２導電
体の端面を一括してエッチング加工しない。このため、
そのようなエッチング中に削り取られた電極材料（導電
体材料）とレジストの生成物（導電性）が強誘電体の側
壁に付着し、これが原因で側壁においてリーク電流が発
生するということがなく、リーク電流を極力抑えること
が可能となる。
膜に形成された孔に強誘電体が充填された構造を有して
いるため、従来のように強誘電体膜、第１及び第２導電
体の端面を一括してエッチング加工しない。このため、
そのようなエッチング中に削り取られた電極材料（導電
体材料）とレジストの生成物（導電性）が強誘電体の側
壁に付着し、これが原因で側壁においてリーク電流が発
生するということがなく、リーク電流を極力抑えること
が可能となる。
【図１】 本発明の第１実施例によるＭＦＭＩＳ構造を
持つ強誘電体トランジスタの断面図である。
持つ強誘電体トランジスタの断面図である。
【図２】 本発明の第２実施例によるＭＦＭＩＳ構造を
持つ強誘電体トランジスタの断面図である。
持つ強誘電体トランジスタの断面図である。
【図３】 本発明の第３実施例によるＭＦＭＩＳ構造を
持つ強誘電体トランジスタの断面図である。
持つ強誘電体トランジスタの断面図である。
【図４】 本発明の第４実施例によるＭＦＭＩＳ構造を
持つ強誘電体トランジスタの断面図である。
持つ強誘電体トランジスタの断面図である。
【図５ａ】 本発明の第５実施例によるＭＦＭＩＳ構造
を持つ強誘電体トランジスタを上から見た平面図であ
る。
を持つ強誘電体トランジスタを上から見た平面図であ
る。
【図５ｂ】 本発明の第５実施例によるＭＦＭＩＳ構造
を持つ強誘電体トランジスタを図５ａのｂ−ｂ線で切断
して見た断面図である。
を持つ強誘電体トランジスタを図５ａのｂ−ｂ線で切断
して見た断面図である。
【図６】 本発明の第６実施例によるＭＦＭＩＳ構造を
持つ強誘電体トランジスタの断面図である。
持つ強誘電体トランジスタの断面図である。
【図７】 本発明の第６実施例によるＭＦＭＩＳ構造を
持つ強誘電体トランジスタの別の断面図である。
持つ強誘電体トランジスタの別の断面図である。
【図８】 本発明の第６実施例によるＭＦＭＩＳ構造を
持つ強誘電体トランジスタを上から見た平面図である。
持つ強誘電体トランジスタを上から見た平面図である。
【図９】 本発明の実施例によるＭＦＭＩＳ構造を持つ
強誘電体トランジスタを上から見た平面図である。
強誘電体トランジスタを上から見た平面図である。
【図１０】 本発明によるＭＦＭＩＳ構造を持つ強誘電
体トランジスタと従来例のＭＦＭＩＳ構造を持つ強誘電
体トランジスタとのドレイン電流−ゲート電圧特性を示
すグラフである。
体トランジスタと従来例のＭＦＭＩＳ構造を持つ強誘電
体トランジスタとのドレイン電流−ゲート電圧特性を示
すグラフである。
【図１１】 本発明によるＭＦＭＩＳ構造のメモリウイ
ンドウ幅とトレンチ深さの相関関係を示すグラフであ
る。
ンドウ幅とトレンチ深さの相関関係を示すグラフであ
る。
【図１２】 従来技術のＭＦＭＩＳ構造を持つ強誘電体
トランジスタの断面図である。
トランジスタの断面図である。
【図１３】 強誘電体トランジスタの等価回路図であ
る。
る。
【図１４】 従来技術のＭＦＭＩＳ構造を持つ強誘電体
トランジスタを上から見た平面図である。
トランジスタを上から見た平面図である。
【図１５】 従来技術のＭＦＭＩＳ構造を持つ強誘電体
トランジスタの断面図である。
トランジスタの断面図である。
【図１６】 従来技術のＭＦＭＩＳ構造を持つ強誘電体
トランジスタの断面図である。
トランジスタの断面図である。
【図１７】 シリコン結晶面（１００）とシリコン結晶
面（１１１）の関係を示す図である。
面（１１１）の関係を示す図である。
【図１８】 シリコン結晶面（１００）とシリコン結晶
面（１１１）からＶ溝を形成する方法を示す断面図であ
る。
面（１１１）からＶ溝を形成する方法を示す断面図であ
る。
【図１９】 従来技術のＭＦＭＩＳ構造を持つ強誘電体
トランジスタの断面図である。
トランジスタの断面図である。
【図２０】従来技術のＭＦＭＩＳ構造を持つ強誘電体ト
ランジスタの断面図である。
ランジスタの断面図である。
１２０ 絶縁膜 １２１ 孔 ６ トレンチ １０ ＭＩＳ構造 １２ 強誘電体膜 ２０ ＭＦＭ構造 ２７ トレンチ ３４ トレンチ ３０ ＭＩＳ構造 ４０ ＭＩＭ構造 ４３ ＳＯＩ ４７ 強誘電体膜 ５０ 凹凸領域 ５７ 強誘電体膜 ６６ トレンチ ７１ 強誘電体膜
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F083 FR07 GA09 HA02 HA07 JA17 JA36 JA38 JA43 NA08 PR05 5F101 BA62
Claims (8)
- 【請求項１】 ＭＦＭＩＳ（第2導電体膜―強誘電体膜
―第1導電体膜―絶縁体膜―半導体）構造を有するトラ
ンジスタ型強誘電体不揮発性記憶素子であって、 上下に積み重ねられたＭＦＭ（第2導電体膜―強誘電体
膜―第1導電体膜）構造とＭＩＳ（第1導電体膜―絶縁体
膜―半導体）と、 下の前記ＭＩＳ構造のキャパシタンスの実効面積をその
上の前記ＭＦＭ構造のキャパシタンスの実効面積に比較
して増大させる手段とを具備するとともに、前記強誘電
体膜の面積は前記第２導電体膜の面積よりも小さいこと
を特徴とするトランジスタ型強誘電体不揮発性記憶素
子。 - 【請求項２】 半導体基板と、この半導体基板内に設け
られたトレンチとを有し、前記ＭＩＳ構造が前記トレン
チ内に形成され、前記ＭＦＭ構造が前記半導体基板の主
面と平行に前記トレンチ上に積層され、前記増大させる
手段が前記トレンチであることを特徴とする請求項１記
載のトランジスタ型強誘電体不揮発性記憶素子。 - 【請求項３】 前記ＭＩＳ構造が前記不揮発性記憶素子
のＭＩＳトランジスタであり、このＭＩＳトランジスタ
のソース、ベース、ドレインの各領域が、前記半導体基
板内に、下からソース、ベース、ドレインの順に形成さ
れていて、前記増大させる手段が前記トレンチの内面に
設けられている前記ＭＩＳトランジスタのゲート構造で
あることを特徴とする請求項２記載のトランジスタ型強
誘電体不揮発性記憶素子。 - 【請求項４】 前記ＭＩＳ構造が前記不揮発性記憶素子
のＭＩＳトランジスタであり、このＭＩＳトランジスタ
のソース、ベース、ドレインの各領域が、前記半導体基
板内に、下からドレイン、ベース、ソースの順に形成さ
れていて、前記増大させる手段が前記トレンチの内面に
設けられている前記ＭＩＳトランジスタのゲート構造で
あることを特徴とする請求項２記載のトランジスタ型強
誘電体不揮発性記憶素子。 - 【請求項５】 前記ＭＩＳ構造が前記不揮発性記憶素子
のＭＩＳトランジスタであり、このＭＩＳトランジスタ
のソースとドレインの各領域が、前記トレンチにより分
離されていることを特徴とする請求項２記載のトランジ
スタ型強誘電体不揮発性記憶素子。 - 【請求項６】 前記ＭＩＳ構造が内部に凹凸部を含み、
この凹凸部が前記増大させる手段を構成し、前記ＭＩＳ
構造の上部が平坦でその上に前記ＭＦＭ構造が積み重ね
られていることを特徴とする請求項１記載のトランジス
タ型強誘電体不揮発性記憶素子。 - 【請求項７】 前記増大させる手段が、前記ＭＦＭ構造
と前記ＭＩＳ構造の中間に設けられたＭＩＭ（金属−絶
縁体−金属）構造であることを特徴とする請求項１記載
のトランジスタ型強誘電体不揮発性記憶素子。 - 【請求項８】 前記第１導電体膜と前記第２導電体膜と
の間に絶縁膜を備え、当該絶縁膜は前記第１導電体膜と
前記第２導電体膜とに通じる孔を備え、当該孔に強誘電
体が充填されてなる前記強誘電体膜を備えることを特徴
とする請求項１乃至7の何れかに記載のトランジスタ型
強誘電体不揮発性記憶素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001089769A JP2002289805A (ja) | 2001-03-27 | 2001-03-27 | トランジスタ型強誘電体不揮発性記憶素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001089769A JP2002289805A (ja) | 2001-03-27 | 2001-03-27 | トランジスタ型強誘電体不揮発性記憶素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002289805A true JP2002289805A (ja) | 2002-10-04 |
Family
ID=18944649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001089769A Pending JP2002289805A (ja) | 2001-03-27 | 2001-03-27 | トランジスタ型強誘電体不揮発性記憶素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002289805A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030000727A (ko) * | 2001-06-26 | 2003-01-06 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자 제조방법 |
| CN109643720A (zh) * | 2016-07-06 | 2019-04-16 | 国立研究开发法人产业技术综合研究所 | 半导体存储元件、其他元件及其制造方法 |
| WO2019188249A1 (ja) * | 2018-03-30 | 2019-10-03 | ソニーセミコンダクタソリューションズ株式会社 | 半導体記憶装置及び積和演算装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03270175A (ja) * | 1990-03-20 | 1991-12-02 | Oki Electric Ind Co Ltd | 半導体不揮発性記憶装置 |
| JPH04118973A (ja) * | 1990-09-10 | 1992-04-20 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH09148541A (ja) * | 1995-11-29 | 1997-06-06 | Fujitsu Ltd | 強誘電体メモリ装置及びその駆動方法 |
| JPH10294431A (ja) * | 1997-04-18 | 1998-11-04 | Oki Electric Ind Co Ltd | 半導体記憶素子およびその製造方法 |
| JPH1131792A (ja) * | 1997-07-14 | 1999-02-02 | Oki Electric Ind Co Ltd | 半導体記憶素子およびその製造方法 |
| JP2001068633A (ja) * | 1999-08-26 | 2001-03-16 | Handotai Rikougaku Kenkyu Center:Kk | 強誘電体不揮発性メモリ |
-
2001
- 2001-03-27 JP JP2001089769A patent/JP2002289805A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03270175A (ja) * | 1990-03-20 | 1991-12-02 | Oki Electric Ind Co Ltd | 半導体不揮発性記憶装置 |
| JPH04118973A (ja) * | 1990-09-10 | 1992-04-20 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH09148541A (ja) * | 1995-11-29 | 1997-06-06 | Fujitsu Ltd | 強誘電体メモリ装置及びその駆動方法 |
| JPH10294431A (ja) * | 1997-04-18 | 1998-11-04 | Oki Electric Ind Co Ltd | 半導体記憶素子およびその製造方法 |
| JPH1131792A (ja) * | 1997-07-14 | 1999-02-02 | Oki Electric Ind Co Ltd | 半導体記憶素子およびその製造方法 |
| JP2001068633A (ja) * | 1999-08-26 | 2001-03-16 | Handotai Rikougaku Kenkyu Center:Kk | 強誘電体不揮発性メモリ |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030000727A (ko) * | 2001-06-26 | 2003-01-06 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자 제조방법 |
| CN109643720A (zh) * | 2016-07-06 | 2019-04-16 | 国立研究开发法人产业技术综合研究所 | 半导体存储元件、其他元件及其制造方法 |
| CN109643720B (zh) * | 2016-07-06 | 2024-01-05 | 国立研究开发法人产业技术综合研究所 | 半导体存储元件、其他元件及其制造方法 |
| WO2019188249A1 (ja) * | 2018-03-30 | 2019-10-03 | ソニーセミコンダクタソリューションズ株式会社 | 半導体記憶装置及び積和演算装置 |
| CN111902940A (zh) * | 2018-03-30 | 2020-11-06 | 索尼半导体解决方案公司 | 半导体存储装置和乘法累加器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4938921B2 (ja) | トランジスタ型強誘電体不揮発性記憶素子 | |
| TWI361489B (en) | Transistor with independent gate structures | |
| KR0163759B1 (ko) | 반도체장치 및 반도체기억장치 | |
| US7566619B2 (en) | Methods of forming integrated circuit devices having field effect transistors of different types in different device regions | |
| TWI427776B (zh) | 關於具有一浮動主體之記憶體單元的方法，裝置及系統 | |
| US8865549B2 (en) | Recessed channel insulated-gate field effect transistor with self-aligned gate and increased channel length | |
| JPH11163329A (ja) | 半導体装置およびその製造方法 | |
| JPH0423832B2 (ja) | ||
| JP2004056095A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US7601594B2 (en) | Method for fabricating semiconductor memory | |
| KR19980070397A (ko) | 반도체장치 | |
| JP4354596B2 (ja) | 半導体記憶装置の製造方法及び半導体記憶装置 | |
| US7655520B2 (en) | Non-volatile memory having three states and method for manufacturing the same | |
| JPS61185965A (ja) | メモリセルおよびその製法 | |
| US20100027355A1 (en) | Planar double gate transistor storage cell | |
| JPS61107762A (ja) | 半導体記憶装置の製造方法 | |
| US20050190590A1 (en) | Gate controlled floating well vertical mosfet | |
| JP2005142484A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3421230B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP3093575B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002289805A (ja) | トランジスタ型強誘電体不揮発性記憶素子 | |
| JPH0587030B2 (ja) | ||
| JP2713177B2 (ja) | 電界効果型半導体メモリ装置の構造およびその製造方法 | |
| JP2000040756A (ja) | 側壁フロ―ティング・ゲ―トを有するフラッシュ・メモリ及びこれの製造方法 | |
| JP2007273664A (ja) | 半導体記憶装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100513 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100921 |