JP2002277485A6 - プローブカード、プローブピン、プローブカード製造方法及びプローブピン製造方法 - Google Patents
プローブカード、プローブピン、プローブカード製造方法及びプローブピン製造方法 Download PDFInfo
- Publication number
- JP2002277485A6 JP2002277485A6 JP2001078754A JP2001078754A JP2002277485A6 JP 2002277485 A6 JP2002277485 A6 JP 2002277485A6 JP 2001078754 A JP2001078754 A JP 2001078754A JP 2001078754 A JP2001078754 A JP 2001078754A JP 2002277485 A6 JP2002277485 A6 JP 2002277485A6
- Authority
- JP
- Japan
- Prior art keywords
- amorphous alloy
- forming
- substrate
- layer
- probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000523 sample Substances 0.000 title claims abstract description 217
- 238000004519 manufacturing process Methods 0.000 title claims description 48
- 239000000758 substrate Substances 0.000 claims abstract description 166
- 229910000808 amorphous metal alloy Inorganic materials 0.000 claims abstract description 153
- 229910052751 metal Inorganic materials 0.000 claims abstract description 56
- 239000002184 metal Substances 0.000 claims abstract description 56
- 230000005540 biological transmission Effects 0.000 claims abstract description 30
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 22
- 238000003825 pressing Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 16
- 230000001681 protective Effects 0.000 claims description 12
- 229910052763 palladium Inorganic materials 0.000 claims description 11
- 238000004544 sputter deposition Methods 0.000 claims description 11
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 9
- 238000005304 joining Methods 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 7
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 239000011651 chromium Substances 0.000 claims description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 5
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 4
- 238000007788 roughening Methods 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- -1 titanium-nickel Chemical compound 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims 1
- 239000000956 alloy Substances 0.000 claims 1
- REDXJYDRNCIFBQ-UHFFFAOYSA-N aluminium(3+) Chemical class [Al+3] REDXJYDRNCIFBQ-UHFFFAOYSA-N 0.000 claims 1
- 238000010586 diagram Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 223
- 239000010931 gold Substances 0.000 description 26
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 25
- 229910052737 gold Inorganic materials 0.000 description 25
- KRHYYFGTRYWZRS-UHFFFAOYSA-N HF Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 12
- 239000010408 film Substances 0.000 description 12
- 238000007747 plating Methods 0.000 description 12
- KWYUFKZDYYNOTN-UHFFFAOYSA-M potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminum Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000007788 liquid Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000007864 aqueous solution Substances 0.000 description 4
- 238000010884 ion-beam technique Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 238000000347 anisotropic wet etching Methods 0.000 description 3
- 239000007853 buffer solution Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000003960 organic solvent Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- XMPZTFVPEKAKFH-UHFFFAOYSA-P Ceric ammonium nitrate Chemical compound [NH4+].[NH4+].[Ce+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O XMPZTFVPEKAKFH-UHFFFAOYSA-P 0.000 description 2
- VLTRZXGMWDSKGL-UHFFFAOYSA-N Perchloric acid Chemical compound OCl(=O)(=O)=O VLTRZXGMWDSKGL-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N AI2O3 Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 210000002381 Plasma Anatomy 0.000 description 1
- 229920001721 Polyimide Polymers 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- IGELFKKMDLGCJO-UHFFFAOYSA-N Xenon difluoride Chemical compound F[Xe]F IGELFKKMDLGCJO-UHFFFAOYSA-N 0.000 description 1
- 239000003463 adsorbent Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000001419 dependent Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 125000003700 epoxy group Chemical group 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 230000001678 irradiating Effects 0.000 description 1
- 239000005300 metallic glass Substances 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000001590 oxidative Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N oxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000002441 reversible Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Abstract
【課題】微細なプローブピンを微細なピッチで並べたプローブカードを提供する。
【解決手段】プローブカード10は、アモルファス合金層18、金属層20及び突起部24を有し、少なくとも一部が湾曲したプローブピン12と、プローブピン12の一端を保持する保持基板16と、保持基板16に設けられ、プローブピン12と電気的に接続された伝送線路14とを備える。
【選択図】図1
【解決手段】プローブカード10は、アモルファス合金層18、金属層20及び突起部24を有し、少なくとも一部が湾曲したプローブピン12と、プローブピン12の一端を保持する保持基板16と、保持基板16に設けられ、プローブピン12と電気的に接続された伝送線路14とを備える。
【選択図】図1
Description
【0001】
【発明の属する技術分野】
本発明は、プローブカード、プローブピン、プローブカード製造方法及びプローブピン製造方法に関する。特に本発明は、アモルファス合金により形成されたプローブピン、アモルファス合金により形成されたプローブピンを含むプローブカード、プローブカード製造方法及びプローブピン製造方法に関する。
【0002】
【従来の技術】従来、プローブカードに用いられるプローブピンは、タングステン等の金属針の先端を折り曲げた構造を有しており、これらのプローブピンを手作業でプリント基板に実装させている。
【0003】
【発明が解決しようとする課題】
しかし、このような手作業では、近年の微細化された半導体集積回路に対応すべく、プローブピンが狭ピッチに設けられたプローブピンを製造するのが困難である。また、従来のプローブピンは、その長さが約数十mm程度もあるため、高速信号を伝送する際に、プローブピン自身が不整合部分となり、高周波で動作する集積回路の特性を試験するのが困難となっている。
【0004】そこで本発明は、上記の課題を解決することのできるプローブカード、プローブピン、及びプローブカード製造方法を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【0005】
【課題を解決するための手段】
即ち、本発明の第1の形態によると、電子部品の端子に接触し、電子部品の特性を試験するために用いるプローブカードであって、アモルファス合金層を有し、少なくとも一部が湾曲したプローブピンと、プローブピンの一端を保持する保持基板と、保持基板に設けられ、プローブピンと電気的に接続された伝送線路とを備えることを特徴とするプローブカードを提供する。
【0006】
プローブピンは、アモルファス合金層上に形成された金属層を含んでもよく、金属層が伝送線路に接続されてよい。アモルファス合金層は、パラジウムを含んでよい。プローブピンは、多端に設けられた突起部を有してよい。プローブカードは、保持基板に並べて設けられた複数のプローブピンを含んでよい。
【0007】
本発明の第2の形態によると、電子部品の端子に接触し、電子部品の特性を試験するために用いるプローブピンであって、アモルファス合金層を有し、少なくとも一部が湾曲されたことを特徴とするプローブピンを提供する。
【0008】
本発明の第3の形態によると、電子部品の端子に接触し、電子部品の特性を試験するために用いるプローブカードを製造するプローブカード製造方法であって、アモルファス合金層を有し、一端が基板に接続されたプローブピンを形成するステップと、アモルファス合金層を加熱するステップと、プローブピンの少なくとも一部が湾曲するように、プローブピンの他端を押圧するステップと、導電性材料を含む伝送線路を形成した保持基板を準備するステップと、プローブピンの一端を保持基板に接合するステップとを備えることを特徴とするプローブカード製造方法を提供する。
【0009】
アモルファス合金層は、スパッタ法によりアモルファス合金を堆積させることにより形成されてよい。アモルファス合金層は、パラジウムを含むアモルファス合金を堆積させることにより形成されてもよい。
【0010】
プローブピンを形成するステップは、基板を準備するステップと、基板の所定の領域にアモルファス合金層を形成するステップと、所定の領域の一部を含む基板の一部を除去するステップとを有してよい。
【0011】基板の一部を除去するステップは、基板に開口部を形成するように基板の一部を除去してよく、アモルファス合金層を押圧するステップは、開口部に挿入可能な突部を有する治具によりアモルファス合金層を押圧してよい。
【0012】
アモルファス合金層を形成するステップは、基板上に犠牲層を形成するステップと、所定の領域の犠牲層を除去するステップと、アモルファス合金層をスパッタ法により形成するステップと、犠牲層及び犠牲層上に形成されたアモルファス合金層を除去するステップとを有してよい。アモルファス合金層を形成するステップは、基板を粗面処理するステップを有し、粗面処理した基板上にアモルファス合金層を形成してよい。
【0013】
プローブピンを形成するステップは、基板とアモルファス合金層とを密着させる密着層を基板上に形成するステップをさらに有してよく、アモルファス合金層を形成するステップは、アモルファス合金層を密着層上に形成してよい。
【0014】
密着層を形成するステップは、組成比が約1:1であるチタンニッケル合金を含む層を形成してよい。密着層を形成するステップは、クロム又はチタンを含む第1密着層を基板上に形成するステップと、銅を含む第2密着層を第1密着層上に形成するステップとを有してよく、アモルファス合金層を形成するステップは、アモルファス合金層を第2密着層上に形成してよい。
【0015】
プローブカード製造方法は、基板の上端から下端へ縮小する溝部を形成するステップをさらに備えてよく、アモルファス合金層を形成するステップは、基板の溝部にアモルファス合金層の他端が形成されるようにアモルファス合金層を形成してよい。
【0016】
溝部を形成するステップは、基板の表面に保護膜を形成するステップと、溝部を形成すべき領域の保護膜を除去するステップと、保護膜をマスクとして異方性エッチングにより溝部を形成するステップとを有してよい。
【0017】
プローブカード製造方法は、保持基板に導電性材料を含む伝送線路を形成するステップをさらに備えてよい。プローブピンを形成するステップは、基板に複数のプローブピンを形成してよく、接合するステップは、複数のプローブピンを保持基板に並べて接合してよい。 接合するステップは、プローブピンの一端を保持基板に貼り合わせるステップと、プローブピンの一端を保持基板に熱圧着するステップとを有してよい。接合するステップは、プローブピンの一端及び保持基板の少なくとも一方にバンプを形成するステップと、バンプを介してプローブピンの一端を保持基板に貼り合わせるステップと、プローブピンの一端を保持基板に熱圧着するステップとを有してよい。
【0018】
プローブカード製造方法は、基板の残りを除去するステップをさらに備えてよい。プローブピンを形成するステップは、基板とアモルファス合金層との間に剥離犠牲層を形成するステップをさらに備えてよく、基板の残りを除去するステップは、剥離犠牲層及び基板の残りを除去してよい。
【0019】
プローブピンを形成するステップは、アモルファス合金層上に、金属層を形成するステップをさらに有してよい。プローブピンを形成するステップは、金属層に含まれる金属がアモルファス合金層に拡散するのを防ぐバリヤ層をアモルファス合金層と金属層との間に形成するステップをさらに備えてよい。プローブピンを形成するステップは、アモルファス合金層と金属層とを密着させる密着層をアモルファス合金層上に形成するステップをさらに有してよく、金属層を形成するステップは、金属層を密着層上に形成してよい。
【0020】
本発明の第4の形態によると、電子部品の端子に接触し、電子部品の特性を試験するために用いるプローブピンを製造するプローブピン製造方法であって、一端が基板に接続されたアモルファス合金層を形成するステップと、アモルファス合金層を加熱するステップと、アモルファス合金層の少なくとも一部が湾曲するように、アモルファス合金層の他端を押圧するステップとを備えることを特徴とするプローブピン製造方法を提供する。なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【0021】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態はクレームにかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【0022】
図1は、本発明の一実施形態に係るプローブカード10の第1実施例を示す断面図である。プローブカード10は、半導体集積回路等の電子部品50の複数の端子52にそれぞれ接触する複数のプローブピン12と、プローブピン12の一端に電気的に接続された伝送線路14と、伝送線路14が設けられた保持基板16とを有する。
【0023】
プローブピン12は、アモルファス合金を材料として含むアモルファス合金層18を含む。アモルファス合金は、例えば金属ガラス等の、所定の温度領域で非晶質相から過冷却液体域である流動相へ可逆的に相転移する非晶質合金であればどのような金属を含んでもよい。アモルファス合金は、パラジウム又はジルコニウムを主成分として含むのが好ましい。アモルファス合金がパラジウムを主成分として含む場合、アモルファス合金はさらに、銅及び/又はシリコンを含んでもよい。また、アモルファス合金がジルコニウムを主成分として含む場合、アモルファス合金は、銅及び/又はアルミニウムを含んでもよい。アモルファス合金層18は5μm以上の厚さを有するのが好ましい。
【0024】
プローブピン12はアモルファス合金層18上に形成された金属層20をさらに有するのが好ましい。この場合、プローブピン12は、金属層20が保持基板16に対向するように伝送線路14に接続されるのが好ましい。本実施形態において、金属層20は、アモルファス合金層18上の全面に形成される。金属層20の少なくとも電送線路14に接続される一端は、金メッキにより形成されるのが好ましい。他の例において、金属層20は、アモルファス合金層18の一端のみに形成されてもよい。
【0025】
伝送線路14は、電子部品50の特性を試験するために十分な高周波伝達特性を有する材料により形成されるのが好ましい。伝送線路14は、金により形成されるのが好ましい。伝送線路14は、少なくともプローブピン12の一端と接続される部位においては、金メッキにより形成されるのが好ましい。伝送線路14は、保持基板16の片面に形成されても、保持基板16の両面に形成されてもよい。また、保持基板16は、多層配線基板であってもよい。
【0026】
金属層20と伝送線路14とは、金バンプ22を介して接続されるのが好ましい。金属層20の一端及び伝送線路14のプローブピン12の一端と接続される部位が金メッキにより形成されているため、プローブピン12と伝送線路14とを密着して接続することができる。そのため、プローブカード10の強度を上げることができる。
【0027】
プローブピン12は、他端に、端子52と接触する突起部24を有するのが好ましい。突起部24は、四角錐状又は四角錐台状であるのが好ましい。プローブピン12がその他端に突起部24を有すると、プローブピン12の他端が電子部品50の端子52と電気的に接触する際に、突起部24が端子52とスクラブするのでプローブピン12と端子52との接触抵抗を小さくできる。
【0028】
図1(a)は、プローブピン12が電子部品50の端子52に接触していない状態を示す。図1(b)は、プローブピン12が電子部品50の端子52に接触した状態を示す。図1(b)に示すように、プローブピン12の突起部24を端子52に接触させた後、オーバードライブにより突起部24を端子52にスクラブさせる。オーバードライブは100μm程度であるのが好ましい。本実施形態においては、破線で示すように、伝送線路14、金バンプ22、金属層20、突起部24を介した低抵抗の電流経路を通じて電子部品50の端子52に電気信号が供給される。従って、電子部品50に高速の電気信号を良好な特性で供給することができる。
【0029】
図2は、図1に示したプローブカード10を示す斜視図である。プローブピン12は、保持基板16と反対の方向に湾曲されている。また、複数のプローブピン12は、保持基板16に並べて設けられる。本実施形態において、プローブピン12の長さは、約数百μm程度であるのが好ましい。また、複数のプローブピン12は、約百μm以下のピッチで形成されるのが好ましい。
【0030】
本実施形態においては、プローブピン12がアモルファス合金層18を有しているので、プローブピン12を過冷却液帯域に加熱するだけでプローブピン12を容易に湾曲させることができる。そのため、プローブピン12を約百μm以下の狭ピッチで簡単に形成できる。従って、プローブピン12の高周波の伝達特性を大幅に改善することができる。
【0031】
図3は、本発明の一実施形態に係るプローブピン12を製造する工程を示す模式図である。まず、基板100を準備する。次に、図3(a)に示すように、基板100の表面に保護膜102を形成する。本実施形態において、基板100はシリコン基板であって、保護膜102は基板100を熱酸化して形成されたシリコン酸化膜である。また、基板100は、表面結晶方位が(100)であるのが好ましい。
【0032】
続いて、図3(b)に示すように、基板100に溝部を形成すべき領域の保護膜102をエッチングにより除去する。エッチングはフッ酸又はフッ酸緩衝溶液等を用いたウェットエッチングにより行うのが好ましい。次に、図3(c)に示すように、保護膜102をマスクとして、異方性エッチングにより基板100に基板100の上面から下面へ縮小する溝部104を形成する。溝部104は、プローブピン102の突起部24と実質的に等しい大きさに形成するのが好ましい。本実施形態において、溝部104は、約70℃に加熱した水酸化カリウム溶液等を用いたウェット異方性エッチングにより形成される。この場合に、溝部104は、基板100の表面結晶方位が(111)である面に囲まれた正四角錐状又は正四角錐台状に形成されるのが好ましい。次に、図3(d)に示すように、フッ酸又はフッ酸緩衝溶液等を用いたウェットエッチングにより保護膜102を除去する。
【0033】
続いて、図3(e)に示すように、アモルファス合金層18をリフトオフにより形成するための犠牲層106を基板100上に形成し、アモルファス合金層18を形成すべき領域の犠牲層106を除去する。犠牲層106は、基板100の溝部104に、アモルファス合金層18の他端が形成されるように除去されるのが好ましい。犠牲層106は、10μm以上の厚さを有するのが好ましい。犠牲層106の厚さは、アモルファス合金層18の厚さより厚ければよい。犠牲層106は、300℃以上の耐熱性を有するのが好ましい。犠牲層106は、例えば酸又はアルカリに溶解しやすいアルミニウム等の金属により形成されてよい。又は、犠牲層106は、例えば有機溶剤に溶解しやすいレジストとその上に厚く堆積された粘度及び耐熱性の高いネガレジストとにより形成されてよい。犠牲層106は、単一層であっても複数層であってもよい。
【0034】
また、アモルファス合金層18を形成すべき領域の犠牲層106をエッチングにより除去した後に、フッ酸、フッ酸緩衝溶液、酸素プラズマ又はイオンガン等により基板100の表面を処理するのが好ましい。基板100の表面処理を行うことにより、基板100の表面に残存する犠牲層106や、例えば犠牲層106がレジストである場合には、当該レジストの現像に用いた有機溶剤等の付着物や吸着物を除去することができる。そのため、基板100とアモルファス合金層18との密着強度の低下を防ぐことができ、ひいてはプローブカード10の製造工程における歩留まりを向上することができる。
【0035】
続いて、図3(f)に示すように、基板100及び犠牲層106上にアモルファス合金層18を形成する。本実施形態において、アモルファス合金層18は、アモルファス合金をスパッタ法により堆積することによる形成する。スパッタ法により形成することにより、非晶質合金の状態のアモルファス合金層18を形成することができる。この場合、アモルファス合金層18は、300℃程度の高温でスパッタ出力を高くして基板100上に形成するのが好ましい。スパッタ出力を高くすることにより、アモルファス合金層18を短時間で比較的厚く形成することができる。本実施形態においては、犠牲層106を、基板100の溝部104にプローブピン12の他端が形成されるように除去しているので、アモルファス合金層18は、基板100の溝部104にプローブピン12の他端が設けられるように形成される。
【0036】
続いて、図3(g)に示すように、犠牲層106及び犠牲層106上に形成されたアモルファス合金層18を除去する。犠牲層106が、例えばアルミニウム等の金属により形成された場合、例えば酢酸水溶液等の酸又はアルカリ水溶液により犠牲層106を溶解して除去する。犠牲層106が、例えばレジストにより形成された場合、有機溶剤により犠牲層106を溶解して除去する。犠牲層106を除去する溶液又は溶剤は、犠牲層106をエッチングする速度と基板100又はアモルファス合金層18をエッチングする速度とのエッチング速度比が5〜100以上であるのが好ましい。犠牲層106を除去することにより、犠牲層106上に形成されたアモルファス合金層18も除去され、基板100上にプローブピン12を構成するアモルファス合金層18を得る。
【0037】
次に、図3(f)に示すように、アモルファス合金層18上に金属層20を形成する。金属層20は、低抵抗率の導電性材料により形成されるのが好ましい。本実施形態において、金属層20は、金(Au)をメッキ法により成長させることにより形成される。金属層20は、蒸着又はスパッタ法により形成されてもよいが、この場合も、プローブピン12の一端においてはメッキ法により形成されるのが好ましい。金属層20をメッキ法により形成する場合、まず、スパッタ法により基板100の全体に金属の薄膜を形成する。その後、メッキを施す部分以外を厚膜のレジストにより被覆しメッキ処理を施す。そして、メッキ処理後に厚膜のレジストを除去し、不要部分の金属の薄膜をミリング等によりエッチングして除去する。
【0038】
他の例において、金属層20は、図3(f)に示す工程において、基板100及び犠牲層106上にアモルファス合金層18を形成した後に、アモルファス合金層18上にスパッタ法により金属の薄膜を形成してもよい。この場合も、金属層20は、プローブピン12の一端においてはメッキ法により形成されるのが好ましい。
【0039】
続いて、図3(i)に示すように、基板100の溝部104を含む部分であって、アモルファス合金層18の他端に接する部分をエッチングにより除去して基板100に貫通孔110を形成する。貫通孔110は、基板100のアモルファス合金層18が形成された面の裏面から誘導結合型プラズマエッチング(ICP)又は水酸化カリウム水溶液等を用いたウェット異方性エッチング等により形成されるのが好ましい。貫通孔110は、プローブピン12の他端が自由になり、一端のみが基板100に保持された片持ち梁構造となるように形成される。
【0040】
次に、図3(j)に示すように、押圧治具120を用いて、プローブピン12を湾曲させる。押圧冶具120は、基板及び当該基板に設けられプローブピン12を押圧するための突出部を有する。突出部は、貫通孔110に挿入可能に形成されるのが好ましい。押圧冶具120は、例えばシリコン基板をウェット異方性エッチングすることにより、突出部を有するように形成される。
【0041】
このように形成された押圧冶具120を用いて、プローブピン12を押圧するために、例えばコンタクトアライナを用いて、貫通孔110と押圧治具120との位置合わせをする。次に、アモルファス合金層18を形成するアモルファス合金が過冷却液体域となるようアモルファス合金層18を加熱する。アモルファス合金層18を形成するアモルファス合金がパラジウムを主成分として含む場合、アモルファス合金層18を約350℃から400℃で加熱するのが好ましく、さらに好ましくは380℃で加熱する。アモルファス合金層18は、減圧下又は真空下で加熱するのが好ましい。
【0042】
続いて、押圧治具120の突出部によりプローブピン12を押圧することにより、プローブピン12を湾曲させる。この場合、プローブピン12の他端が基板100の方向に湾曲するように、押圧冶具120によりプローブピン12を押圧するのが好ましい。このとき、プローブピン12が基板100の方向に50μmから150μm程度湾曲するようにプローブピン12を押圧するのが好ましい。アモルファス合金層18を加熱すると共にプローブピン12を基板100の方向に押圧するのが好ましい。プローブピン12の押圧冶具120による押圧と加熱とは同時に行ってよい。また、プローブピン12を基板100の方向に押圧した後に、加熱を始めてもよい。以上の工程により、図3(k)に示すように、アモルファス合金層18の他端が基板100の方向に湾曲したプローブピン12を形成する。
【0043】
図4は、本発明の一実施形態に係る保持基板16を製造する工程を示す模式図である。図4(a)に示すように、まず保持基板16を準備する。保持基板16は、ポリイミド又はエポキシ等の有機系材料、又はアルミナ等のセラミック材料により形成されるのが好ましい。次に、図4(b)に示すように、保持基板16に伝送線路14を形成する。
【0044】
続いて、図4(c)に示すように、伝送線路14上に金バンプ22を形成する。他の例において、金バンプ22はアモルファス合金層18の一端に設けてもよい。金バンプ22は、バンプボンダを用いて形成してよく、また、メッキにより形成してよい。金バンプ24は、図3に示す基板100及び保持基板16の表面粗さを吸収するのに十分な厚さを有するのが好ましい。本実施形態において、金バンプ24は、10μm程度の厚さを有する。
【0045】
図5は、図3に示したプローブピン12を図4に示した配線基板14に接合する工程を示す模式図である。図5(a)に示すように、まず、プローブピン12の一端を保持基板16に形成された金バンプ24に位置合わせする。次に、図5(b)に示すように、アモルファス合金層18の一端を保持基板16に貼り合わせる。そして、アモルファス合金層18の一端を保持基板16に熱圧着する。プローブピン12の保持基板16への位置合わせ及びプローブピン12の保持基板16への接合は、フリップチップボンダ等を用いて一連の動作で行うのが好ましい。また、熱圧着は、アモルファス合金層18が過冷却液体域まで加熱されない程度の温度で行うのが好ましい。本実施形態において、熱圧着は約300℃で行う。他の例において、基板100及び保持基板16の表面粗さを抑制できれば、金バンプ24を用いず、プローブピン12と伝送線路14とを直接熱圧着してもよい。
【0046】
次に、図5(c)に示すように、基板100を除去する。基板100は、プローブピン12との接続部分をエッチングすることにより除去してもよい。エッチングは、例えば水酸化カリウム水溶液を用いたウェットエッチング又はXeF2を用いたドライエッチング等により行うのが好ましい。
【0047】
本実施形態においては、まずシリコン基板100に複数のプローブピン12を微細なピッチで形成した後に、良好な伝達特性を有する保持基板16に複数のプローブピン12を一括で転写実装することができる。そのため、プローブピン12のピッチが微細なプローブカード10を容易に製造することができる。従って、ギガヘルツ帯の高周波数の集積回路の特性を試験することができるプローブカード10を安価に、迅速に提供することができる。
【0048】
図6は、本発明の一実施形態に係るプローブピン12を製造する工程の他の例を示す模式図である。本実施例においては、図6(a)に示すように、図3(e)に示したように、犠牲層106の一部を除去した後に、アモルファス合金層18と基板100とを密着させる密着層114を基板100上に形成してもよい。この場合、図6(b)に示すように、アモルファス合金の薄層108を密着層114上に形成する。密着層108の厚さは、10nm程度であるのが好ましい。
【0049】
アモルファス合金がパラジウムを主成分とする場合、密着層114は、組成比が約1:1であるチタンニッケル合金を含むのが好ましい。アモルファス合金がパラジウムを主成分として銅を含有する場合、密着層114は、クロム又はチタンを含む第1密着層と銅を含む第2密着層とを有してよい。第1密着層は基板100上に形成し、アモルファス合金層18を第2密着層上に形成するのが好ましい。
【0050】
さらに、図6(c)に示すように、金属層20に含まれる金属がアモルファス合金層18に拡散するのを防ぐバリヤ層116をアモルファス合金層18と金属層20との間に形成してもよい。バリヤ層116は白金であるのが好ましい。バリヤ層116は100nm程度であるのが好ましい。アモルファス合金層18と金属層20との間にバリヤ層116を形成することにより、アモルファス合金層18を湾曲させるために加熱する場合においても、金属層20に含まれる金属がアモルファス合金層18に拡散することがない。
【0051】
また、アモルファス合金層18と金属層20とを密着させる密着層118をアモルファス合金層18上に形成してもよい。密着層118は、アモルファス合金層18とバリヤ層116との間に設けてもよい。密着層118は密着層114と同様に、アモルファス合金がパラジウムを主成分とする場合、組成比が1:1であるチタンニッケル合金を含むのが好ましい。アモルファス合金がパラジウムを主成分として銅を含有する場合、密着層114は、クロム又はチタンを含む第1密着層と銅を含む第2密着層とを有してよい。第1密着層は基板100上に形成し、アモルファス合金層18を第2密着層上に形成するのが好ましい。また、アモルファス合金層18上に白金であるバリヤ層116を形成する場合、密着層118は、銅を含む第2密着層のみを用いてもよい。
【0052】
次に、図6(d)に示すように、バリヤ層116及び/又は密着層118上に金属層20を形成する。アモルファス合金層18を形成するステップと、密着層114を形成するステップと、バリヤ層116及び/又は密着層118を形成するステップと、金属層20を形成するステップとは、スパッタ法により同一装置内で行うのが好ましい。
【0053】
図7は、本発明の一実施形態に係るプローブピン12を製造する工程の他の例を示す模式図である。まず、図7(a)に示すように基板100を準備する。次に、図7(b)に示すように、アモルファス合金層18をリフトオフにより形成するための犠牲層106を基板100上に形成し、アモルファス合金層18を形成すべき領域の犠牲層106を除去する。続いて、図7(c)に示すように、基板100及び犠牲層106上にアモルファス合金を含む薄層108を形成する。その後、図7(d)から図7(h)に示すように、図3に示した第1実施例と同様に、プローブピン12を形成する。このようにして形成したプローブピン12は、図5に示した第1実施例と同様に、配線基板16と接合してプローブカードを形成する。
【0054】
図8は、本発明の一実施形態に係るプローブカード10を製造する工程の他の例を示す模式図である。まず、図8(a)に示すように基板100を準備する。次に、図8(b)に示すように、アモルファス合金層18をリフトオフにより形成するための犠牲層106を基板100上に形成し、アモルファス合金層18を形成すべき領域の犠牲層106を除去する。
【0055】
続いて、図8(c)に示すように、基板100及び犠牲層106上に、後の工程において基板100をプローブカード10から除去しやすいようにするための剥離犠牲層112を形成する。剥離犠牲層112は、後の工程におけるアモルファス合金層の加熱変形、エッチング等の薬品処理等に耐え得る材料により形成されるのが好ましい。剥離犠牲層112は、例えば金属薄膜であるのが好ましい。本実施例において、剥離犠牲層112は、クロムを含み、約100nmの厚さに形成される。
【0056】
その後、図8(d)から図8(k)に示すように、図3、図4及び図5に示した例と同様に、プローブカード10を形成する。次に、図8(l)に示すように、剥離犠牲層112を過塩素酸と硝酸第二セリウムアンモニウムの混合溶液でエッチングすることにより、基板100及び剥離犠牲層112を除去し、プローブカード10を得る。
【0057】
本実施例において、剥離犠牲層112は、クロムを含むので、途中工程において基板100に十分に密着する密着強度及びエッチング等の薬品等への耐性を有し、基板100を除去する工程において、基板100をプローブカード10から容易に除去することができる。
【0058】
図9は、本発明の一実施形態に係るプローブピン12を製造する工程の他の例の一部を示す模式図である。まず、図9(a)に示すように基板100を準備する。次に、図9(b)に示すように、アモルファス合金層18をリフトオフにより形成するための犠牲層106を基板100上に形成し、アモルファス合金層18を形成すべき領域の犠牲層106を除去する。続いて、図9(c)に示すように、イオンガンを用いて、基板100の表面へイオンビームを照射する。イオンガンは、アルゴンガス又は酸素ガスをイオン源とするのが好ましい。基板100の表面へイオンビームを照射することにより、基板100の表面が粗面処理される。基板100の表面を粗面処理することにより、最終工程において、プローブカード10から基板100を容易に除去することができる。
【0059】
また、基板100の表面へイオンビームを照射する前に、スパッタ法により基板100の表面にアルミニウムを堆積させてもよい。基板100の表面にアルミニウムを堆積させることにより、イオンビームの照射時にアルミニウムが基板100の表面に拡散する。この場合、最終工程において、プローブカード10から基板100をより容易に除去することができる。
【0060】
図10は、本発明の一実施形態に係るプローブカード10を製造する工程の他の例の一部を示す模式図である。本実施例においては、図10(a)に示すように、金バンプ22をプローブピン12の金属層20上の一端に形成する。金バンプ22は、バンプボンダにより形成されるのが好ましい。金バンプ22は、金メッキにより形成されてもよい。図10(b)〜図10(d)に示すように、図5に示した第1実施例と同様に、プローブカード10を形成する。
【0061】
本実施例においては、プローブカード10の保持基板16が数百mm程度の大規模な場合であって、金バンプ22を保持基板16の伝送線路14上に形成するのが困難であっても、金バンプ22をプローブピン12側に形成するので、保持基板16とプローブピン12とを確実に接合させることができる。
【0062】
図11は、本発明の一実施形態に係るプローブカード10を製造する工程の他の例の一部を示す模式図である。本実施例においては、図11(a)に示すように、アモルファス合金層18上に金属層20を形成した直後に金バンプ22を形成する。金バンプ22は、メッキにより形成されるのが好ましい。その後、図11(b)〜図11(g)に示すように、図3〜図5に示した第1実施例と同様に、プローブカード10を形成する。本実施例においては、金属層20を形成した直後にメッキにより金バンプ22を形成するので、金属層20が基板100に完全に密着した状態で金バンプ22を形成することができる。そのため、その後の工程を歩留まり良く行うことができる。
【0063】
本実施形態におけるプローブカード10の製造方法によると、アモルファス合金によりプローブピン12を形成しているため、プローブピン12を過冷却液体域に押圧して加熱するだけで、湾曲した形状の複数のプローブピン12を得ることができる。そのため、微細な構造のプローブピン12を微細なピッチで並べたプローブカード10を製造することができる。
【0064】
また、本実施形態におけるプローブカード10の製造方法によると、シリコン基板100上に微細なピッチで複数のプローブピン12を並べて形成した後に、高周波特性の高い伝送線路14を有する保持基板16に複数のプローブピン12を一括で実装転写させるので、高周波特性の高いプローブカード10を容易に製造することができる。また、プローブピン12をアモルファス合金層18と金属層20により形成することにより、プローブピン12自身の抵抗値を低減させることができる。そのため、高周波で動作する集積回路の特性を正確に試験することができる。
【0065】
以上、本発明を実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更または改良を加えることができる。そのような変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【0066】
【発明の効果】
上記説明から明らかなように、本発明によれば微細な複数のプローブピンを微細なピッチで並べたプローブカードを提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係るプローブカードの第1実施例を示す断面図である。
【図2】図1に示したプローブカードを示す斜視図である。
【図3】本発明の一実施形態に係るプローブピンを製造する工程を示す模式図である。
【図4】本発明の一実施形態に係る保持基板を製造する工程を示す模式図である。
【図5】図3に示したプローブピンを図4に示した配線基板に接合する工程を示す模式図である。
【図6】本発明の一実施形態に係るプローブピンを製造する工程の他の例を示す模式図である。
【図7】本発明の一実施形態に係るプローブピンを製造する工程の他の例を示す模式図である。
【図8】本発明の一実施形態に係るプローブカードを製造する工程の他の例を示す模式図である。
【図9】本発明の一実施形態に係るプローブピンを製造する工程の他の例の一部を示す模式図である。
【図10】本発明の一実施形態に係るプローブカードを製造する工程の他の例の一部を示す模式図である。
【図11】本発明の一実施形態に係るプローブカードを製造する工程の他の例の一部を示す模式図である。
【符号の説明】
10…プローブカード、12…プローブピン、14…伝送線路、16…保持基板、18…アモルファス合金層、20…金属層、22…金バンプ、24…突起部、50…電子部品、52…端子、100…基板、102…保護膜、104…溝部、106…犠牲層、110…貫通孔、120…押圧冶具
【発明の属する技術分野】
本発明は、プローブカード、プローブピン、プローブカード製造方法及びプローブピン製造方法に関する。特に本発明は、アモルファス合金により形成されたプローブピン、アモルファス合金により形成されたプローブピンを含むプローブカード、プローブカード製造方法及びプローブピン製造方法に関する。
【0002】
【従来の技術】従来、プローブカードに用いられるプローブピンは、タングステン等の金属針の先端を折り曲げた構造を有しており、これらのプローブピンを手作業でプリント基板に実装させている。
【0003】
【発明が解決しようとする課題】
しかし、このような手作業では、近年の微細化された半導体集積回路に対応すべく、プローブピンが狭ピッチに設けられたプローブピンを製造するのが困難である。また、従来のプローブピンは、その長さが約数十mm程度もあるため、高速信号を伝送する際に、プローブピン自身が不整合部分となり、高周波で動作する集積回路の特性を試験するのが困難となっている。
【0004】そこで本発明は、上記の課題を解決することのできるプローブカード、プローブピン、及びプローブカード製造方法を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【0005】
【課題を解決するための手段】
即ち、本発明の第1の形態によると、電子部品の端子に接触し、電子部品の特性を試験するために用いるプローブカードであって、アモルファス合金層を有し、少なくとも一部が湾曲したプローブピンと、プローブピンの一端を保持する保持基板と、保持基板に設けられ、プローブピンと電気的に接続された伝送線路とを備えることを特徴とするプローブカードを提供する。
【0006】
プローブピンは、アモルファス合金層上に形成された金属層を含んでもよく、金属層が伝送線路に接続されてよい。アモルファス合金層は、パラジウムを含んでよい。プローブピンは、多端に設けられた突起部を有してよい。プローブカードは、保持基板に並べて設けられた複数のプローブピンを含んでよい。
【0007】
本発明の第2の形態によると、電子部品の端子に接触し、電子部品の特性を試験するために用いるプローブピンであって、アモルファス合金層を有し、少なくとも一部が湾曲されたことを特徴とするプローブピンを提供する。
【0008】
本発明の第3の形態によると、電子部品の端子に接触し、電子部品の特性を試験するために用いるプローブカードを製造するプローブカード製造方法であって、アモルファス合金層を有し、一端が基板に接続されたプローブピンを形成するステップと、アモルファス合金層を加熱するステップと、プローブピンの少なくとも一部が湾曲するように、プローブピンの他端を押圧するステップと、導電性材料を含む伝送線路を形成した保持基板を準備するステップと、プローブピンの一端を保持基板に接合するステップとを備えることを特徴とするプローブカード製造方法を提供する。
【0009】
アモルファス合金層は、スパッタ法によりアモルファス合金を堆積させることにより形成されてよい。アモルファス合金層は、パラジウムを含むアモルファス合金を堆積させることにより形成されてもよい。
【0010】
プローブピンを形成するステップは、基板を準備するステップと、基板の所定の領域にアモルファス合金層を形成するステップと、所定の領域の一部を含む基板の一部を除去するステップとを有してよい。
【0011】基板の一部を除去するステップは、基板に開口部を形成するように基板の一部を除去してよく、アモルファス合金層を押圧するステップは、開口部に挿入可能な突部を有する治具によりアモルファス合金層を押圧してよい。
【0012】
アモルファス合金層を形成するステップは、基板上に犠牲層を形成するステップと、所定の領域の犠牲層を除去するステップと、アモルファス合金層をスパッタ法により形成するステップと、犠牲層及び犠牲層上に形成されたアモルファス合金層を除去するステップとを有してよい。アモルファス合金層を形成するステップは、基板を粗面処理するステップを有し、粗面処理した基板上にアモルファス合金層を形成してよい。
【0013】
プローブピンを形成するステップは、基板とアモルファス合金層とを密着させる密着層を基板上に形成するステップをさらに有してよく、アモルファス合金層を形成するステップは、アモルファス合金層を密着層上に形成してよい。
【0014】
密着層を形成するステップは、組成比が約1:1であるチタンニッケル合金を含む層を形成してよい。密着層を形成するステップは、クロム又はチタンを含む第1密着層を基板上に形成するステップと、銅を含む第2密着層を第1密着層上に形成するステップとを有してよく、アモルファス合金層を形成するステップは、アモルファス合金層を第2密着層上に形成してよい。
【0015】
プローブカード製造方法は、基板の上端から下端へ縮小する溝部を形成するステップをさらに備えてよく、アモルファス合金層を形成するステップは、基板の溝部にアモルファス合金層の他端が形成されるようにアモルファス合金層を形成してよい。
【0016】
溝部を形成するステップは、基板の表面に保護膜を形成するステップと、溝部を形成すべき領域の保護膜を除去するステップと、保護膜をマスクとして異方性エッチングにより溝部を形成するステップとを有してよい。
【0017】
プローブカード製造方法は、保持基板に導電性材料を含む伝送線路を形成するステップをさらに備えてよい。プローブピンを形成するステップは、基板に複数のプローブピンを形成してよく、接合するステップは、複数のプローブピンを保持基板に並べて接合してよい。 接合するステップは、プローブピンの一端を保持基板に貼り合わせるステップと、プローブピンの一端を保持基板に熱圧着するステップとを有してよい。接合するステップは、プローブピンの一端及び保持基板の少なくとも一方にバンプを形成するステップと、バンプを介してプローブピンの一端を保持基板に貼り合わせるステップと、プローブピンの一端を保持基板に熱圧着するステップとを有してよい。
【0018】
プローブカード製造方法は、基板の残りを除去するステップをさらに備えてよい。プローブピンを形成するステップは、基板とアモルファス合金層との間に剥離犠牲層を形成するステップをさらに備えてよく、基板の残りを除去するステップは、剥離犠牲層及び基板の残りを除去してよい。
【0019】
プローブピンを形成するステップは、アモルファス合金層上に、金属層を形成するステップをさらに有してよい。プローブピンを形成するステップは、金属層に含まれる金属がアモルファス合金層に拡散するのを防ぐバリヤ層をアモルファス合金層と金属層との間に形成するステップをさらに備えてよい。プローブピンを形成するステップは、アモルファス合金層と金属層とを密着させる密着層をアモルファス合金層上に形成するステップをさらに有してよく、金属層を形成するステップは、金属層を密着層上に形成してよい。
【0020】
本発明の第4の形態によると、電子部品の端子に接触し、電子部品の特性を試験するために用いるプローブピンを製造するプローブピン製造方法であって、一端が基板に接続されたアモルファス合金層を形成するステップと、アモルファス合金層を加熱するステップと、アモルファス合金層の少なくとも一部が湾曲するように、アモルファス合金層の他端を押圧するステップとを備えることを特徴とするプローブピン製造方法を提供する。なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【0021】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態はクレームにかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【0022】
図1は、本発明の一実施形態に係るプローブカード10の第1実施例を示す断面図である。プローブカード10は、半導体集積回路等の電子部品50の複数の端子52にそれぞれ接触する複数のプローブピン12と、プローブピン12の一端に電気的に接続された伝送線路14と、伝送線路14が設けられた保持基板16とを有する。
【0023】
プローブピン12は、アモルファス合金を材料として含むアモルファス合金層18を含む。アモルファス合金は、例えば金属ガラス等の、所定の温度領域で非晶質相から過冷却液体域である流動相へ可逆的に相転移する非晶質合金であればどのような金属を含んでもよい。アモルファス合金は、パラジウム又はジルコニウムを主成分として含むのが好ましい。アモルファス合金がパラジウムを主成分として含む場合、アモルファス合金はさらに、銅及び/又はシリコンを含んでもよい。また、アモルファス合金がジルコニウムを主成分として含む場合、アモルファス合金は、銅及び/又はアルミニウムを含んでもよい。アモルファス合金層18は5μm以上の厚さを有するのが好ましい。
【0024】
プローブピン12はアモルファス合金層18上に形成された金属層20をさらに有するのが好ましい。この場合、プローブピン12は、金属層20が保持基板16に対向するように伝送線路14に接続されるのが好ましい。本実施形態において、金属層20は、アモルファス合金層18上の全面に形成される。金属層20の少なくとも電送線路14に接続される一端は、金メッキにより形成されるのが好ましい。他の例において、金属層20は、アモルファス合金層18の一端のみに形成されてもよい。
【0025】
伝送線路14は、電子部品50の特性を試験するために十分な高周波伝達特性を有する材料により形成されるのが好ましい。伝送線路14は、金により形成されるのが好ましい。伝送線路14は、少なくともプローブピン12の一端と接続される部位においては、金メッキにより形成されるのが好ましい。伝送線路14は、保持基板16の片面に形成されても、保持基板16の両面に形成されてもよい。また、保持基板16は、多層配線基板であってもよい。
【0026】
金属層20と伝送線路14とは、金バンプ22を介して接続されるのが好ましい。金属層20の一端及び伝送線路14のプローブピン12の一端と接続される部位が金メッキにより形成されているため、プローブピン12と伝送線路14とを密着して接続することができる。そのため、プローブカード10の強度を上げることができる。
【0027】
プローブピン12は、他端に、端子52と接触する突起部24を有するのが好ましい。突起部24は、四角錐状又は四角錐台状であるのが好ましい。プローブピン12がその他端に突起部24を有すると、プローブピン12の他端が電子部品50の端子52と電気的に接触する際に、突起部24が端子52とスクラブするのでプローブピン12と端子52との接触抵抗を小さくできる。
【0028】
図1(a)は、プローブピン12が電子部品50の端子52に接触していない状態を示す。図1(b)は、プローブピン12が電子部品50の端子52に接触した状態を示す。図1(b)に示すように、プローブピン12の突起部24を端子52に接触させた後、オーバードライブにより突起部24を端子52にスクラブさせる。オーバードライブは100μm程度であるのが好ましい。本実施形態においては、破線で示すように、伝送線路14、金バンプ22、金属層20、突起部24を介した低抵抗の電流経路を通じて電子部品50の端子52に電気信号が供給される。従って、電子部品50に高速の電気信号を良好な特性で供給することができる。
【0029】
図2は、図1に示したプローブカード10を示す斜視図である。プローブピン12は、保持基板16と反対の方向に湾曲されている。また、複数のプローブピン12は、保持基板16に並べて設けられる。本実施形態において、プローブピン12の長さは、約数百μm程度であるのが好ましい。また、複数のプローブピン12は、約百μm以下のピッチで形成されるのが好ましい。
【0030】
本実施形態においては、プローブピン12がアモルファス合金層18を有しているので、プローブピン12を過冷却液帯域に加熱するだけでプローブピン12を容易に湾曲させることができる。そのため、プローブピン12を約百μm以下の狭ピッチで簡単に形成できる。従って、プローブピン12の高周波の伝達特性を大幅に改善することができる。
【0031】
図3は、本発明の一実施形態に係るプローブピン12を製造する工程を示す模式図である。まず、基板100を準備する。次に、図3(a)に示すように、基板100の表面に保護膜102を形成する。本実施形態において、基板100はシリコン基板であって、保護膜102は基板100を熱酸化して形成されたシリコン酸化膜である。また、基板100は、表面結晶方位が(100)であるのが好ましい。
【0032】
続いて、図3(b)に示すように、基板100に溝部を形成すべき領域の保護膜102をエッチングにより除去する。エッチングはフッ酸又はフッ酸緩衝溶液等を用いたウェットエッチングにより行うのが好ましい。次に、図3(c)に示すように、保護膜102をマスクとして、異方性エッチングにより基板100に基板100の上面から下面へ縮小する溝部104を形成する。溝部104は、プローブピン102の突起部24と実質的に等しい大きさに形成するのが好ましい。本実施形態において、溝部104は、約70℃に加熱した水酸化カリウム溶液等を用いたウェット異方性エッチングにより形成される。この場合に、溝部104は、基板100の表面結晶方位が(111)である面に囲まれた正四角錐状又は正四角錐台状に形成されるのが好ましい。次に、図3(d)に示すように、フッ酸又はフッ酸緩衝溶液等を用いたウェットエッチングにより保護膜102を除去する。
【0033】
続いて、図3(e)に示すように、アモルファス合金層18をリフトオフにより形成するための犠牲層106を基板100上に形成し、アモルファス合金層18を形成すべき領域の犠牲層106を除去する。犠牲層106は、基板100の溝部104に、アモルファス合金層18の他端が形成されるように除去されるのが好ましい。犠牲層106は、10μm以上の厚さを有するのが好ましい。犠牲層106の厚さは、アモルファス合金層18の厚さより厚ければよい。犠牲層106は、300℃以上の耐熱性を有するのが好ましい。犠牲層106は、例えば酸又はアルカリに溶解しやすいアルミニウム等の金属により形成されてよい。又は、犠牲層106は、例えば有機溶剤に溶解しやすいレジストとその上に厚く堆積された粘度及び耐熱性の高いネガレジストとにより形成されてよい。犠牲層106は、単一層であっても複数層であってもよい。
【0034】
また、アモルファス合金層18を形成すべき領域の犠牲層106をエッチングにより除去した後に、フッ酸、フッ酸緩衝溶液、酸素プラズマ又はイオンガン等により基板100の表面を処理するのが好ましい。基板100の表面処理を行うことにより、基板100の表面に残存する犠牲層106や、例えば犠牲層106がレジストである場合には、当該レジストの現像に用いた有機溶剤等の付着物や吸着物を除去することができる。そのため、基板100とアモルファス合金層18との密着強度の低下を防ぐことができ、ひいてはプローブカード10の製造工程における歩留まりを向上することができる。
【0035】
続いて、図3(f)に示すように、基板100及び犠牲層106上にアモルファス合金層18を形成する。本実施形態において、アモルファス合金層18は、アモルファス合金をスパッタ法により堆積することによる形成する。スパッタ法により形成することにより、非晶質合金の状態のアモルファス合金層18を形成することができる。この場合、アモルファス合金層18は、300℃程度の高温でスパッタ出力を高くして基板100上に形成するのが好ましい。スパッタ出力を高くすることにより、アモルファス合金層18を短時間で比較的厚く形成することができる。本実施形態においては、犠牲層106を、基板100の溝部104にプローブピン12の他端が形成されるように除去しているので、アモルファス合金層18は、基板100の溝部104にプローブピン12の他端が設けられるように形成される。
【0036】
続いて、図3(g)に示すように、犠牲層106及び犠牲層106上に形成されたアモルファス合金層18を除去する。犠牲層106が、例えばアルミニウム等の金属により形成された場合、例えば酢酸水溶液等の酸又はアルカリ水溶液により犠牲層106を溶解して除去する。犠牲層106が、例えばレジストにより形成された場合、有機溶剤により犠牲層106を溶解して除去する。犠牲層106を除去する溶液又は溶剤は、犠牲層106をエッチングする速度と基板100又はアモルファス合金層18をエッチングする速度とのエッチング速度比が5〜100以上であるのが好ましい。犠牲層106を除去することにより、犠牲層106上に形成されたアモルファス合金層18も除去され、基板100上にプローブピン12を構成するアモルファス合金層18を得る。
【0037】
次に、図3(f)に示すように、アモルファス合金層18上に金属層20を形成する。金属層20は、低抵抗率の導電性材料により形成されるのが好ましい。本実施形態において、金属層20は、金(Au)をメッキ法により成長させることにより形成される。金属層20は、蒸着又はスパッタ法により形成されてもよいが、この場合も、プローブピン12の一端においてはメッキ法により形成されるのが好ましい。金属層20をメッキ法により形成する場合、まず、スパッタ法により基板100の全体に金属の薄膜を形成する。その後、メッキを施す部分以外を厚膜のレジストにより被覆しメッキ処理を施す。そして、メッキ処理後に厚膜のレジストを除去し、不要部分の金属の薄膜をミリング等によりエッチングして除去する。
【0038】
他の例において、金属層20は、図3(f)に示す工程において、基板100及び犠牲層106上にアモルファス合金層18を形成した後に、アモルファス合金層18上にスパッタ法により金属の薄膜を形成してもよい。この場合も、金属層20は、プローブピン12の一端においてはメッキ法により形成されるのが好ましい。
【0039】
続いて、図3(i)に示すように、基板100の溝部104を含む部分であって、アモルファス合金層18の他端に接する部分をエッチングにより除去して基板100に貫通孔110を形成する。貫通孔110は、基板100のアモルファス合金層18が形成された面の裏面から誘導結合型プラズマエッチング(ICP)又は水酸化カリウム水溶液等を用いたウェット異方性エッチング等により形成されるのが好ましい。貫通孔110は、プローブピン12の他端が自由になり、一端のみが基板100に保持された片持ち梁構造となるように形成される。
【0040】
次に、図3(j)に示すように、押圧治具120を用いて、プローブピン12を湾曲させる。押圧冶具120は、基板及び当該基板に設けられプローブピン12を押圧するための突出部を有する。突出部は、貫通孔110に挿入可能に形成されるのが好ましい。押圧冶具120は、例えばシリコン基板をウェット異方性エッチングすることにより、突出部を有するように形成される。
【0041】
このように形成された押圧冶具120を用いて、プローブピン12を押圧するために、例えばコンタクトアライナを用いて、貫通孔110と押圧治具120との位置合わせをする。次に、アモルファス合金層18を形成するアモルファス合金が過冷却液体域となるようアモルファス合金層18を加熱する。アモルファス合金層18を形成するアモルファス合金がパラジウムを主成分として含む場合、アモルファス合金層18を約350℃から400℃で加熱するのが好ましく、さらに好ましくは380℃で加熱する。アモルファス合金層18は、減圧下又は真空下で加熱するのが好ましい。
【0042】
続いて、押圧治具120の突出部によりプローブピン12を押圧することにより、プローブピン12を湾曲させる。この場合、プローブピン12の他端が基板100の方向に湾曲するように、押圧冶具120によりプローブピン12を押圧するのが好ましい。このとき、プローブピン12が基板100の方向に50μmから150μm程度湾曲するようにプローブピン12を押圧するのが好ましい。アモルファス合金層18を加熱すると共にプローブピン12を基板100の方向に押圧するのが好ましい。プローブピン12の押圧冶具120による押圧と加熱とは同時に行ってよい。また、プローブピン12を基板100の方向に押圧した後に、加熱を始めてもよい。以上の工程により、図3(k)に示すように、アモルファス合金層18の他端が基板100の方向に湾曲したプローブピン12を形成する。
【0043】
図4は、本発明の一実施形態に係る保持基板16を製造する工程を示す模式図である。図4(a)に示すように、まず保持基板16を準備する。保持基板16は、ポリイミド又はエポキシ等の有機系材料、又はアルミナ等のセラミック材料により形成されるのが好ましい。次に、図4(b)に示すように、保持基板16に伝送線路14を形成する。
【0044】
続いて、図4(c)に示すように、伝送線路14上に金バンプ22を形成する。他の例において、金バンプ22はアモルファス合金層18の一端に設けてもよい。金バンプ22は、バンプボンダを用いて形成してよく、また、メッキにより形成してよい。金バンプ24は、図3に示す基板100及び保持基板16の表面粗さを吸収するのに十分な厚さを有するのが好ましい。本実施形態において、金バンプ24は、10μm程度の厚さを有する。
【0045】
図5は、図3に示したプローブピン12を図4に示した配線基板14に接合する工程を示す模式図である。図5(a)に示すように、まず、プローブピン12の一端を保持基板16に形成された金バンプ24に位置合わせする。次に、図5(b)に示すように、アモルファス合金層18の一端を保持基板16に貼り合わせる。そして、アモルファス合金層18の一端を保持基板16に熱圧着する。プローブピン12の保持基板16への位置合わせ及びプローブピン12の保持基板16への接合は、フリップチップボンダ等を用いて一連の動作で行うのが好ましい。また、熱圧着は、アモルファス合金層18が過冷却液体域まで加熱されない程度の温度で行うのが好ましい。本実施形態において、熱圧着は約300℃で行う。他の例において、基板100及び保持基板16の表面粗さを抑制できれば、金バンプ24を用いず、プローブピン12と伝送線路14とを直接熱圧着してもよい。
【0046】
次に、図5(c)に示すように、基板100を除去する。基板100は、プローブピン12との接続部分をエッチングすることにより除去してもよい。エッチングは、例えば水酸化カリウム水溶液を用いたウェットエッチング又はXeF2を用いたドライエッチング等により行うのが好ましい。
【0047】
本実施形態においては、まずシリコン基板100に複数のプローブピン12を微細なピッチで形成した後に、良好な伝達特性を有する保持基板16に複数のプローブピン12を一括で転写実装することができる。そのため、プローブピン12のピッチが微細なプローブカード10を容易に製造することができる。従って、ギガヘルツ帯の高周波数の集積回路の特性を試験することができるプローブカード10を安価に、迅速に提供することができる。
【0048】
図6は、本発明の一実施形態に係るプローブピン12を製造する工程の他の例を示す模式図である。本実施例においては、図6(a)に示すように、図3(e)に示したように、犠牲層106の一部を除去した後に、アモルファス合金層18と基板100とを密着させる密着層114を基板100上に形成してもよい。この場合、図6(b)に示すように、アモルファス合金の薄層108を密着層114上に形成する。密着層108の厚さは、10nm程度であるのが好ましい。
【0049】
アモルファス合金がパラジウムを主成分とする場合、密着層114は、組成比が約1:1であるチタンニッケル合金を含むのが好ましい。アモルファス合金がパラジウムを主成分として銅を含有する場合、密着層114は、クロム又はチタンを含む第1密着層と銅を含む第2密着層とを有してよい。第1密着層は基板100上に形成し、アモルファス合金層18を第2密着層上に形成するのが好ましい。
【0050】
さらに、図6(c)に示すように、金属層20に含まれる金属がアモルファス合金層18に拡散するのを防ぐバリヤ層116をアモルファス合金層18と金属層20との間に形成してもよい。バリヤ層116は白金であるのが好ましい。バリヤ層116は100nm程度であるのが好ましい。アモルファス合金層18と金属層20との間にバリヤ層116を形成することにより、アモルファス合金層18を湾曲させるために加熱する場合においても、金属層20に含まれる金属がアモルファス合金層18に拡散することがない。
【0051】
また、アモルファス合金層18と金属層20とを密着させる密着層118をアモルファス合金層18上に形成してもよい。密着層118は、アモルファス合金層18とバリヤ層116との間に設けてもよい。密着層118は密着層114と同様に、アモルファス合金がパラジウムを主成分とする場合、組成比が1:1であるチタンニッケル合金を含むのが好ましい。アモルファス合金がパラジウムを主成分として銅を含有する場合、密着層114は、クロム又はチタンを含む第1密着層と銅を含む第2密着層とを有してよい。第1密着層は基板100上に形成し、アモルファス合金層18を第2密着層上に形成するのが好ましい。また、アモルファス合金層18上に白金であるバリヤ層116を形成する場合、密着層118は、銅を含む第2密着層のみを用いてもよい。
【0052】
次に、図6(d)に示すように、バリヤ層116及び/又は密着層118上に金属層20を形成する。アモルファス合金層18を形成するステップと、密着層114を形成するステップと、バリヤ層116及び/又は密着層118を形成するステップと、金属層20を形成するステップとは、スパッタ法により同一装置内で行うのが好ましい。
【0053】
図7は、本発明の一実施形態に係るプローブピン12を製造する工程の他の例を示す模式図である。まず、図7(a)に示すように基板100を準備する。次に、図7(b)に示すように、アモルファス合金層18をリフトオフにより形成するための犠牲層106を基板100上に形成し、アモルファス合金層18を形成すべき領域の犠牲層106を除去する。続いて、図7(c)に示すように、基板100及び犠牲層106上にアモルファス合金を含む薄層108を形成する。その後、図7(d)から図7(h)に示すように、図3に示した第1実施例と同様に、プローブピン12を形成する。このようにして形成したプローブピン12は、図5に示した第1実施例と同様に、配線基板16と接合してプローブカードを形成する。
【0054】
図8は、本発明の一実施形態に係るプローブカード10を製造する工程の他の例を示す模式図である。まず、図8(a)に示すように基板100を準備する。次に、図8(b)に示すように、アモルファス合金層18をリフトオフにより形成するための犠牲層106を基板100上に形成し、アモルファス合金層18を形成すべき領域の犠牲層106を除去する。
【0055】
続いて、図8(c)に示すように、基板100及び犠牲層106上に、後の工程において基板100をプローブカード10から除去しやすいようにするための剥離犠牲層112を形成する。剥離犠牲層112は、後の工程におけるアモルファス合金層の加熱変形、エッチング等の薬品処理等に耐え得る材料により形成されるのが好ましい。剥離犠牲層112は、例えば金属薄膜であるのが好ましい。本実施例において、剥離犠牲層112は、クロムを含み、約100nmの厚さに形成される。
【0056】
その後、図8(d)から図8(k)に示すように、図3、図4及び図5に示した例と同様に、プローブカード10を形成する。次に、図8(l)に示すように、剥離犠牲層112を過塩素酸と硝酸第二セリウムアンモニウムの混合溶液でエッチングすることにより、基板100及び剥離犠牲層112を除去し、プローブカード10を得る。
【0057】
本実施例において、剥離犠牲層112は、クロムを含むので、途中工程において基板100に十分に密着する密着強度及びエッチング等の薬品等への耐性を有し、基板100を除去する工程において、基板100をプローブカード10から容易に除去することができる。
【0058】
図9は、本発明の一実施形態に係るプローブピン12を製造する工程の他の例の一部を示す模式図である。まず、図9(a)に示すように基板100を準備する。次に、図9(b)に示すように、アモルファス合金層18をリフトオフにより形成するための犠牲層106を基板100上に形成し、アモルファス合金層18を形成すべき領域の犠牲層106を除去する。続いて、図9(c)に示すように、イオンガンを用いて、基板100の表面へイオンビームを照射する。イオンガンは、アルゴンガス又は酸素ガスをイオン源とするのが好ましい。基板100の表面へイオンビームを照射することにより、基板100の表面が粗面処理される。基板100の表面を粗面処理することにより、最終工程において、プローブカード10から基板100を容易に除去することができる。
【0059】
また、基板100の表面へイオンビームを照射する前に、スパッタ法により基板100の表面にアルミニウムを堆積させてもよい。基板100の表面にアルミニウムを堆積させることにより、イオンビームの照射時にアルミニウムが基板100の表面に拡散する。この場合、最終工程において、プローブカード10から基板100をより容易に除去することができる。
【0060】
図10は、本発明の一実施形態に係るプローブカード10を製造する工程の他の例の一部を示す模式図である。本実施例においては、図10(a)に示すように、金バンプ22をプローブピン12の金属層20上の一端に形成する。金バンプ22は、バンプボンダにより形成されるのが好ましい。金バンプ22は、金メッキにより形成されてもよい。図10(b)〜図10(d)に示すように、図5に示した第1実施例と同様に、プローブカード10を形成する。
【0061】
本実施例においては、プローブカード10の保持基板16が数百mm程度の大規模な場合であって、金バンプ22を保持基板16の伝送線路14上に形成するのが困難であっても、金バンプ22をプローブピン12側に形成するので、保持基板16とプローブピン12とを確実に接合させることができる。
【0062】
図11は、本発明の一実施形態に係るプローブカード10を製造する工程の他の例の一部を示す模式図である。本実施例においては、図11(a)に示すように、アモルファス合金層18上に金属層20を形成した直後に金バンプ22を形成する。金バンプ22は、メッキにより形成されるのが好ましい。その後、図11(b)〜図11(g)に示すように、図3〜図5に示した第1実施例と同様に、プローブカード10を形成する。本実施例においては、金属層20を形成した直後にメッキにより金バンプ22を形成するので、金属層20が基板100に完全に密着した状態で金バンプ22を形成することができる。そのため、その後の工程を歩留まり良く行うことができる。
【0063】
本実施形態におけるプローブカード10の製造方法によると、アモルファス合金によりプローブピン12を形成しているため、プローブピン12を過冷却液体域に押圧して加熱するだけで、湾曲した形状の複数のプローブピン12を得ることができる。そのため、微細な構造のプローブピン12を微細なピッチで並べたプローブカード10を製造することができる。
【0064】
また、本実施形態におけるプローブカード10の製造方法によると、シリコン基板100上に微細なピッチで複数のプローブピン12を並べて形成した後に、高周波特性の高い伝送線路14を有する保持基板16に複数のプローブピン12を一括で実装転写させるので、高周波特性の高いプローブカード10を容易に製造することができる。また、プローブピン12をアモルファス合金層18と金属層20により形成することにより、プローブピン12自身の抵抗値を低減させることができる。そのため、高周波で動作する集積回路の特性を正確に試験することができる。
【0065】
以上、本発明を実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更または改良を加えることができる。そのような変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【0066】
【発明の効果】
上記説明から明らかなように、本発明によれば微細な複数のプローブピンを微細なピッチで並べたプローブカードを提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係るプローブカードの第1実施例を示す断面図である。
【図2】図1に示したプローブカードを示す斜視図である。
【図3】本発明の一実施形態に係るプローブピンを製造する工程を示す模式図である。
【図4】本発明の一実施形態に係る保持基板を製造する工程を示す模式図である。
【図5】図3に示したプローブピンを図4に示した配線基板に接合する工程を示す模式図である。
【図6】本発明の一実施形態に係るプローブピンを製造する工程の他の例を示す模式図である。
【図7】本発明の一実施形態に係るプローブピンを製造する工程の他の例を示す模式図である。
【図8】本発明の一実施形態に係るプローブカードを製造する工程の他の例を示す模式図である。
【図9】本発明の一実施形態に係るプローブピンを製造する工程の他の例の一部を示す模式図である。
【図10】本発明の一実施形態に係るプローブカードを製造する工程の他の例の一部を示す模式図である。
【図11】本発明の一実施形態に係るプローブカードを製造する工程の他の例の一部を示す模式図である。
【符号の説明】
10…プローブカード、12…プローブピン、14…伝送線路、16…保持基板、18…アモルファス合金層、20…金属層、22…金バンプ、24…突起部、50…電子部品、52…端子、100…基板、102…保護膜、104…溝部、106…犠牲層、110…貫通孔、120…押圧冶具
Claims (28)
- 電子部品の端子に接触し、前記電子部品の特性を試験するために用いるプローブカードであって、
アモルファス合金層を有し、少なくとも一部が湾曲したプローブピンと、
前記プローブピンの一端を保持する保持基板と、
前記保持基板に設けられ、前記プローブピンと電気的に接続された伝送線路とを備えることを特徴とするプローブカード。 - 前記プローブピンは、前記アモルファス合金層上に形成された金属層を含み、前記金属層が前記伝送線路に接続されることを特徴とする請求項1に記載のプローブカード。
- 前記アモルファス合金層は、パラジウムを含むことを特徴とする請求項1又は2に記載のプローブカード。
- 前記プローブピンは、多端に設けられた突起部を有することを特徴とする請求項1に記載のプローブカード。
- 前記保持基板に並べて設けられた複数の前記プローブピンを含むことを特徴とする請求項1に記載のプローブカード。
- 電子部品の端子に接触し、前記電子部品の特性を試験するために用いるプローブピンであって、アモルファス合金層を有し、少なくとも一部が湾曲されたことを特徴とするプローブピン。
- 電子部品の端子に接触し、前記電子部品の特性を試験するために用いるプローブカードを製造するプローブカード製造方法であって、アモルファス合金層を有し、一端が基板に接続されたプローブピンを形成するステップと、前記アモルファス合金層を加熱するステップと、前記プローブピンの少なくとも一部が湾曲するように、前記プローブピンの他端を押圧するステップと、
導電性材料を含む伝送線路を形成した保持基板を準備するステップと、前記プローブピンの前記一端を前記保持基板に接合するステップとを備えることを特徴とするプローブカード製造方法。 - 前記アモルファス合金層は、スパッタ法によりアモルファス合金を堆積させることにより形成されることを特徴とする請求項7に記載のプローブカード製造方法。
- 前記アモルファス合金層は、パラジウムを含むアモルファス合金を堆積させることにより形成されることを特徴とする請求項7に記載のプローブカード製造方法。
- 前記プローブピンを形成するステップは、基板を準備するステップと、前記基板の所定の領域にアモルファス合金層を形成するステップと、前記所定の領域の一部を含む前記基板の一部を除去するステップと、を有することを特徴とする請求項7に記載のプローブカード製造方法。
- 前記基板の一部を除去するステップは、前記基板に開口部を形成するように前記基板の一部を除去し、前記プローブピンを押圧するステップは、前記開口部に挿入可能な突部を有する治具により前記アモルファス合金層を押圧することを特徴とする請求項10に記載のプローブカード製造方法。
- 前記アモルファス合金層を形成するステップは、前記基板上に犠牲層を形成するステップと、前記所定の領域の前記犠牲層を除去するステップと、前記アモルファス合金層をスパッタ法により形成するステップと、前記犠牲層及び前記犠牲層上に形成された前記アモルファス合金層を除去するステップとを有することを特徴とする請求項10に記載のプローブカード製造方法。
- 前記アモルファス合金層を形成するステップは、前記基板を粗面処理するステップを有し、
前記粗面処理した前記基板上に前記アモルファス合金層を形成することを特徴とする請求項10から12のいずれかに記載のプローブカード製造方法。 - 前記プローブピンを形成するステップは、前記基板と前記アモルファス合金層とを密着させる密着層を前記基板上に形成するステップをさらに有し、前記アモルファス合金層を形成するステップは、前記アモルファス合金層を前記密着層上に形成することを特徴とする請求項10に記載のプローブカード製造方法。
- 前記密着層を形成するステップは、組成比が約1:1であるチタンニッケル合金を含む層を形成することを特徴とする請求項14に記載のプローブカード製造方法。
- 前記密着層を形成するステップは、クロム又はチタンを含む第1密着層を前記基板上に形成するステップと、銅を含む第2密着層を前記第1密着層上に形成するステップとを有し、前記アモルファス合金層を形成するステップは、前記アモルファス合金層を前記第2密着層上に形成することを特徴とする請求項14に記載のプローブカード製造方法。
- 前記基板の上端から下端へ縮小する溝部を形成するステップをさらに備え、
前記アモルファス合金層を形成するステップは、前記基板の溝部に前記アモルファス合金層の他端が形成されるように前記アモルファス合金層を形成することを特徴とする請求項10に記載のプローブカード製造方法。 - 前記溝部を形成するステップは、前記基板の表面に保護膜を形成するステップと、前記溝部を形成すべき領域の前記保護膜を除去するステップと、前記保護膜をマスクとして異方性エッチングにより前記溝部を形成するステップとを有することを特徴とする請求項17に記載のプローブカード製造方法。
- 前記保持基板に導電性材料を含む伝送線路を形成するステップをさらに備えることを特徴とする請求項7に記載のプローブカード製造方法。
- 前記プローブピンを形成するステップは、前記基板に複数の前記プローブピンを形成し、前記接合するステップは、前記複数のプローブピンを前記保持基板に並べて接合することを特徴とする請求項7に記載のプローブカード製造方法。
- 前記接合するステップは、前記プローブピンの前記一端を前記保持基板に貼り合わせるステップと、前記プローブピンの前記一端を前記保持基板に熱圧着するステップとを有することを特徴とする請求項7に記載のプローブカード製造方法。
- 前記接合するステップは、前記プローブピンの前記一端及び前記保持基板の少なくとも一方にバンプを形成するステップと、前記バンプを介して前記プローブピンの前記一端を前記保持基板に貼り合わせるステップと、前記プローブピンの前記一端を前記保持基板に熱圧着するステップとを有することを特徴とする請求項7に記載のプローブカード製造方法。
- 前記基板の残りを除去するステップをさらに備えることを特徴とする請求項7から22のいずれかに記載のプローブカード製造方法。
- 前記プローブピンを形成するステップは、前記基板と前記アモルファス合金層との間に剥離犠牲層を形成するステップをさらに備え、前記基板の残りを除去するステップは、前記剥離犠牲層及び前記基板の残りを除去することを特徴とする請求項23に記載のプローブカード製造方法。
- 前記プローブピンを形成するステップは、前記アモルファス合金層上に、金属層を形成するステップをさらに有することを特徴とする請求項7に記載のプローブカード製造方法。
- 前記プローブピンを形成するステップは、前記金属層に含まれる金属が前記アモルファス合金層に拡散するのを防ぐバリヤ層を前記アモルファス合金層と前記金属層との間に形成するステップをさらに備えることを特徴とする請求項25に記載のプローブカード製造方法。
- 前記プローブピンを形成するステップは、前記アモルファス合金層と前記金属層とを密着させる密着層を前記アモルファス合金層上に形成するステップをさらに有し、前記金属層を形成するステップは、前記金属層を前記密着層上に形成することを特徴とする請求項25に記載のプローブカード製造方法。
- 電子部品の端子に接触し、前記電子部品の特性を試験するために用いるプローブピンを製造するプローブピン製造方法であって、一端が基板に接続されたアモルファス合金層を形成するステップと、前記アモルファス合金層を加熱するステップと、前記アモルファス合金層の少なくとも一部が湾曲するように、前記アモルファス合金層の他端を押圧するステップとを備えることを特徴とするプローブピン製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001078754A JP2002277485A (ja) | 2001-03-19 | 2001-03-19 | プローブカード、プローブピン、プローブカード製造方法及びプローブピン製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001078754A JP2002277485A (ja) | 2001-03-19 | 2001-03-19 | プローブカード、プローブピン、プローブカード製造方法及びプローブピン製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002277485A JP2002277485A (ja) | 2002-09-25 |
JP2002277485A6 true JP2002277485A6 (ja) | 2004-09-02 |
Family
ID=18935324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001078754A Pending JP2002277485A (ja) | 2001-03-19 | 2001-03-19 | プローブカード、プローブピン、プローブカード製造方法及びプローブピン製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002277485A (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4217468B2 (ja) | 2002-12-03 | 2009-02-04 | 株式会社アドバンテスト | プローブピンの配線基板への接続方法、及びプローブカードの製造方法 |
CN100422746C (zh) * | 2003-04-15 | 2008-10-01 | 日本电气株式会社 | 检查探测器 |
KR100557201B1 (ko) * | 2004-06-14 | 2006-03-10 | 주식회사 파이컴 | 프로브 본딩용 실리콘 웨이퍼 및 모듈 및 이를 이용한 프로브 본딩 방법 |
KR100911409B1 (ko) | 2007-11-21 | 2009-08-11 | (주)티에스이 | 캔틸레버 프로브 카드의 캔틸레버 프로브 수리 방법 |
KR20100025900A (ko) * | 2008-08-28 | 2010-03-10 | 삼성전기주식회사 | 프로브 카드 및 그의 제조 방법 |
JP5730681B2 (ja) * | 2010-07-15 | 2015-06-10 | 株式会社神戸製鋼所 | 半導体検査装置用プローブピン、その製造方法及び半導体検査方法 |
KR101801632B1 (ko) | 2011-10-10 | 2017-11-28 | 솔브레인멤시스(주) | 프로브 카드의 제작 방법, 프로브 카드 제작에 사용되는 베이스 기판의 리프트 오프 방법 및 이에 의해 제작된 프로브 카드와 이에 사용되는 베이스 기재 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3099066B1 (ja) * | 1999-05-07 | 2000-10-16 | 東京工業大学長 | 薄膜構造体の製造方法 |
-
2001
- 2001-03-19 JP JP2001078754A patent/JP2002277485A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6255727B1 (en) | Contact structure formed by microfabrication process | |
US6436802B1 (en) | Method of producing contact structure | |
US7488917B2 (en) | Electric discharge machining of a probe array | |
JP2002162418A (ja) | コンタクトストラクチャ並びにその製造方法及びそれを用いたプローブコンタクトアセンブリ | |
US20060242828A1 (en) | Fabrication of compliant spring contact structures and use thereof | |
KR20050085387A (ko) | 집적 회로의 검사를 수행하기 위한 소켓을 제조하는 방법및 제조된 소켓 | |
JPH11133062A (ja) | プローブカード及びプローブカード形成方法 | |
JP4560221B2 (ja) | コンタクトストラクチャとその製造方法 | |
JPH11145172A (ja) | バンプ構造体及びバンプ構造体形成方法 | |
JP5297200B2 (ja) | プローブボンディング方法及びこれを用いるプローブカードの製造方法 | |
JP2002277485A6 (ja) | プローブカード、プローブピン、プローブカード製造方法及びプローブピン製造方法 | |
JP3280327B2 (ja) | テスト・プローブ構造体及びその製造方法 | |
JP2000294677A (ja) | 高密度薄膜配線基板及びその製造方法 | |
JP2002277485A (ja) | プローブカード、プローブピン、プローブカード製造方法及びプローブピン製造方法 | |
JP2004311768A (ja) | 基板の製造方法及び半導体装置用基板及び半導体装置 | |
JP2749566B2 (ja) | 半導体lsi検査装置用プローブヘッド及びその製造方法 | |
JP2004184237A (ja) | プローブピンの配線基板への接続方法、及びプローブカードの製造方法 | |
JPH05267393A (ja) | 半導体装置及びその製造方法 | |
US20040154165A1 (en) | Method for manufacturing a probe pin and a probe card | |
JP4246437B2 (ja) | 素子内蔵型プローブの製造方法 | |
JP5342418B2 (ja) | 電気的試験用プローブ及びこれを用いた電気的接続装置 | |
JP3156874B2 (ja) | 回路測定用端子およびその製造方法 | |
JP3449997B2 (ja) | 半導体素子のテスト方法、そのテスト基板 | |
KR20100084421A (ko) | 배선 기판 제조 방법 및 이를 포함하는 프로브 카드 제조 방법 | |
JP2005257693A (ja) | プローブユニットの製造方法 |