JP2002259206A - アドレスバス拡張制御方法およびシステム - Google Patents

Abstract

(57)【要約】 【課題】 アドレスバスの拡張を行なう際の使用者の負
担を軽減する。 【解決手段】 各論理積演算回路１Ｂ₁₆〜１Ｂ₁₉は、ラ
ッチアドレス信号出力端子ＬＡ１６〜ＬＡ１９から出力
されるラッチアドレス信号を入力し、アドレス信号出力
端子Ａ１６〜Ａ１９から出力されるアドレス信号のう
ち、各ラッチアドレス信号にそれぞれ対応するアドレス
信号を入力する。各論理積演算回路１Ｂ₁₆〜１Ｂ₁₉の出
力信号は各上位ビットのアドレス信号として拡張Ｉ／Ｆ
３に入力される。したがって、メイン電子機器ユニット
１から出力されるアドレスが実アドレスであっても、上
位４ビットのアドレスが固定のラッチアドレスであるア
ドレスであっても、拡張ユニット２は、そのメイン電子
機器ユニット１の出力するアドレスに応じたアドレス信
号を出力することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アドレスバス（ア
ドレス／データ混在バス含む）を備える電子機器ユニッ
トのアドレスバスを拡張するための拡張ユニットのアド
レスバス拡張制御方法およびシステムに関し、特に、電
子機器ユニットのアドレスバス上を伝送されるアドレス
が、実アドレスか、幾つかの上位ビットのアドレスが固
定のラッチアドレスであるアドレスかのいずれかである
場合のアドレスバス拡張制御方法およびシステムに関す
る。

【０００２】

【従来の技術】アドレスバス（アドレス／データ混在バ
ス含む）を備えた電子機器ユニットのアドレスバス上の
アドレス信号を外部機器に出力するためには、電子機器
ユニットと外部機器との間に、実質的にアドレスバスを
拡張し、そのアドレスバスを外部機器と接続するための
バッファ等の拡張インタフェース（以下、Ｉ／Ｆ）を備
える拡張ユニットが必要となる。

【０００３】また、このような電子機器ユニットのアド
レスバス上を伝送されるアドレスは、実アドレスか、幾
つかの上位ビットのアドレスが固定のラッチアドレスで
あるアドレスかのいずれかであるため、拡張ユニットで
は電子機器ユニットから出力されるアドレス信号がどち
らであるかを、予め設定しておく必要がある。

【０００４】例えば、このような拡張ユニットには、メ
モリの書き込み治具装置などがある。メモリの書き込み
治具装置では、ジャンパ線やスイッチ等の手動のバス設
定切替え手段によって、外部機器に出力するアドレス信
号を実アドレスとするかラッチアドレスとするかを設定
している。

【０００５】図２は、従来のアドレスバス拡張制御方法
を実現するための回路図である。図２に示すように、従
来のアドレスバス拡張制御方法は、実アドレス／ラッチ
アドレス切替えスイッチ２Ｂを用いて実現される。

【０００６】メイン電子機器ユニット１は、アドレス信
号出力端子Ａ０〜Ａ１９からアドレス信号を出力し、デ
ータ信号出力端子Ｄ０〜Ｄ３からデータ信号を出力し、
アドレスラッチ信号出力端子／ＡＬＥからアドレスラッ
チ信号を出力し、リセット信号出力端子／ＲＥＳＥＴか
らリセット信号を出力する。なお、各出力端子の符号の
先頭に／が付いている場合には、その出力端子から出力
される信号はローアクティブの信号である。

【０００７】拡張ユニット１２は、メイン電子機器ユニ
ット１のアドレスバスを拡張して外部機器（不図示）に
接続するためのユニットであり、そのアドレスバス上の
アドレス信号を出力する拡張Ｉ／Ｆ３を有している。拡
張ユニット１２は、上位４ビットのアドレス信号出力端
子Ａ１６〜Ａ１９を抵抗Ｒ１〜Ｒ４でプルアップしてい
る。データ信号出力端子Ｄ０〜Ｄ３、アドレスラッチ信
号出力端子／ＡＬＥ、リセット信号出力端子／ＲＥＳＥ
Ｔは、アドレスラッチ回路１Ａに入力される。

【０００８】メイン電子機器ユニット１は、上位４ビッ
トのアドレスが固定のラッチアドレスであるアドレスで
ある場合には、アドレス信号出力端子Ａ１６〜Ａ１９か
ら出力する上位４ビットのアドレス信号をオフとすると
ともに上位４ビットのアドレスを示すデータ信号をデー
タ信号出力端子群Ｄ０〜Ｄ３から出力する。さらに、メ
イン電子機器ユニット１は、アドレスラッチ信号出力端
子／ＡＬＥをオン（ローアクティブ）とする。

【０００９】アドレスラッチ回路１Ａは、アドレスラッ
チ信号がオンすると、データ信号出力端子Ｄ０〜Ｄ３か
ら出力されるデータ信号をラッチして、ラッチアドレス
出力端子ＬＡ１６〜ＬＡ１９からラッチアドレス信号を
出力する。リセット信号が入力されると、アドレスラッ
チ回路１Ａは、出力するラッチアドレス信号ＬＡ１６〜
ＬＡ１９を初期化する。

【００１０】実アドレス／ラッチアドレス切替えスイッ
チ２Ｂは、拡張Ｉ／Ｆ３に出力する信号を、アドレス信
号出力端子Ａ１６〜Ａ１９から出力されるアドレス信号
か、アドレスラッチ回路１Ａのラッチアドレス信号出力
端子ＬＡ１６〜ＬＡ１９から出力されるラッチアドレス
信号かのいずれかを選択的に切替えるスイッチである。

【００１１】メイン電子機器ユニット１は、出力するア
ドレスが実アドレスである場合には、アドレス信号出力
端子Ａ０〜Ａ１９から実アドレスの信号を出力する。こ
の場合には、実アドレス／ラッチアドレス切替えスイッ
チ２Ｂをアドレス信号出力端子Ａ１６〜Ａ１９の方に予
め手動で切替え接続しておく。この手動のバス設定によ
って、拡張Ｉ／Ｆ３には、アドレス信号出力端子Ａ０〜
Ａ１９から出力される実アドレスが入力されるようにな
る。

【００１２】また、メイン電子機器ユニット１は、出力
する上位４ビットのアドレスが固定のラッチアドレスで
あるアドレスである場合には、アドレス信号出力端子Ａ
０〜Ａ１５からアドレス信号を出力するとともに、アド
レス信号出力端子Ａ１６〜Ａ１９から出力する信号をオ
フとし、データ信号出力端子Ｄ０〜Ｄ３からデータ信号
を出力する。この場合には、実アドレス／ラッチアドレ
ス切替えスイッチ２Ｂをアドレス信号出力端子ＬＡ１６
〜ＬＡ１９の方に手動で予め接続しておく。この手動の
バス設定により、拡張Ｉ／Ｆ３には、アドレス信号出力
端子Ａ０〜Ａ１５から出力されるアドレス信号と、ラッ
チアドレス信号出力端子ＬＡ１６〜ＬＡ１９から出力さ
れるラッチアドレス信号とが入力されるようになる。

【００１３】以上述べたように、従来のアドレスバス拡
張制御方法では、メイン電子機器ユニット１から出力さ
れるアドレスが実アドレスであるか上位４ビットのアド
レスが固定のラッチアドレスであるアドレスであるか
を、予め拡張ユニット１２のバス設定を手動で設定して
おかなければならないという問題があった。

【００１４】

【発明が解決しようとする課題】以上述べたように、従
来のアドレスバス拡張制御方法では、メイン電子機器ユ
ニットから出力されるアドレスが実アドレスであるかラ
ッチアドレスであるかを、手動で拡張ユニットにバス設
定をしておかなければ、メイン電子機器ユニットから出
力されるアドレスに応じたアドレス信号を出力すること
ができない。そのため、予め手動で拡張ユニットのバス
設定をしておかなければならず、使用者の負担が大きく
なってしまうという問題があった。

【００１５】本発明は、アドレスバスの拡張を行なう際
の使用者の負担を軽減することができるアドレスバス拡
張制御方法およびシステムを提供することを目的とす
る。

【００１６】

【課題を解決するための手段】上記課題を解決するため
に、本発明のアドレスバス拡張制御方法では、アドレス
バスおよび該アドレスバスの各ビットのアドレス信号出
力端子群を備え、前記アドレスバス上を伝送されるアド
レスが実アドレスか、幾つかの上位ビットのアドレスが
固定のラッチアドレスであるアドレスかのいずれかであ
って、前記各上位ビットのアドレスが前記ラッチアドレ
スであるアドレスである場合には、前記各上位ビットの
アドレス信号出力端子から出力するアドレス信号をオフ
するとともに前記各上位ビットのアドレスを示すデータ
信号を前記アドレス信号出力端子群とは別のデータ信号
出力端子から出力するメイン電子機器ユニットと、前記
データ信号をラッチして前記各上位ビットのラッチアド
レス信号を出力するラッチ回路を備え、前記アドレス信
号出力端子群から出力される各アドレス信号のうちの前
記各上位ビット以外の各ビットのアドレス信号ととも
に、前記ラッチ回路から出力される各ラッチアドレス信
号か、前記アドレス信号出力端子群から出力される各ア
ドレス信号のうちの前記各上位ビットのアドレス信号か
のいずれかを外部に出力する拡張インタフェースをさら
に備える拡張ユニットとを備えるシステムのアドレスバ
ス拡張制御方法において、前記各上位ビット毎に２入力
１出力の論理積演算回路を予め前記拡張ユニットに備え
ておき、前記各上位ビットのラッチアドレス信号と、前
記アドレス信号出力端子群から出力される各アドレス信
号のうちの当該各ラッチアドレス信号にそれぞれ対応す
るアドレス信号とを前記各論理積演算回路に入力し、前
記各論理積演算回路の出力信号を前記各上位ビットのア
ドレス信号として前記拡張インタフェースに出力するこ
とを特徴とする。

【００１７】本発明のアドレスバス拡張制御方法では、
拡張ユニットが上位ビットの実アドレスのアドレス信号
とそれらのアドレス信号に対応するラッチアドレスのア
ドレス信号とを入力する論理積演算回路の出力を上位ビ
ットのアドレス信号とすることによって、メイン電子機
器ユニットから出力されるアドレスが実アドレスであっ
ても、各上位ビットのアドレスが固定のラッチアドレス
であるアドレスであっても、拡張ユニットがそのメイン
電子機器ユニットの出力するアドレスに対応したアドレ
ス信号を出力することができる。そのため、本発明のア
ドレスバス拡張制御方法では、アドレスバスを拡張する
際に使用者が予めバス設定をしておく必要がなくなるた
め、使用者の負担を軽減することができる。

【００１８】

【発明の実施の形態】次に、本発明の一実施形態のアド
レスバス拡張制御方法およびシステムを図面を参照して
詳細に説明する。全図において、同一の符号がつけられ
ている構成要素は、すべて同一のものを示す。図１は、
本実施形態のアドレスバス拡張制御方法を実現するため
の回路図、すなわちアドレスバス拡張制御システムの回
路図である。図１に示す回路は、拡張ユニット１２の代
わりに拡張ユニット２を備える点が、図２に示す回路と
異なっている。拡張ユニット２は、実アドレス／ラッチ
アドレス切替えスイッチ２Ｂの代わりに、論理積演算回
路１Ｂ₁₆〜１Ｂ₁₉を備えている点が、拡張ユニット１２
と異なっている。

【００１９】各論理積演算回路１Ｂ₁₆〜１Ｂ₁₉は、２入
力１出力の論理積演算回路である。各論理積演算回路１
Ｂ₁₆〜１Ｂ₁₉は、ラッチアドレス信号出力端子ＬＡ１６
〜ＬＡ１９から出力されるラッチアドレス信号を入力
し、アドレス信号出力端子Ａ１６〜Ａ１９から出力され
るアドレス信号のうち、各ラッチアドレス信号にそれぞ
れ対応するアドレス信号を入力する。各論理積演算回路
１Ｂ₁₆〜１Ｂ₁₉の出力信号は上位４ビットのアドレス信
号として拡張Ｉ／Ｆ３に入力される。

【００２０】本実施形態のアドレスバス拡張制御方法で
は、拡張ユニット２が、上位４ビットの実アドレスのア
ドレス信号と、ラッチアドレスのアドレス信号とを入力
する論理積演算回路１Ｂ₁₆〜１Ｂ₁₉の出力信号を上位４
ビットのアドレス信号とすることによって、メイン電子
機器ユニット１から出力されるアドレスが実アドレスで
あっても、上位４ビットのアドレスが固定のラッチアド
レスであるアドレスであっても、拡張ユニット２が、メ
イン電子機器ユニット１から出力されるアドレスに応じ
たアドレス信号を出力することができる。そのため、本
実施形態のアドレスバス拡張制御方法では、アドレスバ
スを拡張する際に使用者が予めバス設定をしておく必要
がなくなるため、使用者の負担を軽減することができ
る。

【００２１】

【発明の効果】以上述べたように、本発明のアドレスバ
ス拡張制御方法およびシステムでは、拡張ユニットが、
上位ビットの実アドレスのアドレス信号と、ラッチアド
レスのアドレス信号とを入力する論理積演算回路の出力
を上位ビットのアドレス信号とすることによって、メイ
ン電子機器ユニットから出力されるアドレスが実アドレ
スであっても、上位ビットのアドレスが固定のラッチア
ドレスであるアドレスであっても、拡張ユニットがメイ
ン電子機器ユニットから出力されるアドレスに応じたア
ドレス信号を出力することができる。そのため、本発明
のアドレスバス拡張制御方法では、アドレスバスを拡張
する際に使用者が予めバス設定をしておく必要がなくな
るため、使用者の負担を軽減することができる。

【図面の簡単な説明】

【図１】本発明の一実施形態のアドレスバス拡張制御方
法を実現するための回路図である。

【図２】従来のアドレスバス拡張制御方法を実現するた
めの回路図である。

【符号の説明】

１ メイン電子機器ユニット ２、１２ 拡張ユニット ３ 拡張Ｉ／Ｆ １Ａ アドレスラッチ回路 １Ｂ₁₆〜１Ｂ₁₉ 論理積演算回路 ２Ｂ 実アドレス／ラッチアドレス切替えスイッチ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 アドレスバスおよび該アドレスバスの各
   ビットのアドレス信号出力端子群を備え、前記アドレス
   バス上を伝送されるアドレスが実アドレスか、幾つかの
   上位ビットのアドレスが固定のラッチアドレスであるア
   ドレスかのいずれかであって、前記各上位ビットのアド
   レスが前記ラッチアドレスであるアドレスである場合に
   は、前記各上位ビットのアドレス信号出力端子から出力
   するアドレス信号をオフするとともに前記各上位ビット
   のアドレスを示すデータ信号を前記アドレス信号出力端
   子群とは別のデータ信号出力端子から出力するメイン電
   子機器ユニットと、 前記データ信号をラッチして前記各上位ビットのラッチ
   アドレス信号を出力するラッチ回路を備え、前記アドレ
   ス信号出力端子群から出力される各アドレス信号のうち
   の前記各上位ビット以外の各ビットのアドレス信号とと
   もに、前記ラッチ回路から出力される各ラッチアドレス
   信号か、前記アドレス信号出力端子群から出力される各
   アドレス信号のうちの前記各上位ビットのアドレス信号
   かのいずれかを外部に出力する拡張インタフェースをさ
   らに備える拡張ユニットとを備えるシステムのアドレス
   バス拡張制御方法において、 前記各上位ビット毎に２入力１出力の論理積演算回路を
   予め前記拡張ユニットに備えておき、 前記各上位ビットのラッチアドレス信号と、前記アドレ
   ス信号出力端子群から出力される各アドレス信号のうち
   の当該各ラッチアドレス信号にそれぞれ対応するアドレ
   ス信号とを前記各論理積演算回路に入力し、 前記各論理積演算回路の出力信号を前記各上位ビットの
   アドレス信号として前記拡張インタフェースに出力する
   ことを特徴とするアドレスバス拡張制御方法。
2. 【請求項２】 アドレスバスおよび該アドレスバスの各
   ビットのアドレス信号出力端子群を備え、前記アドレス
   バス上を伝送されるアドレスが実アドレスか、幾つかの
   上位ビットのアドレスが固定のラッチアドレスであるア
   ドレスかのいずれかであって、前記各上位ビットのアド
   レスが前記ラッチアドレスであるアドレスである場合に
   は、前記各上位ビットのアドレス信号出力端子から出力
   するアドレス信号をオフするとともに前記各上位ビット
   のアドレスを示すデータ信号を前記アドレス信号出力端
   子群とは別のデータ信号出力端子から出力するメイン電
   子機器ユニットと、 前記データ信号をラッチして前記各上位ビットのラッチ
   アドレス信号を出力するラッチ回路を備え、前記アドレ
   ス信号出力端子群から出力される各アドレス信号のうち
   の前記各上位ビット以外の各ビットのアドレス信号とと
   もに、前記ラッチ回路から出力される各ラッチアドレス
   信号か、前記アドレス信号出力端子群から出力される各
   アドレス信号のうちの前記各上位ビットのアドレス信号
   かのいずれかを外部に出力する拡張インタフェースをさ
   らに備えるシステムのアドレスバス拡張制御システムに
   おいて、 前記拡張ユニットは、前記各上位ビット毎に２入力１出
   力の論理積演算回路を備え、 前記各論理積演算回路は、前記各上位ビットのラッチア
   ドレス信号と、前記アドレス信号出力端子群から出力さ
   れる各アドレス信号のうちの当該各ラッチアドレス信号
   にそれぞれ対応するアドレス信号とを入力し、出力信号
   を前記各上位ビットのアドレス信号として前記拡張イン
   タフェースに出力することを特徴とするアドレスバス拡
   張制御システム。