JPH0754452B2 - デ−タ変換装置 - Google Patents
デ−タ変換装置Info
- Publication number
- JPH0754452B2 JPH0754452B2 JP61021116A JP2111686A JPH0754452B2 JP H0754452 B2 JPH0754452 B2 JP H0754452B2 JP 61021116 A JP61021116 A JP 61021116A JP 2111686 A JP2111686 A JP 2111686A JP H0754452 B2 JPH0754452 B2 JP H0754452B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- port
- latch
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Input From Keyboards Or The Like (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、テレビジョン受像機のキー操作部および発光
ダイオード表示部と、中央制御装置との間に使用される
データ変換装置に関するものである。
ダイオード表示部と、中央制御装置との間に使用される
データ変換装置に関するものである。
（従来の技術） 近年、ニューメディア機器の発展は目ざましいものがあ
り、とりわけテレビジョン受像機（以下受像機と記す）
はこれらの機器の表示用端末装置として、重要視されて
きた。その際、ニューメディア機器からの信号は、ビデ
オ信号（たとえばビデオテープレコーダ）およびRGB信
号（たとえばパーソナルコンピユータ）の２種類が考え
られ、それぞれ受像機とは２ないし３系統の接続が行な
われるので、受像機側においては、現在表示している信
号が接続している機器のうちどれから得られているかを
表示する必要がある。この表示には主に発光ダイオード
（以下LEDと記す）が使用されるが、これらのLEDに信号
を出すために、LEDの個数に相当する配線を受像機の中
央制御装置から設ける必要があった。また受像機の前面
に操作用のキーを設け、マトリクス構成にすることによ
り、押されたキーの位置を判定しているが、この場合に
もマトリクスを構成する配線相当分を、受像機の中央装
置から設ける必要があった。
り、とりわけテレビジョン受像機（以下受像機と記す）
はこれらの機器の表示用端末装置として、重要視されて
きた。その際、ニューメディア機器からの信号は、ビデ
オ信号（たとえばビデオテープレコーダ）およびRGB信
号（たとえばパーソナルコンピユータ）の２種類が考え
られ、それぞれ受像機とは２ないし３系統の接続が行な
われるので、受像機側においては、現在表示している信
号が接続している機器のうちどれから得られているかを
表示する必要がある。この表示には主に発光ダイオード
（以下LEDと記す）が使用されるが、これらのLEDに信号
を出すために、LEDの個数に相当する配線を受像機の中
央制御装置から設ける必要があった。また受像機の前面
に操作用のキーを設け、マトリクス構成にすることによ
り、押されたキーの位置を判定しているが、この場合に
もマトリクスを構成する配線相当分を、受像機の中央装
置から設ける必要があった。
第３図は従来のデータ変換装置の構成図を示すものであ
る。同図において、31は中央制御装置、32はキーマトリ
クス、33はLEDである。
る。同図において、31は中央制御装置、32はキーマトリ
クス、33はLEDである。
中央制御装置31においてローアクティブのストローブパ
ルスを発生し、ポート34を介したのち、32aに示す配線
によってキーマトリクス32の横配線に送り込まれる。こ
のとき、キーマトリクス32の任意のキーが１個押された
ならば、そのキーに接続されている縦配線32bによって
ポート34を介して中央制御装置31にストローブパルスが
取り込まれ、押されたキーが何であるかを判断する。
ルスを発生し、ポート34を介したのち、32aに示す配線
によってキーマトリクス32の横配線に送り込まれる。こ
のとき、キーマトリクス32の任意のキーが１個押された
ならば、そのキーに接続されている縦配線32bによって
ポート34を介して中央制御装置31にストローブパルスが
取り込まれ、押されたキーが何であるかを判断する。
また、LEDドライブについては、LED33に示す中で表示し
たいLEDのカソードを中央制御装置31のポート35を介し
てローレベルに設定することによって、所定のLEDを表
示させている。
たいLEDのカソードを中央制御装置31のポート35を介し
てローレベルに設定することによって、所定のLEDを表
示させている。
（発明が解決しようとする問題点） 上記構成では、中央制御装置とリードおよびキーマトリ
クスの間に多くの配線を必要とするため部品点数が多く
なり原価高になる欠点があった。
クスの間に多くの配線を必要とするため部品点数が多く
なり原価高になる欠点があった。
本発明の目的は、従来の欠点を解消し、I/Oラッチによ
って、ポートを入力と出力とを兼用したI/Oポートにす
る働きをもたせることができ、したがってパラレルデー
タとシリアルデータとの変換を行なうことができ、受像
機のキー操作部およびLED表示部と中央制御装置の間に
バスラインを設けることにより、配線数を大幅に削減す
ることができるデータ変換装置を提供することである。
って、ポートを入力と出力とを兼用したI/Oポートにす
る働きをもたせることができ、したがってパラレルデー
タとシリアルデータとの変換を行なうことができ、受像
機のキー操作部およびLED表示部と中央制御装置の間に
バスラインを設けることにより、配線数を大幅に削減す
ることができるデータ変換装置を提供することである。
（問題点を解決するための手段） 本発明のデータ変換装置は、直列に接続されたシフトレ
ジスタにより構成されるモードセレクトレジスタと、そ
の出力に直列に接続されたシフトレジスタにより構成さ
れるチップセレクトレジスタと、モードセレクトレジス
タにより選択される出力レジスタと、シフトレジスタに
より構成されて出力データをラッチする出力ラッチと、
パラレルデータの入力または出力を行なうI/Oポート
と、シフトレジスタにより構成され、各I/Oポートの入
・出力を指定するデータをラッチするI/Oラッチと、I/O
データ端子とクロック端子とモード端子からなるバスラ
インとを備え、そのバスラインを経由してI/Oデータ端
子からシリアルデータが入力されるときに、I/Oラッチ
のＱ出力のデータが“H"であればI/Oポートが出力に設
定されていることになり、前記シリアルデータの内容を
パラレルデータとしてI/Oポートから出力し、逆にI/Oポ
ートからパラレルデータが入力されるときにI/Oラッチ
のＱ出力のデータが“L"であれば、I/Oポートが入力に
設定されていることになり、前記パラレルデータの内容
をシリアルデータとしてI/Oデータ端子から出力するこ
とにより、I/Oラッチによって、ポートを入力と出力と
に兼用したI/Oポートにする働きをもつことを可能にし
たものである。
ジスタにより構成されるモードセレクトレジスタと、そ
の出力に直列に接続されたシフトレジスタにより構成さ
れるチップセレクトレジスタと、モードセレクトレジス
タにより選択される出力レジスタと、シフトレジスタに
より構成されて出力データをラッチする出力ラッチと、
パラレルデータの入力または出力を行なうI/Oポート
と、シフトレジスタにより構成され、各I/Oポートの入
・出力を指定するデータをラッチするI/Oラッチと、I/O
データ端子とクロック端子とモード端子からなるバスラ
インとを備え、そのバスラインを経由してI/Oデータ端
子からシリアルデータが入力されるときに、I/Oラッチ
のＱ出力のデータが“H"であればI/Oポートが出力に設
定されていることになり、前記シリアルデータの内容を
パラレルデータとしてI/Oポートから出力し、逆にI/Oポ
ートからパラレルデータが入力されるときにI/Oラッチ
のＱ出力のデータが“L"であれば、I/Oポートが入力に
設定されていることになり、前記パラレルデータの内容
をシリアルデータとしてI/Oデータ端子から出力するこ
とにより、I/Oラッチによって、ポートを入力と出力と
に兼用したI/Oポートにする働きをもつことを可能にし
たものである。
（作用） 本発明は、バスラインを経由してI/Oデータ端子からシ
リアルデータが入力されるときに、I/OラッチのＱ出力
のデータが“H"であればI/Oポートが出力に設定されて
いることになり、前記シリアルデータの内容をパラレル
データとしてI/Oポートから出力し、逆に、I/Oポートか
らパラレルデータが入力されるときに、I/OラッチのＱ
出力のデータが“L"であれば、I/Oポートが入力に設定
されていることになり、前記パラレルデータの内容をシ
リアルデータとしてI/Oデータ端子から出力することに
よりI/Oラッチによって、ポートを入力と出力とに兼用
したI/Oポートにする働きをする。
リアルデータが入力されるときに、I/OラッチのＱ出力
のデータが“H"であればI/Oポートが出力に設定されて
いることになり、前記シリアルデータの内容をパラレル
データとしてI/Oポートから出力し、逆に、I/Oポートか
らパラレルデータが入力されるときに、I/OラッチのＱ
出力のデータが“L"であれば、I/Oポートが入力に設定
されていることになり、前記パラレルデータの内容をシ
リアルデータとしてI/Oデータ端子から出力することに
よりI/Oラッチによって、ポートを入力と出力とに兼用
したI/Oポートにする働きをする。
（実施例） 本発明による一実施例を第１図および第２図に基づいて
説明する。
説明する。
第１図は本発明のデータ変換装置の回路図である。同図
において、１は出力データレジスタであり、モードセレ
クタにより選択されるクロックにより動作するシフトレ
ジスタにより構成される。２は出力ラッチであり、シフ
トレジスタにより構成されていて出力データレジスタ１
のＱ出力からの出力データをラッチする。３はI/Oラッ
チであり、シフトレジスタにより構成されて各I/Oポー
トの入・出力を指定するデータをラッチする。４はAND
ゲートで、出力ラッチ２のＱ出力とI/Oラッチ３のＱ出
力とのANDをとる。５は出力バッファ、６はプルアップ
抵抗器であり、出力バッファ５の負荷抵抗の働きも兼ね
る。７はI/Oポートで、8,9はスリーステートバッファ
（１），（２）である。10は入力ラッチレジスタで、I/
Oポート７からのデータをラッチする。11はモードセレ
クトレジスタ、12はチップセレクトレジスタであり、モ
ードセレクトレジスタ11およびチップセレクトレジスタ
12において、出力データレジスタ1,出力ラッチ2,I/Oラ
ッチおよび出力バッファのうち、所定のレジスタおよび
ラッチにモード端子13およびクロック端子14から入力さ
れる信号を用いて、クロック信号を選択する。15はI/O
データ端子でシリアルデータを外部より入力もしくは外
部へ出力する。
において、１は出力データレジスタであり、モードセレ
クタにより選択されるクロックにより動作するシフトレ
ジスタにより構成される。２は出力ラッチであり、シフ
トレジスタにより構成されていて出力データレジスタ１
のＱ出力からの出力データをラッチする。３はI/Oラッ
チであり、シフトレジスタにより構成されて各I/Oポー
トの入・出力を指定するデータをラッチする。４はAND
ゲートで、出力ラッチ２のＱ出力とI/Oラッチ３のＱ出
力とのANDをとる。５は出力バッファ、６はプルアップ
抵抗器であり、出力バッファ５の負荷抵抗の働きも兼ね
る。７はI/Oポートで、8,9はスリーステートバッファ
（１），（２）である。10は入力ラッチレジスタで、I/
Oポート７からのデータをラッチする。11はモードセレ
クトレジスタ、12はチップセレクトレジスタであり、モ
ードセレクトレジスタ11およびチップセレクトレジスタ
12において、出力データレジスタ1,出力ラッチ2,I/Oラ
ッチおよび出力バッファのうち、所定のレジスタおよび
ラッチにモード端子13およびクロック端子14から入力さ
れる信号を用いて、クロック信号を選択する。15はI/O
データ端子でシリアルデータを外部より入力もしくは外
部へ出力する。
なお、出力データレジスタ１ないし入力ラッチレジスタ
10はビット数だけパラレルに存在する。16はI/O切換ス
イッチである。
10はビット数だけパラレルに存在する。16はI/O切換ス
イッチである。
次に動作を説明する。I/Oデータ端子13に、まず最初に
出力データレジスタ１に所定のデータを入力する準備を
する。具体的には、チップをセレクトレジスタ10用に３
ビット、モードセレクトレジスタ用に５ビットのシリア
ルデータである。このデータにより、モードセレクトレ
ジスタ９の中の５ビットのMSBが“H"に設定されるの
で、この設定ののちでクロック端子12よりクロック信号
が入力すると、この信号は出力データレジスタ１のクロ
ック入力端子に入力されることになるので、このクロッ
クに同期してI/Oデータ端子13から、I/Oラッチ３へラッ
チしようとするデータを入力する。実際には、このデー
タは出力データレジスタ１のＱ出力が、I/Oラッチ３の
Ｄ入力と直結しているので、I/Oラッチ３におけるデー
タの論理は、I/Oデータ端子13における論理と逆にな
る。そして、I/Oラッチ３のＱ出力におけるデータが
“H"であれば、ANDゲート４の出力は出力ラッチ２のＱ
出力に依存することになるので、出力ラッチ２のＱ出力
が“H"であればANDゲート４の出力も“H"となり、出力
バッファ５がON状態となって、I/Oポート７は“L"とな
る。また出力ラッチ２のＱ出力が“L"であれば、ANDゲ
ート４の出力も“L"となり出力バッファ５がOFF状態と
なるので、プルアップ抵抗器４があるためにI/Oポート
７は“H"となる。なお、この時にスリーステートバッフ
ァ（Ｉ）８は、モードセレクトレジスタ11のLSBが“L"
であるためONである。このときにモードセレクトレジス
タ11からのパルスが入力ラッチレジスタ10に加わること
によってI/Oポート７は、I/Oラッチ３のＱ出力が“H"で
あれば、I/Oポート７の状態は出力ラッチ２のＱ出力に
依存するので出力状態となる。またI/Oラッチ３のＱ出
力におけるデータが“L"であれば、ANDゲード４の出力
も“L"となり、出力バッファ５はOFF状態となるので、I
/Oポート７はプルアップ抵抗器６により“H"となる。こ
のときにI/Oポート７よりアクティブ“L"のデータが入
力されれば、このときはスリーステートバッファ（１）
８は、モードセレクトレジスタ11のLSBが“H"になって
いることによって、OFFであるが、スリーステートバッ
ファ（II）９は、このときにONになっているので、この
ときにクロック端子14を経由してクロックを加えること
により、入力ラッチレジスタ10をシフトして、パラレル
データを、I/O切換スイッチ16を経由してI/Oデータ端子
15から得ることができる。
出力データレジスタ１に所定のデータを入力する準備を
する。具体的には、チップをセレクトレジスタ10用に３
ビット、モードセレクトレジスタ用に５ビットのシリア
ルデータである。このデータにより、モードセレクトレ
ジスタ９の中の５ビットのMSBが“H"に設定されるの
で、この設定ののちでクロック端子12よりクロック信号
が入力すると、この信号は出力データレジスタ１のクロ
ック入力端子に入力されることになるので、このクロッ
クに同期してI/Oデータ端子13から、I/Oラッチ３へラッ
チしようとするデータを入力する。実際には、このデー
タは出力データレジスタ１のＱ出力が、I/Oラッチ３の
Ｄ入力と直結しているので、I/Oラッチ３におけるデー
タの論理は、I/Oデータ端子13における論理と逆にな
る。そして、I/Oラッチ３のＱ出力におけるデータが
“H"であれば、ANDゲート４の出力は出力ラッチ２のＱ
出力に依存することになるので、出力ラッチ２のＱ出力
が“H"であればANDゲート４の出力も“H"となり、出力
バッファ５がON状態となって、I/Oポート７は“L"とな
る。また出力ラッチ２のＱ出力が“L"であれば、ANDゲ
ート４の出力も“L"となり出力バッファ５がOFF状態と
なるので、プルアップ抵抗器４があるためにI/Oポート
７は“H"となる。なお、この時にスリーステートバッフ
ァ（Ｉ）８は、モードセレクトレジスタ11のLSBが“L"
であるためONである。このときにモードセレクトレジス
タ11からのパルスが入力ラッチレジスタ10に加わること
によってI/Oポート７は、I/Oラッチ３のＱ出力が“H"で
あれば、I/Oポート７の状態は出力ラッチ２のＱ出力に
依存するので出力状態となる。またI/Oラッチ３のＱ出
力におけるデータが“L"であれば、ANDゲード４の出力
も“L"となり、出力バッファ５はOFF状態となるので、I
/Oポート７はプルアップ抵抗器６により“H"となる。こ
のときにI/Oポート７よりアクティブ“L"のデータが入
力されれば、このときはスリーステートバッファ（１）
８は、モードセレクトレジスタ11のLSBが“H"になって
いることによって、OFFであるが、スリーステートバッ
ファ（II）９は、このときにONになっているので、この
ときにクロック端子14を経由してクロックを加えること
により、入力ラッチレジスタ10をシフトして、パラレル
データを、I/O切換スイッチ16を経由してI/Oデータ端子
15から得ることができる。
第２図は本発明のデータ変換装置を使用する際の構成図
である。同図において21はキーマトリクス用データ変換
装置、22はキーマトリクス、23はLEDドライバー用デー
タ変換装置、24はLED、25はバスライン、26は中央制御
装置である。
である。同図において21はキーマトリクス用データ変換
装置、22はキーマトリクス、23はLEDドライバー用デー
タ変換装置、24はLED、25はバスライン、26は中央制御
装置である。
上記のように、バスライン25を通じて、キーマトリクス
用データ変換装置21にストロープパルスを含むI/Oデー
タ27、クロック28、モード信号29を送り、そのときに、
キーマトリクス22に入力があれば、このデータはI/Oデ
ータ27に取り込まれる。また、LEDドライバ用データ変
換装置23にはLED表示データを含むI/Oデータ27,クロッ
ク28,モード信号29が送られるが、このLED表示データ
は、キーマトリクス22に入力があり、割込み処理を中央
制御装置26が行なう場合にだけ送られる。30はブランキ
ング端子である。
用データ変換装置21にストロープパルスを含むI/Oデー
タ27、クロック28、モード信号29を送り、そのときに、
キーマトリクス22に入力があれば、このデータはI/Oデ
ータ27に取り込まれる。また、LEDドライバ用データ変
換装置23にはLED表示データを含むI/Oデータ27,クロッ
ク28,モード信号29が送られるが、このLED表示データ
は、キーマトリクス22に入力があり、割込み処理を中央
制御装置26が行なう場合にだけ送られる。30はブランキ
ング端子である。
以上のように、本実施例によれば、パラレルデータとシ
リアルデータの変換を行なうことができるので、テレビ
ジョン受像機のキー操作部およびLED表示部と、中央制
御装置との間にバスラインを設けることができ、配線数
を大幅に削減することができる。
リアルデータの変換を行なうことができるので、テレビ
ジョン受像機のキー操作部およびLED表示部と、中央制
御装置との間にバスラインを設けることができ、配線数
を大幅に削減することができる。
（発明の効果） 本発明によれば、I/OラッチのＱ出力のデータが“H"で
あればI/Oポートが出力に設定されていることになり、I
/Oデータ端子のシリアルデータをパラレルデータとして
I/Oポートから出力することができ、逆に、I/Oラッチの
Ｑ出力のデータが“L"であれば、I/Oポートが入力に設
定されていることになり、I/Oポートのパラレルデータ
をシリアルデータとしてI/Oデータ端子から出力するこ
とになり、I/Oラッチによって、ポートを入力と出力と
を兼用したI/Oポートにする働きをもたせることがで
き、その結果としてパラレルデータとシリアルデータと
の変換を行なうことができるので、テレビジョン受像機
のキー操作部およびLED表示部と、中央制御装置との間
にバスラインを設けることができ、配線数を大幅に削減
することができる効果がある。
あればI/Oポートが出力に設定されていることになり、I
/Oデータ端子のシリアルデータをパラレルデータとして
I/Oポートから出力することができ、逆に、I/Oラッチの
Ｑ出力のデータが“L"であれば、I/Oポートが入力に設
定されていることになり、I/Oポートのパラレルデータ
をシリアルデータとしてI/Oデータ端子から出力するこ
とになり、I/Oラッチによって、ポートを入力と出力と
を兼用したI/Oポートにする働きをもたせることがで
き、その結果としてパラレルデータとシリアルデータと
の変換を行なうことができるので、テレビジョン受像機
のキー操作部およびLED表示部と、中央制御装置との間
にバスラインを設けることができ、配線数を大幅に削減
することができる効果がある。
第１図は本発明の一実施例におけるデータ変換装置の回
路図、第２図は同データ変換装置を使用する際の構成
図、第３図は従来のデータ変換装置の構成図である。 １……出力データレジスタ、２……出力ラッチ、３……
I/Oラッチ、４……ANDゲート、５……出力バッファ、６
……プルアップ抵抗器、７……I/Oポート、８……スリ
ーステートバッファ（Ｉ）、９……スリーステートバッ
ファ（II）、10……入力ラッチレジスタ、11……モード
セレクトレジスタ、12……チップセレクトレジスタ、13
……モード端子、14……クロック端子、15……I/Oデー
タ端子、16……I/O切換スイッチ、21……キーマトリク
ス用データ変換装置、22……キーマトリクス、23……LE
Dドライバ用データ変換装置、24……LED、25……バスラ
イン、26……中央制御装置、27……I/Oデータ、28……
クロック、29……モード信号。
路図、第２図は同データ変換装置を使用する際の構成
図、第３図は従来のデータ変換装置の構成図である。 １……出力データレジスタ、２……出力ラッチ、３……
I/Oラッチ、４……ANDゲート、５……出力バッファ、６
……プルアップ抵抗器、７……I/Oポート、８……スリ
ーステートバッファ（Ｉ）、９……スリーステートバッ
ファ（II）、10……入力ラッチレジスタ、11……モード
セレクトレジスタ、12……チップセレクトレジスタ、13
……モード端子、14……クロック端子、15……I/Oデー
タ端子、16……I/O切換スイッチ、21……キーマトリク
ス用データ変換装置、22……キーマトリクス、23……LE
Dドライバ用データ変換装置、24……LED、25……バスラ
イン、26……中央制御装置、27……I/Oデータ、28……
クロック、29……モード信号。
Claims (1)
- 【請求項１】直列に接続されたシフトレジスタにより構
成されるモードセレクトレジスタと、該モードセレクト
レジスタの出力に直列に接続されたシフトレジスタによ
り構成されるチップセレクトレジスタと、前記モードセ
レクトレジスタにより選択される出力データレジスタ
と、シフトレジスタにより構成されて出力データをラッ
チする出力ラッチと、パラレルデータの入力または出力
を行なうI/Oポートと、シフトレジスタに構成され、各I
/Oポートの入・出力を指定するデータをラッチするI/O
ラッチとI/Oデータ端子とクロック端子とモード端子か
らなるバスラインとを備え、該バスラインを経由して、
前記I/Oデータ端子からシリアルデータが入力されると
きに、前記I/OラッチのＱ出力のデータが“H"であればI
/Oポートが出力に設定されていることになり、前記シリ
アルデータの内容をパラレルデータとしてI/Oポートか
ら出力し、逆にI/Oポートからパラレルデータが入力さ
れるときにI/OラッチのＱ出力のデータが“L"であれ
ば、前記I/Oポートが入力に設定されていることにな
り、前記パラレルデータの内容をシリアルデータとして
I/Oデータ端子から出力することにより、I/Oラッチによ
って、ポートを入力と出力とに兼用したI/Oポートにす
る働きをもつことを可能にしたことを特徴とするデータ
変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61021116A JPH0754452B2 (ja) | 1986-02-04 | 1986-02-04 | デ−タ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61021116A JPH0754452B2 (ja) | 1986-02-04 | 1986-02-04 | デ−タ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62180395A JPS62180395A (ja) | 1987-08-07 |
| JPH0754452B2 true JPH0754452B2 (ja) | 1995-06-07 |
Family
ID=12045906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61021116A Expired - Fee Related JPH0754452B2 (ja) | 1986-02-04 | 1986-02-04 | デ−タ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0754452B2 (ja) |
-
1986
- 1986-02-04 JP JP61021116A patent/JPH0754452B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62180395A (ja) | 1987-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030001763A1 (en) | One-chip microcomputer with analog-to-digital converter | |
| US5155698A (en) | Barrel shifter circuit having rotation function | |
| US5291080A (en) | Integrated circuit device having tristate input buffer for reducing internal power use | |
| US5752184A (en) | Remote control signal receiving circuit capable of processing a signal from a plurality of kinds of remote control transmitter | |
| JPH0754452B2 (ja) | デ−タ変換装置 | |
| US5892459A (en) | Processing circuit for input signal from key or remote-controller | |
| JPH02205912A (ja) | マトリクス制御回路 | |
| US20050120155A1 (en) | Multi-bus I2C system | |
| KR940006657Y1 (ko) | 정보 송.수신 방법의 선택회로 | |
| JP2000259559A (ja) | シリアルインタフェース回路 | |
| JPS6062259A (ja) | デ−タ伝送装置 | |
| JPH05252039A (ja) | ３線式シリアルデータ転送方式の多チャネルｄ−ａ変換器 | |
| JPS5971526A (ja) | マイクロコンピユ−タ・システム | |
| EP0234124A2 (en) | A bidirectional keyboard interface circuit | |
| JPS6258321A (ja) | キーマトリクスによるデータ変換装置 | |
| JPH0342004B2 (ja) | ||
| JPH0237067Y2 (ja) | ||
| JPH06348378A (ja) | レジスタ未使用ビット処理回路 | |
| JP2575895B2 (ja) | 集積回路の制御信号切換装置 | |
| KR0136439B1 (ko) | 팩시밀리의 신호선 공유 장치 | |
| JPS59133627A (ja) | マイクロコンピユ−タの入出力回路 | |
| JPS6111803Y2 (ja) | ||
| JP2560053B2 (ja) | 裁定回路 | |
| SU1539765A1 (ru) | Арифметико-логический модуль | |
| US20020044139A1 (en) | Digital rotary switch signal reading circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |