SU1539765A1

SU1539765A1 - Арифметико-логический модуль

Info

Publication number: SU1539765A1
Application number: SU884372849A
Authority: SU
Inventors: Леонид Федорович Викентьев; Андрей Анатольевич Клюкин; Ольга Леонидовна Лепихина; Светлана Юрьевна Погодина
Original assignee: Пермский политехнический институт
Priority date: 1988-02-01
Filing date: 1988-02-01
Publication date: 1990-01-30

Abstract

Изобретение относитс к вычислительной технике и может быть использовано при построении универсальных и специализированных ЭВМ в качестве арифметико-логического модул . Цель изобретени - повышение надежности устройства за счет сокращени числа внешних выводов. Арифметико-логический модуль содержит шесть мультиплексоров, два D-триггера, элемент И, две шины управлени , входы данных, входы переноса, вход обратной св зи, шину тактовых импульсов, шину выбора режима, дополнительную шину выбора режима, выходы нулевого и первого разр дов, выходы данных, выходы переноса, выход обратной св зи. 1 ил.

Description

Изобретение относитс к вычислительной технике и может найти применение при построении универсальных и специализированных ЭВМ высокой производительности .

Цель изобретени - повышение надежности путем сокращени числа внешних выводов.

На чертеже приведена функциональна схема арифметико-логического модул .

Арифметико-логический модуль содержит мультиплексоры 1-6, триггеры 7 и 8, шины 9 и 10 управлени , входы 11 и 12 данных нулевого и первого разр дов, асинхронные выходы 13 и 14 нулевого и первого разр дов, нулевой и первый выходы 15 и 16 данных, входы 17 и 18 переноса, выходы 19 и 20 переноса , шину 21 тактовых импульсов, шину 22 выбора режима и дополнительную шину 23 выбора режима, элемент И 24, вход 25 обратной св зи, выход 26 обратной св зи.

Арифметико-логический модуль работает следующим образом.

Двоичный код, подаваемый по восьмиразр дным шинам 9 и 10 управлени , задает вид реализуемой операции над двум операндами, один из которых записан в триггерах 7 и 8, а другой установлен на входах 11 и 12 данных

нулевого и первого разр дов. На выходах мультиплексоров 3 и 4 формируютс нулевой и первый разр ды результата операции соответственно. При этом i-й разр д результата (нулевой или первый) в зависимости от уровн сигналов на шине 22 выбора режима и дополнительной шине 23 выбора режима вл етс переключательной функцией трех аргументов; сигнала на входе

СЛ

СО СО

О5 СЛ

данных i-го разр да, сигнала на i-м выходе данных и сигнала на входе 18 переноса или с выхода мультиплексора 3 при уровне сигнала на шине 22 выбора режима, равном лог. О, либо первых двух аргументов, указанных выше, и сигнала на входе 17 первого переноса или на выходе мультиплексора 1 при уровн х сигналов на шине 22 выбора режима и дополнительной шине 23 выбора режима, равных лог. 1, либо первых двух аргументов, указанных выше, и сигнала с выхода мультиплексора 4 или на входе 25 обратной св зи при уровне сигнала на шине выбора режима, равном лог. 1, а на дополнительной шине 23 выбора режима - лог. О. Вид этой операции определ етс двоичным кодом, подаваемым по шине 10 управлени .

Одновременно на выходах мультиплексоров 1 и 2 формируютс сигналы первого переноса из нулевого и первого разр дов, которые вл ютс переключательными функци ми тех же аргументов , что и разр ды результата операции , в зависимости от уровней сигналов на шине 22 выбора режима и дополнительной шине 23 выбора режима. Вид этой функции определ етс двоичным кодом, подаваемым по шине 9 управлени .

По фронту тактового импульса, поступающего по шине 21 тактовых импуль-35 pbIM выходами переноса соответственно,

Код, записанный в триггеры 7 и 8, остаетс неизменным до прихода фронта следующего тактового импульса.

Claims

Формула изобретени

Арифметико-логический модуль, содержащий шесть мультиплексоров, два триггера, две шины управлени , входы данных нулевого и первого разр дов асинхронного выхода нулевого и первого разр дов, нулевой и первый выход данных, первый и второй выходы пере- г носа, первый и второй входы переноса, шину тактовых импульсов, вход и выход обратной св зи, шину выбора режима , причем входы данных нулевого и первого разр дов соединены с первыми управл ющими входами первого, третьего и второго, четвертого мультиплексоров соответственно, вторые управл ющие входы первого, третьего и второго, четвертого мультиплексоров соединены с выходами п того и шестого мультиплексоров соответственно, третьи управл ющие входы первого, третьего и второго, четвертого мультиплексоров соединены с выходами данных соответственно выходы третьего и четвертого мультиплексоров соединены с асинхронными выходами нулево- . го и первого разр дов соответственно, выходы второго и четвертого мультиплексоров соединены с первым и вто0

5

0

сов на синхронизирующие входы триггеров 7 и 8, происходит запись кода результата операции с асинхронных выходов 13 и 14 нулевого и первого разр дов в триггеры 7 и 8. Одновременно сигнал с выхода триггера 7 поступает на выход 26 обратной св зи, сигнал с выхода триггера 8 - на второй информационный вход мультиплексора 5, сигнал с входа 25 обратной св зи - на второй информационный вход мультиплексора 6. При этом начинаетс формирование нового кода результата операции , нулевой разр д которого посту- пает на первый информационный вход мультиплексора 6, а первый - на выход 20 переноса, причем на второй информационный вход мультиплексора 5 поступает сигнал с входной шины 18 переноса. Одновременно происходит формирование сигнала первого переноса , который с выхода мультиплексора 2 поступает на выход 19 переноса.

0

5

входы первого и второго триггеров соответственно соединены с выходами третьего и четвертого мультиплексоров , синхронизирующие входы первого и второго триггеров соединены с шиной тактовых импульсов, перва и втора шины управлени соединены с информационными входами первого, второго и третьего, четвертого мультиплексоров соответственно, отличающийс тем, что, с целью повышени надежности путем сокращени числа внешних выводов, в него введены элемент И и дополнительна шина выбора режима, причем шина выбора режима соединена с первыми управл ющими входами п того и шес.того мультиплексоров , а также с первым входом элемента И, второй вход которого со- 5 единен с дополнительной шиной выбора режима, выход элемента И соединен с вторыми управл ющими входами п того и шестого мультиплексоров, первые

0

.1

информационные входы п того и шестого мультиплексоров соединены с вторым входом переноса и выходом третьего мультиплексора соответственно, вторые информационные входы п того и шестого мультиплексоров соединены

1

,

1539765

с выходом второго триггера и входом обратной св зи соответственно, третьи информационные входы п того и шестого мультиплексоров соединены с первым входом переноса и выходом первого мультиплексора соответственно.