SU1300566A1 - Статический регистр - Google Patents
Статический регистр Download PDFInfo
- Publication number
- SU1300566A1 SU1300566A1 SU853975515A SU3975515A SU1300566A1 SU 1300566 A1 SU1300566 A1 SU 1300566A1 SU 853975515 A SU853975515 A SU 853975515A SU 3975515 A SU3975515 A SU 3975515A SU 1300566 A1 SU1300566 A1 SU 1300566A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- register
- elements
- output
- bit
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано при проектировании регистров. Целью изобретени вл етс расширение функциональных возможностей регистра за счет выполнени поразр дных логических операций. Дл достижени этой цели в каждый разр д регистра введены элемент И-НЕ и элемент НЕ, а также общие дл всех разр дов два элемента ИЛИ. Это позволило получать на выходах регистра функции x/Vi/;. , , , где X - состо ние /-го разр да регистра , у - значение сигнала- на информационном входе i -ro разр да регистра. 1 ил. со о о сд СП 05
Description
Изобретение относитс к вычислительной технике и может быть использовано при проектировании р егистров.
Цель изобретени - расширение функциональных возможностей регистра за счет выполнени поразр дных логических операций .
На чертеже приведена схема регистра.
Статический регистр содержит в каждом разр де 1 / 5-триггер, состо щий из элементов И-НЕ 2 и 3, три элемента И-НЕ 4-6 и элемент НЕ 7, а также общие дл всех разр дов элемент НЕ 8, два элемента ИЛИ 9 и 10 и элемент 11 задержки. На чертеже показаны также информационные вход 12 и выходы 13 и 14 и четыре управл ющих входа 15-18.
Статический регистр работает следующим образом.
Запись информации в регистр производитс парафазным кодом, поэтому не требуетс его установки в исходное состо ние. Дл записи информации в регистр высокий потенциал управл ющего сигнала подаетс на второй управл ющий вход 16. Управл ющий сигнал, проход через первый 9 и второй 10 элементы ИЛИ, открывает первый 4 и второй 5 элементы И-НЕ. Если на входной информационной шине 12, присутствует логическа единица (высокий потенциал), то на выходной шине 13i по вл етс высокий потенциал, а в случае присутстви логического нул на выходе 13, по вл етс низкий потенциал.
Запись информации в обратном коде происходит следующим образом.
Управл юпхий сигнал подаетс на первый управл ющий вход 15. На выходе элемента НЕ 8 устанавливаетс низкий потенциал, в результате чего все разр ды регистра переход т в исходное состо ние.
Через врем т (т - врем задержки сигнала в элементе задержки) управл ющий сигнал открывает третий элемент И-НЕ 6. Если на входной информационной шине 12, присутствует логический нуль, то на выходе элемента И-НЕ 6 по вл етс низкий потенциал , который на выходе 13,- устанавливает логическую единицу. При этом на выходе 14, также присутствует логическа единица. После сн ти управл ющего сигнала с входа 15 на выходе 14, устанавливаетс логический ноль, а на выходе 13,- логическа единица остаетс . Врем задержки сигнала в элементе 11 задержки должно быть
т ЗТгр,
где Тер - задержка сигнала в одном логическом элементе И-НЕ. Если на информационном входе 12, присутствует логическа единица, то элемент И-НЕ 6 соответствующего разр да 1 не открываетс . При этом после сн ти управл ющего сигнала с входа 15 высокий потенциал на выходе 14, сохран етс .
В статическом регистре обеспечиваетс выполнение поразр дных .логических операций от двух переменных.
Будем считать, что перва переменна X Х, Х2, ..., Хп находитс в регистре, а втора у У, t/2, ..., у„ - н входных информационных щинах 12 -12,;.
Если упраЕ5л ющ; Й сигнал подать на четвертый управл ющий вход 18, то открываетс первый элемент И-НЕ 2 и в результате на выходе 13/ будем иметь сумму ,, а на выходе 14, x,-Vi/.Если управл юпгий сигнал подать на третий управл ющий вход 17, то на выходе 13, 1а21авливаетс у.Дх,, а на выходе 14, y,.
В предлагаемом регистре имеетс возможность инверсной записи информации, поэтому на нем можно осуществить также следующие логические операции: - импликаци от у к х; ГДу - запрет по у; - импликаци от х к у, - запрет по X.
Таким образом, изобретение позвол ет записать информацию в регистр в пр мом и обратном коде, а дополнительно
реализовать восемь наиболее часто используемых в вычислительных машинах операций .
30
Claims (1)
- Формула изобретениСтатический регистр, содержащий элемент НЕ, элемент задержки и в каждом разр де / 5-триггер и первый и второй элементы И-НЕ, причем первые S- и / -входы / 5-триггера соединены с выходами первогои второго элементов И-НЕ: соответственпо, первый вход первого элемента И-НЕ вл етс информационным входом регистра, второй / -вход / 5-триггера каждого разр да соединен с выходом элемента НЕ, вход которого вл етс входом Зс.писи в обратном коде, отличающийс тем, что, с целью расширени функциональных возможностей регистра за счет выполнени поразр дных логических операций, в него введены первый и второй элементы ИЛИ, а в каждый разр д - третий элемент И-НЕ и элемент НЕ, вход которого соединен с первым . входом первого элемента И-НЕ, а выход - с первыми входами второго и третьего эле.ментов И-НЕ, выход третьего элемента И-НЕ соединен с вторым 5-входом /.5-триггера, вторыевходы lepBoro. второго и третьего элементов И-НЕ каждого разр да соединены соответственно с выходами второго и первого элементов ИЛИ и элемента задержки, вход которого соединен с входом элемента НЕ, первые входы первого и второго элементовИЛИ вл ютс входом записи в пр мом коде, а вторые входы - первым и вторым входами задани вида функции.12.л18 16 Л Г5Jn
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853975515A SU1300566A1 (ru) | 1985-11-14 | 1985-11-14 | Статический регистр |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853975515A SU1300566A1 (ru) | 1985-11-14 | 1985-11-14 | Статический регистр |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1300566A1 true SU1300566A1 (ru) | 1987-03-30 |
Family
ID=21204892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853975515A SU1300566A1 (ru) | 1985-11-14 | 1985-11-14 | Статический регистр |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1300566A1 (ru) |
-
1985
- 1985-11-14 SU SU853975515A patent/SU1300566A1/ru active
Non-Patent Citations (1)
Title |
---|
Угрюмов Е. П. Элементы и узлы ЭЦВМ. М.: Высша школа, 1976, с. 199, рис. 10; 12в. Авторское свидетельство СССР № 1069003, кл. G 11 С 19/00, 1981. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4383304A (en) | Programmable bit shift circuit | |
DE3687407D1 (de) | Logische schaltung mit zusammengeschalteten mehrtorflip-flops. | |
JPH0542078B2 (ru) | ||
JP2000039985A (ja) | レジスタファイル | |
SU1300566A1 (ru) | Статический регистр | |
US5191654A (en) | Microprocessor for high speed data processing | |
SU1083198A1 (ru) | Операционный модуль | |
SU860138A1 (ru) | Регистр | |
SU1478322A1 (ru) | Счетное устройство | |
SU1029401A1 (ru) | Триггер | |
SU1203693A1 (ru) | Пороговый элемент | |
SU803009A1 (ru) | Запоминающее устройство с замещениемдЕфЕКТНыХ чЕЕК | |
SU610107A1 (ru) | Устройство дл сортировки двоичных чисел | |
JPH081745B2 (ja) | シリアルアクセスメモリ | |
SU1205142A1 (ru) | Устройство управлени обращением к сверхоперативной пам ти | |
SU1508236A1 (ru) | Устройство дл объединени лексических множеств | |
SU1624532A1 (ru) | Д-триггер | |
SU1444760A1 (ru) | Устройство дл возведени в квадрат последовательного р да чисел | |
SU1242933A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU1513440A1 (ru) | Настраиваемое логическое устройство | |
SU1112556A1 (ru) | Многоканальный коммутатор | |
SU497637A1 (ru) | Однотактный регистр сдвига | |
SU1624530A1 (ru) | Параллельный асинхронный регистр | |
SU982094A2 (ru) | Буферное запоминающее устройство | |
SU1649533A1 (ru) | Устройство дл сортировки чисел |