SU1112556A1 - Многоканальный коммутатор - Google Patents

Abstract

МНОГОКАНАЛЬНЫЙ KOtlMVTATOP . содержащий п блоков, каждый из которых содержит дешифратор и К релейных элементов, выходы которых объединены и подключены к соответствующей выходной шине, а входные шины релейных элементов всех блоков соответственно объединены, последовательно соединенные распределитель импульсов и регистр пам ти, входы которого подключены к информационным шинам, отличающийс  тем, что, с целью расширени  функциональных возможностей, в каждый блок введены регистры пам ти единиц, дес тков, сотен и управл емые группы ключей единиц, дес тков, сотен, а дешифратор выполнен в виде дешифраторов единиц, дес тков, сотен, причем выходы регистров пам ти единиц, дес тков , сотен подключены соответственно через дешифраторы единиц, дес тков , сотен и через управл емые группы ключей единиц, дес тков, сотен к входам релейных элементов, управл емые входы регистров пам ти единиц, дес тков, сотен и управл емых групп ключей подключены к рас9 пределителю импульсов, а информацион ные входы регистров пам ти единиц дес тков, сотен всех блоков соединены параллельно и подключены к входным информационным шинам.

Description

ю ел

ел

о: Изобретение относитс  к импульсной технике и может быть использовано при диагностике и контроле электронных схем. Известен многоканальный коммутатор , состо щий из п блоков, каждый из которых выполнен на счетчике, де шифраторах, релейных элементах, например ключах, и блоках управлени  L Недостаток этого устройства - пе реключение любого входа коммутатора только на один выход. Наиболее близким по технической сущности к предлагаемому  вл етс  многоканальный коммутатор, содержащий п блоков, каждый из которых содержит счетчик, дешифратор, К релей ных элементов, выходы которых объединены и подключены к соответствующ выходной шине, регистр пам ти и распределитель , информационные шины, W ну синхронизации, входные шины и ши записи С2. Недостаток известного устройства невозможность включить в блоке п гр пу реле одновременно. Цель изобретени  - расширение фу циональных возможностей. Поставленна  цель достигаетс  те что в многоканальный коммутатор, содержащий п блоков, каждый из которых содержит дешифратор и К релей . ных элементов, выходы которых объединены и подключены к соответствующей шине, а входные шины релейных элементов всех блоков соответственн объединены, последовательно соединенные распределитель импульсов и р гистр пам ти, входы которого подклю чены к информационным шинам, в каждый блок введены регистрыпам ти ед ниц, дес тков, сотен и управл емые группы ключей единиц, дес тков, сотен , а дешифратор выполнен в виде , дешифраторов единиц, дес тков, сотен , причем выходы регистров пам ти единиц, дес тков, сотен подключены соответственно через дешифраторы еди ниц, дес тков, сотен и управл емые группы ключей единиц, дес тков , сотен к входам релейных элементов , управл емые входы регистров пам ти единиц, дес тков, сотен и управл емых групп ключей подключены к распределителю импульсов, а информационные входы регистров пам ти еди ниц, дес тков, сотен всех блоков сое динены параллельно и подключены к входньм информационным шинам. На чертеже представлена функциональна  схема предлагаемого коммутаМногоканальный коммутатор состоит из п блоков 1, каждый из которых содержит регистры 2-4 пам ти соответственно единиц,дес тков,сотен,дешифраторы 5-7 соответственно единиц,дес тков ,сотен,управл емую группу 8-10 ключей соответственно единиц,дес тков сотен, К релейных элементов 11, входных К шин 12 коммутатора, выходных п (ЛИН 13, распределител  14 импульсов, регистра 15 пам ти, шины 16 записи, информационной шины 17. Выходы регистров 2-4 пам ти подключены соответственно через дешифраторы 5-7 и через управл емые группы 8-10 ключей к входам релейных элементов 11, управл емые входы регистров 2-4 пам ти и управл емых групп 8-10 ключей подключены к распределителю 14 импульсов, входы которого подключены к регистру 15 пам ти, входы регистров 2-4 пам ти всех п блоков 1 и входы регистра 15 пам ти подключены к информационным шинам 17, входы релейных элементов 11, всех блоков 1 соответственно объединены во входные шины 12, а выходы релейных элементов 11 объединены и подключены к соответствующей выходной шине 13. Устройство работает следующим образом . Каждый блок 1 имеет два режима работы . В первом режиме включен один релейный элемент 11. Во втором режиме включены группы релейных элементов кратных числу 10 или 100. В первой режиме работы управление блоком 1 производитс  в три этапа. На первом этапе по информационным 1-чинам 17 подаетс  информационное слово, в младших четырех разр дах которого записано число сотен в двоично-дес тичной форме, а в старших разр дах информационного слова записываетс  число, определ ющее прохождение управл квдего импульса в регистр пам ти сотен 4. При приходе импульса записи с шины 16 в регистр 15 пам ти записываютс  старшие разр ды информационного слова. Регистр 15 пам ти через распределитель 14 импульсов подает импульс на управл ющий вход регистра пам ти сотен 4. По этому импульсу регистр пам ти сотен 4 запоминает младшие разр ды информационного слова. Дешифратор сотен 7 через ключ группы управл емых ключей 10 подает высокий потенциал на шину соответствующей сотни (логическа  1). На втором этапе записываютс  дес тки. Это происходит аналогично записи сотен, при этом по информационным шинам в младших и старших разр дах мен етс  информаци , а импульс записи через распределитель 14 импульсов поступает на управл ющий вход регистра 3 пам ти дес тков. На третьем этапе аналогично записываетс  число единиц. Таким образом, на соответствующих заданному числу шинах единиц, дес тков, сотен присутствуют высокие потенциалы и включаетс  релейный элемент 11 с заданным номером. Если на выходе хот  бы одного ключа присутствует потенциал (логический О), то релейный элемент 11 не включаетс .

Во втором режиме работа блока 1 аналогична работе в первом режиме. Разница в том, что в старших разр дах информационного слова заложена информаци  об управлении группами 810управл емых ключей.

Так,например, дл  одновременного включени  дес ти релейных элементов

11необходимо, чтобы с распределител  14 импульсов поступил высокий потенциал (логическа  1) на управл емый вход управл емой группы ключей 8. При этом на выходах всех ключей группы управл емых ключей 8 по вл ютс  высокие потенциалы.

Дл  одновременного включени  ста 5 релейных элементов 11 необходимо подать высокий потенциал на управл емые входы управл емых групп 8 и 9 ключей.

При сканирующем принципе включени  10 релейных элементов 11 могут исключатьс  первый и второй или первый этацы.

Таким образом, изобретение расшир ет свои функциональные возмож5 ности.

Claims (1)

1. МНОГОКАНАЛЬНЫЙ КОММУТАТОР, содержащий η блоков, каждый из которых содержит дешифратор и К релейных элементов, выходы которых объединены и подключены к соответствующей выходной шйне, а входные шины релейных элементов всех блоков соответственно объединены, последовательно соединенные распределитель импульсов и регистр памяти, входы которого подключены к информационным шинам, отличающийся тем, что, с целью расширения функциональных возможностей, в каждый блок введены регистры памяти единиц, десятков, сотен и управляемые группы ключей единиц, десятков, сотен, а дешифратор выполнен в виде дешифраторов единиц, десятков, сотен, причем выходы регистров памяти единиц, десятков, сотен подключены соответственно через дешифраторы единиц, десят ков, сотен и через управляемые группы ключей единиц, десятков, сотен к входам релейных элементов, управляемые входы регистров памяти единиц, десятков, сотен и управлявмых групп ключей подключены к рас- g пре делителю импульсов, а информацион·; ные входы регистров памяти единиц, десятков, сотен всех блоков соединены параллельно и подключены к входным информационным шинам.

   ьэ СП Сл о.