JP3248565B2 - バスインタフェース回路 - Google Patents

バスインタフェース回路

Info

Publication number
JP3248565B2
JP3248565B2 JP14395897A JP14395897A JP3248565B2 JP 3248565 B2 JP3248565 B2 JP 3248565B2 JP 14395897 A JP14395897 A JP 14395897A JP 14395897 A JP14395897 A JP 14395897A JP 3248565 B2 JP3248565 B2 JP 3248565B2
Authority
JP
Japan
Prior art keywords
bus
function
circuit
bus interface
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14395897A
Other languages
English (en)
Other versions
JPH10333793A (ja
Inventor
好彦 青島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP14395897A priority Critical patent/JP3248565B2/ja
Publication of JPH10333793A publication Critical patent/JPH10333793A/ja
Application granted granted Critical
Publication of JP3248565B2 publication Critical patent/JP3248565B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はバスインタフェース
回路に関し、特にパーソナルコンピュータの拡張バスイ
ンタフェース回路に関する。
【０００２】
【従来の技術】従来のパソコンにおける拡張バスインタ
フェース回路においては、１つのバスインタフェース機
能のみを所有するものとされており、バスインタフェー
スに信号の追加を行う必要がある新規機能を追加する場
合には、新たに専用のバスインタフェースを物理的に設
けていた。
【０００３】
【発明が解決しようとする課題】上述したようにパソコ
ンにおけるバスインタフェースは１つのバスインタフェ
ース機能のみを所有する構成であるために、バスインタ
フェース回路に信号の追加が必要となるような新規機能
を実現しようとする場合には新たに専用のバスインタフ
ェースを物理的に設けなければならず、無駄が多く、手
間がかかるという問題点がある。
【０００４】本発明は上述したような従来の技術が有す
る問題点に鑑みてなされたものであって、１つのバスイ
ンタフェースにて、新たに専用のバスインタフェースを
物理的に設けることなく複数の機能を使用することので
きるバスインタフェース回路を構築することを目的とす
る。
【０００５】
【課題を解決するための手段】本発明のバスインタフェ
ース回路は、それぞれ異なる機能を実現するための複数
のバスインタフェースについて共通に使用され、システ
ム側と拡張バス側との間に常設される共通バスと、前記
複数のバスインタフェースについて各機能毎に必要とさ
れる複数の機能バスと、前記複数の機能バスのいずれか
を選択してシステム側と拡張バス側との間に設定するセ
レクタ回路とを有することを特徴とする。
【０００６】この場合、複数の機能バスおよびセレクタ
回路はシステム側に設けられ、前記セレクタ回路は拡張
バス側より供給されるセレクト信号に応じて複数の機能
バスのいずれかを選択してシステム側と拡張バス側との
間に設定することとしてもよい。
【０００７】「作用」上記のように構成される本発明に
おいては、セレクタ回路に選択された機能バスがシステ
ム側と拡張バス側との間に設定され、システム側と拡張
バス側との間のバスインタフェースの種類は設定された
機能バスに応じたものとなり、従来のようにバスインタ
フェースのすべてを設ける必要がない。
【０００８】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して詳細に説明する。
【０００９】図１は本発明の一実施例の構成を示す図で
ある。本実施例は、拡張バス側とシステム側との間に設
けられるもので、拡張バス側の複数の機能を共通に使用
する共通バス１０２と、システム側に設けられて機能ご
とに使い分けられる多用バス１０１とを備えている。
【００１０】図１中、１１はセレクタ回路であり、拡張
バス側より供給されるセレクト信号Ｓ１の内容に応じ
て、それぞれ異なる機能を実現するための機能バス１と
機能バス２のいずれかを選択して多用バス１０１へ割り
当てる。
【００１１】次に、本実施例の動作について、セレクタ
回路１１の構成を示す回路図である図２を参照して詳細
に説明する。
【００１２】図２中、２１は出力バッファであり、機能
バス１側から供給される駆動信号を多用バス１０１へ出
力する。２２は入力バッファであり、拡張バス側から供
給される駆動信号を機能バス１へ出力する。２３はイン
バータであり、その出力端子は出力バッファ２１の出力
イネーブル端子に接続され、出力バッファ２１と入力バ
ッファ２２を排他的に動作させる。
【００１３】２５は出力バッファであり、機能バス２側
から供給される駆動信号を多用バス１０１へ出力する。
２６は入力バッファであり、拡張バス側から供給される
駆動信号を機能バス２へ出力する。２７はインバータで
あり、その出力端子は出力バッファ２５の出力イネーブ
ル端子に接続されて出力バッファ２５と入力バッファ２
６を排他的に動作させる。
【００１４】２４はＡＮＤ回路であり、機能バス１の方
向制御信号Ｓ２と拡張バス側が出力するセレクト信号Ｓ
１を入力し、機能バス１の出力バッファ２１と入力バッ
ファ２２の動作を制御する。
【００１５】２８はＡＮＤ回路であり、機能バス２の方
向制御信号Ｓ３と拡張バス側が出力するセレクト信号Ｓ
１を２９のインバータで反転した信号を入力し、機能バ
ス２の出力バッファ２５と入力バッファ２６の動作を制
御する。
【００１６】図２に示すような回路構成において、通
常、機能バス１を使用する拡張バスアダプタが実装され
た場合には、拡張バスアダプタよりセレクト信号が出力
される。本実施例の場合、セレクト信号Ｓ１は機能バス
１を使用する場合には”１”を、機能バス２を使用する
場合には”０”を出力する。
【００１７】拡張バスアダプタより出力されたセレクト
信号は、ＡＮＤ回路２４とインバータ２９を介して、Ａ
ＮＤ回路２８に入力される。また、ＡＮＤ回路２４に
は、”１”の時は出力を示し、”０”の時は入力を示す
機能バス１の方向制御信号Ｓ２が入力されており、ＡＮ
Ｄ回路２８には、”１”の時は出力を示し、”０”の時
は入力を示す機能バス２の方向制御信号Ｓ３が入力され
ている。
【００１８】上記のＡＮＤ回路２４、２８とインバータ
２９によって、セレクト信号Ｓ１が”１”のとき、つま
り、機能バス１が選択されたときには、機能バス１側の
ＡＮＤ回路２４は方向制御信号Ｓ２によって出力する値
が変わるが、機能バス２側のＡＮＤ回路２８はインバー
タ２９によって無条件に”０”を出力し、入力バッファ
２６をイネーブルとし、多用バス１０１上で信号が衝突
することを避ける。
【００１９】また、セレクト信号Ｓ１が”０”のとき、
つまり、機能バス２が選択されたときには、機能バス２
側のＡＮＤ回路２８はインバータ２９によって、”１”
が入力され、方向制御信号Ｓ３によって出力する値が変
わるが、機能バス１側のＡＮＤ回路２４は”０”が入力
されるため、無条件に”０”を出力し、入力バッファ２
２をイネーブルとし、多用バス上で信号が衝突すること
を避ける。
【００２０】図３は、図２に示した回路の動作を示すタ
イミング図である。
【００２１】セレクト信号Ｓ１が”１”を示すとき、機
能バス２は入力状態を維持し、機能バス１は機能バス１
の方向制御信号Ｓ２が”１”のとき、出力状態に、方向
制御信号Ｓ２が”０”のとき、入力状態となる。また、
セレクト信号が”０”を示すとき、機能バス１は入力状
態を維持し、機能バス２は機能バス２の方向制御信号Ｓ
３が”１”のとき、出力状態に、方向制御信号Ｓ３が”
０”のときに入力状態となる。
【００２２】本実施例においては上記のようにして、異
なる機能のバスをセレクタ回路１１によって切り替え、
多用バス１０１として使い分ける。なお、上述した実施
例においては、機能バスは２つとして説明したが、これ
はさらに多くの種類としてもよい。機能バスの選択回路
は、回路を選択する従来から公知の様々な技術を用いる
ことができる。例えば、各機能バスが出力する各方向制
御信号を入力し、いずれか１つを選択するデコード回路
を用い、該デコード回路出力を図２に示したバッファ回
路２３（２７）を介してバッファ回路２１，２２（２
５，２６）の出力イネーブル端子に出力させることによ
り、容易に機能バスを択一的に選択する回路とすること
ができ、このように構成してもよい。
【００２３】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような効果を奏する。
【００２４】パソコンのバスインタフェースに複数の機
能が共通で使用する共通バスと、機能ごとに使い分ける
ことができる多用バスを有し、システム側に複数の機能
ごとのバスインタフェースを切り替えるセレクタ回路に
よって、新たに専用のバスインタフェースを物理的に設
けるために、拡張バス用のインタフェースボード上に機
能ごとに専用の信号を付加することなく１つのバスイン
タフェースにて、複数の機能が使用できるバスインタフ
ェースを構築することができる効果がある。
【図面の簡単な説明】
【図１】本発明のバス共用回路の一実施例を示すシステ
ム構成図である。
【図２】図１のセレクタ回路の内部構成を示す図でぁ
る。
【図３】図２の回路構成の動作例を示すタイミング図で
ある。
【符号の説明】
１，２ 機能バス １１ セレクタ回路 ２１ 出力バッファ ２２ 入力バッフア ２３ インバータ ２４ ＡＮＤ回路 ２５ 出力バッファ ２６ 入力バッファ ２７ インバータ ２８ ＡＮＤ回路 ２９ インバータ １０１ 共通バス １０２ 多用バス Ｓ１ セレクト信号 Ｓ２，Ｓ３ 方向制御信号

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 それぞれ異なる機能を実現するための複
    数のバスインタフェースについて共通に使用され、シス
    テム側と拡張バス側との間に常設される共通バスと、 前記複数のバスインタフェースについて各機能毎に必要
    とされる複数の機能バスと、 前記複数の機能バスのいずれかを選択してシステム側と
    拡張バス側との間に設定するセレクタ回路とを有するこ
    とを特徴とするバスインタフェース回路。
  2. 【請求項２】 請求項１記載のバスインタフェース回路
    において、 複数の機能バスおよびセレクタ回路はシステム側に設け
    られ、前記セレクタ回路は拡張バス側より供給されるセ
    レクト信号に応じて複数の機能バスのいずれかを選択し
    てシステム側と拡張バス側との間に設定することを特徴
    とするバスインタフェース回路。
JP14395897A 1997-06-02 1997-06-02 バスインタフェース回路 Expired - Fee Related JP3248565B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14395897A JP3248565B2 (ja) 1997-06-02 1997-06-02 バスインタフェース回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14395897A JP3248565B2 (ja) 1997-06-02 1997-06-02 バスインタフェース回路

Publications (2)

Publication Number Publication Date
JPH10333793A JPH10333793A (ja) 1998-12-18
JP3248565B2 true JP3248565B2 (ja) 2002-01-21

Family

ID=15351015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14395897A Expired - Fee Related JP3248565B2 (ja) 1997-06-02 1997-06-02 バスインタフェース回路

Country Status (1)

Country Link
JP (1) JP3248565B2 (ja)

Also Published As

Publication number Publication date
JPH10333793A (ja) 1998-12-18

Similar Documents

Publication Publication Date Title
JP2005150201A (ja) 半導体集積回路装置
JP3248565B2 (ja) バスインタフェース回路
KR100265550B1 (ko) 버스제어기를갖는데이타프로세서
JPS63293785A (ja) 半導体メモリ装置
JP3045002B2 (ja) 集積回路のモード設定回路
JPS59151371A (ja) 半導体メモリ素子
JP3366202B2 (ja) バスコントローラ及びデータ処理システム
JP3161370B2 (ja) ポート兼用回路
JP2737916B2 (ja) ディジタル信号の接続装置
JPH07114791A (ja) デュアルポートメモリのアクセス回路
US6973527B2 (en) Electrical circuit for a bus interface and/or a bus bridge for performing a function
JP2661364B2 (ja) テスト回路方式
JP2002197055A (ja) インターフェース内蔵型半導体装置
JPH1031647A (ja) データバス幅変換制御回路を有するｃｐｕボード
JPH0514138A (ja) 仮保持機能付きラツチ回路
JPH0554153A (ja) 半導体集積回路装置
JPH05127788A (ja) スイツチ信号の多入力回路
JPH03214275A (ja) 半導体集積回路
JPH0944412A (ja) メモリ試験回路
JPH07113919B2 (ja) マイクロプロセッサ
JPH06266609A (ja) マイクロコンピュータ
JPH04155481A (ja) マイクロプロセッサ
JPS62266645A (ja) シリアルインタ−フエ−ス回路
JPH087741B2 (ja) 半導体集積回路
JPH1124806A (ja) バス切替装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071109

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101109

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121109

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121109

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121109

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131109

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees