JP2002252460A - アライメント方法 - Google Patents

アライメント方法

Info

Publication number
JP2002252460A
JP2002252460A JP2001384835A JP2001384835A JP2002252460A JP 2002252460 A JP2002252460 A JP 2002252460A JP 2001384835 A JP2001384835 A JP 2001384835A JP 2001384835 A JP2001384835 A JP 2001384835A JP 2002252460 A JP2002252460 A JP 2002252460A
Authority
JP
Japan
Prior art keywords
layer
alignment
conductor
conductor post
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001384835A
Other languages
English (en)
Other versions
JP4094286B2 (ja
Inventor
Madoka Yuasa
円 湯浅
Hitoshi Aoki
仁 青木
Yoshitaka Okugawa
良隆 奥川
Kensuke Nakamura
謙介 中村
Masaaki Kato
正明 加藤
Hidetaka Hara
英貴 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2001384835A priority Critical patent/JP4094286B2/ja
Publication of JP2002252460A publication Critical patent/JP2002252460A/ja
Application granted granted Critical
Publication of JP4094286B2 publication Critical patent/JP4094286B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 多層配線板の製造における、接続層と被接続
層との位置合せ許容誤差を大きくし、多層配線板の製造
における位置合せ歩留まりを向上させる。 【解決手段】 金属層を電解めっき用リードとして、電
解めっきにより導体回路を形成する工程と、該導体回路
の上に絶縁層を形成する工程と、導体回路の一部が露出
するように絶縁層にビアを形成する工程と、金属層を電
解めっき用リードとして、電解めっきにより導体ポスト
およびアライメント用導体ポスト120aを形成する工
程とを経て得られる接続層110aと、アライメントマ
ーク320が形成された被接続層310との、アライメ
ント方法であって、アライメント用導体ポストおよびア
ライメントマークをCCDにて認識し、アライメント用
導体ポストとアライメントマークが所定の位置関係にな
るように、接続層または被接続層の位置を移動・調整す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、アライメント方法
に関するものである。更に詳しくは、多層配線板の製造
において、層間の電気的接続と接着を行う際の、アライ
メント(位置合わせ)方法に関するものである。
【0002】
【従来の技術】近年の電子機器の高機能化並びに軽薄短
小化の要求に伴い、電子部品の高密度集積化、さらには
高密度実装化が進んできており、これらの電子機器に使
用される半導体パッケージは、従来にも増して、益々小
型化かつ多ピン化が進んできている。
【0003】従来の回路基板はプリント配線板と呼ば
れ、ガラス繊維の織布にエポキシ樹脂を含浸させた、ガ
ラスエポキシ積層板に貼り付けられた銅箔をパターニン
グした後、複数枚重ねて積層接着し、ドリルで貫通穴を
開けて、この穴の壁面に銅めっきを行ってビアを形成
し、層間の電気接続を行った配線基板の使用が主流であ
った。しかし、搭載部品の小型化、高密度化が進み、上
記の配線基板では配線密度が不足して、部品の搭載に問
題が生じるようになってきている。
【0004】このような背景により、近年、ビルドアッ
プ多層配線板が採用されるようになっている。ビルドア
ップ多層配線板は、樹脂のみで構成される絶縁層と導体
とを、積み重ねながら成形される。ビア形成方法として
は、従来のドリル加工に代わって、レーザ法、プラズマ
法、フォト法等多岐にわたり、小径のビアホールを自由
に配置することで、高密度化を達成するものである。層
間接続部としては、ブラインドビア(Blind Vi
a)やバリードビア(Buried Via:ビアを導
電体で充填した構造)等があり、ビアの上にビアを形成
するスタックドビアが可能な、バリードビアホールが特
に注目されている。バリードビアホールとしては、ビア
ホールをめっきで充填する方法と、導電性ペースト等で
充填する場合とに分けられる。一方、導体回路を形成す
る方法として、銅箔をエッチングする方法(サブトラク
ティブ法)、電解銅めっきによる方法(アディティブ
法)等があり、配線密度の高密度化に対応可能なアディ
ティブ法が特に注目され始めている。
【0005】ビルドアップ多層配線板の製造方法は、次
の2方法に大別されている。 (1)コア基板をベースにして、絶縁層の形成、ビアの
形成、および導体回路の形成を繰り返すことにより、ビ
ルドアップ層を順次積層する方法(以下、シーケンシャ
ル法と呼ぶ) (2)ビルドアップ層を予め単独で形成しておき、コア
基板に対して、ビルドアップ層をアライメントして積層
することにより、ビルドアップ層を積層する方法(以
下、パラレル法と呼ぶ)
【0006】シーケンシャル法は、コア基板をベースと
してビルドアップ層を順次形成していくため、途中の工
程で不良が発生した場合には、その時点で全てが不良と
なってしまうという問題点がある。また、製造を開始し
てから、製品を得られるまでの時間がかかるという問題
もある。全ての工程を順次(シーケンシャルに)行う必
要があり、ビルドアップ層の層数が増えれば増えるほ
ど、この問題は顕著になるため、解決は困難である。
【0007】一方、パラレル法は、ビルドアップ層を予
め単独で形成しておくことができるため、形成したビル
ドアップ層に不良があってもその時点で検査・選別でき
る。そのため、ビルドアップ層の良品のみを選別し、積
層(コア基板に対するアライメント積層)できるという
利点がある。ただし、ビルドアップ層の積層で不良が発
生した場合には、全製品が不良となることは避けられな
い。また、ビルドアップ層の形成と、ビルドアップ層の
積層を並列して行うことができるため、製造を開始して
から製品を得られるまでの時間は、シーケンシャル法ほ
ど長くは無い。
【0008】図5は、パラレル法におけるコア基板51
0とビルドアップ層512の、アライメント方法を示す
概略図である。図5(a)を参考にして、ビルドアップ
層512の構造を簡単に説明する。ビルドアップ層51
2の構造は、金属層501の表面に形成された導体回路
504および第1のアライメントマーク520cと、そ
れらを覆うように形成された絶縁層505と、絶縁層5
05を貫通する導体ポスト507と、導体ポスト507
の表面に形成された接合用金属材料508と、絶縁層5
05および接合用金属材料層508を覆うように形成さ
れた接着剤層509から構成されている。コア基板51
0に対して、ビルドアップ層512のアライメント積層
を行った後、最終的には、金属層501をエッチングに
より除去する。なお、ビルドアップ層512には、導体
回路504および第1のアライメントマーク520c
を、エッチング液から保護するためにレジスト金属層5
03が形成されている。
【0009】次に、アライメント(位置合わせ)方法に
ついて説明する。図5(b)に示すように、まず、コア
基板510およびビルドアップ層512を、ステージ5
40bおよび吸着ツール540aに吸着し、それらの間
に、上下を同時に認識できるCCD(電荷結合素子、イ
メージセンサー)530を配置する。続いて、コア基板
510およびビルドアップ層512に設けられた、第2
および第1のアライメントマーク520および520c
を、CCD530で認識し、第2および第1のアライメ
ントマーク520および520cが、所定の位置関係に
なるように(通常は位置が一致するように)、ステージ
540bを移動させることにより、コア基板510の位
置を調整する。さらに、コア基板510およびビルドア
ップ層512の間から、CCD530を移動させて取り
除いた後、吸着ツール540aを下降させて、ビルドア
ップ層512をコア基板510の上に配置し、吸着を停
止する。このような方法により、コア基板510とビル
ドアップ層512をアライメントすることができる。な
お、上下を同時に認識できるCCD530を使用する理
由は、ビルドアップ層512が金属層501を有してい
るために、ビルドアップ層512の背面(図面では上
側)から第1のアライメントマーク520cを認識する
ことができないからである。
【0010】このような方法により、コア基板510と
ビルドアップ層512とをアライメントすることが可能
である。アライメントが必要な理由を簡単に説明する
と、導体ポスト507とランド550とを、位置ずれな
く接続させるためである。基本的には、導体ポスト50
7の直径DPを、ランド550の直径DLより小さくし
ておき、ランド550上に確実に導体ポスト507が接
続されるようにする。このときの位置合せ許容誤差は、
±(DL−DP)/2である。ただし、この位置合せ許
容誤差は、導体ポスト507およびランド550が適正
な位置に形成されていることを前提としている。したが
って、導体ポスト507が何らかの原因で適正な位置と
は異なる位置に形成されている場合、すなわち、予め導
体ポスト507の位置がずれている場合には、位置合せ
許容誤差が上記の値よりも小さくなる。具体的には、コ
ア基板510とビルドアップ層512とが正確に位置合
せされた場合に、導体ポスト507の中心がランド55
0の中心よりも外側に寄った状態となる。この場合の位
置合せ許容誤差は、寄った側に小さい値となり、その反
対側は大きい値となる。したがって、位置合せ装置に要
求される位置合せ許容誤差は、その小さい方の値になる
ことは当然である。
【0011】図5に示したアライメント方法は、第1の
アライメントマーク520cと第2のアライメントマー
ク520が所定の位置関係になるように、コア基板51
0の位置を調整する方法であるため、導体ポスト507
が適正な位置に形成されているか否かを考慮しておら
ず、結果的に、位置合せ許容誤差がより厳しい(小さ
な)値となってしまうという問題点がある。
【0012】
【発明が解決しようとする課題】本発明は、多層配線板
の製造における、コア基板とビルドアップ層のアライメ
ント方法の、このような現状の問題点に鑑み、精度の高
いアライメント方法を提供することを目的とする。
【0013】
【課題を解決するための手段】即ち、本発明は、(1)
絶縁層から一方の面を露出するように該絶縁層中に埋
め込まれた導体回路の、露出面と反対側の面上に、導体
ポストおよびアライメント用導体ポストが該絶縁層を貫
通して形成された接続層と、アライメントマークが形成
された被接続層との、アライメント方法であって、アラ
イメント用導体ポストおよびアライメントマークをCC
Dにて認識し、アライメント用導体ポストとアライメン
トマークとが所定の位置関係になるように、接続層また
は被接続層の位置を移動・調整することにより、接続層
と被接続層とをアライメントすることを特徴とするアラ
イメント方法、(2) 導体回路が露出している面とは
反対側の絶縁層表面、および、導体ポストとアライメン
ト用導体ポストの表面が、接着剤層で覆われている、前
記第(1)項記載のアライメント方法、(3) 導体回
路の露出面、および、導体回路が露出している側の絶縁
層表面に、金属層が形成されてなる前記第(1)項又は
第(2)項に記載のアライメント方法、(4) 金属層
を電解めっき用リードとして、電解めっきにより導体回
路を形成する工程と、該導体回路の上に絶縁層を形成す
る工程と、該絶縁層に導体回路の一部が露出するように
ビアを形成する工程と、前記金属層を電解めっき用リー
ドとして、電解めっきにより導体ポストおよびアライメ
ント用導体ポストを形成する工程とを経て得られる接続
層と、アライメントマークが形成された被接続層との、
アライメント方法であって、アライメント用導体ポスト
およびアライメントマークをCCDにて認識し、アライ
メント用導体ポストとアライメントマークとが所定の位
置関係になるように、接続層または被接続層の位置を移
動・調整することにより、接続層と被接続層とをアライ
メントすることを特徴とするアライメント方法、(5)
絶縁層の導体回路が露出している面とは反対側の表
面、および、導体ポストおよびアライメント用導体ポス
トの表面に、接着剤層を形成する工程を含む前記第
(4)項記載のアライメント方法、(6) 金属層をエ
ッチングにより除去する工程を含む、前記第(4)項又
は第(5)項記載のアライメント方法、である。
【0014】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態について説明するが、本発明はこれによって何ら
限定されるものではない。図1〜図2は、本発明の実施
形態で用いる接続層の製造方法の一例を説明するための
図で、図2(h)、(h’)、(i)、(i’)は得ら
れる接続層の構造を示す断面図である。
【0015】本発明に用いる接続層113の製造方法の
としては、まず、金属層(金属板又は金属箔)101上
に、パターニングされためっきレジスト102を形成す
る(図1(a))。このめっきレジスト102は、例え
ば、金属層101上に紫外線感光性のドライフィルムレ
ジストをラミネートし、ネガフィルム等を用いて選択的
に感光し、その後現像することにより形成できる。金属
層101の材質は、この製造方法に適するものであれば
どのようなものでも良いが、特に、使用される薬液に対
して耐性を有するものであって、最終的にエッチングに
より除去可能であることが必要である。そのような金属
層101の材質としては、例えば、銅、銅合金、42合
金、ニッケル等が挙げられる。
【0016】次に、金属層101を電解めっき用リード
(給電用電極)として、電解めっきによりレジスト金属
層103を形成する(図1(b))。この電解めっきに
より、金属層101上のめっきレジスト102が形成さ
れていない部分に、レジスト金属層103が形成され
る。また、この時、接続層を積層する際に用いるアライ
メント用導体ポストに相対するアライメントを設ける。
レジスト金属層103の材質は、この製造方法に適する
ものであればどのようなものでも良いが、特に、最終的
に金属層101をエッチングにより除去する際に使用す
る、薬液に対して耐性を有することが必要である。レジ
スト金属層103の材質としては、例えば、ニッケル、
金、錫、銀、半田、パラジウム等が挙げられる。なお、
レジスト金属層103を形成する目的は、金属層101
をエッチングする際に使用する薬液により、図1(c)
に示す導体回路104が、浸食・腐食されるのを防ぐこ
とである。したがって、金属層101をエッチングする
際に使用する薬液に対して、図1(c)に示す導体回路
104が耐性を有している場合は、このレジスト金属層
103は不要である。この時、接続層を積層する際に用
いるアライメント用導体ポストに相対するアライメント
は、次の導体回路形成工程に於いて設ける。
【0017】次に、金属層101を電解めっき用リード
(給電用電極)として、電解めっきにより導体回路10
4を形成する(図1(c))。この電解めっきにより、
金属層101上のめっきレジスト102が形成されてい
ない部分に、導体回路104が形成される。導体回路1
04の材質としては、この製造方法に適するものであれ
ばどのようなものでも良いが、特に、最終的にレジスト
金属層103をエッチングにより除去する際に使用す
る、薬液に対して耐性を有することが必要である。実際
には、導体回路104を浸食・腐食しない薬液でエッチ
ング可能な、レジスト金属層103を選定するのが得策
である。導体回路104の材質としては、例えば、銅、
ニッケル、金、錫、銀、パラジウム等が使用できるが、
特に銅を用いれば、低抵抗で安定した導体回路104が
得られ、好ましい。
【0018】次に、めっきレジスト102を除去し(図
1(d))、続いて、形成した導体回路104上に、絶
縁層105を形成する(図1(e))。絶縁層105を
構成する樹脂は、この製造方法に適するものであればど
のようなものでも使用できる。また、絶縁層105の形
成は、使用する樹脂に応じて適した方法で良く、樹脂ワ
ニスを印刷、カーテンコート、バーコート等の方法で直
接塗布したり、ドライフィルムタイプの樹脂を真空ラミ
ネート、真空プレス等の方法で積層する方法が挙げられ
る。特に、市販されている樹脂付銅箔は入手が容易であ
り、真空ラミネートにより導体回路104の凹凸を埋め
込みながら成形し、最後に銅箔をエッチングすれば、絶
縁層105の表面が導体回路104の凹凸に影響される
ことなく、非常に平坦になる。また、絶縁層105の表
面には銅箔表面の微細な粗化形状が転写されるため、図
2(i)に示す接着剤層109との密着性を確保するこ
とができる。
【0019】次に、形成した絶縁層105に、ビア10
6を形成する(図1(f))。ビア106の形成方法
は、この製造方法に適する方法であればどのような方法
でも良く、レーザー、プラズマによるドライエッチン
グ、ケミカルエッチング等が挙げられる。また、絶縁層
105を感光性樹脂とした場合には、絶縁層105を選
択的に感光し、現像することでビア106を形成するこ
ともできる。
【0020】次に、金属層101を電解めっき用リード
(給電用電極)として、電解めっきにより導体ポスト1
07およびアライメント用導体ポスト120aを形成す
る(図2(g))。この電解めっきにより、絶縁層10
5のビア106が形成されている部分に、導体ポスト1
07およびアライメント用導体ポスト120aが形成さ
れる。電解めっきにより導体ポスト107を形成すれ
ば、導体ポスト107の先端の形状を自由に制御するこ
とができる。導体ポスト107の材質としては、この製
造方法に適するものであればどのようなものでも良く、
例えば、銅、ニッケル、金、錫、銀、パラジウム等が使
用でき、特に銅を用いれば、低抵抗で安定した導体ポス
ト107が得られ、好ましい。なお、アライメント用導
体ポスト120aの形状・構造・材質は、基本的には導
体ポスト107と同じであるが、ここでは、アライメン
トに用いる導体ポスト(アライメント用導体ポスト12
0a)を層間接続に用いる導体ポスト(導体ポスト10
7)とを区別して記載している。
【0021】次に、導体ポスト107の表面(先端)
に、接合用金属材料層108を形成する(図2
(h))。接合用金属材料層108の形成方法として
は、無電解めっきにより形成する方法、金属層101を
電解めっき用リード(給電用電極)として電解めっきに
より形成する方法、接合用金属材料を含有するペースト
を印刷する方法が挙げられる。印刷による方法では、印
刷用マスクを導体ポスト107に対して精度良く位置合
せする必要があるが、無電解めっきや電解めっきによる
方法では、導体ポスト107の表面以外に接合用金属材
料層108が形成されることがないため、導体ポスト1
07の微細化・高密度化にも対応しやすい。特に、電解
めっきによる方法では、無電解めっきによる方法より
も、めっき可能な金属が多種多様であり、また薬液の管
理も容易であるため、非常に好適である。接合用金属材
料層108の材質としては、図3および図4に示す被接
続層310、410と金属接合可能な金属であればどの
ようなものでもよく、例えば、半田が挙げられる。半田
の中でも、SnやIn、もしくはSn、Ag、Cu、Z
n、Bi、Pd、Sb、Pb、In、Auの少なくとも
二種からなる半田を使用することが好ましい。より好ま
しくは、環境に優しいPbフリー半田である。なお、上
述の通り、アライメント用導体ポスト120aは導体ポ
スト107と同じ形状・構造・材質であるため、アライ
メント用導体ポスト120aの表面にも接合用金属材料
層108が形成される。
【0022】次に、絶縁層105の表面に、接着剤層1
09を形成する(図2(i))。接着剤層109の形成
は、使用する樹脂に応じて適した方法で良く、樹脂ワニ
スを印刷、カーテンコート、バーコート等の方法で直接
塗布したり、ドライフィルムタイプの樹脂を真空ラミネ
ート、真空プレス等の方法で積層する方法が挙げられ
る。なお、図2(i)では、絶縁層105の表面に接着
剤層109を形成する例を示したが、被接続層310、
410の表面に接着剤層109を形成しても構わない。
もちろん、絶縁層105と被接続層310、410の両
表面に形成しても構わない。
【0023】次に、金属層101をエッチングにより除
去する(図2(i’))。これにより絶縁層105に埋
め込まれた導体回路が露出し、ランド114およびアラ
イメントマーク130aを形成することができる。金属
層101と導体回路104との間には、レジスト金属層
103が形成されており、そのレジスト金属層103
は、金属層101をエッチングにより除去する際に使用
する薬液に対して耐性を有しているため、金属層101
をエッチングしても、レジスト金属層103がエッチン
グされることはなく、導体回路104もエッチングされ
ることはない。金属層101の材質が銅、レジストの材
質がニッケル、錫または半田の場合、市販のアンモニア
系エッチング液を使用することができる。金属層101
の材質が銅、レジスト金属層103の材質が金の場合、
塩化第二鉄溶液、塩化第二銅溶液を含め、ほとんどのエ
ッチング液を使用することができる。接続層を積層する
際に用いるアライメント用導体ポストに相対するアライ
メントは、この時、設けても良い。
【0024】これまでに、詳細に説明した図1(a)〜
図2(i’)に示す工程により、本発明に用いる接続層
(110,111,112,113)を得ることができ
る。なお、図2(h’)に示された接続層111は、図
2(h)に示された接続層110の金属層101をエッ
チングして得られる。
【0025】続いて、本発明によるアライメント方法に
ついて、図3を参考にして詳細に説明する。図3は、図
1(a)〜図2(i’)に示す工程により得られる接続
層(説明を容易にするため、第1の接続層113a、第
2の接続層113bと呼ぶ)と被接続層310との、ア
ライメント方法を説明するための断面図である。
【0026】第1の接続層113aには、上述のよう
に、導体ポスト107と同様の工程で得られる、アライ
メント用導体ポスト120aが形成されている。一方、
被接続層310にも、導体ポスト107およびアライメ
ント用導体ポスト120aと対応する位置に、ランド3
50およびアライメントマーク320が形成されてい
る。被接続層310には、一般的な両面プリント配線板
を使用することができるため、詳細な説明は省略する。
被接続層310として一般的な両面プリント配線板を用
いる場合には、銅箔を選択的にエッチングすることによ
り、ランド350およびアライメントマーク320を容
易に形成することができる。
【0027】第1の接続層113aと被接続層310の
アライメント方法は、次に示す通りである。まず、図3
(a)に示すように、第1の接続層113aおよび被接
続層310を、吸着ツール340aおよびステージ34
0bに吸着し、それらの間に、上下を同時に認識できる
CCD(電荷結合素子、イメージセンサー)330を配
置する。続いて、被接続層310および第1の接続層1
13aに設けられた、アライメントマーク320および
アライメント用導体ポスト120aを、CCD330で
認識し、アライメントマーク320およびアライメント
用導体ポスト120aが、所定の位置関係になるように
(通常は位置が一致するように)、ステージ340bを
移動させることにより、被接続層310の位置を調整す
る。さらに、被接続層310および第1の接続層113
aの間から、CCD330を移動させて取り除いた後、
吸着ツール340aを下降させて、第1の接続層113
aを被接続層310の上に配置し、圧着または仮圧着す
る。このような方法により、被接続層310と第1の接
続層113aをアライメントすることができる。
【0028】次に、前記と同様の方法により、第1の接
続層113aと第2の接続層113bのアライメントを
行う(図3(b))。ステージ340bには、前記の方
法により形成された、被接続層311(被接続層310
と第1の接続層113aにより構成される)を吸着さ
せ、吸着ツール340aには第2の接続層113bを吸
着させる。CCD330を設置した後、第1の接続層1
13aおよび第2の接続層113bに設けられた、アラ
イメントマーク130aおよびアライメント用導体ポス
ト120bを所定の位置関係となるように(通常は位置
が一致するように)、ステージ340bを移動させ位置
を調節する。そして、CCD330を移動させ、取り除
いた後、吸着ツール320aを下降させて第2の接続層
113bを第1の接続層113aの上に配置し、圧着ま
たは仮圧着を行う。このような方法により、第1の接続
層113aと第2の接続層113bをアライメントする
ことができ、被接続層310と第1および第2の接続層
112aおよび113bからなる多層配線板を完成させ
ることができる。さらに積層する場合は、前記と同様の
アライメントを繰り返せばよい。また、図3では、被接
続層310の片面のみのアライメント方法を示している
が、両面でも構わない。
【0029】なお、これまで、図2(i’)に示す接続
層113を用いたアライメント方法について詳細に説明
してきたが、図2(h)、図2(h’)、図2(i)に
示す接続層110,111,112についても、同じア
ライメント方法を用いることができる。例えば、ハンド
リング性を向上させるため、上記アライメント方法の例
において、接続層113を、接続層112に代えても良
く、その際には、接続層112と被接続層310を、ア
ライメントし、圧着または仮圧着した後に、金属層10
1をエッチングにより除去する。また、接続層110お
よび接続層111を用いる場合は、被接続層側に接着剤
層を形成した後、アライメントし、圧着または仮圧着す
る方法などが挙げられる。
【0030】位置合せ許容誤差について考えると、導体
ポスト107の直径をDP、ランド350の直径をDL
とすると、±(DL−DP)/2となる。何らかの原因
で導体ポスト107が適正な位置とは異なる位置に形成
されたとしても、アライメント用導体ポスト120aも
導体ポスト107の形成と同じ工程で形成されるため、
アライメント用導体ポスト120aも同様な位置ずれを
有している。本発明のアライメント方法では、アライメ
ント用導体ポスト120aとアライメントマーク320
とを用いてアライメントするため、位置合せ装置に要求
される位置合せ許容誤差は、導体ポスト107の位置ず
れに関係なく、±(DL−DP)/2となる。この点が
本発明のアライメント方法の最大の特長である。
【0031】なお、図3においては上下を同時に認識で
きるCCD330を用いたが、図4に示すように、一方
向のみを認識できるCCD430を数個(図4では4
個)用いても良い。図1(a)〜図2(i’)に示す工
程により得られる接続層113cのアライメント用導体
ポスト120cおよび、被接続層410のアライメント
マーク420を認識した後、ステージ440bを矢印の
ように移動させることにより、被接続層410の位置を
調整して、アライメントする方法を採用しても良い。
【0032】
【発明の効果】以上の説明から明らかなように、本発明
により、接続層と被接続層との位置合せ許容誤差をより
大きくすることができるため、本発明のアライメント方
法を用いることにより、多層配線板の製造における位置
合せ歩留まりを向上させることができる。
【図面の簡単な説明】
【図1】 本発明に用いる接続層の製造方法の一例を示
す断面図である。
【図2】 本発明に用いる接続層の製造方法の一例を示
す断面図である(図1の続き)。
【図3】 本発明のアライメント方法の一例を示す断面
図である。
【図4】 本発明のアライメント方法の他の一例を示す
断面図である。
【図5】 従来のアライメント方法の一例を示す断面図
である。
【符号の説明】
101,501 金属層 102 めっきレジスト 103,503 レジスト金属層 104,504 導体回路 105,505 絶縁層 106 ビア 107,507 導体ポスト 108,508 接合用金属材料層 109,509 接着剤層 110,111,112,113,113c 接続
層 114 ランド 112a,512 ビルドアップ層 113a 第1の接続層 113b 第2の接続層 120a,120b,120c アライメント用導体
ポスト 130a,320,420,520c アライメン
トマーク 310,311,410 被接続層 330,430,530 CCD 340a,440a,540a 吸着ツール 340b,440b,540b ステージ 510 コア基板 520 第2のアライメントマーク
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 謙介 東京都品川区東品川2丁目5番8号 住友 ベークライト株式会社内 (72)発明者 加藤 正明 東京都品川区東品川2丁目5番8号 住友 ベークライト株式会社内 (72)発明者 原 英貴 東京都品川区東品川2丁目5番8号 住友 ベークライト株式会社内 Fターム(参考) 5E346 AA12 AA15 AA22 AA43 CC08 CC32 CC54 DD02 DD03 DD24 DD33 DD44 EE02 FF35 GG17 GG18 GG22 GG28 HH33

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 絶縁層から一方の面を露出するように該
    絶縁層中に埋め込まれた導体回路の、露出面と反対側の
    面上に、導体ポストおよびアライメント用導体ポストが
    該絶縁層を貫通して形成された接続層と、アライメント
    マークが形成された被接続層との、アライメント方法で
    あって、アライメント用導体ポストおよびアライメント
    マークをCCDにて認識し、アライメント用導体ポスト
    とアライメントマークとが所定の位置関係になるよう
    に、接続層または被接続層の位置を移動・調整すること
    により、接続層と被接続層とをアライメントすることを
    特徴とするアライメント方法。
  2. 【請求項2】 導体回路が露出している面とは反対側の
    絶縁層表面、および、導体ポストとアライメント用導体
    ポストの表面が、接着剤層で覆われている請求項1記載
    のアライメント方法。
  3. 【請求項3】 導体回路の露出面、および、導体回路が
    露出している側の絶縁層表面に、金属層が形成されてな
    る請求項1又は請求項2に記載のアライメント方法。
  4. 【請求項4】 金属層を電解めっき用リードとして、電
    解めっきにより導体回路を形成する工程と、該導体回路
    の上に絶縁層を形成する工程と、該絶縁層に導体回路の
    一部が露出するようにビアを形成する工程と、前記金属
    層を電解めっき用リードとして、電解めっきにより導体
    ポストおよびアライメント用導体ポストを形成する工程
    とを経て得られる接続層と、アライメントマークが形成
    された被接続層との、アライメント方法であって、アラ
    イメント用導体ポストおよびアライメントマークをCC
    Dにて認識し、アライメント用導体ポストとアライメン
    トマークとが所定の位置関係になるように、接続層また
    は被接続層の位置を移動・調整することにより、接続層
    と被接続層とをアライメントすることを特徴とするアラ
    イメント方法。
  5. 【請求項5】 絶縁層の導体回路が露出している面とは
    反対側の表面、および、導体ポストおよびアライメント
    用導体ポストの表面に、接着剤層を形成する工程を含む
    請求項4記載のアライメント方法。
  6. 【請求項6】 金属層をエッチングにより除去する工程
    を含む請求項4又は5記載のアライメント方法。
JP2001384835A 2000-12-19 2001-12-18 アライメント方法 Expired - Fee Related JP4094286B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001384835A JP4094286B2 (ja) 2000-12-19 2001-12-18 アライメント方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-385011 2000-12-19
JP2000385011 2000-12-19
JP2001384835A JP4094286B2 (ja) 2000-12-19 2001-12-18 アライメント方法

Publications (2)

Publication Number Publication Date
JP2002252460A true JP2002252460A (ja) 2002-09-06
JP4094286B2 JP4094286B2 (ja) 2008-06-04

Family

ID=26606076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001384835A Expired - Fee Related JP4094286B2 (ja) 2000-12-19 2001-12-18 アライメント方法

Country Status (1)

Country Link
JP (1) JP4094286B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006346834A (ja) * 2005-06-20 2006-12-28 Fuji Xerox Co Ltd 微小構造体の製造方法および製造装置
KR100872567B1 (ko) 2007-06-08 2008-12-08 삼성전기주식회사 정렬방법 및 인쇄회로기판 제조방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07170069A (ja) * 1993-09-27 1995-07-04 Rogers Corp 多層回路の製造法
JPH1070363A (ja) * 1996-08-27 1998-03-10 Toshiba Corp 印刷配線板の製造方法
WO1998033366A1 (fr) * 1997-01-29 1998-07-30 Kabushiki Kaisha Toshiba Procede et dispositif permettant de fabriquer un tableau de connexions multicouches et un tableau de connexions approprie
JPH1154934A (ja) * 1997-06-06 1999-02-26 Ibiden Co Ltd 多層プリント配線板およびその製造方法
JP2000091748A (ja) * 1998-09-16 2000-03-31 Dainippon Printing Co Ltd 多層配線基板とその製造方法
JP2000133695A (ja) * 1998-10-22 2000-05-12 Fujitsu Ltd 薄膜多層基板の製造方法
JP2000232267A (ja) * 1999-02-12 2000-08-22 Matsushita Electric Ind Co Ltd 多層プリント配線板の製造方法
JP2000340701A (ja) * 1999-05-25 2000-12-08 Dainippon Printing Co Ltd 配線部材とその製造方法、及び半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07170069A (ja) * 1993-09-27 1995-07-04 Rogers Corp 多層回路の製造法
JPH1070363A (ja) * 1996-08-27 1998-03-10 Toshiba Corp 印刷配線板の製造方法
WO1998033366A1 (fr) * 1997-01-29 1998-07-30 Kabushiki Kaisha Toshiba Procede et dispositif permettant de fabriquer un tableau de connexions multicouches et un tableau de connexions approprie
JPH1154934A (ja) * 1997-06-06 1999-02-26 Ibiden Co Ltd 多層プリント配線板およびその製造方法
JP2000091748A (ja) * 1998-09-16 2000-03-31 Dainippon Printing Co Ltd 多層配線基板とその製造方法
JP2000133695A (ja) * 1998-10-22 2000-05-12 Fujitsu Ltd 薄膜多層基板の製造方法
JP2000232267A (ja) * 1999-02-12 2000-08-22 Matsushita Electric Ind Co Ltd 多層プリント配線板の製造方法
JP2000340701A (ja) * 1999-05-25 2000-12-08 Dainippon Printing Co Ltd 配線部材とその製造方法、及び半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006346834A (ja) * 2005-06-20 2006-12-28 Fuji Xerox Co Ltd 微小構造体の製造方法および製造装置
KR100872567B1 (ko) 2007-06-08 2008-12-08 삼성전기주식회사 정렬방법 및 인쇄회로기판 제조방법

Also Published As

Publication number Publication date
JP4094286B2 (ja) 2008-06-04

Similar Documents

Publication Publication Date Title
KR101006619B1 (ko) 라운드형 솔더범프를 갖는 인쇄회로기판 및 그 제조방법
JP4427874B2 (ja) 多層配線板の製造方法および多層配線板
US8351215B2 (en) Method of manufacturing a chip embedded printed circuit board
US20100142170A1 (en) Chip embedded printed circuit board and manufacturing method thereof
US20060121255A1 (en) Parallel multilayer printed circuit board having interlayer conductivity due to via ports and method of fabricating same
JP2010087499A (ja) コンデンサ装置の製造方法
JP2004311927A (ja) 多層印刷回路基板の製造方法
TWI479972B (zh) Multi - layer flexible printed wiring board and manufacturing method thereof
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
CN101389190B (zh) 多层印刷线路板的制造方法
WO2004073370A1 (ja) 多層基板およびその製造方法
JP2005236067A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
JP2004152904A (ja) 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法
KR100716809B1 (ko) 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법
JP2007208229A (ja) 多層配線基板の製造方法
JP4797310B2 (ja) アライメントマーク
JP4094286B2 (ja) アライメント方法
JP2002083926A (ja) 半導体チップ実装用回路基板とその製造方法および多層化回路基板
JP4534330B2 (ja) アライメント方法
JP2002190549A (ja) 多層配線板および多層配線板の製造方法
JP2003204011A (ja) 多層配線板および多層配線板の製造方法
JP2004022713A (ja) 多層配線基板
JP3816437B2 (ja) 多層配線板製造用配線基板、多層配線板製造用配線基板の製造方法および多層配線板
JP2005109188A (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法
JP2003198126A (ja) 回路基板製造用基板、回路基板および多層配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140314

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees