JP2002251174A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2002251174A5 JP2002251174A5 JP2001355854A JP2001355854A JP2002251174A5 JP 2002251174 A5 JP2002251174 A5 JP 2002251174A5 JP 2001355854 A JP2001355854 A JP 2001355854A JP 2001355854 A JP2001355854 A JP 2001355854A JP 2002251174 A5 JP2002251174 A5 JP 2002251174A5
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- nmistft
- pmistft
- gate
- misft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims 17
- 238000006243 chemical reaction Methods 0.000 claims 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 8
- 239000004065 semiconductor Substances 0.000 claims 8
- 239000000758 substrate Substances 0.000 claims 8
- 230000000875 corresponding Effects 0.000 claims 3
Claims (17)
- 多結晶シリコンを半導体層とするMISTFTを有するレベル変換回路が絶縁基板上に形成された表示装置であって、
入力パルスの入力端子が第1の容量を介してそれぞれゲート端子および第1の端子に接続される第1のNMISTFTと第1のPMISTFTと、
前記入力パルスの入力端子が第2の容量を介してそれぞれ第2の端子に接続される第2のNMISTFTと第2のPMISTFTと、
前記第1のNMISTFTと第1のPMISTFTのゲート端子および第1の端子がゲート端子に接続される第3のPMISTFTと、
前記第2のNMISTFTと第2のPMISTFTの第2の端子がゲート端子に接続される第3のNMISTFTと、
前記第3のPMISTFTの第1の端子は前記第1のNMISTFTの第2の端子と第1のPMISTFTの第2の端子と接続された高電圧電源供給配線側に接続され、前記第3のNMISTFTの第2の端子は前記第2のNMISTFTのゲート端子と第1の端子および前記第2のPMISTFTのゲート端子と第1の端子と接続された低電圧電源供給配線側に接続され、
前記第3のPMISTFTの第2の端子と第3のNMISTFTの第1の端子の接続点を出力端子とすることを特徴とする表示装置。 - 多結晶シリコンを半導体層とするMISTFTを有するレベル変換回路が絶縁基板上に形成された表示装置であって、
入力パルスの入力端子が第1の容量を介してそれぞれゲート端子および第1の端子に接続される第1のNMISTFTと第1のPMISTFTと、
前記入力パルスの入力端子が第2の容量を介してそれぞれゲート端子および第2の端子に接続される第2のNMISTFTと第2のPMISTFTと、
前記第1のNMISTFTと第1のPMISTFTのゲート端子および第1の端子がゲート端子に接続される第3のPMISTFTと、
前記第2のNMISTFTと第2のPMISTFTのゲート端子および第2の端子がゲート端子に接続される第3のNMISTFTと、
前記第3のPMISTFTの第1の端子は前記第1のNMISTFTの第2の端子と第1のPMISTFTの第2の端子と接続された高電圧電源供給配線側に接続され、前記第3のNMISTFTの第2の端子は前記第2のNMISTFTの第1の端子および前記第2のPMISTFTの第1の端子と接続された低電圧電源供給配線側に接続され、
前記第3のPMISTFTの第2の端子と第3のNMISTFTの第1の端子の接続点を出力端子とすることを特徴とする表示装置。 - 多結晶シリコンを半導体層とするMISTFTを有するレベル変換回路が絶縁基板上に形成された表示装置であって、
入力パルスの入力端子が第1の容量を介してそれぞれ第1の端子に接続される第1のNMISTFTと第1のPMISTFTと、
前記入力パルスの入力端子が第2の容量を介してそれぞれ第2の端子に接続される第2のNMISTFTと第2のPMISTFTと、
前記第1のNMISTFTと第1のPMISTFTの第1の端子がゲート端子に接続される第3のPMISTFTと、
前記第2のNMISTFTと第2のPMISTFTの第2の端子がゲート端子に接続される第3のNMISTFTと、
前記第3のPMISTFTの第1の端子は前記第1のNMISTFTのゲート端子と第2の端子と第1のPMISTFTのゲート端子と第2の端子と接続された高電圧電源供給配線側に接続され、前記第3のNMISTFTの第2の端子は前記第2のNMISTFTのゲート端子と第1の端子および前記第2のPMISTFTのゲート端子と第1の端子と接続された低電圧電源供給配線側に接続され、
前記第3のPMISTFTの第2の端子と第3のNMISTFTの第1の端子の接続点 を出力端子とすることを特徴とする表示装置。 - 多結晶シリコンを半導体層とするMISTFTを有するレベル変換回路が絶縁基板上に形成された表示装置であって、
入力パルスの入力端子が第1の容量を介してそれぞれ第1の端子に接続される第1のNMISTFTと第1のPMISTFTと、
前記入力パルスの入力端子が第2の容量を介してそれぞれゲート端子および第2の端子に接続される第2のNMISTFTと第2のPMISTFTと、
前記第1のNMISTFTと第1のPMISTFTの第1の端子がゲート端子に接続される第3のPMISTFTと、
前記第2のNMISTFTと第2のPMISTFTのゲート端子がおよび第2の端子がゲート端子に接続される第3のNMISTFTと、
前記第3のPMISTFTの第1の端子は前記第1のNMISTFTのゲート端子と第2の端子と第1のPMISTFTのゲート端子と第2の端子と接続された高電圧電源供給配線側に接続され、前記第3のNMISTFTの第2の端子は前記第2のNMISTFTの第1の端子および前記第2のPMISTFTの第1の端子と接続された低電圧電源供給配線側に接続され、
前記第3のPMISTFTの第2の端子と第3のNMISTFTの第1の端子の接続点を出力端子とすることを特徴とする表示装置。 - 第1の端子が高電圧電源供給配線側に接続された第nのPMISTFTと、第2の端子が低電圧電源供給配線側に接続された第nのNMISTFTとを備え、
第nのPMISTFTと第nのNMISTFTのゲート端子が前記第3のPMISTFTの第2の端子と第3のNMISTFTの第1の端子の接続点に接続されているとともに、
第nのPMISTFTの第2の端子と第nのNMISTFTの第1の端子の接続点を出力端子とすることを特徴とする請求項1から4のうちいずれかに記載の表示装置。 - 第nのPMISTFTと第nのNMISTFTはそれぞれ多段に接続された複数のものからなり、
その最終段のPMISTFTの第2の端子とNMISTFTの第1の端子の接続点を出力端子とすることを特徴とする請求項5に記載の表示装置。 - 絶縁基板面にレベル変換回路を含む駆動回路を備え、前記レベル変換回路は、多結晶シリコンを半導体層とするMISTFTから構成され、
入力パルスの入力端子が第1の容量を介してそれぞれゲート端子および第1の端子に接続される第1のNMISTFTと第1のPMISTFTと、
前記入力パルスの入力端子が第2の容量を介してそれぞれ第2の端子に接続される第2のNMISTFTと第2のPMISTFTと、
前記第1のNMISTFTと第1のPMISTFTのゲート端子および第1の端子がゲート端子に接続される第3のPMISTFTと、
前記第2のNMISTFTと第2のPMISTFTの第2の端子がゲート端子に接続される第3のNMISTFTと、
前記第3のPMISTFTの第1の端子は前記第1のNMISTFTの第2の端子と第1のPMISTFTの第2の端子と接続された高電圧電源供給配線に接続され、前記第3のNMISTFTの第2の端子は前記第2のNMISTFTのゲート端子と第1の端子および前記第2のPMISTFTのゲート端子と第1の端子と接続された低電圧電源供給配線に接続され、
前記第3のPMISTFTの第2の端子と第3のNMISTFTの第1の端子の接続点を出力端子とする基本回路が多段に接続されていることを特徴とする表示装置。 - 前段の基本回路の出力端子と後段の基本回路の入力端子との間に、各ゲート端子を入力端子とし互いの一方の端子の接続点を出力端子とするとともに、他方の端子が高電圧電源供給配線側に接続されているPMISTFTと他方の端子が低電圧電源供給配線側に接続されているNMISTFTからなる回路が少なくとも1段接続されていることを特徴とする請求項7に記載の表示装置。
- 基本回路がn段に接続され、そのn段目の基本回路の出力端子に、各ゲート端子を入力端子とし互いの一方の端子の接続点を出力端子とするとともに、他方の端子が高電圧電源供給配線側に接続されているPMISTFTと他方の端子が低電圧電源供給配線側に接続されているNMISTFTからなる回路が少なくとも1段接続されていることを特徴とする請求項7、8のうちいずれかに記載の表示装置。
- 第1のNMISTFT、第1のPMISTFT、第2のNMISTFT、第2のPMISTFTのいずれか一つがダイオードあるいはダイオードと抵抗の接続体によって置き換えられていることを特徴とする請求項1から4、7のうちいずれかに記載の表示装置。
- 絶縁基板面にレベル変換回路を含む駆動回路を備え、前記レベル変換回路は、多結晶シリコンを半導体層とする複数の同導電型のMISTFTから構成され、
入力パルスの入力端子が第1のMISTFTの第1の端子および第2のMISTFTの第1の端子に接続され、
第1のMISTFTおよび第2のMISTFTの各ゲート端子は一定電源の供給側に接続され、
第1のMISTFTの第2の端子は第3のMISTFTのゲート端子および容量の第1の端子に接続され、
第3のMISTFTの第1の端子は高電圧電源供給側に接続され、第2の端子は第2のMISTFTの第2の端子に接続され、
第2のMISTFTと第3のMISTFTとの接続点は前記容量の第2の端子が接続されて出力端子となっていることを特徴とする表示装置。 - 絶縁基板面にレベル変換回路を含む駆動回路を備え、前記レベル変換回路は、多結晶シリコンを半導体層とする複数の同導電型のMISTFTから構成され、
入力パルスの入力端子が第1のMISTFTの第1の端子および第2のMISTFTの第1の端子に接続され、
第1のMISTFTのゲート端子は一定電源の供給側に接続され、第2のMISTFTのゲート端子は前記入力パルスと逆相をなすパルスが入力され、
第1のMISTFTの第2の端子は第3のMISTFTのゲート端子および容量の第1の端子に接続され、
第3のMISTFTの第1の端子は高電圧電源供給側に接続され、第2の端子は第2のMISTFTの第2の端子に接続され、
第2のMISTFTと第3のMISTFTとの接続点は前記容量の第2の端子が接続されて出力端子となっていることを特徴とする表示装置。 - 第1のMISTFTのゲート端子は抵抗を介して一定電源の供給側に接続されているとともに、入力パルスの入力端子と第1のMISTFTのゲート端子は容量を介して接続されていることを特徴とする請求項11、12のうちいずれかに記載の表示装置。
- 絶縁基板面にレベル変換回路を含む駆動回路を備え、前記レベル変換回路は、多結晶シリコンを半導体層とする複数の同導電型のMISTFTから構成され、
入力パルスの入力端子が第1のMISTFTの第1の端子および第2のMISTFTの第1の端子に接続され、
第1のMISTFTのゲート端子は一定電源の供給側に接続され、第2のMISTFTのゲート端子は前記入力パルスと逆相をなすパルスが入力され、
第1のMISTFTの第2の端子は第3のMISTFTのゲート端子および容量の第1の端子に接続され、
第3のMISTFTの第1の端子は高電圧電源供給側に接続され、第2の端子は第2のMISTFTの第2の端子に接続され、
第2のMISTFTと第3のMISTFTとの接続点は前記容量の第2の端子が接続されて出力端子となる回路が多段に接続されていることを特徴とする表示装置。 - 少なくとも一つの段の回路の第1のMISTFTに対応するMISTFTのゲート端子は高電圧電源供給側に接続されていることを特徴とする請求項14に記載の表示装置。
- 少なくとも一つの段の回路の第2のMISTFTに対応するMISTFTのゲート端子と容量の第2の端子が接続された端子との間に他の容量が介在されていることを特徴とする請求項14、15のうちいずれかに記載の表示装置。
- 1段目の回路の第1のMISTFTに対応するMISTFTのゲート端子は入力パルスが入力される入力端子に接続されていることを特徴とする請求項14に記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001355854A JP2002251174A (ja) | 2000-11-22 | 2001-11-21 | 表示装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000-355598 | 2000-11-22 | ||
JP2000355598 | 2000-11-22 | ||
JP2001355854A JP2002251174A (ja) | 2000-11-22 | 2001-11-21 | 表示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006230854A Division JP4170354B2 (ja) | 2000-11-22 | 2006-08-28 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002251174A JP2002251174A (ja) | 2002-09-06 |
JP2002251174A5 true JP2002251174A5 (ja) | 2005-04-07 |
Family
ID=26604432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001355854A Pending JP2002251174A (ja) | 2000-11-22 | 2001-11-21 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002251174A (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW582005B (en) | 2001-05-29 | 2004-04-01 | Semiconductor Energy Lab | Pulse output circuit, shift register, and display device |
JP3596540B2 (ja) * | 2001-06-26 | 2004-12-02 | セイコーエプソン株式会社 | レベルシフタ及びそれを用いた電気光学装置 |
WO2004059843A1 (ja) | 2002-12-25 | 2004-07-15 | Semiconductor Energy Laboratory Co., Ltd. | 補正回路を備えたデジタル回路及びそれを有する電子機器 |
JP4326215B2 (ja) | 2002-12-26 | 2009-09-02 | 株式会社 日立ディスプレイズ | 表示装置 |
JP4732294B2 (ja) * | 2003-02-12 | 2011-07-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US7528643B2 (en) * | 2003-02-12 | 2009-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device having the same, and driving method of the same |
JP4060282B2 (ja) * | 2004-03-22 | 2008-03-12 | 三菱電機株式会社 | レベル変換回路、およびレベル変換機能付シリアル/パラレル変換回路 |
JP4866623B2 (ja) * | 2005-06-03 | 2012-02-01 | 株式会社 日立ディスプレイズ | 表示装置及びその制御方法 |
KR100711516B1 (ko) * | 2006-02-14 | 2007-04-27 | 한양대학교 산학협력단 | 저전력 및 소면적의 용량 결합형 레벨 시프트 회로 |
TW200904002A (en) * | 2007-07-03 | 2009-01-16 | Toppoly Optoelectronics Corp | Level shifter, interface driving circuit, and image display system |
JP2009130879A (ja) | 2007-11-28 | 2009-06-11 | Ricoh Co Ltd | レベルシフト回路 |
JP2018093483A (ja) * | 2016-11-29 | 2018-06-14 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置及び電子機器 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5543299B2 (ja) * | 1972-06-01 | 1980-11-05 | ||
JPS5710534A (en) * | 1980-06-23 | 1982-01-20 | Nec Corp | High-voltage mos inverter and its driving method |
JPS5844762A (ja) * | 1981-04-24 | 1983-03-15 | Nec Corp | 高電圧相補形mosインバ−タアレイの集積構造 |
JPH08140020A (ja) * | 1994-11-08 | 1996-05-31 | Citizen Watch Co Ltd | 液晶表示装置 |
JP2945307B2 (ja) * | 1995-02-22 | 1999-09-06 | 富士通株式会社 | A/d変換器 |
JPH1168534A (ja) * | 1997-08-25 | 1999-03-09 | Sony Corp | 高電圧駆動回路 |
JPH11220380A (ja) * | 1998-02-03 | 1999-08-10 | Sony Corp | レベルシフト回路 |
JP4576652B2 (ja) * | 1999-02-18 | 2010-11-10 | ソニー株式会社 | 液晶表示装置 |
-
2001
- 2001-11-21 JP JP2001355854A patent/JP2002251174A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002251174A5 (ja) | ||
JP2001237688A5 (ja) | ||
JP2003323153A5 (ja) | ||
JP2003167543A5 (ja) | ||
JP2003324158A5 (ja) | ||
JP2002215118A5 (ja) | ||
WO2005065138A3 (en) | High efficiency, low cost, charge pump circuit | |
TW200617989A (en) | Storage apparatus and semiconductor apparatus | |
JP2009246347A5 (ja) | ||
JP2003124383A5 (ja) | ||
TW200405256A (en) | Display device driving circuit and display device | |
WO2005041375A3 (de) | Aktive schutzschaltungsanordnung | |
TW201526496A (zh) | 可調整輸出電壓之電荷幫浦 | |
JPS60182488A (ja) | 駆動用電子回路 | |
JP2822781B2 (ja) | マスタスライス方式半導体集積回路装置 | |
JP2004140144A5 (ja) | ||
KR960035626A (ko) | 파워 온 리셋 회로 | |
JP2003143000A5 (ja) | ||
JP2003158258A5 (ja) | ||
JP2977321B2 (ja) | マルチプレクサ | |
JP2003255896A5 (ja) | ||
JPS61156851A (ja) | 集積回路 | |
KR910019248A (ko) | 반도체 가변용량소자 | |
JP6653541B2 (ja) | 半導体装置 | |
JPS63292647A (ja) | 半導体集積回路装置 |