JP2002246336A - 電子装置およびそのダイシング方法 - Google Patents

電子装置およびそのダイシング方法

Info

Publication number
JP2002246336A
JP2002246336A JP2001041996A JP2001041996A JP2002246336A JP 2002246336 A JP2002246336 A JP 2002246336A JP 2001041996 A JP2001041996 A JP 2001041996A JP 2001041996 A JP2001041996 A JP 2001041996A JP 2002246336 A JP2002246336 A JP 2002246336A
Authority
JP
Japan
Prior art keywords
dicing
electronic device
electronic
electronic component
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001041996A
Other languages
English (en)
Inventor
Takeshi Kobayashi
健 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001041996A priority Critical patent/JP2002246336A/ja
Publication of JP2002246336A publication Critical patent/JP2002246336A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】一枚の母基板に作り込まれた複数個の電子部品
の分離、ダイシングのダイシング精度を高める。 【解決手段】セラミック母基板11の主面上にトランジ
スタ等の電子素子が実装された電子部品12を縦横に配
置する。主面と反対の面には電子部品の下部電極19,
20,27及び28(端子電極)を配設する。相隣接す
る電子部品12同士を画定するように下部電極間にダイ
シングの認識に用いる認識マーク30を配設する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、共通の1枚の母基
板に複数の電子部品を形成してなる電子装置およびその
電子装置を個々の電子部品に分離・分割するダイシング
方法に関する。
【0002】
【従来の技術】特開平10−32135号公報(以下
「従来技術1」と記す)には、チップ型電子部品を1枚
の絶縁体からなる母基板に複数個形成し、母基板にあら
かじめ形成しておいた溝にそってダイシングし、個々の
電子部品に製造する方法が示されている。
【0003】また、特開平1−186308号公報(以
下「従来技術2」と記す)には、ダイシング方法が示さ
れ、特にウエハのX軸及びY軸について予め定めた範囲
におけるダイシングラインの個数とその両端間の距離を
それぞれ測定し、それぞれの個数と距離との関係からX
軸及びY軸の夫々のダイシングラインのピッチを演算
し、この値に基づきウエハをダイシングする方法が示さ
れている。
【0004】また、本出願人はセラミック母基板の主面
(表面)に半導体素子を固着し、該主面側を樹脂封止
し、セラミック母基板の主面とは反対の裏面側から電極
を取り出す、電子装置をすでに提案した(EP 1 056 126
A2)。
【0005】図9は本発明者らがその後種々実験を繰り
返した中で、母基板であるセラミック基板が、その焼成
時に基板中央部と周辺部では収縮が異なる事により、主
面、裏面の電極及びスルーホール等の電子部品の所定か
らの位置より変位する事を知見したが、それを模式的に
示したものである。
【0006】すなわち、電子装置10はセラミック母基
板11の主面に電子部品12が縦横にm×n個作り込ま
れ、それら電子部品12の主面側は樹脂13で被覆され
ている。そして、セラミック母基板11の中央部14の
電子部品12の位置が符号Uで示した方向に変位したこ
とを示している。
【0007】図8Aは電子部品12の断面図である。セ
ラミック母基板110の主面側には電子素子(トランジ
スタ)15のコレクタ電極が上部コレクタ電極16に接
着材によって固着されている。上部コレクタ電極16は
バイアホール電極17,18を介して下部コレクタ電極
19,20に導出される。電子素子(トランジスタ)1
5のベース電極,エミッタ電極はそれぞれワイヤー2
1,22を介して、上部ベース電極23,上部エミッタ
電極24に取り出される。これらの上部電極はそれぞれ
バイアホール電極25,26を介して下部ベース電極2
7,下部ベース電極28にそれぞれ導出される。これら
のコレクタ下部電極19,20、下部ベース電極27及
び下部エミッタ電極28は電子部品12の端子電極でも
ある。これらの端子電極は導電性の接着材を介して図示
しない、たとえばプリント基板上に形成された電極、配
線上に取り付けられる。
【0008】図8Aは電子部品12に4個の下部電極1
9,20,27及び28を形成したものを示す。この下
部電極の端子数は電子部品12に作り込まれるトランジ
スタ、抵抗、コンデンサ等の電子素子の集積度、さらに
は電子部品の設計仕様によって適宜設定される。電子部
品12に内蔵される電子素子は少なくとも1個の素子か
ら構成される。それらはトランジスタ、ダイオード、コ
ンデンサ、抵抗、コイル等である。
【0009】図8Bは図8Aの下部コレクタ電極19,
20及び下部ベース電極27,下部エミッタ電極28か
らみた平面図である。
【0010】図7は図9に示した電子装置10を裏返し
てみた状態を示す。すなわち、セラミック母基板11の
主面とは反対側の面に配設された下部コレクタ電極1
9,20及び下部ベース電極27,下部エミッタ電極2
8を表面にしてみたときの平面図を示す。この平面図
は、電子部品の位置が変位した状態を示した図9の裏面
図でもあるから、セラミック母基板11の位置14に配
設されている下部コレクタ電極19,20及び下部ベー
ス電極27,下部エミッタ電極28も符号Uで示した方
向に変位している。図7の電子装置10はダイシングラ
インm0〜m7及びn0〜n8に添って、ダイシングさ
れ個々の電子部品12に分離・分割される。
【0011】
【発明が解決しようとする課題】しかし、前記従来技術
1のチップ型電子部品の製造方法においては、母基板を
ダイシング分離するために母基板そのものにあらかじめ
分離溝を形成しておかなければならず工程が複雑にな
る。また、分離溝を形成するときには溝の幅や直線性な
どに配慮しなければならない。
【0012】また従来技術2は、母基板の収縮や寸法ズ
レが少ないとされる半導体ウエハを各チップに分離・分
割するためのものである。このため母基板に収縮や変形
が生じるようなたとえばセラミック母基板や樹脂基板等
を母基板とする電子部品のダイシング方法とは相違す
る。
【0013】また、EP 1 056 126 A2の電子装置は、セ
ラミック母基板を作成する行程での焼結時に、セラミッ
ク母基板が収縮、変形し、ダイシングラインm0〜m7
及びn0〜n8のダイシングピッチをあらかじめ設定し
た一定のピッチで電子装置10をダイシングしていくと
下部電極(端子電極)の一部をダイシングしてしまうと
いう問題が生じる。
【0014】本発明は、前記従来の問題を解決するた
め、電子装置のダイシング精度を高めることができ、電
極をダイシングすることを防ぎ、製造コストの安価な電
子装置およびそのダイシング方法を提供することを目的
とする。
【0015】
【課題を解決するための手段】本発明の電子装置は、母
基板の主面に、少なくとも1つの電子素子からなる電子
部品を縦横に複数個配置して前記主面を樹脂で被覆し、
前記主面と反対側の前記母基板の面に前記電子部品の電
極を配設し、前記母基板上で前記樹脂が形成されない領
域に前記電子部品同士を分離・分割するために認識する
認識マークを備えたことを特徴とする。
【0016】また本発明の第1番目の電子装置のダイシ
ング方法は、母基板の主面上に、少なくとも1つの電子
素子からなる電子部品が縦横に配置され前記主面側は樹
脂で被覆されており前記母基板の厚み方向で前記主面と
反対側の面には前記電子部品の電極が形成された電子装
置のダイシング方法であって、前記電子部品と他の電子
部品との間の所定電極間の長さ及び前記所定電極間に存
在する電子部品の数を求めてダイシングピッチを算出
し、前記算出したピッチに基づいて前記電子装置を個々
の電子部品に分離・分割することを特徴とする。
【0017】本発明の第2番目の電子装置のダイシング
方法は、母基板の主面上に、少なくとも1つの電子素子
からなる電子部品が縦横に配置され前記主面側は樹脂で
被覆されており前記母基板の厚み方向で前記主面と反対
側の面には前記電子部品の電極が形成され、前記電極と
同じ面に互いに直交するように認識マークが配置されて
いる電子装置のダイシング方法であって、前記所定の認
識マーク間の長さ及び前記認識マークの間に存在する電
子部品の数により、ダイシングピッチを算出しその算出
したピッチに基づいて前記電子装置にダイシングを施し
て前記電子装置を個々の電子部品に分離・分割すること
を特徴とする。
【0018】本発明の第3番目の電子装置のダイシング
方法は、母基板の主面上に、少なくとも1つの電子素子
からなる電子部品が縦横に配置され前記主面側は樹脂で
被覆されており前記母基板の厚み方向で前記主面と反対
側の面には前記電子部品の電極が形成され、前記電極と
同じ前記母基板の四辺の周囲部には認識マークが配置さ
れている電子装置のダイシング方法であって、四辺の中
のほぼ平行な二辺に配置されている認識マークの間の距
離及び前記認識マークの間に存在する電子部品の数を求
めて、ダイシングのピッチを算出しその算出したピッチ
に基づいて前記電子装置にダイシングを施すことを特徴
とする。
【0019】本発明の第4番目の電子装置のダイシング
方法は、母基板の主面上に、少なくとも1つの電子素子
からなる電子部品が縦横に配置され前記主面側は樹脂で
被覆されており前記母基板の厚み方向で前記主面と反対
側の面には前記電子部品の電極が形成されている電子装
置のダイシング方法であって、前記電子部品の所定電極
と前記電子部品とは所定の間隔で配置された他の電子部
品の所定電極との間の長さ及び、電子部品の数を求め
て、ダイシングのピッチを算出しその算出したピッチに
基づいて前記電子装置にダイシングを施すことを特徴と
する。
【0020】本発明の第5番目の電子装置のダイシング
方法は、母基板の主面上に、少なくとも1つの電子素子
からなる電子部品が縦横に配置され前記主面側は樹脂で
被覆されており前記母基板の厚み方向で前記主面と反対
側の面には前記電子部品の電極が形成されている電子装
置のダイシング方法であって、前記電子装置のほぼ中央
部に配置されている電子部品の所定電極と、前記電子装
置の周辺部に配設されている所定電極とのズレを測定
し、そのズレの大きさに基づいてダイシングラインを設
定することを特徴とする。
【0021】本発明によれば、電子装置から電子部品へ
の分離、分割が容易となり、電子装置のダイシング精度
を高めることができ、電極をダイシングすることを防
ぎ、製造コストの安価な電子装置およびそのダイシング
方法を実現できる。
【0022】
【発明の実施の形態】本発明においては、電子部品の電
極が形成された面に前記電極の形成と同じ工程で形成し
た認識マークを備えていることが好ましい。これによっ
て、電極との位置関係や電極との間隔に所定の関係、距
離をもたせることができる。また、電極と同じ面に同時
に形成するので認識マークを形成するための工程が不要
となる。
【0023】また本発明においは、電子部品同士を画定
する領域に認識マークを備えていることが好ましい。こ
れによって、認識マークの位置を電子装置を分離、分割
するための境界目印として使用することができる。
【0024】また、認識マークは母基板の四辺の周囲部
に所定の間隔で配置されていることが好ましい。これに
よって、向かい合う二辺に配置された認識マークを結ぶ
線上をダイシングラインに設定することができるので、
電子装置の分離、分割の精度が向上する。
【0025】次に本発明の第1〜2番目の方法によれ
ば、電子部品同士の電極の位置およびそれらのピッチを
算出してダイシングを行うことにより、電極の一部を切
断するという不所望な状態を排除できる。
【0026】前記第1〜2番目の方法によれば、ダイシ
ングが認識マークを結ぶ線上に施されるという好ましい
例により、ダイシングの精度が高められる。
【0027】本発明の第3番目の方法によれば、ダイシ
ングの精度をさらに高めることができる。
【0028】本発明の第4番目の方法によれば、認識マ
ークを備える必要がなくなるので、電子装置の小型化が
できる。
【0029】本発明の第5番目の方法によれば、ダイシ
ングラインを設定するための時間が短縮できる。
【0030】前記5番目の方法においては、電子装置の
ほぼ中央部に配置されている電子部品の電極と電子装置
の周辺部に配置された電子部品の電極とのズレは電子装
置の周囲部に設けた認識マークを基準として求められる
という好ましい例により、電極間に生じるズレの測定精
度を高めることができる。
【0031】本発明の第1〜5番目の方法においては、
ダイシングを実行するダイシング手段に電子装置を載置
し、前記ダイシング手段の刃の動作方向と、前記ダイシ
ングラインとがほぼ平行になるように前記ダイシング手
段を調整した後、ダイシングを施すことが好ましく、こ
れによって、ダイシングの方向とダイシングラインとを
ほぼ平行に設定することができ、ダイシングの信頼性を
さらに向上させ高めることができる。
【0032】以下に本発明の実施の形態を図面を参照し
ながら説明する。
【0033】(実施の形態1)本発明の実施の形態1の
電子装置を図面を参照しながら説明する。
【0034】図1Aに示すように、電子装置10はほぼ
四辺形のセラミック母基板11の主面に電子部品12を
縦横に、m×n個備える。そして、セラミック母基板1
1の主面の大部分は樹脂13で被覆されている。
【0035】図1Bは図1AのI−Iラインの断面図を
示す。セラミックで構成された母基板11の厚みt1は
0.15〜0.2mmである。母基板11の主面(表
面)側には、トランジスタなどの電子部品12が実装さ
れ、それらの電子部品を樹脂13で被覆している。
【0036】母基板11の厚み方向で前記主面とは反対
の面には後述する下部コレクタ電極19,20及び下部
ベース電極27及び下部エミッタ電極28が配設され
る。
【0037】セラミック母基板11に実装される電子部
品12は、従来例を示した図8Aのたとえばトランジス
タ等の電子素子15である。また、抵抗、コンデンサ、
コイルなどを内蔵することもできる。本発明の実施の形
態で用いる電子部品12は従来例を示した図8Aのもの
とほぼ同じである。
【0038】母基板11の主面(表面)とは反対の面
(裏面)には下部電極19,20,27及び28が複数
個備えられている。また、下部電極19,20などと同
じ面には、後述の認識マーク30が上記の下部電極と同
時に形成されている。
【0039】図2は図1Aに示した下部電極19,2
0,27及び28からみた平面図を示す。本実施の形態
の電子装置10は、前述のように下部電極が形成された
面と同じ面に認識マーク30を設けたことで従来とは相
違する。認識マーク30はほぼ四辺形の母基板11の四
つの辺に沿ってその近傍に存在する。すなわち、母基板
11の周辺部に配置されている。また、認識マーク30
は電子部品12同士を分離、分割する領域、すなわち、
ダイシングラインm0〜m7及びn0〜n8の延長線上
に所定の間隔をもって配置することができる。
【0040】この認識マーク30の形状はたとえば、長
方形、正角形、その他の形状のものでもよく、本実施例
では縦0.3mm、横0.5mmの長方形のものを採用
した。厚さは任意のものとすることができる。
【0041】認識マーク30は下部電極19,20,2
7及び28と同時に形成すればよく、これによって認識
マークを形成するための工程が不要になる。
【0042】認識マーク30、下部電極19,20等は
厚みが0.15〜0.2mmのセラミック母基板上にタ
ングステンを厚み20μm程度でシルク・スクリーン印
刷等で形成し、その上にニッケルを3〜7μm、さらに
その上に金を1〜2μmの厚さにめっきを施して形成さ
れている。タングステンの他の下部電極としては、銅、
銀、モリブデンなどその他の金属が適用できる。
【0043】図3はセラミック母基板11の主面(表
面)側に認識マーク30を設けたことで図1のものとは
相違する。この場合には認識マーク30は上部コレクタ
電極16,ベース電極23及びエミッタ電極24と同時
に成形されているため認識マークを形成する工程が不要
となる。
【0044】以上の説明から明らかなように、本発明の
実施の形態1においては、認識マーク30は必ずしも下
部電極が配設された面と同じ面側に配置する必要はな
く、セラミック母基板上で樹脂が形成されていない領域
に形成すればよい。
【0045】(実施の形態2)次に本発明の実施の形態
2について図4及び図2を参照して説明する。
【0046】図4を参照すると、テーブル31にはダイ
シングに供される電子装置100(点線で図示)が載置
されている。しかし、電子装置100はダイシング用の
ブレード(刃)32の動作方向D(ダイシング方向)と
は非平行の状態に置かれている。このため、電子装置1
00のダイシングラインm100と動作方向Dがほぼ平
行に置かれるように、回転手段33によってテーブル3
1を回転させ、電子装置200(実線で図示)で示した
位置にまで位置調整が行われる。この位置調整は、電子
装置200のダイシングラインm200とブレードの動
作方向Dとがほぼ平行になったことが確認されるまで行
われる。
【0047】ここで、電子装置100,200は図2に
示したように、ほぼ四辺形のセラミック母基板11の上
に電子部品12が既に作り込まれている。また、30
a,30aは電子装置100の認識マークを、30b、
30bは電子装置200の認識マークをそれぞれ示して
いる。
【0048】ここで図2に戻って、本実施の形態のダイ
シング方法について説明する。
【0049】まず本実施の形態の最も簡便な方法は、セ
ラミック母基板11の四辺のうち、直交する2辺に設け
た認識マーク30の所定間の長さを求めるとともに、そ
の認識マーク30の間に存在する電子部品の個数に基づ
いてダイシングピッチを算出する。そして、その算出し
たピッチを固定し、すべてのダイシングラインに対して
一定のダイシングピッチでダイシングを施す。
【0050】この方法は図2の上下左右の四辺に設けた
認識マークのうち、たとえば図2を正視して左側と下側
の二辺の近傍に配置した認識マーク30を利用すればよ
く、まずダイシングラインm0の延長線上の認識マーク
30からダイシングラインm7の延長線上に存在する認
識マーク30までの距離Laを求める。次にその間の電
子部品の数を求め、ピッチを算出する。
【0051】このときのピッチ(pa)は、pa=La
/(Naー1)となる。ここでNaはダイシングライン
m0〜m7までに存在する認識マークの数を示す。その
とき、電子部品の数は(Na−1)で示される。たとえ
ば、La=7mm、Na=8とすると、ピッチ(pa)
はpa=7/(8−1)=1mmとなる。
【0052】図2を正視してセラミック母基板11の下
側に設けた認識マーク30に注目し、ダイシングライン
n0からn8までの距離をLb、Lb=6.4mm、認
識マークの数をNbとし、そのときのピッチPbを求め
ると、Pb=Lb/(Nb−1)=6.4/(9−1)
=0.8mmとなる。
【0053】実施の形態2に示したダイシング方法はセ
ラミック母基板11の少なくとも二辺に設けた認識マー
クを利用するので、ダイシングに要する時間は短くて済
む。こうした方法は特に、セラミック母基板11の収縮
や変形が小さい電子装置10のダイシング方法に好適で
ある。
【0054】なお、前記したいわゆるθ合わせはダイシ
ングピッチpa,pbを求める前でも後でもかまわな
い。
【0055】なお、認識マーク30の代わりに下部電極
19,20,27及び28の全部又はその一部を用いる
こともできる。たとえば、母基板11の周辺部(端部)
に配置されている相異なる電子部品12の下部電極19
を認識してダイシングピッチpa,pbを求めてもよ
い。なぜならば、1枚の母基板11上の複数の電子部品
12に配置されている下部コレクタ電極19,20など
は所定の間隔で規則正しく配列されているからである。
【0056】とくに、セラミック母基板11の四辺の周
辺部に形成された下部電極は、セラミック母基板の収
縮、変形による大きさの変位やパターンのズレによる影
響を受けにくいので、認識マークとして好適である。
【0057】(実施の形態3)本発明の実施の形態3を
図2及び図4を用いて説明する。実施の形態2とは、セ
ラミック母基板の四辺に設けた対向する二辺に配置され
た認識マークを利用することで相違する。
【0058】図2において、一組の対向する二辺に配置
された認識マークは、ダイシングラインm0の延長線上
の左右2つの辺に配置された認識マーク30が相当す
る。実施の形態3においてはまず、ダイシングラインm
0の延長線上の認識マーク30からダイシングラインm
7の延長線上に存在する認識マーク30までの距離La
を求める。次にその間の電子部品12の数を求め、ダイ
シングするためのピッチを算出する。ダイシングピッチ
(pa)はpa=La/(Naー1)で求める。ここで
Naはダイシングラインm0〜m7までに存在する認識
マークの数を示す。そのとき、電子部品12の数は(N
a−1)で示される。たとえば、La=7mm、Naは
図2から容易に求められるようにNa=8となる。した
がって、ピッチpaはpa=7/(8−1)=1mmと
なる。
【0059】次に、二組目の対向する二辺に配置された
認識マーク30を認識することになる。これらの認識マ
ーク30はダイシングラインn0からn8の延長線上に
配置された認識マーク30が相当する。
【0060】ダイシングラインn0〜n8までの距離を
Lbとし、Lb=6.4mm、認識マークの数をNbと
すると、Nbは図2から容易に求められるようにNb=
9であるから、このときのピッチpbを求めると、pb
=Lb/(Nb−1)=6.4/(9−1)=0.8m
mとなる。
【0061】こうして算出されたピッチpa,pbに基
づいて、ダイシングが認識マークを結び線上に施される
ことになる。
【0062】なお実施の形態3も本質的には、認識マー
ク30の所定間の距離と、その認識マーク30間の電子
部品の数を求め、それらからダイシングピッチPa,P
bを求める。
【0063】認識マーク30を結ぶダイシングラインと
ブレード32の動作方向Dとが変位しているときには図
4に示したテーブル31を回転させて、角度合わせ、い
わゆるθ合わせを行う。θ合わせを行った後、電子装置
10にダイシングを施す。
【0064】実施の形態3においても認識マーク30を
採用せずにダイシングを行うことが可能である。すなわ
ち、下部電極19,20,27及び28を認識マーク3
0の代りに用いることができる。
【0065】(実施の形態4)本発明の実施の形態4は
セラミック母基板の四辺に設けた認識マークを利用する
ものである。この点では実施の形態3とほぼ同じであ
る。しかし本実施の形態4はダイシングのピッチが電子
部品の置かれている位置によって、個々に設定される点
で実施の形態3とは相違する。すなわち、ダイシングラ
インの数、すなわち、ダイシングが行われるごとに、認
識マーク30の位置確認を行いダイシングピッチを設定
するものである。
【0066】このため、実施の形態3に比べてダイシン
グに時間を要することになるが、その分高い精度のダイ
シング方法が可能となる。
【0067】図2を参照し本実施の形態4を説明する。
本形態の実施にあたっては、まずダイシングラインm0
の延長線上の左右2つの認識マークの位置を認識する。
この2つの認識マークの位置(X,Y座標)が変位して
いるときには図4に示したテーブル31を回転させてい
わゆるθ(シータ)合わせを行う。θ合わせを行った
後、ダイシングを行う。
【0068】ここで図2に戻る。ダイシングラインm0
に沿ったダイシングが終わると、次に隣のダイシングラ
インm1の延長線上にある左右の認識マーク30の認識
を行い、2つの認識マーク30の位置が変位していると
きには再度、θ合わせを行い、ダイシングを施す。
【0069】以下順次ダイシングラインm2,m3・・
・・m7の延長線上に存在する認識マーク30の認識と
θ合わせを行いダイシングを施していく。
【0070】ダイシングラインm0〜m7に沿って上下
方向にダイシングを施した後は、ダイシングラインn0
〜n8に沿って電子装置10の左右方向にダイシングを
施す。
【0071】なお、本実施の形態においても認識マーク
30を用いる代わりに下部電極19,20,27及び2
8をダイシングピッチの設定に利用することができる。
【0072】(実施の形態5)実施の形態5は、実施の
形態4の手法をベースとするが、認識マーク30の認識
に加えて、認識マーク30と電子部品12に配設した下
部コレクタ電極19,20、下部ベース電極27及び下
部エミッタ電極28のうち少なくとも1つの下部電極と
の間隔(距離)及び電子部品の数を求めてダイシングラ
インを設定することで実施の形態4と相違する。
【0073】実施の形態5について図5,図6を参照し
ながら説明する。
【0074】図5は下部電極19,20,27及び28
がたとえばトランスファーモールド工程後変位した状態
を示す。こうした状態は、従来の図7に示した状態とほ
ぼ同じである。しかし、下部電極19,20,27及び
28は図7に示したもののほぼ2倍のものを示した。こ
れはなるべく実際の電子装置10における下部電極19
等の変位を示すためである。
【0075】また、ここでは複数個の下部電極27,2
8と下部電極19,20を示しているが、下部電極2
7,28と、下部電極19,20は同一の電子部品12
の下部電極ではなく、相隣接する別個の電子部品12の
電極である。すなわち、ダイシングラインm1を挟んで
対向するP列及びQ列の複数の電子部品12の下部電極
群19,20,27及び28を示している。
【0076】また図5に示したようにセラミック母基板
11の中央部14付近に大きな収縮、変形が生じ、その
周辺部(端部)で小さいことを知見した。この理由はセ
ラミック母基板の中央部に応力が集中するためであると
推測する。
【0077】図6に示したように下部電極19,20及
び27,28に位置ズレが生じている場合には、セラミ
ック母基板11の左右に設けた認識マーク30をいくら
精度をあげて認識させても、またθ合わせの精度を高め
ても、ダイシングラインm1に沿ってダイシングを行っ
たとしても下部電極19,20の一部をダイシングして
しまうという問題点を解消するまでには至らない。
【0078】こうした不都合を克服するためには、当初
のダイシングラインm1を変更後のダイシングラインm
10で示した位置に変更しなければならない。
【0079】図6は本実施の形態のダイシングラインの
変更を説明するための図である。
【0080】まず本発明の実施の形態5を実行するにあ
たっては、ダイシングラインm1の延長線上に存在する
認識マーク30の中心からP列に存在する下部電極27
との最も短い距離Aを測定する。
【0081】次にダイシングラインm1を挟んでP列と
は対向するQ列に配置されている下部電極19(20)
との距離Bを測定する。
【0082】AとBの値を求めた後(A−B)/2の値
を求める。その値をダイシングラインm1の座標に加え
た値が変更後のダイシングラインm10となる。
【0083】ところで、ダイシングラインがm1からm
10に変更されて電子装置10にダイシングを施すと、
ダイシング後において、電子部品12の端部から下部電
極までの距離が設計値よりも小さくなったa1や、逆に
設計値よりも長いa2のものなどが混在することになる
が、これらのばらつきは製品規格で決めており、当該規
格を越えた場合には良品の扱いから、はずす必要がでて
くる。
【0084】ちなみに本発明の電子部品の大きさが0.
8mm×1.0mmの場合には、上記a1及びa2の許
容範囲は0.05±0.03mmと定めている。すなわ
ち、a1,a2の範囲は0.02mm(20μm)〜
0.08(80μm)mmの範囲を良品としている。
【0085】なお本実施の形態においても認識マーク3
0を採用せずに下部電極19,20,27及び28を認
識マーク30の代わりとして用いることができる。
【0086】(実施の形態6)実施の形態6は認識マー
ク30を採用せずに電子部品12に配設した電極そのも
のをダイシングライン設定の基準パターンとして用い
る。
【0087】認識マーク30を用いなくとも電子装置1
0にダイシングが施せることは上記の実施形態において
も簡単に述べたがここで詳しく説明する。
【0088】本実施の形態を図6及び図2を用いて説明
する。
【0089】図6では、認識マーク30を用いたが、そ
の目的は認識マーク30は電子部品とその隣の電子部品
とを画定する領域に設けているためである。すなわち、
1つの電子部品に複数の下部電極が存在すると、電子部
品同士を画定するのが容易でなくなるが、認識マーク3
0の存在によってこうした問題は解消される。
【0090】しかし、認識マーク30は本発明において
必ずしも不可欠なものではない。それは下部電極19,
20及び27,28の配置は本来規則正しく配列された
ものであるから、その下部電極19,20に認識マーク
30と同じ機能をもたせることができる。
【0091】たとえば、図2に示したように電子部品1
2に配設された下部電極19,20及び27,28は縦
横2個ずつ並べている。こうした規則正しい配列は電子
部品12同士を画定するための1つの認識手段(認識マ
ーク)として利用できる。
【0092】認識マーク30を用いずにダイシングライ
ンを決定する方法は図6に示したようにまず、下部電極
27(28)のY座標の中で小さい方の値(Y27)を
求める。次に、下部電極19(20)のY座標のなかで
大きい方の値(Y19)を求める。そして、それらの差
分(Y27−Y19)を求めその1/2の値をY19に
加えるか、或いはY27から減じればよい。
【0093】なお図5はY座標を求めたが変位方向によ
ってはX座標を求めなければならない。
【0094】また、認識マーク30を採用しない場合に
は、下部電極19と27が同一の電子部品に形成された
下部電極ではなく、相隣接する別々の電子部品12であ
ることを事前に認識しておく必要がある。しかしこうし
た点については前にも述べたように、1つの電子部品1
2に配設されている下部電極19,20などはあらかじ
めその配列が明らかであり、また、電子部品12のピッ
チもあらかじめ定められた値の範囲であるから実用上問
題はない。
【0095】(実施の形態7)実施の形態7は上記の実
施の形態6の方法を採用するものであるがさらに簡便化
を図ったものである。前述し、図5にも示したように、
本発明者らは下部電極19,20及び27,28はセラ
ミック母基板11の中央部14付近で最も変位が大き
く、周辺部付近で最も小さいことを見い出した。
【0096】その理由は、セラミック母基板11の中央
付近に最も応力が集中し母基板11の周辺部(端部)が
最も小さいことによる。こうした事実に基づいて本実施
の形態では下部電極のすべての変位値を求める必然性は
なく、セラミック母基板11の中央部に配設された下部
電極19,20,27及び28と、セラミック母基板1
1の周囲の下部電極19,20,27及び28との変位
差を求めれば、実用上支障がないことを示している。
【0097】図6を正視して左側に示した下部電極1
9,27の状態は比較的変位が少ない、いわゆるセラミ
ック母基板の周辺部、右側に示した下部電極19,27
は比較的変位が大きい、すなわち、基板の中央部の状態
を模式的に示したものである。変更後のダイシングライ
ンm10の位置(座標)の算出については前の実施の形
態6で説明したのでここでは割愛する。
【0098】以上説明した本発明の実施の形態によれ
ば、EP 1 056 126 Aと比較すると、下部電極(端子電
極)の一部をダイシングしてしまうという問題が改善で
き、歩留まりは5〜15%向上できる。
【0099】
【発明の効果】以上に説明したように、本発明の電子装
置によれば、電子部品で樹脂が形成されていない母基板
上に電子装置をダイシングするときに用いる認識マーク
を備えたので、電子装置のダイシング精度を高めること
ができる。
【0100】特に、母基板上には電子部品の端子電極
(下部電極)を形成する工程が必要であるが、このとき
に同時に認識マークを電極と同じ面に形成するので、新
たな工程を追加する必要もなく、従来の工程で電子装置
を製造することができる。
【0101】また、本発明の1つのダイシング方法は、
電子部品に取り付けられる電極の位置のズレを列単位及
び行単位の2つの軸で認識し、電極の位置ズレを求めて
最適なダイシングラインを設定するので、電極をダイシ
ングするという不都合な状態を排除できる。
【図面の簡単な説明】
【図1】本発明の一実施例の電子装置を示し、Aは平面
図、BはAのI−I断面図。
【図2】図1Aを裏からみた裏面図。
【図3】本発明の一実施例の電子装置の他の実施形態を
示す平面図。
【図4】本発明の一実施例の位置調整(θ調整)を説明
するための図。
【図5】本発明の一実施例のダイシングラインの変更を
示す図。
【図6】本発明の一実施例のダイシングラインの位置を
定めるのに用いる説明図。
【図7】従来の電子装置の裏(電極側)からみた裏面
図。
【図8】Aは従来の電子部品の透視側面図、Bはその底
面図。
【図9】従来の電子装置の主面側(樹脂封止側)からみ
た裏面図。
【符号の説明】
10,100,200 電子装置 11,110 セラミック母基板 12 電子部品 13 樹脂 14 セラミック母基板の中央部 15 電子素子 16 上部コレクタ電極 17,18,25,26 バイアホール電極 19,20 下部コレクタ電極 21,22 ワイヤー 23 上部ベース電極 24 上部エミッタ電極 27 下部ベース電極 28 下部エミッタ電極 30,30a,30b 認識マーク 31 テーブル 32 ブレード(刃) 33 回転手段 m0〜m7,n0〜n8 ダイシングライン m10 変更後のダイシングライン P,Q 電子部品の下部電極群

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】母基板の主面に、少なくとも1つの電子素
    子からなる電子部品を縦横に複数個配置して前記主面を
    樹脂で被覆し、前記主面と反対側の前記母基板の面に前
    記電子部品の電極を配設し、前記母基板上で前記樹脂が
    形成されない領域に前記電子部品同士を分離・分割する
    ために認識する認識マークを備えたことを特徴とする電
    子装置。
  2. 【請求項2】電子部品の電極が形成された面と同じ面側
    に認識マークを備えている請求項1に記載の電子装置。
  3. 【請求項3】電子部品同士を画定する領域に認識マーク
    が備えられている請求項1又は2に記載の電子装置。
  4. 【請求項4】認識マークは母基板の四辺の周辺部に所定
    の間隔で配置されている請求項1記載の電子装置。
  5. 【請求項5】母基板の主面上に、少なくとも1つの電子
    素子からなる電子部品が縦横に配置され前記主面側は樹
    脂で被覆されており前記母基板の厚み方向で前記主面と
    反対側の面には前記電子部品の電極が形成された電子装
    置のダイシング方法であって、 前記電子部品と他の電子部品との間の所定電極間の長さ
    及び前記所定電極間に存在する電子部品の数を求めてダ
    イシングピッチを算出し、前記算出したピッチに基づい
    て前記電子装置を個々の電子部品に分離・分割すること
    を特徴とする電子装置のダイシング方法。
  6. 【請求項6】母基板の主面上に、少なくとも1つの電子
    素子からなる電子部品が縦横に配置され前記主面側は樹
    脂で被覆されており前記母基板の厚み方向で前記主面と
    反対側の面には前記電子部品の電極が形成され、前記電
    極と同じ面に互いに直交するように認識マークが配置さ
    れている電子装置のダイシング方法であって、 前記所定の認識マーク間の長さ及び前記認識マークの間
    に存在する電子部品の数により、ダイシングピッチを算
    出しその算出したピッチに基づいて前記電子装置にダイ
    シングを施して前記電子装置を個々の電子部品に分離・
    分割することを特徴とするダイシング方法。
  7. 【請求項7】ダイシングが認識マークを結ぶ線上に施さ
    れる請求項6に記載のダイシング方法。
  8. 【請求項8】母基板の主面上に、少なくとも1つの電子
    素子からなる電子部品が縦横に配置され前記主面側は樹
    脂で被覆されており前記母基板の厚み方向で前記主面と
    反対側の面には前記電子部品の電極が形成され、前記電
    極と同じ前記母基板の四辺の周囲部には認識マークが配
    置されている電子装置のダイシング方法であって、 四辺の中のほぼ平行な二辺に配置されている認識マーク
    の間の距離及び前記認識マークの間に存在する電子部品
    の数を求めて、ダイシングのピッチを算出しその算出し
    たピッチに基づいて前記電子装置にダイシングを施すこ
    とを特徴とするダイシング方法。
  9. 【請求項9】母基板の主面上に、少なくとも1つの電子
    素子からなる電子部品が縦横に配置され前記主面側は樹
    脂で被覆されており前記母基板の厚み方向で前記主面と
    反対側の面には前記電子部品の電極が形成されている電
    子装置のダイシング方法であって、 前記電子部品の所定電極と前記電子部品とは所定の間隔
    で配置された他の電子部品の所定電極との間の長さ及
    び、電子部品の数を求めて、ダイシングのピッチを算出
    しその算出したピッチに基づいて前記電子装置にダイシ
    ングを施すことを特徴とするダイシング方法。
  10. 【請求項10】母基板の主面上に、少なくとも1つの電
    子素子からなる電子部品が縦横に配置され前記主面側は
    樹脂で被覆されており前記母基板の厚み方向で前記主面
    と反対側の面には前記電子部品の電極が形成されている
    電子装置のダイシング方法であって、 前記電子装置のほぼ中央部に配置されている電子部品の
    所定電極と、前記電子装置の周辺部に配設されている所
    定電極とのズレを測定し、そのズレの大きさに基づいて
    ダイシングラインを設定することを特徴とするダイシン
    グ方法。
  11. 【請求項11】電子装置のほぼ中央部に配置されている
    電子部品の電極と電子装置のほぼ端部に配置された電子
    部品の電極とのズレの大きさは電子装置の周囲部に設け
    た認識マークを基準として求める請求項10に記載のダ
    イシング方法。
  12. 【請求項12】ダイシングを実行するダイシング手段に
    電子装置を載置し、前記ダイシング手段の刃の動作方向
    と、前記ダイシングラインとがほぼ平行になるように前
    記ダイシング手段を調整した後、ダイシングを施す請求
    項5〜11のいずれかに記載のダイシング方法。
JP2001041996A 2001-02-19 2001-02-19 電子装置およびそのダイシング方法 Pending JP2002246336A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001041996A JP2002246336A (ja) 2001-02-19 2001-02-19 電子装置およびそのダイシング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001041996A JP2002246336A (ja) 2001-02-19 2001-02-19 電子装置およびそのダイシング方法

Publications (1)

Publication Number Publication Date
JP2002246336A true JP2002246336A (ja) 2002-08-30

Family

ID=18904357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001041996A Pending JP2002246336A (ja) 2001-02-19 2001-02-19 電子装置およびそのダイシング方法

Country Status (1)

Country Link
JP (1) JP2002246336A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7081374B2 (en) 2003-07-10 2006-07-25 Renesas Technology Corp. Method of manufacturing semiconductor device and semiconductor device manufacturing apparatus used in it
US7504735B2 (en) 2006-05-11 2009-03-17 Panasonic Corporation Manufacturing method of resin-molding type semiconductor device, and wiring board therefor
US7759808B2 (en) 2007-10-18 2010-07-20 Elpida Memory, Inc. Semiconductor substrate including first and second recognition marks and method for manufacturing semiconductor device
JP2014082301A (ja) * 2012-10-16 2014-05-08 Mitsuboshi Diamond Industrial Co Ltd 脆性材料基板のブレイク用治具及びブレイク方法
JP2015062257A (ja) * 2014-12-24 2015-04-02 三星ダイヤモンド工業株式会社 脆性材料基板のブレイク用治具及びブレイク方法
JP2015159136A (ja) * 2014-02-21 2015-09-03 株式会社ディスコ Cspウエーハの加工方法
US10373330B2 (en) * 2016-02-12 2019-08-06 Samsung Electronics Co., Ltd. Method for predicting location of mark

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7081374B2 (en) 2003-07-10 2006-07-25 Renesas Technology Corp. Method of manufacturing semiconductor device and semiconductor device manufacturing apparatus used in it
CN100370595C (zh) * 2003-07-10 2008-02-20 株式会社瑞萨科技 制造半导体器件的方法
US7504735B2 (en) 2006-05-11 2009-03-17 Panasonic Corporation Manufacturing method of resin-molding type semiconductor device, and wiring board therefor
US7759808B2 (en) 2007-10-18 2010-07-20 Elpida Memory, Inc. Semiconductor substrate including first and second recognition marks and method for manufacturing semiconductor device
JP2014082301A (ja) * 2012-10-16 2014-05-08 Mitsuboshi Diamond Industrial Co Ltd 脆性材料基板のブレイク用治具及びブレイク方法
JP2015159136A (ja) * 2014-02-21 2015-09-03 株式会社ディスコ Cspウエーハの加工方法
JP2015062257A (ja) * 2014-12-24 2015-04-02 三星ダイヤモンド工業株式会社 脆性材料基板のブレイク用治具及びブレイク方法
US10373330B2 (en) * 2016-02-12 2019-08-06 Samsung Electronics Co., Ltd. Method for predicting location of mark

Similar Documents

Publication Publication Date Title
US4967146A (en) Semiconductor chip production and testing processes
US7759808B2 (en) Semiconductor substrate including first and second recognition marks and method for manufacturing semiconductor device
KR100768493B1 (ko) 반도체장치
CN111081651A (zh) 半导体装置封装及其制造方法
JP2002246336A (ja) 電子装置およびそのダイシング方法
US5032542A (en) Method of mass-producing integrated circuit devices using strip lead frame
US6870261B2 (en) Discrete circuit component having an up-right circuit die with lateral electrical connections
US11502042B2 (en) Processing of one or more carrier bodies and electronic components by multiple alignment
CN105023877B (zh) 半导体晶片、封装结构与其制作方法
WO2007079122A2 (en) Strip for integrated circuit packages having a maximized usable area
US20030133116A1 (en) Apparatus and method for die placement using transparent plate with fiducials
US6153926A (en) Semiconductor device
JPH0685327A (ja) 光半導体装置の製造方法
KR100288174B1 (ko) 반도체 펠릿 및 반도체 장치 조립 방법
US3494024A (en) Mass production of semiconductor devices
JP2008034681A (ja) 半導体装置の製造方法
JPH0645476A (ja) 混成集積回路の製造方法
JP2613941B2 (ja) 半導体容量素子
JPH05335438A (ja) リードレスチップキャリア
JPH09260413A (ja) 半導体装置およびその製造方法
JPH07240431A (ja) 回路基板の位置合わせマークとその製造方法
JPS62188345A (ja) 混成集積回路の製造方法
KR200302460Y1 (ko) 칩 적층을 위한 위치 인식 패턴이 구비된 반도체 칩
JP2519243B2 (ja) 半導体装置
US20120126352A1 (en) Method for manufacturing semiconductor chips, mounting method and semiconductor chip for vertical mounting onto circuit substrates

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060331

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060629