JP2002237550A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2002237550A
JP2002237550A JP2001031125A JP2001031125A JP2002237550A JP 2002237550 A JP2002237550 A JP 2002237550A JP 2001031125 A JP2001031125 A JP 2001031125A JP 2001031125 A JP2001031125 A JP 2001031125A JP 2002237550 A JP2002237550 A JP 2002237550A
Authority
JP
Japan
Prior art keywords
mold
mold resin
resin
island
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001031125A
Other languages
English (en)
Other versions
JP4520056B2 (ja
Inventor
Toshiyuki Hashimoto
俊幸 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2001031125A priority Critical patent/JP4520056B2/ja
Publication of JP2002237550A publication Critical patent/JP2002237550A/ja
Application granted granted Critical
Publication of JP4520056B2 publication Critical patent/JP4520056B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

(57)【要約】 【課題】 リードフレームに着設した半導体チップをモ
ールド樹脂でモールディングすることにより密封封止さ
れて形成される半導体装置であって、リードフレームの
一部をモールド樹脂より露出させながらモールドすべ
く、露出されるリードフレームの露出面をモールド金型
に当接させながらモールド樹脂のモールディングを行う
半導体装置のリードフレームにおいて、モールド樹脂よ
り露出した露出面部分に、樹脂バリが生起されることの
少ない半導体装置を提供する。 【解決手段】 露出面の周縁に段差部5を設けることに
より露出面部分を突出させ、同段差部5部分にモールド
樹脂4を重合させるようにする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、アイランドを設け
たリードフレームに半導体チップを配設し、モールド樹
脂によってモールディングを行うことによって同半導体
チップを密封封止して製造される半導体装置に関するも
のである。
【0002】
【従来の技術】従来、QFP(Quad Flatpack Package)
あるいはSOP(Small Outline Package)などのような
半導体装置では、リードフレームの略中央に半導体チッ
プを取着するアイランドを設け、同アイランドの上面に
半導体チップを着設し、半導体チップの各電極とリード
フレームの各リードとを金属製のワイヤなどでそれぞれ
電気的に接続した後、モールド樹脂によって半導体チッ
プを密封封止するようにしている。
【0003】このような半導体装置のうち、密封封止さ
れる半導体チップの発熱量が多い場合には、アイランド
を放熱板とみなし、同アイランドの下面をモールド樹脂
から露出させながらモールディングを行い、放熱性を高
めることができるようにしている。
【0004】
【発明が解決しようとする課題】しかし、アイランドの
下面を露出させてモールディングを行う場合、図9に示
すようにアイランド11の下面を下部モールド金型12に当
接させてモールディングが行われるが、このときにアイ
ランド11の下面全体を隙間なく下部モールド金型12に当
接させることは困難であるため、アイランド11の下面と
下部モールド金型12との間には僅かながらの隙間が生じ
ており、半導体チップC'をモールディングするためにモ
ールド樹脂13を圧入した際に、その隙間部分にモールド
樹脂13が浸入し、図10に示すように、アイランド11の
下面に樹脂バリ14が生起されるという問題があった。従
って、生起された樹脂バリ14の除去という新たな作業が
必要であった。ちなみに、図9中の符号15は上部モール
ド金型、符号16は半導体チップC'の電極とリード17とを
接続する金属製ワイヤである。
【0005】特に、この樹脂バリ14の除去処理は困難な
作業であり、除去作業中にアイランド11の裏面を傷つけ
るなどして後工程でのメッキ処理における処理不良の原
因を生起したり、製品の信頼性を低下させる要因となっ
たりするという問題があった。
【0006】さらに、アイランド11とモールド樹脂13と
の密着性がよくない場合に、樹脂バリ14の除去作業中に
生起される応力によって、アイランド11に密着していた
モールド樹脂13がアイランド11から剥離しやすくなり、
アイランド11とモールド樹脂13との界面に沿って隙間が
生じるという問題があった。特に、アイランドの断面形
状は、通常、図10に示すように略矩形状あるいは略台
形状となっているために、アイランド11の側面11bから
アイランド11の上面の半導体チップC'までの経路が短
く、アイランド11とモールド樹脂13との界面に生起され
た隙間に沿って後工程でのメッキ処理における水分が半
導体チップC'にまで達し、半導体装置の電気特性及び信
頼性が低下するという問題があった。
【0007】
【課題を解決するための手段】上記問題点を解決するた
めに、本発明では、リードフレームに着設した半導体チ
ップをモールド樹脂でモールディングすることにより密
封封止されて形成される半導体装置であって、リードフ
レームの一部をモールド樹脂より露出させながらモール
ドすべく、露出されるリードフレームの露出面をモール
ド金型に当接させながらモールド樹脂のモールディング
を行う半導体装置のリードフレームにおいて、露出面の
周縁に段差部を設けることにより露出面部分を突出さ
せ、同段差部部分にモールド樹脂を重合させるようにし
た。
【0008】さらに、段差部は底面壁と側面壁とによっ
て構成し、底面壁にモールド樹脂溜まり溝を刻設するよ
うにした。
【0009】
【発明の実施の形態】本発明のリードフレームは、半導
体チップを着設するアイランドの下面をモールド樹脂か
ら露出させながらモールディングしたり、あるいは、S
ON(Small Outline Non-leaded package)やQFN(Qua
d Flatpack Non-leaded package)などのように外部接続
端子となるリードの下面をモールド樹脂の下面と略同一
となるように露出させながらモールディングしたりする
半導体装置において、アイランド下面あるいはリード下
面の露出面の周縁に底面壁と側面壁とからなる段差部を
設けることによって、露出面部分を突出させているもの
である。
【0010】従って、モールド樹脂で半導体チップをモ
ールディングすべくリードフレームを上部モールド金型
と下部モールド金型とで挟持した際に、露出面は下部モ
ールド金型の上面と当接する一方で段差部部分には空間
が形成され、モールド樹脂の注入にともなってその空間
部分にまでモールド樹脂が注入されることにより、アイ
ランド下面あるいはリード下面に設けた段差部部分に、
モールド樹脂が重合されるようにしている。
【0011】露出面の周縁にモールド樹脂が重合される
段差部を設けたことにより、モールド樹脂の注入を行っ
た際に段差部部分にモールド樹脂が注入されると、モー
ルド樹脂の粘性が高く、かつ、狭小な空間に同モールド
樹脂が入り込むこととなるので、段差部部分に注入され
たモールド樹脂自体が、注入時にモールド樹脂に加えら
れている圧力の緩衝材として作用するようになり、下部
モールド金型と露出面との隙間にモールド樹脂が浸入す
る作用を抑制することができる。従って、樹脂バリの発
生を抑制することができる。
【0012】また、露出面の周縁に段差部を設けたこと
により、下部モールド金型と当接するアイランドあるい
はリードの下部モールド金型との接触面となる露出面の
面積を小さくすることができるので、アイランドあるい
はリードが露出面によって下部モールド金型の上面を押
下する単位面積当たりの力を相対的に大きくすることが
でき、露出面と下部モールド金型間に生じる隙間を小さ
くすることもできる。
【0013】さらに、リードフレームは、通常、剪断加
工用金型による剪断によって成形されているため、剪断
の際にリードフレームには剪断応力にともなうリードフ
レームの厚み方向の変形が生じ、この変形が下部モール
ド金型に露出面を当接させた際の隙間の一因となってい
るが、露出面の周縁に段差部が形成されることによっ
て、アイランドあるいはリードの変形の大きい周縁部分
が下部モールド金型に当接することがなく、下部モール
ド金型に当接することになる露出面の相対的な扁平度を
高めることができる。従って、露出面と下部モールド金
型間に生じる隙間を小さくすることができる。
【0014】すなわち、以上のような複数の効果の相乗
効果によって、下部モールド金型と露出面との隙間にモ
ールド樹脂が浸入する作用を抑制することができ、樹脂
バリの発生を抑制することができる。
【0015】また、露出面の周縁に設けた段差部の底面
壁に、モールド樹脂溜まり溝を刻設している。モールド
樹脂溜まり溝を設けることによって段差部において重合
状態となるモールド樹脂の量を多くすることができ、モ
ールド樹脂に加えられた注入の圧力の緩衝作用を高める
ことができるので、下部モールド金型と露出面との隙間
にモールド樹脂が浸入する作用を抑制することができ、
樹脂バリの発生を抑制することができる。
【0016】特に、モールド樹脂溜まり溝を側面壁近傍
に、側面壁に沿って設けることにより、側面壁近傍での
緩衝作用を高めることができ、下部モールド金型と露出
面との隙間へのモールド樹脂の浸入を抑制する効果をさ
らに高めることができる。
【0017】以下において、図面に基づいて実施例を示
しながらさらに詳説する。
【0018】
【実施例】図1は、第1実施例のリードフレームR1を用
いた半導体装置A1の縦断面図であり、図2は、同半導体
装置A1の底面図である。符号1は半導体チップCが着設
されるアイランドであり、符号2はリードである。アイ
ランド1は、通常、図2に示すように、半導体チップC
の外形に合わせて略矩形状としている。また、符号3
は、半導体チップCの電極とリードとを電気的に接続す
るための金属製ワイヤであり、通常、金ワイヤまたはア
ルミワイヤが使用されている。そしてアイランド1の上
面にダイ付け剤などを用いて半導体チップCをダイ付け
し、金属製ワイヤ3によるワイヤボンディングを行った
後、モールド樹脂4によりモールディングを行うことに
よって、半導体チップCを密封封止するようにしてい
る。その後、モールド樹脂より露出したリード2あるい
はアイランド1の下面の露出面1aに所用のメッキを施
し、次いで、リード2を所用の長さに切りそろえ、か
つ、所用の形状に折り曲げ加工を行うことによって半導
体装置となるようにしている。
【0019】アイランド1の下面には、アイランド1の
周縁に沿って段差部5を設け、モールド樹脂から露出す
るアイランド1下面の露出面1a部分が突出状となるよう
にしている。すなわち、アイランド1の下面と略平行と
なるように、アイランド1の周縁に沿って底面壁5aを設
けるとともに、アイランド1の側面1bと略平行となる側
面壁5bを設けることにより、段差部5を構成するように
している。従って、露出面1aの周縁に段差部5が形成さ
れることとなっている。
【0020】なお、本実施例では、底面壁5aと下部モー
ルド金型の上面との間隔が、0.04〜0.1mmとなるように
している。段差部5は、切削加工によって形成したり、
薬品によるエッチング処理によって形成したりすること
ができ、あるいは、段差部5部分のみを圧延することに
よって形成することもできる。または、段差部5を凹設
するのではなく、逆に、アイランド1の下面に露出面1a
となる金属板を着設することによって相対的に段差部5
を設けるようにしてもよい。
【0021】アイランド1の周縁に沿って段差部5を設
けたことによって、同アイランド1に着設した半導体チ
ップCをモールド樹脂4でモールディングするために、
アイランド1下面の露出面1aを下部モールド金型の上面
に当接させた際に、段差部5部分に側面壁5b分の高さを
有する扁平な空間を形成することができる。
【0022】そして、上部モールド金型と下部モールド
金型とによって構成されるモールド空間内にモールド樹
脂4を注入することによって、段差部5によって形成さ
れている空間部分にまでモールド樹脂4が注入され、段
差部5に重合したモールド樹脂重合部6を形成すること
ができるようにしている。
【0023】特に、段差部5部分によって下部モールド
金型との間に形成される空間は、薄い扁平な空間となっ
ているので、上述したように、モールド樹脂重合部6と
なるべく同空間内に注入されているモールド樹脂4自体
が、注入の際に加えられている圧力に対する緩衝材とし
て作用することとなり、下部モールド金型と露出面1aと
の隙間にまでモールド樹脂4が浸入する作用を抑制する
ことができる。
【0024】また、モールド樹脂重合部6が形成される
ことによって、同モールド樹脂重合部6がアイランド1
を係止する係止爪としても機能することとなり、アイラ
ンド1とモールド樹脂4との密着性を高めることができ
る。
【0025】さらに、モールド樹脂重合部6が形成され
ることにより、モールド樹脂4がアイランド1側縁を巻
き包むように配設されて、アイランド1下面側の底面壁
5a部分にも新たなモールド樹脂4との界面が形成される
ため、界面に沿って生起される剥離の伸延方向が途中で
数回も折曲されることになっているので、剥離が生起さ
れたとしても半導体チップCにまで達することを防止す
ることができる。従って、後工程でのメッキ処理におけ
る水分が半導体チップCまで達することを防止すること
ができ、半導体装置の電気特性及び信頼性が低下するこ
とを防止することができる。
【0026】本実施例では、図2に示すように、露出面
1aはアイランド1の形状に相似した略矩形状となるよう
に段差部5を形成しているが、略矩形状に限定するもの
ではなく、略円形状や略多角形状となるようにしてもよ
い。
【0027】図3は、第2実施例のリードフレームR2を
用いた半導体装置A2の縦断面図であり、図4は、同半導
体装置A2の底面図である。第2実施例のリードフレーム
R2では、第1実施例のリードフレームR1において、底面
壁5aに、側面壁5bに沿ってモールド樹脂溜まり溝7を設
けているものである。
【0028】底面壁5aにモールド樹脂溜まり溝7を刻設
することによって、段差部5により形成される空間に注
入されるモールド樹脂4の量を増量することができる。
特に、側面壁5b寄りにモールド樹脂溜まり溝7を設ける
ことにより、モールド樹脂4は、底面壁5aと下部モール
ド金型の上面とで挟まれた厚みの薄い空間の間を通った
後、モールド樹脂溜まり溝7の分だけ広くなった空間に
達することとなり、同空間に注入されたモールド樹脂4
の緩衝材としての作用を高めることができる。
【0029】すなわち、注入の圧力によって、モールド
樹脂溜まり溝7部分のモールド樹脂4を収縮させること
による緩衝作用を利用することにより、下部モールド金
型と露出面1aとの隙間にモールド樹脂4が浸入する作用
を抑制することができる。なお、本実施例では、モール
ド樹脂溜まり溝7の溝の深さは、0.04〜0.1mmとしてい
る。
【0030】また、モールド樹脂溜まり溝7を設けたこ
とにより、同モールド樹脂溜まり溝7で硬化したモール
ド樹脂4がモールド樹脂溜まり溝7に係合した係止爪と
して機能することとなり、アイランド1とモールド樹脂
4との密着性をさらに高めることができる。
【0031】図5は、第3実施例のリードフレームR3を
用いたQFNタイプの半導体装置A3の縦断面図であり、
図6は、同半導体装置A3の底面図である。第3実施例の
リードフレームR3では、図5に示すようにアイランド1
をモールド樹脂4より露出させず、リード2の下面側を
モールド樹脂と略同一に露出させ、露出した露出面2a部
分を外部接続端子としているものである。
【0032】そして、露出面2aの側縁には、リード2の
伸延方向に沿って、図6及び図7に示すように底面壁5a
と側面壁5bとからなる段差部5を設けている。図7は、
リード2部分の縦断面図である。
【0033】段差部5を設けたことにより、上述した第
1実施例の場合と同様に、モールド樹脂4によるモール
ディングの際に、段差部5部分によって底面壁5aと下部
モールド金型との間に形成される空間に注入されるモー
ルド樹脂4自体が、注入の際にモールド樹脂4に加えら
れている圧力に対する緩衝材として作用することとな
り、下部モールド金型と露出面2aとの隙間にまでモール
ド樹脂4が浸入する作用を抑制し、樹脂バリの生起を抑
制することができる。
【0034】また、段差部5の底面壁5aと下部モールド
金型との間に注入されて固化したモールド樹脂4からな
るモールド樹脂重合部6が、リード2を係止する係止爪
としても機能することとなり、リード2とモールド樹脂
4との密着性を高めることができる。
【0035】さらに、上述した第2実施例と同様に、図
8に示すように、側面壁5bに沿って底面壁5aにモールド
樹脂溜まり溝7を設けるようにしてもよい。同モールド
樹脂溜まり溝7を設けることによって、上述したよう
に、底面壁5aと下部モールド金型の上面との間に注入さ
れ、モールド樹脂溜まり溝7部分に達したモールド樹脂
4の緩衝材としての作用を高めることができ、樹脂バリ
の生起をさらに抑制することができる。
【0036】また、モールド樹脂溜まり溝7を設けたこ
とにより、同モールド樹脂溜まり溝7内で硬化したモー
ルド樹脂4がモールド樹脂溜まり溝7に係合した係止爪
として機能することとなり、リード2とモールド樹脂4
との密着性をさらに高めることができる。
【0037】
【発明の効果】請求項1記載の本発明によれば、露出面
の周縁に段差部を設けることにより露出面部分を突出さ
せ、同段差部部分にモールド樹脂を重合させるようにし
ていることにより、モールド樹脂のモールディングの際
に、段差部による厚みの薄くなった空間に注入されたモ
ールド樹脂自体が、注入の圧力に対する緩衝材として作
用することとなり、露出面と下部モールド金型との間に
モールド樹脂が浸入することを抑制して、樹脂バリの生
起を抑制することができる。
【0038】従って、樹脂バリの除去作業を容易とする
ことができるとともに、露出面に不要な傷を付けること
を防止することができ、製品の信頼性及び実装性の低下
を防止することができる。
【0039】また、段差部部分に重合させたモールド樹
脂が係止爪としての機能を有することによって、リード
フレームとモールド樹脂との密着性を向上させることが
でき、リードフレームとモールド樹脂との界面に生起さ
れる剥離の生起を抑制することができるので、電気的信
頼性が低下することを防止することができる。
【0040】請求項2記載の本発明によれば、底面壁に
モールド樹脂溜まり溝を刻設していることによって、段
差部部分に注入されたモールド樹脂の緩衝材としての作
用を高めることができるとともに、モールド樹脂溜まり
溝7内で硬化したモールド樹脂4部分がモールド樹脂溜
まり溝7に係合した係止爪として機能することにより、
リード2とモールド樹脂4との密着性をさらに高めるこ
とができる。
【図面の簡単な説明】
【図1】第1実施例の半導体装置の縦断面図である。
【図2】第1実施例の半導体装置の底面図である。
【図3】第2実施例の半導体装置の縦断面図である。
【図4】第2実施例の半導体装置の底面図である。
【図5】第3実施例の半導体装置の縦断面図である。
【図6】第3実施例の半導体装置の底面図である。
【図7】第3実施例の半導体装置のリード部分の縦断面
図である。
【図8】他の実施例のリード断面を示した縦断面図であ
る。
【図9】従来の半導体装置のモールド工程を示した断面
図である。
【図10】従来の半導体装置の断面図である。
【符号の説明】
R1,R2,R3 リードフレーム A1,A2,A3 半導体装置 C 半導体チップ 1 アイランド 1a,2a 露出面 2 リード 3 金属製ワイヤ 4 モールド樹脂 5 段差部 5a 底面壁 5b 側面壁 6 モールド樹脂重合部 7 モールド樹脂溜まり溝
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) B29L 9:00 B29L 9:00 31:34 31:34

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 リードフレームに着設した半導体チップ
    (C)をモールド樹脂(4)でモールディングすることにより
    密封封止されて形成される半導体装置であって、リード
    フレームの一部をモールド樹脂(4)より露出させながら
    モールドすべく、露出されるリードフレームの露出面を
    モールド金型に当接させながらモールド樹脂(4)のモー
    ルディングを行う半導体装置のリードフレームにおい
    て、 露出面の周縁に段差部(5)を設けることにより露出面部
    分を突出させ、同段差部(5)部分にモールド樹脂(4)を重
    合させるようにしていることを特徴とする半導体装置。
  2. 【請求項2】 段差部(5)は底面壁(5a)と側面壁(5b)と
    によって構成し、底面壁(5a)にモールド樹脂溜まり溝
    (7)を刻設していることを特徴とする請求項1記載の半
    導体装置。
JP2001031125A 2001-02-07 2001-02-07 半導体装置 Expired - Fee Related JP4520056B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001031125A JP4520056B2 (ja) 2001-02-07 2001-02-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001031125A JP4520056B2 (ja) 2001-02-07 2001-02-07 半導体装置

Publications (2)

Publication Number Publication Date
JP2002237550A true JP2002237550A (ja) 2002-08-23
JP4520056B2 JP4520056B2 (ja) 2010-08-04

Family

ID=18895254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001031125A Expired - Fee Related JP4520056B2 (ja) 2001-02-07 2001-02-07 半導体装置

Country Status (1)

Country Link
JP (1) JP4520056B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159876A (ja) * 2010-02-02 2011-08-18 Denso Corp 半導体装置の製造方法
JP2013080767A (ja) * 2011-10-03 2013-05-02 Rhythm Kyoshin Co Ltd ヒートシンク
US11244889B2 (en) 2019-04-01 2022-02-08 Fuji Electric Co., Ltd. Semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117082A (ja) * 1997-06-24 1999-01-22 Hitachi Ltd 樹脂封止型半導体装置
JPH11260985A (ja) * 1998-03-12 1999-09-24 Matsushita Electron Corp リードフレーム,樹脂封止型半導体装置及びその製造方法
JP2000307045A (ja) * 1999-04-23 2000-11-02 Matsushita Electronics Industry Corp リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法
JP2001015668A (ja) * 1999-07-02 2001-01-19 Mitsubishi Electric Corp 樹脂封止型半導体パッケージ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117082A (ja) * 1997-06-24 1999-01-22 Hitachi Ltd 樹脂封止型半導体装置
JPH11260985A (ja) * 1998-03-12 1999-09-24 Matsushita Electron Corp リードフレーム,樹脂封止型半導体装置及びその製造方法
JP2000307045A (ja) * 1999-04-23 2000-11-02 Matsushita Electronics Industry Corp リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法
JP2001015668A (ja) * 1999-07-02 2001-01-19 Mitsubishi Electric Corp 樹脂封止型半導体パッケージ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159876A (ja) * 2010-02-02 2011-08-18 Denso Corp 半導体装置の製造方法
JP2013080767A (ja) * 2011-10-03 2013-05-02 Rhythm Kyoshin Co Ltd ヒートシンク
US11244889B2 (en) 2019-04-01 2022-02-08 Fuji Electric Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP4520056B2 (ja) 2010-08-04

Similar Documents

Publication Publication Date Title
TWI431738B (zh) 半導體裝置之製造方法
US9136208B2 (en) Semiconductor device and method of manufacturing the same
KR100586699B1 (ko) 반도체 칩 패키지와 그 제조 방법
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
JP2002368176A (ja) 半導体電子部品のリードフレーム
JP2008091527A (ja) 半導体装置の製造方法
JP4520056B2 (ja) 半導体装置
JP2928120B2 (ja) 樹脂封止型半導体装置用リードフレームおよび樹脂封止型半導体装置の製造方法
JPH088375A (ja) 半導体装置およびその製造に使用されるリードフレーム並びに金型
JPH09307046A (ja) 金型及び該金型を用いたタイバ−切断方法
US8648452B2 (en) Resin molded semiconductor device and manufacturing method thereof
JP2019110278A (ja) 半導体装置
JPH0574999A (ja) 半導体装置及びその製造方法
JP3236691B2 (ja) 電子部品の封止成形方法及び金型
JP2010056371A (ja) 樹脂封止型半導体装置とその製造方法
JP2013033822A (ja) リードフレーム及びリードフレームの製造方法並びにこれを用いた半導体装置
JP2017152496A (ja) リードフレーム、及び半導体パッケージの製造方法
JP2007081232A (ja) 半導体装置の製造方法
JPH11317484A (ja) リードフレーム及びそれを用いたパッケージ方法
JPH05218508A (ja) 光半導体装置の製造方法
JP4112458B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3008015B2 (ja) 半導体装置およびその製造方法
KR100799201B1 (ko) 칩 스케일 패키지와, 칩 스케일 패키지용 리이드 프레임과이의 제조방법
JP3123976B2 (ja) 半導体装置の樹脂封止金型
JPH11220087A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040826

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100520

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4520056

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees