JP2002232499A - 直交変調器 - Google Patents

Abstract

(57)【要約】 【課題】 簡単な構成でＩ成分及びＱ成分の遅延時間の
差を補償することが可能な直交変調器を実現する。 【解決手段】 直交変調器において、互いに位相が９０
度異なる２つのキャリア信号を発生させるキャリア信号
発生手段と、２つのキャリア信号を用いて２つのベース
バンド信号を個々に変調し変調結果を加算して出力する
変調手段と、ディジタル信号をアナログ信号に変換して
ベースバンド信号を発生させる第１及び第２の信号発生
手段と、これらの信号発生手段の前段に設けられ第１及
び第２の信号発生手段の間の遅延時間の差を補償する補
償手段とを設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、直交変調器に関
し、特に簡単な構成でＩ(Inphase)成分及びＱ(Quadratu
re)成分の遅延時間の差を補償することが可能な直交変
調器に関する。

【０００２】

【従来の技術】従来の直交変調器は９０度位相が異なる
キャリア信号にそれぞれ変調をかけて、これら２つの信
号を加算して変調出力として出力するものであり、ＢＰ
ＳＫ（Binary Phase Shift Keying）、ＱＰＳＫ（Quadr
ature Phase Shift Keying）及び多値ＱＡＭ（Quadratu
re Amplitude Modulation ）等のディジタル変調に用い
られている。

【０００３】図３はこのような従来の直交変調器の一例
を示す構成ブロック図である。図３において１はキャリ
ア信号を発生させる発振器、２はキャリア信号の位相を
９０度ずらす移相器、３及び４はアナログ信号の乗算
器、５はアナログ信号の加算器、６及び７はＤ／Ａ変換
器、８及び９はローパスフィルタ等のフィルタ回路、１
０はクロック信号発生器、１００及び１０１はベースバ
ンド信号であるディジタル入力信号、１０２は直交変調
された出力信号である。

【０００４】発振器１の出力であるキャリア信号は移相
器２の入力端子及び乗算器３の一方の入力端子にそれぞ
れ入力され、移相器２の出力は乗算器４の一方の入力端
子に入力される。

【０００５】乗算器３及び４の出力は加算器５の２つの
入力端子にそれぞれ入力され、加算器５の出力端子から
は出力信号１０２が出力される。

【０００６】一方、ベースバンド信号であるディジタル
入力信号１００及び１０１はＤ／Ａ変換器６及び７の入
力端子にそれぞれ入力される。また、Ｄ／Ａ変換器６の
出力はフィルタ回路８を介して乗算器３の他方の入力端
子に入力され、Ｄ／Ａ変換器７の出力はフィルタ回路９
を介して乗算器４の他方の入力端子に入力される。

【０００７】さらに、クロック発生器１０の出力である
クロック信号がＤ／Ａ変換器６及び７のクロック入力端
子に入力される。

【０００８】ここで、図３に示す従来例の動作を説明す
る。キャリア信号は移相器２により互いに位相が９０度
異なるＩ成分及びＱ成分のキャリア信号となる。一方、
ベースバンド信号として入力されたディジタル入力信号
１００及び１０１はクロック信号に同期してＤ／Ａ変換
器６及び７によりアナログ信号に変換され、フィルタ回
路８及び９によりエリアシング等のノイズ成分を除去さ
れる。

【０００９】このようなベースバンド信号が乗算器３及
び４においてＩ成分及びＱ成分のキャリア信号により変
調され、加算器５によって変調されたＩ成分及びＱ成分
が加算されて出力信号１０２として出力される。

【００１０】また、図４は図３に示すアナログ型の直交
変調器と等価な処理をディジタル信号処理で行うことが
可能な従来のディジタル型の直交変調器の一例を示す構
成ブロック図である。

【００１１】図４において１１はディジタルのキャリア
信号を発生させる発振器、１２はキャリア信号の位相を
９０度ずらす移相器、１３及び１４はディジタル信号の
乗算器、１５はディジタル信号の加算器、１６はＤ／Ａ
変換器、１７はローパスフィルタ等のフィルタ回路、１
８はクロック信号発生器、１００ａ及び１０１ａはベー
スバンド信号であるディジタル入力信号、１０２ａは直
交変調された出力信号である。

【００１２】発振器１１の出力であるキャリア信号は移
相器１２の入力端子及び乗算器１３の一方の入力端子に
それぞれ入力され、移相器１２の出力は乗算器１４の一
方の入力端子に入力される。

【００１３】一方、ベースバンド信号であるディジタル
入力信号１００ａ及び１０１ａは乗算器１３及び１４の
他方の入力端子にそれぞれ入力され、乗算器１３及び１
４の出力は加算器１５の２つの入力端子にそれぞれ入力
される。

【００１４】加算器１５の出力はＤ／Ａ変換器１６の入
力端子に入力され、Ｄ／Ａ変換器１６の出力はフィルタ
回路１７を介して出力信号１０２ａとして出力される。
また、クロック発生器１８の出力であるクロック信号が
Ｄ／Ａ変換器１６のクロック入力端子に入力される。

【００１５】ここで、図４に示す従来例の動作を説明す
る。キャリア信号は移相器１２により互いに位相が９０
度異なるＩ成分及びＱ成分のキャリア信号となる。

【００１６】一方、ベースバンド信号として入力された
ディジタル入力信号１００ａ及び１０１ａが乗算器１３
及び１４においてＩ成分及びＱ成分のキャリア信号によ
りディジタル変調され、加算器１５によって変調された
Ｉ成分及びＱ成分が加算される。

【００１７】加算器１５の出力はクロック信号に同期し
てＤ／Ａ変換器１６によりアナログ信号に変換され、フ
ィルタ回路１７によりエリアシング等のノイズ成分を除
去されて出力信号１０２ａとして出力される。

【００１８】

【発明が解決しようとする課題】しかし、図３に示す従
来例では高速の変調処理を行う場合、２つのＤ／Ａ変換
器６及び７の特性の違いにより変調誤差が発生してしま
う。例えば、高速動作時におけるＤ／Ａ変換器６及び７
のサンプリングクロックからアナログ信号出力までの遅
延時間に違いがある場合には変調誤差の原因となってし
まう。

【００１９】この場合には、２つのＤ／Ａ変換器の高速
動作時の特性を揃えれば良いが、現実的には限界があ
り、このため、クロック発生器１０で前記遅延時間の差
に相当する位相のずれた２つのクロック信号を別途発生
させこれら２つのクロック信号をＤ／Ａ変換器６及び７
にそれぞれ供給して前記遅延時間の差を補償していた。

【００２０】但し、このような遅延時間の差分のクロッ
ク信号を発生させるためには高価な可変遅延素子が別途
必要になり、コストが上昇してしまうと言った問題点が
あった

【００２１】一方、図４に示すディジタル型の直交変調
器では１つのＤ／Ａ変換器１６によってディジタル／ア
ナログ変換を行っているので前記遅延時間の差は発生し
ない。

【００２２】但し、高速の変調処理を行うために高いキ
ャリア周波数を必要とする場合には、当該高いキャリア
周波数に対応できる高速なＤ／Ａ変換器が必要となり、
図３に示すアナログ型の実施例と比較して２倍以上の高
速Ｄ／Ａ変換器が必要になってコストが上昇してしまう
と言った問題点があった。従って本発明が解決しようと
する課題は、簡単な構成でＩ成分及びＱ成分の遅延時間
の差を補償することが可能な直交変調器を実現すること
にある。

【００２３】

【課題を解決するための手段】このような課題を達成す
るために、本発明のうち請求項１記載の発明は、直交変
調器において、互いに位相が９０度異なる２つのキャリ
ア信号を発生させるキャリア信号発生手段と、前記２つ
のキャリア信号を用いて２つのベースバンド信号を個々
に変調し変調結果を加算して出力する変調手段と、ディ
ジタル信号をアナログ信号に変換して前記ベースバンド
信号を発生させる第１及び第２の信号発生手段と、これ
らの信号発生手段の前段に設けられ前記第１及び第２の
信号発生手段の間の遅延時間の差を補償する補償手段と
を備えたことにより、簡単な構成でＩ成分及びＱ成分の
遅延時間の差を補償することが可能になる。

【００２４】請求項２記載の発明は、請求項１記載の発
明である直交変調器において、前記第１及び第２の信号
発生手段が、ディジタル信号をアナログ信号に変換する
Ｄ／Ａ変換器と、このＤ／Ａ変換器の出力からノイズ成
分を除去するフィルタ回路とから構成されたことによ
り、簡単な構成でＩ成分及びＱ成分の遅延時間の差を補
償することが可能になる。

【００２５】請求項３記載の発明は、請求項２記載の発
明である直交変調器において、前記補償手段が、前記第
１及び第２の信号発生手段に入力される２つの前記ディ
ジタル信号の間に前記Ｄ／Ａ変換器の間で発生する遅延
時間の差を相殺する遅延時間の差を与えることにより、
簡単な構成でＩ成分及びＱ成分の遅延時間の差を補償す
ることが可能になる。

【００２６】請求項４記載の発明は、請求項２記載の発
明である直交変調器において、前記補償手段が、前記第
１の信号発生手段に入力される前記ディジタル信号に第
１の群遅延時間を与える第１のディジタルフィルタ回路
と、前記第２の信号発生手段に入力される前記ディジタ
ル信号に第２の群遅延時間を与える第２ディジタルフィ
ルタ回路とを備え、前記第１及び第２の群遅延時間の差
が前記Ｄ／Ａ変換器の間で発生する遅延時間の差を相殺
する値になるように設定したことにより、簡単な構成で
Ｉ成分及びＱ成分の遅延時間の差を補償することが可能
になる。

【００２７】請求項５記載の発明は、請求項１記載の発
明である直交変調器において、前記キャリア信号発生手
段が、キャリア信号を発生させる発振器と、前記キャリ
ア信号の位相を９０度ずらして出力する移相器とから構
成されたことにより、簡単な構成でＩ成分及びＱ成分の
遅延時間の差を補償することが可能になる。

【００２８】請求項６記載の発明は、請求項１記載の発
明である直交変調器において、前記変調手段が、一方の
前記キャリア信号を用いて一方の前記ベースバンド信号
を変調する第１の乗算器と、他方の前記キャリア信号を
用いて他方の前記ベースバンド信号を変調する第２の乗
算器と、前記第１及び第２の乗算器の出力を加算して出
力する加算器とから構成されたことにより、簡単な構成
でＩ成分及びＱ成分の遅延時間の差を補償することが可
能になる。

【００２９】

【発明の実施の形態】以下本発明を図面を用いて詳細に
説明する。図１は本発明に係る直交変調器の一実施例を
示す構成回路図である。図１において１〜１０は図３と
同一符号を付してあり、１９及び２０はディジタルフィ
ルタ回路、１００ｂ及び１０１ｂはベースバンド信号で
あるディジタル入力信号、１０２ｂは直交変調された出
力信号である。

【００３０】また、１及び２は互いに位相が９０度異な
る２つのキャリア信号を発生させるキャリア信号発生手
段５０を、３〜５は変調手段５１を、６及び８はＩ成分
若しくはＱ成分の信号を発生させる信号発生手段５２
を、７及び９はＱ成分若しくはＩ成分の信号を発生させ
る信号発生手段５３を、１９及び２０は補償手段５４を
それぞれ構成している。

【００３１】発振器１の出力であるキャリア信号は移相
器２の入力端子及び乗算器３の一方の入力端子にそれぞ
れ入力され、移相器２の出力は乗算器４の一方の入力端
子に入力される。

【００３２】乗算器３及び４の出力は加算器５の２つの
入力端子にそれぞれ入力され、加算器５の出力端子から
は出力信号１０２ｂが出力される。

【００３３】一方、ベースバンド信号であるディジタル
入力信号１００及び１０１はそれぞれディジタルフィル
タ回路１９及び２０を介してＤ／Ａ変換器６及び７の入
力端子にそれぞれ入力される。

【００３４】また、Ｄ／Ａ変換器６の出力はフィルタ回
路８を介して乗算器３の他方の入力端子に入力され、Ｄ
／Ａ変換器７の出力はフィルタ回路９を介して乗算器４
の他方の入力端子に入力される。

【００３５】さらに、クロック発生器１０の出力である
クロック信号がＤ／Ａ変換器６及び７のクロック入力端
子に入力される。

【００３６】ここで、図１に示す実施例の動作を図２を
用いて説明する。図２はディジタルフィルタ回路の位相
特性の一例を示す特性曲線図である。但し、図３に示す
従来例と同様の動作に関する説明は省略する。

【００３７】ディジタルフィルタ回路１９及び２０は図
２中”ＣＨ０１”及び”ＣＨ０２”に示すように入力信
号の周波数の上昇に伴い位相遅れが発生し、図２中”Ｄ
Ｐ０１”に示すようにディジタルフィルタ回路１９及び
２０との間には位相差が存在する。

【００３８】ディジタルフィルタ回路１９及び２０の群
遅延時間を”ｇｄ_１９”及び”ｇｄ _２０”とし、Ｄ／Ａ
変換器６及び７の遅延時間を”ｔｄ_６”及び”ｔｄ_７”
とした場合、（ｇｄ_１９＋ｔｄ_６）＝（ｇｄ_２０＋ｔｄ
_７） （１）なる関係を満足するようにディジタル
フィルタ回路１９及び２０の群遅延時間”ｇｄ_１９”及
び”ｇｄ_２０”を調整する。

【００３９】この場合、ディジタル入力信号１００ｂが
ディジタルフィルタ回路１９及びＤ／Ａ変換器６により
遅延する時間と、ディジタル入力信号１００ｃがディジ
タルフィルタ回路２０及びＤ／Ａ変換器７により遅延す
る時間とが式（１）に示すように等しくなり従来例で問
題となっていた遅延時間の差が補償されることになる。

【００４０】この結果、ディジタルフィルタ回路１９及
び２０の群遅延時間を調整して、２つのＤ／Ａ変換器の
遅延時間の差を相殺することにより、簡単な構成でＩ成
分及びＱ成分の遅延時間の差を補償することが可能にな
る。

【００４１】なお、図１に示す実施例の説明に際しては
信号発生手段５２及び５３を構成するＤ／Ａ変換器６及
び７の遅延時間の差を補償しているがフィルタ回路等を
含むＩ成分及びＱ成分の信号発生系の全ての遅延時間を
補償するものであっても構わない。

【００４２】

【発明の効果】以上説明したことから明らかなように、
本発明によれば次のような効果がある。請求項１乃至請
求項６の発明によれば、２つのディジタルフィルタ回路
の群遅延時間を調整して、２つのＤ／Ａ変換器の遅延時
間の差を相殺することにより、簡単な構成でＩ成分及び
Ｑ成分の遅延時間の差を補償することが可能になる。

【図面の簡単な説明】

【図１】本発明に係る直交変調器の一実施例を示す構成
回路図である。

【図２】ディジタルフィルタ回路の位相特性の一例を示
す特性曲線図である。

【図３】従来の直交変調器の一例を示す構成ブロック図
である。

【図４】従来のディジタル型の直交変調器の一例を示す
構成ブロック図である。

【符号の説明】

１，１１ 発振器 ２，１２ 移相器 ３，４，１３，１４ 乗算器 ５，１５ 加算器 ６，７，１６ Ｄ／Ａ変換器 ８，９，１７ フィルタ回路 １０，１８ クロック信号発生器 １９，２０ ディジタルフィルタ回路 ５０ キャリア信号発生手段 ５１ 変調手段 ５２，５３ 信号発生手段 ５４ 補償手段 １００，１００ａ，１００ｂ，１０１，１０１ａ，１０
１ｂ ディジタル入力信号 １０２，１０２ａ，１０２ｂ 出力信号

Claims (6)

【特許請求の範囲】
1. 【請求項１】直交変調器において、 互いに位相が９０度異なる２つのキャリア信号を発生さ
   せるキャリア信号発生手段と、 前記２つのキャリア信号を用いて２つのベースバンド信
   号を個々に変調し変調結果を加算して出力する変調手段
   と、 ディジタル信号をアナログ信号に変換して前記ベースバ
   ンド信号を発生させる第１及び第２の信号発生手段と、 これらの信号発生手段の前段に設けられ前記第１及び第
   ２の信号発生手段の間の遅延時間の差を補償する補償手
   段とを備えたことを特徴とする直交変調器。
2. 【請求項２】前記第１及び第２の信号発生手段が、 ディジタル信号をアナログ信号に変換するＤ／Ａ変換器
   と、 このＤ／Ａ変換器の出力からノイズ成分を除去するフィ
   ルタ回路とから構成されたことを特徴とする請求項１記
   載の直交変調器。
3. 【請求項３】前記補償手段が、 前記第１及び第２の信号発生手段に入力される２つの前
   記ディジタル信号の間に前記Ｄ／Ａ変換器の間で発生す
   る遅延時間の差を相殺する遅延時間の差を与えることを
   特徴とする請求項２記載の直交変調器。
4. 【請求項４】前記補償手段が、 前記第１の信号発生手段に入力される前記ディジタル信
   号に第１の群遅延時間を与える第１のディジタルフィル
   タ回路と、 前記第２の信号発生手段に入力される前記ディジタル信
   号に第２の群遅延時間を与える第２ディジタルフィルタ
   回路とを備え、 前記第１及び第２の群遅延時間の差が前記Ｄ／Ａ変換器
   の間で発生する遅延時間の差を相殺する値になるように
   設定したことを特徴とする請求項２記載の直交変調器。
5. 【請求項５】前記キャリア信号発生手段が、 キャリア信号を発生させる発振器と、 前記キャリア信号の位相を９０度ずらして出力する移相
   器とから構成されたことを特徴とする請求項１記載の直
   交変調器。
6. 【請求項６】前記変調手段が、 一方の前記キャリア信号を用いて一方の前記ベースバン
   ド信号を変調する第１の乗算器と、 他方の前記キャリア信号を用いて他方の前記ベースバン
   ド信号を変調する第２の乗算器と、 前記第１及び第２の乗算器の出力を加算して出力する加
   算器とから構成されたことを特徴とする請求項１記載の
   直交変調器。