JP2002231608A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002231608A JP2002231608A JP2001026256A JP2001026256A JP2002231608A JP 2002231608 A JP2002231608 A JP 2002231608A JP 2001026256 A JP2001026256 A JP 2001026256A JP 2001026256 A JP2001026256 A JP 2001026256A JP 2002231608 A JP2002231608 A JP 2002231608A
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- etching
- ozone
- manufacturing
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001026256A JP2002231608A (ja) | 2001-02-02 | 2001-02-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001026256A JP2002231608A (ja) | 2001-02-02 | 2001-02-02 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002231608A true JP2002231608A (ja) | 2002-08-16 |
| JP2002231608A5 JP2002231608A5 (enExample) | 2005-07-21 |
Family
ID=18891099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001026256A Pending JP2002231608A (ja) | 2001-02-02 | 2001-02-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002231608A (enExample) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002023390A (ja) * | 2000-06-28 | 2002-01-23 | Hynix Semiconductor Inc | 半導体素子の感光膜パターンの形成方法 |
| JP2004085792A (ja) * | 2002-08-26 | 2004-03-18 | Semiconductor Leading Edge Technologies Inc | 微細レジストパターンの形成方法、および半導体装置の製造方法 |
| JP2004530922A (ja) * | 2001-03-28 | 2004-10-07 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | サブリソグラフィフォトレジストフィーチャーを形成するプロセス |
| JP2005191480A (ja) * | 2003-12-26 | 2005-07-14 | Fuji Photo Film Co Ltd | 固体撮像素子の製造方法 |
| JP2005303088A (ja) * | 2004-04-13 | 2005-10-27 | Oki Electric Ind Co Ltd | プラズマ処理装置及びレジストトリミング方法 |
| WO2006030581A1 (ja) * | 2004-09-17 | 2006-03-23 | Renesas Technology Corp. | 半導体装置の製造方法 |
| US7135409B2 (en) | 2003-08-29 | 2006-11-14 | Oki Electric Industry Co., Ltd. | Plasma etching method for semiconductor device |
| KR100854217B1 (ko) * | 2004-09-17 | 2008-08-25 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체 장치의 제조 방법 |
| JP2011513972A (ja) * | 2008-02-27 | 2011-04-28 | モレキュラー・インプリンツ・インコーポレーテッド | テンプレート形成時の限界寸法制御 |
-
2001
- 2001-02-02 JP JP2001026256A patent/JP2002231608A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002023390A (ja) * | 2000-06-28 | 2002-01-23 | Hynix Semiconductor Inc | 半導体素子の感光膜パターンの形成方法 |
| JP2004530922A (ja) * | 2001-03-28 | 2004-10-07 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | サブリソグラフィフォトレジストフィーチャーを形成するプロセス |
| JP2004085792A (ja) * | 2002-08-26 | 2004-03-18 | Semiconductor Leading Edge Technologies Inc | 微細レジストパターンの形成方法、および半導体装置の製造方法 |
| US7135409B2 (en) | 2003-08-29 | 2006-11-14 | Oki Electric Industry Co., Ltd. | Plasma etching method for semiconductor device |
| JP2005191480A (ja) * | 2003-12-26 | 2005-07-14 | Fuji Photo Film Co Ltd | 固体撮像素子の製造方法 |
| JP2005303088A (ja) * | 2004-04-13 | 2005-10-27 | Oki Electric Ind Co Ltd | プラズマ処理装置及びレジストトリミング方法 |
| WO2006030581A1 (ja) * | 2004-09-17 | 2006-03-23 | Renesas Technology Corp. | 半導体装置の製造方法 |
| KR100854217B1 (ko) * | 2004-09-17 | 2008-08-25 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체 장치의 제조 방법 |
| US7723235B2 (en) | 2004-09-17 | 2010-05-25 | Renesas Technology Corp. | Method for smoothing a resist pattern prior to etching a layer using the resist pattern |
| JP2011513972A (ja) * | 2008-02-27 | 2011-04-28 | モレキュラー・インプリンツ・インコーポレーテッド | テンプレート形成時の限界寸法制御 |
| US8545709B2 (en) | 2008-02-27 | 2013-10-01 | Molecular Imprints, Inc. | Critical dimension control during template formation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4056195B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP4149095B2 (ja) | 半導体集積回路装置の製造方法 | |
| US6900002B1 (en) | Antireflective bi-layer hardmask including a densified amorphous carbon layer | |
| US8119533B2 (en) | Pattern formation in semiconductor fabrication | |
| US6878646B1 (en) | Method to control critical dimension of a hard masked pattern | |
| JP5159626B2 (ja) | Sf6ベースの化学反応を用いてドープトシリコンをエッチングするプロセス及びシステム | |
| JP2002231608A (ja) | 半導体装置の製造方法 | |
| JP2003209046A (ja) | レジストパターン形成方法および半導体装置の製造方法 | |
| KR100587677B1 (ko) | 전계효과 트랜지스터 구조 및 그의 제조방법 | |
| JP2004152862A (ja) | 半導体装置の製造方法 | |
| US20070148848A1 (en) | Methods of forming dual gate of semiconductor device | |
| US6989333B2 (en) | Process for forming a pattern | |
| JP2001332556A (ja) | 半導体装置の製造方法 | |
| US11264282B2 (en) | Gate formation process | |
| JP2002289554A (ja) | 半導体装置及びその製造方法 | |
| JPH11204506A (ja) | 回路パターンが形成されたウェハおよびその製造方法 | |
| JP2001085407A (ja) | 半導体集積回路装置の製造方法および製造装置 | |
| JP2005032851A (ja) | 半導体装置の製造方法 | |
| JP2003188151A (ja) | 半導体集積回路装置の製造方法 | |
| JP2003174158A (ja) | 半導体装置の製造方法 | |
| JP2002324744A (ja) | 半導体装置の製造方法 | |
| JP2004179301A (ja) | 半導体集積回路装置の製造方法 | |
| TWI898583B (zh) | 半導體記憶體裝置製造方法 | |
| JP4951585B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3399111B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041202 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041202 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061002 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080108 |