JP2002229481A - 画像表示装置と画像表示装置用半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 フォト工程を削減可能なチャネル保護型薄膜
トランジスタの形成方法を提供することを目的とする。 【解決手段】 絶縁基板1上に透明電極膜2と絶縁ゲート
型トランジスタのゲート電極も兼ねる走査電極3が形成
され、ゲート電極近傍の前記走査電極3上にゲート絶縁
膜4と非晶質半導体膜5とバックチャネル保護絶縁膜23と
の積層膜とよりなる半導体領域が形成され、前記半導体
領域のソース電極部とドレイン電極部を除いて、走査電
極の絶縁膜も兼ねるチャネル保護絶縁膜11が形成され、
コンタクト膜14と信号電極膜15と保護絶縁膜16との積層
膜よりなるソース電極も兼ねる信号電極及びドレイン電
極が形成されていることを特徴とする薄膜トランジス
タ。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はカラー画像表示機能
を有する、とりわけアクティブ型の画像表示装置に関す
るものである。

【０００２】

【従来の技術】液晶ディスプレイはその薄・軽・省電力
という際立った特長により、ノートパソコンにとどまら
ず、液晶モニターや液晶テレビ、あるいはビデオカメラ
やデジタルカメラなどにも広く用いられるようになっ
た。

【０００３】液晶ディスプレイはパッシブマトリクス型
とアクティブマトリクス型に大きく分かれる。パッシブ
マトリクス型は互いに交差したストライプ状の電極から
なり、構造が簡単なため製造コストの面で有利である
が、クロストークの発生や応答速度など画質の面ではア
クティブマトリクス型に劣る。一方、アクティブマトリ
クス型は、各画素ごとにスイッチング素子が設けられ、
クロストークが少なく応答速度の速い良好な画像を得る
ことができる。しかも、液晶ディスプレイだけでなく、
有機ＥＬディスプレイとの組み合わせにおいても有効で
ある。このことから、現在の液晶ディスプレイの主流に
なっているが、構造が複雑なため製造コストの面で不利
である。

【０００４】アクティブマトリクス型液晶ディスプレイ
では、スイッチング素子として薄膜トランジスタが用い
られている。この薄膜トランジスタはアレイ工程におい
て画素電極、走査電極、信号電極と同時にガラス基板上
に形成される。アレイ工程では、成膜工程、フォト工
程、エッチング工程、レジスト剥離工程を1サイクルと
して、これを何サイクルか繰り返すことで薄膜トランジ
スタを形成する。

【０００５】液晶ディスプレイはメーカー間の激しい競
争のため価格の下落が急速に進んでおり、価格競争力を
持つためには、製造コストを削減することが必須とな
る。したがって液晶ディスプレイの製造コストにしめる
割合が高いアレイ工程において、コスト削減が強く求め
られている。

【０００６】アレイ工程の成膜工程、フォト工程、エッ
チング工程、レジスト剥離工程のうち、フォト工程はさ
らにレジスト塗布工程、レジスト露光工程、レジスト現
像工程からなっており、このフォト工程がアレイ工程全
体のコストを押し上げる大きな要因となっている。した
がってフォト工程を減らすことでアレイ工程の大幅なコ
スト削減を図ることができる。

【０００７】一般的にチャネル保護型薄膜トランジスタ
をスイッチング素子として用いた液晶ディスプレイでは
アレイ工程として、成膜工程、フォト工程、エッチング
工程、レジスト剥離工程を1サイクルとして、6サイクル
から８サイクルが必要になり、チャネルエッチ型薄膜ト
ランジスタをスイッチング素子として用いた液晶ディス
プレイでは、アレイ工程として5サイクルから７サイク
ルが必要になる。このようにチャネルエッチ型薄膜トラ
ンジスタはチャネル保護型薄膜トランジスタに比べフォ
ト工程が少なくてすむが、一方でトランジスタの移動度
がチャネル保護型薄膜トランジスタに比べて低いという
問題がある。これはチャネルエッチ時にバックチャネル
がプラズマに曝されて物理的、電気的ダメージを受ける
ためであり、チャネルエッチ型薄膜トランジスタの本質
的な問題である。トランジスタの移動度が低いと、特に
1画素当たりの走査時間が短くなる高精細液晶ディスプ
レイにおいて、さまざまな制約が出てくるため、出来る
だけこれを避けなければならない。そういった面では、
チャネル保護型薄膜トランジスタはバックチャネルがプ
ラズマに曝されないため、チャネルエッチ型薄膜トラン
ジスタに比べ移動度が高く有利であるが、フォト工程が
増加しコスト削減という面では不利となる。

【０００８】

【発明が解決しようとする課題】そこで本発明は上記の
問題点に鑑み、フォト工程を削減可能なチャネル保護型
薄膜トランジスタの形成方法を提供することを目的とす
る。

【０００９】

【課題を解決するための手段】本発明に係る画像表示装
置は、絶縁ゲート型トランジスタを具備する画像表示装
置において、絶縁基板上に透明電極膜と1層以上の走査
電極膜との積層膜よりなり絶縁ゲート型トランジスタの
ゲート電極も兼ねる走査電極が形成され、ゲート電極近
傍の前記走査電極上に1層以上のゲート絶縁膜と非晶質
半導体膜とバックチャネル保護絶縁膜との積層膜とより
なる半導体領域が形成され、前記半導体領域のソース電
極部とドレイン電極部を除いて、走査電極の絶縁膜も兼
ねるチャネル保護絶縁膜が形成され、コンタクト膜と1
層以上の信号電極膜と保護絶縁膜との積層膜よりなるソ
ース電極も兼ねる信号電極が形成されていることを特徴
とする。

【００１０】この構成により3回のフォト工程でチャネ
ル保護型薄膜トランジスタの作成が可能となる。

【００１１】また、本発明に係る別の液晶画像表示装置
の製造方法は、絶縁基板上に透明電極膜と、1層以上の
走査電極膜と、1層以上のゲート絶縁膜と、非晶質半導
体膜と、バックチャネル保護絶縁膜を順次成膜後、フォ
ト工程おいて現像後のレジスト膜厚を2種類にし、第1の
エッチング工程により基板上に走査電極、膜厚の薄いレ
ジストを除去した後、第2のエッチング工程により走査
電極上に半導体領域を形成する工程と、チャネル保護膜
を成膜後、前記半導体領域のソース電極・ドレイン電極
のコンタクト孔を形成する工程と、コンタクト膜と、1
層以上の信号電極膜と、保護絶縁膜との積層膜を順次成
膜後、ソース電極も兼ねる信号電極及びドレイン電極を
形成する工程とを有することを特徴とする。

【００１２】この製造方法により、ゲート絶縁膜と非晶
質半導体膜とバックチャネル保護絶縁膜が連続成膜さ
れ、ゲート絶縁膜と非晶質半導体膜の界面、及び非晶質
半導体膜とバックチャネル保護絶縁膜の界面が清純に保
たれ、トランジスタ特性の劣化を防ぐことが出来る。

【００１３】なお、第１のフォト工程において現像後の
レジスト膜厚を2種類にするためには、通常のレジスト
露光工程のように露光量を未露光、露光の2種類ではな
く、未露光、半露光、露光の3種類にする必要がある。
半露光部のレジストの現像時におけるエッチングレート
は、露光部のレジストより遅いため、適当な露光条件、
現像条件下では露光部のレジストが完全に無くなった時
でも、半露光部のレジストが未露光部のレジストより薄
いある程度の厚みで残っている状態が実現できる。半露
光は、露光機の最小解像パターン寸法以下の線群や点群
をマスク上に形成し、露光光透過部と露光光遮光部の面
積比により露光量を制御する手法や、半透明パターンに
より露光光透過量を制御する手法などを用いて実現す
る。

【００１４】また、本発明に係る別の液晶画像表示装置
は、絶縁ゲート型トランジスタを有する絶縁基板を具備
する画像表示装置において、絶縁基板上に透明電極膜と
1層以上の走査電極膜との積層膜よりなり絶縁ゲート型
トランジスタのゲート電極も兼ねる走査電極が形成さ
れ、ゲート電極近傍の前記走査電極上に1層以上のゲー
ト絶縁膜と非晶質半導体膜とバックチャネル保護絶縁膜
との積層膜とよりなる半導体領域が形成され、前記半導
体領域のソース電極部とドレイン電極部を除いて、走査
電極の絶縁膜も兼ねるチャネル保護絶縁膜が形成され、
コンタクト膜と1層以上の陽極酸化可能な信号電極膜と
保護絶縁膜との積層膜よりなるソース電極も兼ねる信号
電極及びドレイン電極が形成されていることを特徴とす
る画像表示装置において、少なくともソース電極も兼ね
る信号電極の側壁が陽極酸化されていることを特徴とす
る。

【００１５】この構成により3回のフォト工程でチャネ
ル保護型薄膜トランジスタの作成が可能となる。例え
ば、液晶表示装置と組み合わせたとき、信号電極の側壁
を陽極酸化することで信号電極が液晶から絶縁され、画
質の劣化を防ぐことが出来る。

【００１６】また、本発明に係る別の画像表示装置の製
造方法は、絶縁基板上に透明電極膜と、1層以上の走査
電極膜と、1層以上のゲート絶縁膜と、非晶質半導体膜
と、バックチャネル保護絶縁膜を順次成膜後、フォト工
程おいて現像後のレジスト膜厚を2種類にし、第1のエッ
チング工程により基板上に走査電極、膜厚の薄いレジス
トを除去した後、第2のエッチング工程により走査電極
上に半導体領域を形成する工程と、チャネル保護膜を成
膜後、前記半導体領域のソース電極・ドレイン電極のコ
ンタクト孔を形成する工程と、コンタクト膜と、1層以
上の陽極酸化可能な信号電極膜と、保護絶縁膜との積層
膜を順次成膜後、ソース電極も兼ねる信号電極及びドレ
イン電極を形成する工程と、少なくともソース電極も兼
ねる信号電極の側壁を陽極酸化する工程とを有すること
を特徴とする。

【００１７】この製造方法により、ゲート絶縁膜と非晶
質半導体膜とバックチャネル保護絶縁膜が連続成膜さ
れ、ゲート絶縁膜と非晶質半導体膜の界面、及び非晶質
半導体膜とバックチャネル保護絶縁膜の界面が清純に保
たれ、トランジスタ特性の劣化を防ぐことが出来る。

【００１８】なお第１のフォト工程において現像後のレ
ジスト膜厚を2種類にするためには、通常のレジスト露
光工程のように露光量を未露光、露光の2種類ではな
く、未露光、半露光、露光の3種類にする必要がある。
半露光部のレジストの現像時におけるエッチングレート
は、露光部のレジストより遅いため、適当な露光条件、
現像条件下では露光部のレジストが完全に無くなった時
でも、半露光部のレジストが未露光部のレジストより薄
いある程度の厚みで残っている状態が実現できる。半露
光は、露光機の最小解像パターン寸法以下の線群や点群
をマスク上に形成し、露光光透過部と露光光遮光部の面
積比により露光量を制御する手法や、半透明パターンに
より露光光透過量を制御する手法などを用いて実現す
る。

【００１９】また、本発明に係る別の液晶画像表示装置
は、絶縁ゲート型トランジスタを有する絶縁基板を具備
する画像表示装置において、絶縁基板上に透明電極膜と
1層以上の走査電極膜との積層膜よりなり絶縁ゲート型
トランジスタのゲート電極も兼ねる走査電極が形成さ
れ、ゲート電極近傍の前記走査電極上に1層以上のゲー
ト絶縁膜と非晶質半導体膜とバックチャネル保護絶縁膜
との積層膜とよりなる半導体領域が形成され、前記半導
体領域のソース電極部とドレイン電極部を除いて、走査
電極の絶縁膜も兼ねるチャネル保護絶縁膜が形成され、
コンタクト膜と1層以上の陽極酸化可能な信号電極膜と
の積層膜よりなるソース電極も兼ねる信号電極及びドレ
イン電極が形成されていることを特徴とする画像表示装
置において、少なくともソース電極も兼ねる信号電極の
表面が陽極酸化されていることを特徴とする。

【００２０】この構成により3回のフォト工程でチャネ
ル保護型薄膜トランジスタの作成が可能となる。例え
ば、液晶表示装置と組み合わせたとき、電極の表面を陽
極酸化することで信号電極が液晶から絶縁され、画質の
劣化を防ぐことが出来る。

【００２１】また、本発明に係る別の画像表示装置の製
造方法は、絶縁基板上に透明電極膜と、1層以上の走査
電極膜と、1層以上のゲート絶縁膜と、非晶質半導体膜
と、バックチャネル保護絶縁膜を順次成膜後、フォト工
程おいて現像後のレジスト膜厚を2種類にし、第1のエッ
チング工程により基板上に走査電極、膜厚の薄いレジス
トを除去した後、第2のエッチング工程により走査電極
上に半導体領域を形成する工程と、チャネル保護膜を成
膜後、前記半導体領域のソース電極・ドレイン電極のコ
ンタクト孔を形成する工程と、コンタクト膜と、1層以
上の陽極酸化可能な信号電極膜との積層膜を順次成膜
後、ソース電極も兼ねる信号電極及びドレイン電極を形
成する工程と、少なくともソース電極も兼ねる信号電極
の表面を陽極酸化する工程とを有することを特徴とす
る。

【００２２】この製造方法により、ゲート絶縁膜と非晶
質半導体膜とバックチャネル保護絶縁膜が連続成膜さ
れ、ゲート絶縁膜と非晶質半導体膜の界面、及び非晶質
半導体膜とバックチャネル保護絶縁膜の界面が清純に保
たれ、トランジスタ特性の劣化を防ぐことが出来る。

【００２３】なお第１のフォト工程において現像後のレ
ジスト膜厚を2種類にするためには、通常のレジスト露
光工程のように露光量を未露光、露光の2種類ではな
く、未露光、半露光、露光の3種類にする必要がある。
半露光部のレジストの現像時におけるエッチングレート
は、露光部のレジストより遅いため、適当な露光条件、
現像条件下では露光部のレジストが完全に無くなった時
でも、半露光部のレジストが未露光部のレジストより薄
いある程度の厚みで残っている状態が実現できる。半露
光は、露光機の最小解像パターン寸法以下の線群や点群
をマスク上に形成し、露光光透過部と露光光遮光部の面
積比により露光量を制御する手法や、半透明パターンに
より露光光透過量を制御する手法などを用いて実現す
る。

【００２４】なお、上記の手段は、液晶表示装置との組
み合わせだけでなく、有機ＥＬ表示装置との組み合わせ
においても有効である。

【００２５】

【発明の実施の形態】以下に本発明の実施形態を図面に
基づいて説明する。

【００２６】〔実施例１〕ガラス基板１上に透明電極膜
２、走査電極膜３、ゲート絶縁膜４、非晶質半導体膜
５、バックチャネル保護絶縁膜２３、レジスト６を形成
する（図１）。透明電極膜２にはスパッタ成膜装置によ
るＩＴＯ（インジウムスズ酸化物）が用いられる。走査
電極膜３にはスパッタ成膜装置によるＡｌ、Ａｌ合金、
Ｔａ、ＭｏＷなどの単層膜だけでなく、Ａｌ−Ｎｂ／Ｍ
ｏＷ、Ｔｉ／Ａｌ／Ｔｉなどの積層膜も用いられる。ゲ
ート絶縁膜４、バックチャネル保護絶縁膜２３にはＰＣ
ＶＤ成膜装置による窒化ケイ素膜が用いられ、非晶質半
導体膜にはＰＣＶＤ成膜装置による水素化アモルファス
シリコンが用いられる。ゲート絶縁膜４、非晶質半導体
膜５、バックチャネル保護絶縁膜２３は同一成膜室で真
空を破らずに連続成膜するのが望ましい。

【００２７】なおガラス基板１からの汚染を防止するた
めに、ガラス基板１と透明電極膜２の間に汚染防止膜と
して酸化ケイ素膜あるいは窒化ケイ素膜を設ける構成も
ある。

【００２８】第１のフォト工程を行う（図２）。このフ
ォト工程において現像後のレジスト膜厚を２種類にする
ために、通常のレジスト露光工程のように露光量を未露
光、露光の2種類ではなく、未露光、半露光、露光の3種
類にする。半露光部のレジストの現像時におけるエッチ
ングレートは、露光部のレジストより遅いため、適当な
露光条件、現像条件下では露光部のレジストが完全に無
くなった時でも、半露光部のレジストが未露光部のレジ
ストより薄いある程度の厚みで残っている状態が実現で
きる。半露光は、露光機の最小解像パターン寸法以下の
線群や点群をマスク上に形成し、露光光透過部と露光光
遮光部の面積比により露光量を制御する手法を用いて実
現する。レジスト７ａが薄いレジストで半露光部に相当
し、レジスト７ｂが厚いレジストで未露光部に相当す
る。

【００２９】第１のエッチング工程を行う（図３）。こ
のエッチング工程ではバックチャネル保護絶縁膜２３、
非晶質半導体膜５、ゲート絶縁膜４、走査電極膜３、透
明電極膜２をエッチングし、走査電極８、画素電極９を
形成する。バックチャネル保護絶縁膜２３、非晶質半導
体膜５、ゲート絶縁膜４、走査電極膜３までのエッチン
グはドライエッチング装置で行い、透明電極膜２のエッ
チングはウエットエッチング装置で行う。

【００３０】第1のエッチング工程終了後、酸素プラズ
マ中のレジストアッシング等により薄いレジスト７ａの
厚み分だけレジスト全体を削り、薄いレジスト７ａを除
去する（図４）。それに伴い厚いレジスト７ｂはアッシ
ングで削れた分だけ薄くなりレジスト７ｃになる。

【００３１】第２のエッチング工程を行う（図５）。こ
のエッチング工程ではバックチャネル保護絶縁膜２３、
非晶質半導体層５、ゲート絶縁膜４をエッチングし、半
導体領域１０を形成する。バックチャネル保護絶縁膜２
３、非晶質半導体膜５、ゲート絶縁膜４のエッチングは
ドライエッチング装置で行う。

【００３２】第2のエッチング工程終了後、レジスト剥
離工程により残ったレジストを全て除去する（図６）。

【００３３】チャネル保護絶縁膜１１を形成する（図
７）。このチャネル保護絶縁膜１１は走査電極８の絶縁
も兼ねており、ＰＣＶＤ成膜装置による窒化ケイ素膜が
用いられる。

【００３４】第２のフォト工程により、第３のエッチン
グ工程のためのレジストを選択的に成膜する。第２のフ
ォト工程を行なった後、第3のエッチング工程を行な
う。チャネル保護絶縁膜１１、バックチャネル保護絶縁
膜２３をエッチングし、コンタクト孔１２、画素電極孔
１３を開口する（図８）。チャネル保護絶縁膜１１、バ
ックチャネル保護絶縁膜２３のエッチングは、ドライエ
ッチング装置で行うが、半導体領域１０の非晶質半導体
膜５にプラズマダメージを与えないウエットエッチング
装置で行なってもよい。

【００３５】第3のエッチング工程終了後、レジスト剥
離工程でレジストを除去し、スライスエッチ工程でコン
タクト孔１２から覗く非晶質半導体膜５の表面に生成し
た自然酸化膜を除去した後、コンタクト膜１４、信号電
極膜１５、保護絶縁膜１６を形成する（図９）。スライ
スエッチは弱フッ酸溶液中に基板を浸すことで行う。コ
ンタクト膜１４には信号電極膜１５と非晶質半導体膜５
の接触抵抗を下げる役割があり、ＰＣＶＤ成膜装置によ
るリンドープ水素化アモルファスシリコンが用いられ
る。信号電極膜１５には走査電極膜３と同様にスパッタ
成膜装置によるＡｌ、Ａｌ合金、Ｔａ、ＭｏＷなどの単
層膜だけでなく、Ａｌ−Ｎｂ／ＭｏＷ、Ｔｉ／Ａｌ／Ｔ
ｉなどの積層膜も用いられる。保護絶縁膜１６にはＰＣ
ＶＤ成膜装置による窒化ケイ素膜が用いられる。

【００３６】第３のフォト工程により、第４のエッチン
グ工程のためのレジストを選択的に成膜する。第３のフ
ォト工程を行なった後、第4のエッチング工程を行なう
（図１０）。保護絶縁膜１６、信号電極膜１５、コンタ
クト膜１４をエッチングし、信号電極１７、ドレイン電
極１８および蓄積容量１９を形成した後、画素電極９上
の走査電極膜３をエッチングし除去する。保護絶縁膜１
６、信号電極膜１５、コンタクト膜１４、画素電極９上
の走査電極膜３のエッチングは全てドライエッチング装
置で行うのが好ましいが、保護絶縁膜１６、信号電極膜
１５、コンタクト膜１４のエッチングはドライエッチン
グ装置で行い、画素電極９上の走査電極膜３のエッチン
グはウエットエッチング装置で行ってもよい。第4のエ
ッチング工程終了後、レジスト剥離工程でレジストを除
去する。

【００３７】蓄積容量１９は液晶印加電圧を保持する役
割を持ち、走査電極８上に形成される。なお蓄積容量１
９が蓄積容量用共通電極上に形成される構成もある。

【００３８】〔実施例２〕ガラス基板１上に透明電極膜
２、走査電極膜３、ゲート絶縁膜４、非晶質半導体膜
５、バックチャネル保護絶縁膜２３、レジスト６を形成
する（図１）。透明電極膜２にはスパッタ成膜装置によ
るＩＴＯ（インジウムスズ酸化物）が用いられる。走査
電極膜３にはスパッタ成膜装置によるＡｌ、Ａｌ合金、
Ｔａ、ＭｏＷなどの単層膜だけでなく、Ａｌ−Ｎｂ／Ｍ
ｏＷ、Ｔｉ／Ａｌ／Ｔｉなどの積層膜も用いられる。ゲ
ート絶縁膜４、バックチャネル保護絶縁膜２３にはＰＣ
ＶＤ成膜装置による窒化ケイ素膜が用いられ、非晶質半
導体膜にはＰＣＶＤ成膜装置による水素化アモルファス
シリコンが用いられる。ゲート絶縁膜４、非晶質半導体
膜５、バックチャネル保護絶縁膜２３は同一成膜室で真
空を破らずに連続成膜するのが望ましい。

【００３９】なおガラス基板１からの汚染を防止するた
めに、ガラス基板１と透明電極膜２の間に汚染防止膜と
して酸化ケイ素膜あるいは窒化ケイ素膜を設ける構成も
ある。

【００４０】第１のフォト工程を行う（図２）。このフ
ォト工程において現像後のレジスト膜厚を２種類にする
ために、通常のレジスト露光工程のように露光量を未露
光、露光の2種類ではなく、未露光、半露光、露光の3種
類にする。半露光部のレジストの現像時におけるエッチ
ングレートは、露光部のレジストより遅いため、適当な
露光条件、現像条件下では露光部のレジストが完全に無
くなった時でも、半露光部のレジストが未露光部のレジ
ストより薄いある程度の厚みで残っている状態が実現で
きる。半露光は、露光機の最小解像パターン寸法以下の
線群や点群をマスク上に形成し、露光光透過部と露光光
遮光部の面積比により露光量を制御する手法を用いて実
現する。レジスト７ａが薄いレジストで半露光部に相当
し、レジスト７ｂが厚いレジストで未露光部に相当す
る。

【００４１】第１のエッチング工程を行う（図３）。こ
のエッチング工程ではバックチャネル保護絶縁膜２３、
非晶質半導体膜５、ゲート絶縁膜４、走査電極膜３、透
明電極膜２をエッチングし、走査電極８、画素電極９を
形成する。バックチャネル保護絶縁膜２３、非晶質半導
体膜５、ゲート絶縁膜４、走査電極膜３までのエッチン
グはドライエッチング装置で行い、透明電極膜２のエッ
チングはウエットエッチング装置で行う。

【００４２】第1のエッチング工程終了後、酸素プラズ
マ中のレジストアッシング等により薄いレジスト７ａの
厚み分だけレジスト全体を削り、薄いレジスト７ａを除
去する（図４）。それに伴い厚いレジスト７ｂはアッシ
ングで削れた分だけ薄くなりレジスト７ｃになる。

【００４３】第２のエッチング工程を行う（図５）。こ
のエッチング工程ではバックチャネル保護絶縁膜２３、
非晶質半導体層５、ゲート絶縁膜４をエッチングし、半
導体領域１０を形成する。バックチャネル保護絶縁膜２
３、非晶質半導体膜５、ゲート絶縁膜４のエッチングは
ドライエッチング装置で行う。

【００４４】第2のエッチング工程終了後、レジスト剥
離工程により残ったレジストを全て除去する（図６）。

【００４５】チャネル保護絶縁膜１１を形成する（図
７）。このチャネル保護絶縁膜１１は走査電極８の絶縁
も兼ねており、ＰＣＶＤ成膜装置による窒化ケイ素膜が
用いられる。

【００４６】第２のフォト工程により、第３のエッチン
グ工程のためのレジストを選択的に成膜する。第２のフ
ォト工程を行なった後、第3のエッチング工程を行な
う。チャネル保護絶縁膜１１、バックチャネル保護絶縁
膜２３をエッチングし、コンタクト孔１２、画素電極孔
１３を開口する（図８）。チャネル保護絶縁膜１１、バ
ックチャネル保護絶縁膜２３のエッチングは、ドライエ
ッチング装置で行うが、半導体領域１０の非晶質半導体
膜５にプラズマダメージを与えないウエットエッチング
装置で行なってもよい。

【００４７】第3のエッチング工程終了後、レジスト剥
離工程でレジストを除去し、スライスエッチ工程でコン
タクト孔１２から覗く非晶質半導体膜５の表面に生成し
た自然酸化膜を除去した後、コンタクト膜１４、信号電
極膜１５、保護絶縁膜１６を形成する（図９）。スライ
スエッチは弱フッ酸溶液中に基板を浸すことで行う。コ
ンタクト膜１４には信号電極膜１５と非晶質半導体膜５
の接触抵抗を下げる役割があり、ＰＣＶＤ成膜装置によ
るリンドープ水素化アモルファスシリコンが用いられ
る。信号電極膜１５にはスパッタ成膜装置によるＡｌ、
Ａｌ合金、Ｔａ、ＭｏＷなどの陽極酸化可能な単層膜だ
けでなく、Ａｌ−Ｎｂ／ＭｏＷなどの陽極酸化可能な積
層膜も用いられる。保護絶縁膜１６にはＰＣＶＤ成膜装
置による窒化ケイ素膜が用いられる。

【００４８】第３のフォト工程により、第４のエッチン
グ工程のためのレジストを選択的に成膜する。第３のフ
ォト工程を行なった後、第4のエッチング工程を行なう
（図１０）。保護絶縁膜１６、信号電極膜１５、コンタ
クト膜１４をエッチングし、信号電極１７、ドレイン電
極１８および蓄積容量１９を形成した後、画素電極９上
の走査電極膜３をエッチングし除去する。保護絶縁膜１
６、信号電極膜１５、コンタクト膜１４、画素電極９上
の走査電極膜３のエッチングは全てドライエッチング装
置で行うのが好ましいが、保護絶縁膜１６、信号電極膜
１５、コンタクト膜１４のエッチングはドライエッチン
グ装置で行い、画素電極９上の走査電極膜３のエッチン
グはウエットエッチング装置で行ってもよい。第4のエ
ッチング工程終了後、レジスト剥離工程でレジストを除
去する。

【００４９】蓄積容量１９は液晶印加電圧を保持する役
割を持ち、走査電極８上に形成される。なお蓄積容量１
９が蓄積容量用共通電極上に形成される構成もある。

【００５０】信号電極１７の側壁の陽極酸化を行う（図
１１）。陽極酸化は化成液にガラス基板１と電極板を浸
し、ガラス基板1の全ての信号電極１７と電気的に接続
されている陽極酸化用電極と電極板との間に電圧を印加
することで行う。例えば、液晶表示装置と組み合わせた
とき、信号電極の側壁が陽極酸化膜２４に覆われること
で信号電極が液晶から絶縁され、画質の劣化を防ぐこと
が出来る。

【００５１】〔実施例３〕ガラス基板１上に透明電極膜
２、走査電極膜３、ゲート絶縁膜４、非晶質半導体膜
５、バックチャネル保護絶縁膜２３、レジスト６を形成
する（図１）。透明電極膜２にはスパッタ成膜装置によ
るＩＴＯ（インジウムスズ酸化物）が用いられる。走査
電極膜３にはスパッタ成膜装置によるＡｌ、Ａｌ合金、
Ｔａ、ＭｏＷなどの単層膜だけでなく、Ａｌ−Ｎｂ／Ｍ
ｏＷ、Ｔｉ／Ａｌ／Ｔｉなどの積層膜も用いられる。ゲ
ート絶縁膜４、バックチャネル保護絶縁膜２３にはＰＣ
ＶＤ成膜装置による窒化ケイ素膜が用いられ、非晶質半
導体膜にはＰＣＶＤ成膜装置による水素化アモルファス
シリコンが用いられる。ゲート絶縁膜４、非晶質半導体
膜５、バックチャネル保護絶縁膜２３は同一成膜室で真
空を破らずに連続成膜するのが望ましい。

【００５２】なおガラス基板１からの汚染を防止するた
めに、ガラス基板１と透明電極膜２の間に汚染防止膜と
して酸化ケイ素膜あるいは窒化ケイ素膜を設ける構成も
ある。

【００５３】第１のフォト工程を行う（図２）。このフ
ォト工程において現像後のレジスト膜厚を２種類にする
ために、通常のレジスト露光工程のように露光量を未露
光、露光の2種類ではなく、未露光、半露光、露光の3種
類にする。半露光部のレジストの現像時におけるエッチ
ングレートは、露光部のレジストより遅いため、適当な
露光条件、現像条件下では露光部のレジストが完全に無
くなった時でも、半露光部のレジストが未露光部のレジ
ストより薄いある程度の厚みで残っている状態が実現で
きる。半露光は、露光機の最小解像パターン寸法以下の
線群や点群をマスク上に形成し、露光光透過部と露光光
遮光部の面積比により露光量を制御する手法を用いて実
現する。レジスト７ａが薄いレジストで半露光部に相当
し、レジスト７ｂが厚いレジストで未露光部に相当す
る。

【００５４】第１のエッチング工程を行う（図３）。こ
のエッチング工程ではバックチャネル保護絶縁膜２３、
非晶質半導体膜５、ゲート絶縁膜４、走査電極膜３、透
明電極膜２をエッチングし、走査電極８、画素電極９を
形成する。バックチャネル保護絶縁膜２３、非晶質半導
体膜５、ゲート絶縁膜４、走査電極膜３までのエッチン
グはドライエッチング装置で行い、透明電極膜２のエッ
チングはウエットエッチング装置で行う。

【００５５】第1のエッチング工程終了後、酸素プラズ
マ中のレジストアッシング等により薄いレジスト７ａの
厚み分だけレジスト全体を削り、薄いレジスト７ａを除
去する（図４）。それに伴い厚いレジスト７ｂはアッシ
ングで削れた分だけ薄くなりレジスト７ｃになる。

【００５６】第２のエッチング工程を行う（図５）。こ
のエッチング工程ではバックチャネル保護絶縁膜２３、
非晶質半導体層５、ゲート絶縁膜４をエッチングし、半
導体領域１０を形成する。バックチャネル保護絶縁膜２
３、非晶質半導体膜５、ゲート絶縁膜４のエッチングは
ドライエッチング装置で行う。

【００５７】第2のエッチング工程終了後、レジスト剥
離工程により残ったレジストを全て除去する（図６）。

【００５８】チャネル保護絶縁膜１１を形成する（図
７）。このチャネル保護絶縁膜１１は走査電極８の絶縁
も兼ねており、ＰＣＶＤ成膜装置による窒化ケイ素膜が
用いられる。

【００５９】第２のフォト工程により、第３のエッチン
グ工程のためのレジストを選択的に成膜する。第２のフ
ォト工程を行なった後、第3のエッチング工程を行な
う。チャネル保護絶縁膜１１、バックチャネル保護絶縁
膜２３をエッチングし、コンタクト孔１２、画素電極孔
１３を開口する（図８）。チャネル保護絶縁膜１１、バ
ックチャネル保護絶縁膜２３のエッチングは、ドライエ
ッチング装置で行うが、半導体領域１０の非晶質半導体
膜５にプラズマダメージを与えないウエットエッチング
装置で行なってもよい。

【００６０】第3のエッチング工程終了後、レジスト剥
離工程でレジストを除去し、スライスエッチ工程でコン
タクト孔１２から覗く非晶質半導体膜５の表面に生成し
た自然酸化膜を除去した後、コンタクト膜１４、信号電
極膜１５を形成する（図１２）。スライスエッチは弱フ
ッ酸溶液中に基板を浸すことで行う。コンタクト膜１４
には信号電極膜１５と非晶質半導体膜５の接触抵抗を下
げる役割があり、ＰＣＶＤ成膜装置によるリンドープ水
素化アモルファスシリコンが用いられる。信号電極膜１
５にはスパッタ成膜装置によるＡｌ、Ａｌ合金、Ｔａ、
ＭｏＷなどの陽極酸化可能な単層膜だけでなく、Ａｌ−
Ｎｂ／ＭｏＷなどの陽極酸化可能な積層膜も用いられ
る。

【００６１】第３のフォト工程により、第４のエッチン
グ工程のためのレジストを選択的に成膜する。第３のフ
ォト工程を行なった後、第4のエッチング工程を行なう
（図１３）。信号電極膜１５、コンタクト膜１４をエッ
チングし、信号電極１７、ドレイン電極１８および蓄積
容量１９を形成した後、画素電極９上の走査電極膜３を
エッチングし除去する。信号電極膜１５、コンタクト膜
１４、画素電極９上の走査電極膜３のエッチングは全て
ドライエッチング装置で行うのが好ましいが、信号電極
膜１５、コンタクト膜１４のエッチングはドライエッチ
ング装置で行い、画素電極９上の走査電極膜３のエッチ
ングはウエットエッチング装置で行ってもよい。第4の
エッチング工程終了後、レジスト剥離工程でレジストを
除去する。

【００６２】蓄積容量１９は液晶印加電圧を保持する役
割を持ち、走査電極８上に形成される。なお蓄積容量１
９が蓄積容量用共通電極上に形成される構成もある。

【００６３】信号電極１７の表面の陽極酸化を行う（図
１４）。陽極酸化は化成液にガラス基板１と電極板を浸
し、ガラス基板1の全ての信号電極１７と電気的に接続
されている陽極酸化用電極と電極板との間に電圧を印加
することで行う。例えば、液晶表示装置と組み合わせた
とき、信号電極の表面が陽極酸化膜２４に覆われること
で信号電極が液晶から絶縁され、画質の劣化を防ぐこと
が出来る。

【００６４】

【発明の効果】本発明によれば、スイッチング素子とし
てチャネル保護型薄膜トランジスタを用いているにもか
かわらずマスク枚数が少なくてすみ、トランジスタ移動
度向上とコスト削減が同時に実現できる。

【図面の簡単な説明】

【図１】（ａ）透明電極膜２、走査電極膜３、ゲート絶
縁膜４、非晶質半導体膜５、バックチャネル保護絶縁膜
２３を成膜後、第1のフォト工程のレジスト塗布工程後
の画素部断面図 （ｂ）透明電極膜２、走査電極膜３、ゲート絶縁膜４、
非晶質半導体膜５、バックチャネル保護絶縁膜２３を成
膜後、第1のフォト工程のレジスト塗布工程後の画素部
平面図 （ｃ）透明電極膜２、走査電極膜３、ゲート絶縁膜４、
非晶質半導体膜５、バックチャネル保護絶縁膜２３を成
膜後、第1のフォト工程のレジスト塗布工程後の端子部
断面図

【図２】（ａ）第1のフォト工程のレジスト現像工程後
の画素部断面図 （ｂ）第1のフォト工程のレジスト現像工程後の画素部
平面図 （ｃ）第1のフォト工程のレジスト現像工程後の端子部
断面図

【図３】（ａ）第1のエッチング工程後の画素部断面図 （ｂ）第1のエッチング工程後の画素部平面図 （ｃ）第1のエッチング工程後の端子部断面図

【図４】（ａ）アッシング工程後の画素部断面図 （ｂ）アッシング工程後の画素部平面図 （ｃ）アッシング工程後の端子部断面図

【図５】（ａ）第２のエッチング工程後の画素部断面図 （ｂ）第２のエッチング工程後の画素部平面図 （ｃ）第２のエッチング工程後の端子部断面図

【図６】（ａ）レジスト剥離工程後の画素部断面図 （ｂ）レジスト剥離工程後の画素部平面図 （ｃ）レジスト剥離工程後の端子部断面図

【図７】（ａ）チャネル保護絶縁膜１１成膜後の画素部
断面図 （ｂ）チャネル保護絶縁膜１１成膜後の画素部平面図 （ｃ）チャネル保護絶縁膜１１成膜後の端子部断面図

【図８】（ａ）第2のフォト工程、第３のエッチング工
程終了後、レジスト剥離工程を行なった後の画素部断面
図 （ｂ）第2のフォト工程、第３のエッチング工程終了
後、レジスト剥離工程を行なった後の画素部平面図 （ｃ）第2のフォト工程、第３のエッチング工程終了
後、レジスト剥離工程を行なった後の端子部断面図

【図９】（ａ）コンタクト膜１４、信号電極膜１５、保
護絶縁膜１６成膜後の画素部断面図 （ｂ）コンタクト膜１４、信号電極膜１５、保護絶縁膜
１６成膜後の画素部平面図 （ｃ）コンタクト膜１４、信号電極膜１５、保護絶縁膜
１６成膜後の端子部断面図

【図１０】（ａ）第３のフォト工程、第４のエッチング
工程終了後、レジスト剥離工程を行なった後の画素部断
面図 （ｂ）第３のフォト工程、第４のエッチング工程終了
後、レジスト剥離工程を行なった後の画素部平面図 （ｃ）第３のフォト工程、第４のエッチング工程終了
後、レジスト剥離工程を行なった後の端子部断面図

【図１１】（ａ）陽極酸化を行なった後の画素部断面図 （ｂ）陽極酸化を行なった後の画素部平面図 （ｃ）陽極酸化を行なった後の端子部断面図

【図１２】（ａ）コンタクト膜１４、信号電極膜１５成
膜後の画素部断面図 （ｂ）コンタクト膜１４、信号電極膜１５成膜後の画素
部平面図 （ｃ）コンタクト膜１４、信号電極膜１５成膜後の端子
部断面図

【図１３】（ａ）第３のフォト工程、第４のエッチング
工程終了後、レジスト剥離工程を行なった後の画素部断
面図 （ｂ）第３のフォト工程、第４のエッチング工程終了
後、レジスト剥離工程を行なった後の画素部平面図 （ｃ）第３のフォト工程、第４のエッチング工程終了
後、レジスト剥離工程を行なった後の端子部断面図

【図１４】（ａ）陽極酸化を行なった後の画素部断面図 （ｂ）陽極酸化を行なった後の画素部平面図 （ｃ）陽極酸化を行なった後の端子部断面図

【符号の説明】

１ ガラス基板 ２ 透明電極膜 ３ 走査電極膜 ４ ゲート絶縁膜 ５ 非晶質半導体膜 ６ レジスト ７a 薄いレジスト ７b 厚いレジスト ７c アッシング後の厚いレジスト ８ 走査電極 ９ 画素電極 １０ 半導体領域 １１ チャネル保護絶縁膜 １２ コンタクト孔 １３ 画素電極孔 １４ コンタクト膜 １５ 信号電極膜 １６ 保護絶縁膜 １７ 信号電極 １８ ドレイン電極 １９ 蓄積容量 ２０ 走査電極端子 ２１ 信号電極端子 ２２ 走査電極・信号電極コンタクト部 ２３ バックチャネル保護絶縁膜 ２４ 陽極酸化膜

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６１６Ｓ ６２７Ｃ Ｆターム(参考） 2H092 HA28 JA24 JA34 JA41 KA05 MA05 MA08 MA17 MA18 MA19 MA24 NA27 PA01 5C094 AA43 BA03 BA43 CA19 DA15 EA04 EA07 5F110 AA04 AA16 CC07 DD02 DD13 DD14 EE03 EE04 EE06 EE14 EE15 EE25 EE44 FF03 FF30 GG02 GG15 GG26 GG45 HL03 HL04 HL06 HL08 HL11 HL23 HL24 HL27 HM05 NN03 NN12 NN24 NN35 NN38 NN72 NN73 QQ01 QQ09 QQ30 5G435 AA17 BB12 CC09 HH14 KK05 KK10

Claims (6)

【特許請求の範囲】
1. 【請求項１】絶縁ゲート型トランジスタを有する絶縁基
   板を具備した画像表示装置であって、 前記絶縁基板上に透明電極膜と1層以上の走査電極膜と
   の積層膜よりなる絶縁ゲート型トランジスタのゲート電
   極も兼ねる走査電極が形成され、 ゲート電極近傍の前記走査電極上に1層以上のゲート絶
   縁膜と非晶質半導体膜とバックチャネル保護絶縁膜との
   積層膜とよりなる半導体領域が形成され、 前記半導体領域に走査電極の絶縁膜も兼ねるチャネル保
   護絶縁膜が形成され、 コンタクト膜と1層以上の信号電極膜と保護絶縁膜との
   積層膜よりなるソース電極を兼ねる信号電極が形成され
   ていることを特徴とする画像表示装置。
2. 【請求項２】絶縁基板上に透明電極膜と、1層以上の走
   査電極膜と、1層以上のゲート絶縁膜と、非晶質半導体
   膜と、バックチャネル保護絶縁膜を順次成膜後、フォト
   工程において現像後のレジスト膜厚が異なる領域を有
   し、第1のエッチング工程により基板上に走査電極を形
   成し、膜厚の厚い部分を残して、膜厚の薄いレジストを
   除去した後、第2のエッチング工程によりレジストが残
   っている領域に半導体領域を形成する工程と、 チャネル保護膜を成膜後、前記半導体領域のソース電極
   ・ドレイン電極のコンタクト孔を形成する工程と、 コンタクト膜と、1層以上の信号電極膜と、保護絶縁膜
   との積層膜を順次成膜後、ソース電極も兼ねる信号電極
   を形成する工程とを有する画像表示装置用半導体装置の
   製造方法。
3. 【請求項３】ソース電極を兼ねる信号電極の一部又は全
   部が陽極酸化されていることを特徴とする請求項１に記
   載の画像表示装置。
4. 【請求項４】絶縁基板上に透明電極膜と、1層以上の走
   査電極膜と、1層以上のゲート絶縁膜と、非晶質半導体
   膜と、バックチャネル保護絶縁膜を順次成膜後、フォト
   工程おいて現像後のレジスト膜厚を2種類にし、第1のエ
   ッチング工程により基板上に走査電極、膜厚の薄いレジ
   ストを除去した後、第2のエッチング工程によりレジス
   トが残っている領域に半導体領域を形成する工程と、 チャネル保護膜を成膜後、前記半導体領域のソース電極
   ・ドレイン電極のコンタクト孔を形成する工程と、 コンタクト膜と、1層以上の陽極酸化可能な信号電極膜
   と、保護絶縁膜との積層膜を順次成膜後、ソース電極も
   兼ねる信号電極及びドレイン電極を形成する工程と、 ソース電極も兼ねる信号電極の一部又は全部を陽極酸化
   する工程とを有する画像表示装置用半導体装置の製造方
   法。
5. 【請求項５】絶縁ゲート型トランジスタを有する絶縁基
   板を具備した画像表示装置であって、 前記絶縁基板上に透明電極膜と1層以上の走査電極膜と
   の積層膜よりなる絶縁ゲート型トランジスタのゲート電
   極も兼ねる走査電極が形成され、 ゲート電極近傍の前記走査電極上に1層以上のゲート絶
   縁膜と非晶質半導体膜とバックチャネル保護絶縁膜との
   積層膜とよりなる半導体領域が形成され、 前記半導体領域に走査電極の絶縁膜も兼ねるチャネル保
   護絶縁膜が形成され、 コンタクト膜とソース電極を兼ねる1層以上の一部又は
   全部が陽極酸化された信号電極との積層膜が形成されて
   いることを特徴とする画像表示装置。
6. 【請求項６】絶縁基板上に透明電極膜と、1層以上の走
   査電極膜と、1層以上のゲート絶縁膜と、非晶質半導体
   膜と、バックチャネル保護絶縁膜を順次成膜後、フォト
   工程おいて現像後のレジスト膜厚を2種類にし、第1のエ
   ッチング工程により基板上に走査電極を形成し、膜厚の
   薄いレジストを除去した後、第2のエッチング工程によ
   りレジストが残っている領域に半導体領域を形成する工
   程と、 チャネル保護膜を成膜後、前記半導体領域のソース電極
   ・ドレイン電極のコンタクト孔を形成する工程と、 コンタクト膜と、1層以上の信号電極膜との積層膜を順
   次成膜後、ソース電極も兼ねる信号電極を形成する工程
   と、 ソース電極も兼ねる信号電極の一部又は全部を陽極酸化
   する工程とを有する画像表示装置用半導体装置の製造方
   法。