JP2002215564A - 情報入出力装置 - Google Patents

Abstract

(57)【要約】 【課題】 効率よくパケットの転送を行うことができる
情報入出力装置を提供する。 【解決手段】 情報入出力装置は、パケット入力側ＦＩ
ＦＯ２と、パケット出力側ＦＩＦＯ４と、パケット入力
側ＦＩＦＯ２の状態またはパケット出力側ＦＩＦＯ４の
状態に応じて、パケット入力側ＦＩＦＯ２またはパケッ
ト出力側ＦＩＦＯ４に記憶されたパケットを読み出し
て、パケットをパケット出力側ＦＩＦＯ４またはパケッ
ト入力側ＦＩＦＯ２に転送するマイコン３とを備え、マ
イコン３が転送したいパケットが転送元のＦＩＦＯ２に
あり、転送先のＦＩＦＯ４に空き容量がなかった場合で
も、マイコン３は転送の開始準備をすることができ、こ
れにより、マイコン３およびＦＩＦＯの使用効率を向上
させ、転送効率を向上させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば、外部イン
ターフェースと情報処理装置との間のパケットの入出力
を行う情報入出力装置に関するものである。

【０００２】

【従来の技術】従来、外部インターフェースとしてのＩ
ＥＥＥ１３９４規格のインターフェース（以下、１３９
４インターフェースという。）から所定の信号処理を行
う情報処理システム（以下、システムという。）へのパ
ケットの入出力が行われていた。システム側から１３９
４インターフェース上にパケットを出力する場合、シス
テム側から出力されるパケットのタイミングと、１３９
４インターフェース上に出力するパケットのタイミング
とが異なっている場合が考えられる。

【０００３】また、逆に、１３９４インターフェース側
からシステム側へパケットを入力する場合、１３９４イ
ンターフェース側から入力されるパケットのタイミング
とシステム側へ入力するパケットのタイミングが異なっ
ている場合が考えられる。

【０００４】このような場合を考慮して、システムと外
部インターフェースとの間にＦＩＦＯ（Ｆｉｒｓｔ Ｉ
ｎ Ｆｉｒｓｔ Ｏｕｔ ｍｅｍｏｒｙ）を用いてタイ
ミングを制御するのが一般的であった。

【０００５】

【発明が解決しようとする課題】このＦＩＦＯの制御で
は、システム側から１３９４インターフェース上へパケ
ットを出力する場合にはシステム側に設けられたＦＩＦ
Ｏへ入力されたパケットをＤＭＡ（Ｄｉｒｅｃｔ Ｍｅ
ｍｏｒｙ Ａｃｃｅｓｓ）転送する際に、マイクロコン
ピュータが転送元のシステム側ＦＩＦＯにパケットが到
来したことを認識し、そのパケット量に見合う容量が転
送先の１３９４インターフェース側に設けられたＦＩＦ
Ｏにあることを調べ、転送元のシステム側ＦＩＦＯに対
して転送量を設定し、スタートフラグを立てることによ
りＤＭＡ転送が開始されていた。

【０００６】これにより、転送先の１３９４インターフ
ェース側ＦＩＦＯから１３９４インターフェース上に出
力したり、逆に１３９４インターフェース側のＦＩＦＯ
へ入力されたパケットをＤＭＡ転送してシステム側のＦ
ＩＦＯへ入力し、システム側に出力していた。

【０００７】上述したＤＭＡ転送では、マイクロコンピ
ュータが転送先ＦＩＦＯの空き容量を調べた時点で、転
送したいパケット量に見合う空き容量がなかった場合に
は、転送先ＦＩＦＯに空きができるのを待ち続け、確認
し続けなければならない。

【０００８】このため、図３にソフトウエアの処理周期
Ｔ１、Ｔ２、Ｔ３で示すこの確認の周期が長ければ長い
ほどパケットの転送開始までに時間がかかり、転送元Ｆ
ＩＦＯにはパケットが残ったままとなり、その分転送元
ＦＩＦＯに新しいパケットが入る領域が少なくなり、Ｄ
ＭＡ転送においてＦＩＦＯを有効利用することができ
ず、転送効率が低下するという不都合があった。

【０００９】また、反対に、この確認周期を短くすれば
するほど、マイクロコンピュータは、その確認にかける
時間が多くなり、他の処理に割り当てる時間が少なくな
り、マイクロコンピュータの使用効率が低下するという
不都合があった。

【００１０】そこで、本発明は、かかる点に鑑みてなさ
れたものであり、効率よくパケットの転送を行うことが
できる情報入出力装置を提供することを課題とする。

【００１１】

【課題を解決するための手段】本発明の情報入出力装置
は、一方の側と他方の側との間のパケットの入出力を行
う情報入出力装置において、適用される。

【００１２】また、本発明の情報入出力装置は、一方の
側に設けられ、一方の側から入力されるパケットまたは
他方の側から入力されるパケットを格納する第１の記憶
手段と、他方の側に設けられ、一方側から入力されたパ
ケットまたは他方の側から入力されるパケットを格納す
る第２の記憶手段と、第１の記憶手段の状態または第２
の記憶手段の状態に応じて、第１の記憶手段または第２
の記憶手段に記憶されたパケットを読み出して、パケッ
トを第２の記憶手段または第１の記憶手段に転送する制
御手段とを備えたものである。

【００１３】従って本発明によれば、以下の作用をす
る。第１の記憶手段から第２の記憶手段へ情報を転送す
る場合の作用のみを説明する。

【００１４】制御手段のソフトウエア処理は、ある周期
毎に実行する。１回の周期内では、以下の処理を順に１
度だけ実行する。

【００１５】まず、前回の処理が終了した状態を判断し
て、前回の処理の終了状態の各状態２〜５へ移行する。
ただし、この処理が初めて呼ばれたときのみ状態３へ移
行し、状態５で終了したときは状態２へ移行する。この
終了判断の状態を状態１とする。

【００１６】状態２で終了したとき、および状態４で終
了したときは、前回の処理で起動した転送が終了してい
るか否かを判断する。転送終了判断の状態を状態２とす
る。

【００１７】前回の処理で起動した転送が終了している
ときは状態３へ進み、終了していないときは、他の処理
へ移行する。他の処理とは、制御手段が処理しなければ
ならないこの他の処理をいう。

【００１８】第１の記憶手段にパケットが到来したか否
かを判断する。第１の記憶手段にパケットが到来したと
きは、状態４へ進み、到来していないときは、他の処理
へ移行する。パケット到来判断の状態を状態３とする。

【００１９】第２の記憶手段にヘッダ格納分の空きがあ
るか否かを判断する。第２の記憶手段にヘッダ格納分の
空きがあるときは、状態５へ進み、空きがないないとき
は、他の処理へ移行する。ヘッダ格納分の空き判断の状
態を状態４とする。

【００２０】制御手段でパケットにヘッダを付加する。
第１の記憶手段から第２の記憶手段へ、そのパケットの
データ量分の転送量を設定し、スタートフラグを立て
て、他の処理へ移行する。転送量を設定してスタートフ
ラグを立てる状態を状態５とする。

【００２１】制御手段のソフトウエアの処理周期で、第
２の記憶手段にヘッダ格納分の空きがあれば、状態４に
示したパケットにヘッダを付加する処理と、状態５に示
した転送量設定およびスタートフラグ立上の処理を行う
状態５まで実行する。

【００２２】制御手段が転送したいパケットが第１の記
憶手段にあり、第２の記憶手段に転送すべてきデータ量
分の空き容量がなかった場合でも、ヘッダ格納分の空き
があれば、制御手段は転送の開始を指示するスタートフ
ラグを立てる。

【００２３】これにより、スタートフラグを立てた後
は、第２の記憶手段に転送すべきデータ量分の空き容量
ができたと同時にそのパケットの転送を開始することが
できるため、記憶手段の使用効率を向上させる。

【００２４】また、制御手段は、第２の記憶手段に転送
すべきデータ量分の空きがなかった場合でも、ヘッダ格
納分の空きがあれば、転送のスタートフラグを立てるこ
とができ、スタートフラグを立てた後は、そのパケット
には関知しなくても良くなるため、その分制御手段は他
の仕事をすることができ、制御手段の負担が軽くなり、
制御手段の使用効率を向上させる。

【００２５】従って、データ転送に用いる記憶手段の使
用効率を向上させることができると共に、制御手段の使
用効率を向上させることができるので、データ転送の効
率を向上させる。

【００２６】このようにして、第１の記憶手段から第２
の記憶手段へデータを転送する際や、転送している最中
に、第１の記憶手段が空になった場合や、第２の記憶手
段が満杯になった場合に、転送を一時的に待ち、第１の
記憶手段にパケットが入ってきたり、第２の記憶手段に
空きができたりしたときに、自動的に転送を開始する。

【００２７】

【発明の実施の形態】本実施の形態の情報入出力装置
は、１３９４インターフェース側ＦＩＦＯとシステム側
ＦＩＦＯの間のパケットの転送において、転送元ＦＩＦ
Ｏが空の場合や、転送先のＦＩＦＯが満杯のときに、Ｄ
ＭＡ転送を待つモードを設けることにより、効率よくパ
ケットの転送を行うものである。

【００２８】以下に、本実施の形態の情報入出力装置に
ついて説明する。図１は、本実施の形態の情報入出力装
置が適用されるシステムの構成を示すブロック図であ
る。図１に示すシステムは、図中右方向の矢印はデータ
伝送方向を示していて、システム側から入力されたパケ
ットをマイクロコンピュータ（マイコン）を用いて１３
９４インターフェース上に送信する場合を示している。
逆に、図示しない左方向は１３９４インターフェース側
から受信されたパケットをシステム側に供給する場合で
ある。ここでは、まず前者の情報伝送方向について説明
する。

【００２９】図１において、システム側からシステムの
タイミングで入力されたパケットに、マイコンにより１
３９４ヘッダーを付加し、１３９４インターフェース上
に送信する場合を説明する。

【００３０】本実施の形態の情報入出力装置は、システ
ム側１のＩＣ（集積回路）２０内に設けられ、システム
側１から入力されるパケット６を格納するパケット入力
側ＦＩＦＯ（ＤＭＡ転送元）２と、１３９４インターフ
ェース側５に設けられ、後述するマイコン３により１３
９４ヘッダ８を付加されたパケット９を格納するパケッ
ト出力側ＦＩＦＯ（ＤＭＡ転送元）４とを有して構成さ
れる。

【００３１】また、本実施の形態の情報入出力装置は、
１３９４ヘッダ８を生成して、１３９４ヘッダ８をパケ
ット９に付加するように出力側ＦＩＦＯ４に書き込むと
共に、入力側ＦＩＦＯ２に記憶されたパケット６を出力
側ＦＩＦＯ４へパケット９として書き込むためにＤＭＡ
転送７を行う制御や、パケットの加工、パケットの一部
のＤＭＡ転送などの制御を行うマイコン３とを有して構
成される。ここで、マイコン３によるＤＭＡ転送７を行
う制御や、パケットの加工、パケットの一部のＤＭＡ転
送などの制御は、図５〜図７を用いて後述する。

【００３２】また、本実施の形態の情報入出力装置のマ
イコン３は、ＤＭＡ転送の終了を検出するＤＭＡ転送終
了検出部１０と、入力側ＦＩＦＯ２に入っているパケッ
ト量を検出するパケット検出部１１と、出力側ＦＩＦＯ
４に入っているパケット量をを検出するパケット検出部
１２と、パケットに付加するヘッダを生成してパケット
に付加するヘッダ付加部１３と、入力側ＦＩＦＯ２から
出力側ＦＩＦＯ４へＤＭＡ転送７を行う転送量を設定す
るＤＭＡ転送量設定部１４と、ＤＭＡ転送をスタートさ
せるスタートフラグを立てるスタートフラグ立上部１５
とを有して構成される。

【００３３】本実施の形態では、システム側１から到来
したパケット６に対して、マイコン３のヘッダ付加部１
３が１３９４ヘッダ８を付加して、入力側ＦＩＦＯ２か
ら出力側ＦＩＦＯ４へＤＭＡ転送７を行って、１３９４
ヘッダ８が付加されたパケット９を１３９４インターフ
ェース側５へ出力する。

【００３４】この場合、マイコン３は、システム側１か
ら入力側ＦＩＦＯ２へパケット６が入ってくるタイミン
グと、出力側ＦＩＦＯ４から１３９４ヘッダ８が付加さ
れたパケット９が１３９４インターフェース側５へ出て
いくタイミングは関知しない。

【００３５】このように構成された本実施の形態の情報
入出力装置は、以下のような動作をする。図２は、転送
制御の動作を示すフローチャートである。図２は、マイ
コン３のソフトウエア処理を示し、ある周期で呼ばれる
周期タスクを実行するものとする。１回の周期タスク内
では、以下の処理を順に１度だけ実行するものとする。
以下に述べる他のタスクとは、マイコンが処理しなけれ
ばならないこの他のタスクをいう。

【００３６】図２において、ステップＳ１で、前回のタ
スクが終了した状態を判断して、前回のタスクの終了状
態の各状態ｂ，状態ｃ，状態ｄ，状態ｅへ移行する。た
だし、このタスクが初めて呼ばれたときのみ状態ｃへ移
行し、状態ｅで終了したときは状態ｂへ移行する。ステ
ップＳ１の状態を状態ａとする。

【００３７】ステップＳ１において状態ｂで終了したと
き、および状態ｅで終了したときは、ステップＳ２へ進
み、前回のタスクで起動したＤＭＡ転送が終了している
か否かを判断する。ステップＳ２の状態を状態ｂとす
る。

【００３８】ステップＳ２において前回のタスクで起動
したＤＭＡ転送が終了しているときは、ステップＳ３へ
進み、終了していないときは、ステップＳ７へ進んで他
のタスクへ移行する。

【００３９】ステップＳ３で、システム側ＦＩＦＯにパ
ケットが到来したか否かを判断する。ステップＳ３にお
いて、システム側ＦＩＦＯにパケットが到来したとき
は、ステップＳ４へ進み、到来していないときは、ステ
ップＳ７へ進んで他のタスクへ移行する。ステップＳ３
の状態を状態ｃとする。

【００４０】ステップＳ４で、１３９４インターフェー
ス側ＦＩＦＯにヘッダ格納分の空きがあるか否かを判断
する。ステップＳ４において、１３９４インターフェー
ス側ＦＩＦＯにヘッダ格納分の空きがあるときは、ステ
ップＳ５へ進み、空きがないないときは、ステップＳ７
へ進んで他のタスクへ移行する。ステップＳ４の状態を
状態ｄとする。

【００４１】ステップＳ５で、マイコンでパケットにヘ
ッダを付加する。ステップＳ６で、システム側ＦＩＦＯ
から１３９４側ＦＩＦＯへ、ＤＭＡ転送したい量分のＤ
ＭＡ転送量を設定し、スタートフラグを立てて、ステッ
プＳ７へ進んで他のタスクへ移行する。ステップＳ６の
状態を状態ｅとする。

【００４２】次に、図３を用いて、本実施の形態によ
り、ＦＩＦＯの使用効率、マイコンの使用効率、パケッ
トの転送効率が向上していることを説明する。図３はＤ
ＭＡ転送効率の説明図である。

【００４３】ここでは、説明を簡単にするために、マイ
コン３のソフトウエアの処理周期をＴ１、Ｔ２、Ｔ３と
した。以下、ソフトウエアの処理周期Ｔ１とＴ２、Ｔ２
とＴ３の間でシステム側から入力側ＦＩＦＯ２にパケッ
トが入ってきた場合について説明する。

【００４４】まず、ソフトウエアの処理周期Ｔ１とＴ２
の間でシステム側から入力側ＦＩＦＯ３２にパケットが
入ってきた場合について説明する。

【００４５】図３において、従来の場合、ソフトウエア
の処理周期Ｔ２では、転送先のＦＩＦＯ内のデータ量３
１には転送したいパケット分の空き容量３３がないた
め、上述した図２に示す転送制御の動作を示すフローチ
ャートにおいて、ステップＳ４に示した１３９４側ＦＩ
ＦＯにヘッダ分の空きがあるか否かの判断を行う状態ｄ
までしか実行できない。

【００４６】このため、従来の場合には、ＤＭＡ転送が
実行されるのは、従来の場合のＤＭＡ転送開始ポイント
Ｓ１２で示すようにソフトウエアの処理周期Ｔ３になっ
てしまう。そして、従来の場合のＤＭＡ転送開始ポイン
トＳ１２から時間ｔ４後に従来の場合のＤＭＡ転送終了
ポイントＥ２で転送が終了する。

【００４７】このように、１３９４ヘッダ８をマイコン
３が生成して出力側ＦＩＦＯ４に書き込んでから、ＤＭ
Ａ転送が終了するまでの時間は、Ｔ２からＥ２までのｔ
１となる。

【００４８】同様に、処理周期Ｔ２とＴ３の間にシステ
ム側の入力側ＦＩＦＯ２に入ってきたパケットを１３９
４インターフェース側５の出力側ＦＩＦＯ４に転送を開
始できるのは、Ｔ３の後のＴ４からになってしまう。

【００４９】しかし、上述した本実施の形態を用いる
と、ソフトウエアの処理周期Ｔ２で、上述した図２に示
す転送制御の動作を示すフローチャートにおいて、ステ
ップＳ４において、１３９４インターフェース側ＦＩＦ
Ｏ４にヘッダ格納分の空きがあるときは、ステップＳ５
へ進み、ステップＳ５に示したパケットにヘッダを付加
する処理と、ステップＳ６に示したＤＭＡ転送量設定お
よびスタートフラグ立上の処理を行う状態ｅまで実行す
ることができる。

【００５０】このとき、本実施の形態の場合のＤＭＡ転
送開始ポイントＳ１１から時間ｔ３後に本実施の形態の
場合のＤＭＡ転送終了ポイントＥ１で転送が終了する。

【００５１】このように、１３９４ヘッダ８をマイコン
３が生成して出力側ＦＩＦＯ４に書き込んでから、ＤＭ
Ａ転送が終了するまでの時間は、Ｔ２からＥ１までのｔ
２（＜ｔ１）となる。

【００５２】このように、本実施の形態によれば、ソフ
トウエアの処理周期Ｔ２とＴ３の間に入力側ＦＩＦＯ２
に入ってきたパケットを出力側ＦＩＦＯ４に転送を始め
られるのは、最速で処理周期Ｔ３（＜Ｔ４）からとな
る。

【００５３】このように、本実施の形態により、マイコ
ンの使用効率およびＦＩＦＯ使用効率の向上を図ること
により、転送効率を向上させることができる。

【００５４】なお、図１においては、１つの出力用ＦＩ
ＦＯ４を設けた例を示しているが、これに限らず入力用
ＦＩＦＯ２および出力用ＦＩＦＯ４を共に複数設けるよ
うにしても良い。

【００５５】本実施の形態により、マイコンが転送した
いパケットが転送元ＦＩＦＯにあり、転送先ＦＩＦＯに
空き容量がなかった場合でも、ヘッダ格納分の空きがあ
れば、マイコンはＤＭＡ転送の開始を指示するスタート
フラグを立てることができるようになった。

【００５６】これにより、スタートフラグを立てた後
は、転送先ＦＩＦＯに転送すべきデータ量分の空き容量
ができたと同時にそのパケットの転送を開始することが
できるため、ＦＩＦＯの使用効率を向上させることがで
きる。

【００５７】また、マイコンは、転送先ＦＩＦＯに転送
すべきデータ量分の空きがなかった場合でも、ヘッダ格
納分の空きがあれば、ＤＭＡ転送のスタートフラグを立
てることができ、スタートフラグを立てた後は、そのパ
ケットには関知しなくても良くなるため、その分マイコ
ンは他の仕事をすることができ、マイコンの負担が軽く
なり、マイコンの使用効率を向上させることができる。

【００５８】従って、データ転送に用いるＦＩＦＯの使
用効率を向上させることができると共に、マイコンの使
用効率を向上させることができるので、データ転送の効
率を向上させることができる。

【００５９】このようにして、本実施の形態によれば、
転送元ＦＩＦＯから転送先ＦＩＦＯへデータをＤＭＡ転
送する際や、ＤＭＡ転送している最中に、転送元ＦＩＦ
Ｏが空になった場合や、転送先ＦＩＦＯが満杯になった
場合に、ＤＭＡ転送を一時的に待ち、転送元ＦＩＦＯに
パケットが入ってきたり、転送先ＦＩＦＯに空きができ
たときに、自動的に転送を開始することができる。

【００６０】以下に、上述した図１に示したマイコン３
によるＤＭＡ転送７を行う制御や、パケットの加工、パ
ケットの一部のＤＭＡ転送などの制御について図５〜図
７を用いて説明する。以下に示す情報入出力装置は、パ
ケットを格納するＦＩＦＯの領域とは別に、パケットの
区切り目情報を格納する領域を保つことにより、パケッ
トの大きさが変わっても、マイコンなどを用いてパケッ
トを加工して、区切り目情報に基づいてＦＩＦＯから１
パケットずつ取り出すものである。

【００６１】以下に、パケット加工を行う情報入出力装
置について説明する。図５は、この情報入出力装置が適
用されるシステムの構成を示す図である。図５に示すシ
ステムは、図中右方向の矢印はシステム側から入力され
たパケットをマイコンで加工して１３９４インターフェ
ース上に送信する場合を示している。逆に、図中左方向
の矢印は１３９４インターフェース側から受信されたパ
ケットをマイコンで加工してシステム側に供給する場合
を示している。ここでは、まず前者について説明する。

【００６２】図５において、システム側からシステムの
タイミングで入力されたパケット（データのみ）に、マ
イコンにより１３９４ヘッダーを付加し、１３９４イン
ターフェース上に送信する場合を説明する。

【００６３】この情報入出力装置は、システム側に設け
られ、システム側から入力されるパケットを格納する入
力側ＦＩＦＯ６１と、パケットの区切り目情報を格納す
るパケット区切り目情報格納用量域６２とを有して構成
される。

【００６４】また、この情報入出力装置は、１３９４イ
ンターフェース側に設けられ、後述するマイコンにより
加工された調整パケットを格納する出力側ＦＩＦＯ６３
と、パケットの区切り目情報を格納するパケット区切り
目情報格納用量域６４とを有して構成される。

【００６５】パケット区切り目情報格納用量域６４は、
出力側ＦＩＦＯ６３内の対応するデータが、パケットの
先頭かパケットの途中か、パケットの最後かを示すパケ
ットの区切り情報を格納するための領域である。

【００６６】また、この情報入出力装置は、１３９４イ
ンターフェース側に設けられ、後述するマイコンにより
加工された調整パケットを格納する出力側ＦＩＦＯ６５
と、パケットの区切り目情報を格納するパケット区切り
目情報格納用量域６６とを有して構成される。

【００６７】パケット区切り目情報格納用量域６４、６
６は、出力側ＦＩＦＯ６３、６５内の対応するデータ
が、パケットの先頭かパケットの途中か、パケットの最
後かを示すパケットの区切り情報を格納するための領域
である。

【００６８】また、この情報入出力装置は、入力側ＦＩ
ＦＯ６１に記憶されたパケットを読み出してパケットの
大きさを調整して調整パケットを生成して、調整パケッ
トを出力側ＦＩＦＯ６３、６５に書き込むと共に、パケ
ット区切り目情報格納用量域６６に記憶されたパケット
の区切り目情報を読み出して調整パケット区切り目情報
を生成して、調整パケット区切り目情報をパケット区切
り目情報格納用量域６４、６６に書き込むマイコン６７
とを有して構成される。

【００６９】また、この情報入出力装置は、調整パケッ
トの区切り目情報に基づいて、出力側ＦＩＦＯ６３、６
５から調整パケットを読み出して１３９４インターフェ
ース側に出力するパケット区切り情報読み出し回路６
８、６９とを有して構成される。

【００７０】このように構成され情報入出力装置は、以
下のような動作をする。入力側ＦＩＦＯ６１はシステム
側から入力されるパケットを格納する。パケット区切り
目情報格納用量域６２はパケットの区切り目情報を格納
する。

【００７１】システム側からパケットが入力側ＦＩＦＯ
６１に入ってきた時点で、パケットの先頭部分にはパケ
ットの先頭を示す印と、パケットの終端を示す印とが自
動的につけられて、この情報がパケット区切り目情報格
納用量域６２に格納される。なお、パケットの途中には
印は付けない。

【００７２】図７Ａに、システム側から入力されて、入
力側ＦＩＦＯに格納されたパケットの様子を示す。図７
Ａにおいて、パケット区切り情報１０１として示す矢印
１０２、１０３、１０４、１０５、１０６、１０７がパ
ケット区切り目情報格納用量域６２に格納されている各
パケット１０８、１０９、１１０、１１１、１１２の区
切りを示す印である。

【００７３】図７Ａにおいて、パケットの先頭を示す印
と終端を示す印は同一のものとして示しているが、これ
に限らずパケットの先頭を示す印と終端を示す印を区別
しても良い。このようにパケットの先頭、途中、終端の
各印の付け方には、種々の方法が考えられるが、パケッ
トの区切りが分かればどの様な方法でも良い。

【００７４】出力側ＦＩＦＯ６３は後述するマイコンに
より加工された調整パケットを格納する。パケット区切
り目情報格納用量域６４はパケットの区切り目情報を格
納する。

【００７５】また、出力側ＦＩＦＯ６５は後述するマイ
コンにより加工された調整パケットを格納する。パケッ
ト区切り目情報格納用量域６６はパケットの区切り目情
報を格納する。

【００７６】また、マイコン６７は、入力側ＦＩＦＯ６
１に記憶されたパケットを読み出してパケットの大きさ
を調整して調整パケットを生成して、調整パケットを出
力側ＦＩＦＯ６３、６５に書き込むと共に、パケット区
切り目情報格納用量域６２に記憶されたパケットの区切
り目情報を読み出して調整パケット区切り目情報を生成
して、調整パケット区切り目情報をパケット区切り目情
報格納用量域６４、６６に書き込む。

【００７７】また、図７Ｂに、マイコン６７によりパケ
ットが加工されて調整パケット１２７、１２８、１２
９、１３０として、出力側ＦＩＦＯ６３、６５に格納さ
れたパケットの様子を示す。図７Ｂにおいて、パケット
区切り情報１２１として示す矢印１２２、１２３、１２
４、１２５、１２６がパケット区切り目情報格納用量域
６４、６６に格納されている各調整パケット１２７、１
２８、１２９、１３０の区切りを示す印である。調整パ
ケットの内容については後述する。

【００７８】このように入力側と出力側にそれぞれＦＩ
ＦＯを用意して、マイコン６７によるデータ転送と、こ
の他にＤＭＡ転送を用いて、パケットを入力側ＦＩＦＯ
６１から出力側ＦＩＦＯ６３、６５に転送する。

【００７９】そして、パケット区切り情報読み出し回路
６８、６９が調整パケットの区切り目情報に基づいて、
出力側ＦＩＦＯ６３、６５から調整パケットを読み出し
て１３９４インターフェース側に出力する。

【００８０】なお、図５においては、２つの出力用ＦＩ
ＦＯ６３、６５を設けた例を示しているが、これに限ら
ず入力用ＦＩＦＯ６１および出力用ＦＩＦＯ６３、６５
を共に複数設けるようにしても良い。

【００８１】次に、マイコン６７が行うことのできる処
理について説明する。まず、第１に、マイコン６７は、
任意の入力側ＦＩＦＯ６１のデータの読み出しを行う。
ここでは、データの読み出し単位は１ｑｕａｄ（４バイ
ト）毎としたが、これに限るものではない。

【００８２】第２に、任意の入力側ＦＩＦＯ６１の区切
り情報格納領域６２を参照することにより、次に読み出
すデータがパケットの先頭か、途中か、終端かを認識す
る。

【００８３】第３に、任意の入力側ＦＩＦＯ６１からの
データの読み出し、または任意のデータの任意の出力側
ＦＩＦＯ６３、６５への書き込みを行い、また、そのデ
ータの任意の区切り情報のパケット区切り目情報格納用
量域６４、６６への書き込みを行う。

【００８４】次に、ＤＭＡ転送を用いて行うことのでき
る処理について説明する。なお、以下の処理は、図示し
ないＤＡＭコントローラが行う処理である。

【００８５】第１に、任意の入力側ＦＩＦＯ６１のデー
タを、任意の転送量で任意の出力側ＦＩＦＯ６３、６５
に転送する。

【００８６】また、転送時に指定できるオプション機能
として、以下の処理を組み合わせることができる。

【００８７】第２に、ＤＭＡ転送した一番はじめのデー
タに出力側ＦＩＦＯ６３、６５で先頭パケット情報を付
加する。

【００８８】第３に、ＤＭＡ転送した一番最後のデータ
に出力側ＦＩＦＯ６３、６５で終端パケット情報を付加
する。

【００８９】第４に、入力側ＦＩＦＯ６１のパケット区
切り情報をデータと共に出力側ＦＩＦＯ６３、６５にそ
のままコピーする。

【００９０】第５に、入力側ＦＩＦＯ６１の１パケット
よりも大きい転送量を設定し、パケットの終端が来た
ら、それ以降の任意のデータを設定した転送量になるま
で、任意のデータを挿入する。この処理により、可変長
のパケットも固定長とすることができる。

【００９１】第６に、入力側ＦＩＦＯ６１の１パケット
よりも大きい転送量を指定し、パケットの終端が来た
ら、ＤＭＡ転送を停止する。

【００９２】第７に、区切り情報格納領域６２の情報を
参照することにより、次に読み出すデータがパケットの
先頭か、途中か、終端かを認識する。

【００９３】上述したようなマイコン７によるデータ転
送とＤＭＡ転送とを組み合わせて実行することにより、
例えば図６に示すようにパケットを加工することができ
る。

【００９４】図６は、パケットの加工例を示す図であ
る。図６Ａにおいて、マイコンおよびＤＭＡコントロー
ラに入力されたパケット８０は、パケット区切り情報８
１で示すように矢印８２、８３で区切られていて、マイ
コン６７で入力側ＦＩＦＯ６１から読み出されたマイコ
ン読み出しデータ８４と、ＤＭＡ転送時に図示しないＤ
ＭＡコントローラで入力側ＦＩＦＯ６１から読み出され
たＤＭＡ読み出しデータ８５とを有して構成されてい
る。

【００９５】そこで、マイコン６７は、出力側ＦＩＦＯ
６３、６５にパケットのヘッダーを書き込む。図６Ｂに
おいて、マイコンおよびＤＭＡコントローラから出力さ
れる調整パケット９８を示すパケット９０は、パケット
区切り情報９１で示すように矢印９２、９３で区切られ
ていて、マイコン６７により付加されたマイコン付加デ
ータ９４と、マイコン読み出しデータ８４がマイコン６
７により置換されたマイコン置換データ９５と、ＤＭＡ
転送時に図示しないＤＭＡコントローラによりＤＭＡ読
み出しデータ８５が読み出されて転送されたＤＭＡ転送
データ９６と、ＤＭＡ転送時に図示しないＤＭＡコント
ローラにより付加されたＤＭＡ転送任意付加データ９７
とを有して構成されている。

【００９６】すなわち、マイコン６７は出力の際に、一
番先頭のデータにパケット先頭情報としてマイコン付加
データ９４を付加する。これは、上述した第３のマイコ
ンの処理を用いている。

【００９７】次に、入力側ＦＩＦＯ６１の初めの例えば
４バイト（これに限らないが、ここでは例えば４バイト
とした。）をマイコン６７で読み出し、ある値に変更
し、このマイコン置換データ９５を出力側ＦＩＦＯ６
３、６５に書き込む。これは、上述した第１および第３
のマイコンの処理を用いている。

【００９８】そして、入力側ＦＩＦＯ６１に残っている
残りのデータを図示しないＤＭＡコントローラがＤＭＡ
転送する。その際、１パケットより大きい転送量を指定
してパケットが来たら、任意のデータをＤＭＡ転送デー
タ９６として出力側ＦＩＦＯ６３、６５に書き込むタイ
ミングの動作モードで転送する。さらに、ＤＭＡ転送の
最後のデータにパケット終端情報としてＤＭＡ転送任意
付加データ９７を付加する。これは、上述した第３およ
び第５のＤＭＡ転送の処理を用いている。

【００９９】このようにして入力側ＦＩＦＯ６１の１パ
ケットに対して上述した動作を繰り返して、出力側ＦＩ
ＦＯ６３、６５にパケットを転送した例を図７Ｂに示
す。図７Ａに示す入力側ＦＩＦＯ１００において、３パ
ケットに１つの割合で比較的短いパケット１０９、１１
２がシステム側から入ってきている。

【０１００】これに対して、図７Ｂに示す出力側ＦＩＦ
Ｏ１２０において、ＤＭＡ転送後には比較的長いＤＭＡ
転送任意付加データ１２４ｄの挿入により、出力側ＦＩ
ＦＯ６３、６５では同じ大きさのパケットになってい
る。また、この短いパケット１０９、１１２のＤＭＡ転
送時には、マイコン置換データは設けないようにしてい
る。

【０１０１】なお、調整パケット１２７は、マイコン付
加データ１２２ａと、マイコン置換データ１２２ｂと、
ＤＭＡ転送データ１２２ｃと、ＤＭＡ転送任意付加デー
タ１２２ｄとを有している。調整パケット１２８は、マ
イコン付加データ１２３ａと、マイコン置換データ１２
３ｂと、ＤＭＡ転送データ１２３ｃと、ＤＭＡ転送任意
付加データ１２３ｄとを有している。調整パケット１２
９は、マイコン付加データ１２４ａと、ＤＭＡ転送デー
タ１２４ｃと、ＤＭＡ転送任意付加データ１２４ｄとを
有している。調整パケット１３０は、マイコン付加デー
タ１２５ａと、マイコン置換データ１２５ｂと、ＤＭＡ
転送データ１２５ｃと、ＤＭＡ転送任意付加データ１２
５ｄとを有している。

【０１０２】例えば、上述したように、マイコン６７に
よるデータ転送と図示しないＤＭＡコントローラによる
ＤＭＡ転送とを組み合わせてパケットを加工することが
可能である。これらは、一例であり、上述した処理を組
み合わせて、様々にパケットを加工することが可能であ
る。

【０１０３】また、パケットが加工されてパケットの大
きさが変化しても、出力側ＦＩＦＯ６３、６５のパケッ
ト区切り情報格納用領域６４、６６にパケット区切り情
報が格納されているので、図５に示したパケット区切り
情報読み出し回路６８、６９を用いて、この区切り情報
を基にして、１パケット毎に１３９４インターフェース
のタイミングで出力することが可能となる。

【０１０４】次に、図中左方向の矢印で示す１３９４イ
ンターフェース側から受信されたパケットをマイコンで
加工してシステム側に供給する場合を説明する。

【０１０５】この場合、図５に示した１３９４インター
フェース側のパケット区切り情報読み出し回路６８、６
９をこれに替えて、システム側の点線で示したパケット
区切り情報読み出し回路７０を用いて逆方向のパケット
の流れに対する処理を行う。

【０１０６】ここで、例えばスイッチ等によりパケット
区切り情報読み出し回路６８、６９を介しないように切
り替えてパケットが通過して、スイッチ等によりパケッ
ト区切り情報読み出し回路７０を介してパケットを処理
するように交互に切り替える。

【０１０７】これにより、１３９４インターフェースか
ら入力されたパケットを出力側ＦＩＦＯ６３、６５に格
納し、出力側ＦＩＦＯ６３、６５のパケット区切り情報
格納用領域６４、６６にパケット区切り情報を格納し、
マイコン６７およびＤＭＡ転送を用いてパケットを加工
して調整パケットを生成して、調整パケットを入力側Ｆ
ＩＦＯ６１に格納し、入力側ＦＩＦＯ６１のパケット区
切り情報格納用領域６２にパケット区切り情報を格納
し、パケット区切り情報読み出し回路７０を用いて、こ
の区切り情報を基にして、１パケット毎にシステムのタ
イミングで出力することが可能となる。

【０１０８】なお、上述した図１に示した本実施の形態
の情報入出力装置では、マイコン３でヘッダ８をパケッ
ト９に付加しているが、例えばパケット出力側ＦＩＦＯ
４と１３９４インターフェース側５との間に、マイコン
やＩＣからの設定スイッチにより動作または非動作を切
り替えることができるようにして、パケット送信時にヘ
ッダ付加をして、パケット受信時にヘッダ削除をするブ
ロックを設け、ヘッダの付加または削除をハードウエア
からの切替信号により自動的に行うことにようにしても
よい。

【０１０９】図４は、他の情報入出力装置の構成を示す
ブロック図である。図４に示す情報入出力装置が、図１
に示す情報入出力装置と異なる点は、マイコン４３が直
接ヘッダ付加を行わずに、パケット出力側ＦＩＦＯ４４
と１３９４インターフェース側４５との間にヘッダ付加
／削除ブロック５６を設け、マイコン４３のヘッダ付加
／削除指示部５３からの切替信号Ｃにより動作または非
動作を切り替えることができるようにした点である。他
の構成は、図１と同様であるので、その説明を省略す
る。また、これに限らず、システム側４１とパケット入
力側ＦＩＦＯ４２との間にヘッダ付加／削除ブロック５
６を設けて、上述と同様に制御するようにしてもよい。

【０１１０】このように構成された情報入出力装置にお
いて、パケット送信時にマイコン４３のヘッダ付加／削
除指示部５３からの切替信号Ｃによりヘッダ付加／削除
ブロック５６でパケットにヘッダ付加をして、パケット
受信時にマイコン４３のヘッダ付加／削除指示部５３か
らの切替信号Ｃによりヘッダ付加／削除ブロック５６で
パケットからヘッダ削除をする。

【０１１１】これにより、ヘッダの付加または削除をハ
ードウエアからの切替信号により自動的に行うことによ
り、マイコン４３はヘッダの付加または削除の動作に関
して何等関知しなくても良くなり、さらに転送効率を向
上させることができる。

【０１１２】上述した図１に示した本実施の形態の情報
入出力装置では、システム側１から入力側ＦＩＦＯ２へ
入ってきたパケット６にマイコン３が１３９４ヘッダ８
を付加し、１３９４インターフェース側５へ出力する場
合のみを説明したが、これに限られるものではなく、後
者の情報伝送方向に示すように、例えば、逆に、１３９
４インターフェース側５から入ってきたパケットに付加
されている１３９４ヘッダをマイコン３により除去し
て、出力側ＦＩＦＯ４から入力側ＦＩＦＯ２へパケット
をＤＭＡ転送して、システム側１へ送る場合に同様にし
て適用しても良く、また、入力側ＦＩＦＯ２と出力側Ｆ
ＩＦＯ４との間の１対１のみではなく、複数対複数の間
の転送にも適用することができる。

【０１１３】

【発明の効果】この発明の情報入出力装置は、一方の側
と他方の側との間のパケットの入出力を行う情報入出力
装置において、一方の側に設けられ、一方の側から入力
されるパケットまたは他方の側から入力されるパケット
を格納する第１の記憶手段と、他方の側に設けられ、一
方側から入力されたパケットまたは他方の側から入力さ
れるパケットを格納する第２の記憶手段と、第１の記憶
手段の状態または第２の記憶手段の状態に応じて、第１
の記憶手段または第２の記憶手段に記憶されたパケット
を読み出して、パケットを第２の記憶手段または第１の
記憶手段に転送する制御手段とを備えたので、制御手段
が転送したいパケットが転送元の記憶手段にあり、転送
先の記憶手段に空き容量がなかった場合でも、制御手段
は転送の開始指示をすることができ、これにより、転送
の開始指示の後は、転送先の記憶手段に空き容量ができ
たと同時にそのパケットの転送を開始することができる
ため、記憶手段の使用効率を向上させることができ、ま
た、制御手段は、転送の開始指示の後は、そのパケット
には関知しなくても良くなるため、その分制御手段は他
の仕事をすることができ、制御手段の負担が軽くなり、
制御手段の使用効率を向上させることができ、従って、
データ転送に用いる記憶手段の使用効率を向上させるこ
とができると共に、制御手段の使用効率を向上させるこ
とができるので、データ転送の効率を向上させることが
できるという効果を奏する。

【０１１４】また、この発明の情報入出力装置は、上述
において、第１の記憶手段または第２の記憶手段は同一
の集積回路内に設け、制御手段は、集積回路の内部また
は外部に設けられるので、パケットの転送とヘッダの付
加の処理を独立して行うことにより、転送効率を向上さ
せることができるという効果を奏する。

【０１１５】また、この発明の情報入出力装置は、上述
において、制御手段は、転送元の第１の記憶手段または
第２の記憶手段から転送先の第２の記憶手段または第１
の記憶手段への転送の終了を検出する転送終了検出部を
制御するので、転送終了のときは次の転送の処理へ進
み、転送終了でないときは他の処理へ移行することがで
きるという効果を奏する。

【０１１６】また、この発明の情報入出力装置は、上述
において、制御手段は、転送元の第１の記憶手段または
第２の記憶手段において、転送すべきパケットを検出す
るパケット検出部を制御するので、転送すべきパケット
を検出したときは次の転送の処理へ進み、転送すべきパ
ケットを検出しないときは他の処理へ移行することがで
きるという効果を奏する。

【０１１７】また、この発明の情報入出力装置は、上述
において、制御手段は、転送先の第２の記憶手段または
第１の記憶手段において、少なくともヘッダ情報分の空
き領域を検出する空き検出部を制御するので、少なくと
もヘッダ情報分の空き領域を検出したときは次の転送の
処理へ進み、空き領域を検出しないときは他の処理へ移
行することができるという効果を奏する。

【０１１８】また、この発明の情報入出力装置は、上述
において、制御手段は、少なくともヘッダ情報分の空き
領域を検出したときは転送先の第２の記憶手段または第
１の記憶手段に対して、転送すべきパケットに対してヘ
ッダ情報を付加するヘッダ付加部を制御するので、空き
領域を検出したときは転送すべきパケットに対してヘッ
ダ情報を付加し、空き領域を検出しないときは他の処理
へ移行することができるという効果を奏する。

【０１１９】また、この発明の情報入出力装置は、上述
において、第１の記憶手段および第２の記憶手段の外部
にパケットに対してヘッダ情報を付加または削除するヘ
ッダ付加／削除手段を設けたので、ヘッダの付加または
削除をマイコンからの切替信号により自動的に行うこと
により、制御手段はヘッダの付加または削除の動作に関
して何等関知しなくても良くなり、さらに転送効率を向
上させることができるという効果を奏する。

【０１２０】また、この発明の情報入出力装置は、上述
において、制御手段は、転送元の第１の記憶手段または
第２の記憶手段から転送先の第２の記憶手段または第１
の記憶手段への転送すべき情報量を設定する転送量設定
部を制御するので、制御手段が転送したいパケットが転
送元の記憶手段にあり、転送先の記憶手段に空き容量が
なかった場合でも、制御手段は転送すべき情報量を設定
して転送開始指示をすることができ、これにより、転送
量を設定した後は、転送先の記憶手段に空き容量ができ
たと同時にそのパケットの転送を開始することができる
という効果を奏する。

【０１２１】また、この発明の情報入出力装置は、上述
において、制御手段は、転送元の第１の記憶手段または
第２の記憶手段から転送先の第２の記憶手段または第１
の記憶手段への転送開始を指示するスタートフラグ立上
部を制御するので、制御手段が転送したいパケットが転
送元の記憶手段にあり、転送先の記憶手段に空き容量が
なかった場合でも、制御手段は転送の開始を指示するス
タートフラグを立てることができ、これにより、スター
トフラグを立てた後は、転送先の記憶手段に空き容量が
できたと同時にそのパケットの転送を開始することがで
きるという効果を奏する。

【０１２２】また、この発明の情報入出力装置は、上述
において、一方の側は情報処理装置側または外部インタ
ーフェース側であり、他方の側は外部インターフェース
側または情報処理装置側であるので、情報処理装置側か
ら入力されたパケットを制御手段を用いて外部インター
フェース上に送信することができ、または、外部インタ
ーフェース側から入力されたパケットを制御手段を用い
て情報処理装置側に入力することができるという効果を
奏する。

【図面の簡単な説明】

【図１】本実施の形態の情報入出力装置の適用されるシ
ステムの構成を示すブロック図である。

【図２】転送制御の動作を示すフローチャートである。

【図３】ＤＭＡ転送効率の説明図である。

【図４】本実施の形態の他の情報入出力装置の適用され
るシステムの構成を示すブロック図である。

【図５】パケット加工を行うシステムの構成例を示すブ
ロック図である。

【図６】パケット加工例を示す図であり、図６Ａは入力
されたパケットの例、図６Ｂは出力されるパケットの例
である。

【図７】ＦＩＦＯ内のイメージを示す図であり、図７Ａ
は入力側ＦＩＦＯの例、図７Ｂは出力側ＦＩＦＯの例で
ある。

【符号の説明】

１……システム側、２……パケット入力側ＦＩＦＯ、３
……マイコン（マイクロコンピュータ）、４……パケッ
ト出力側ＦＩＦＯ、５……１３９４インターフェース
側、６……パケット、７……ＤＭＡ転送、８……１３９
４ヘッダ、９……パケット、１０……ＤＭＡ転送終了検
出部、１１……パケット検出部、１２……パケット検出
部、１３……ヘッダ付加部、１４……ＤＭＡ転送量設定
部、１５……スタートフラグ立上部、２０……ＩＣ、３
１……今ＤＭＡ転送したパケットを考えない場合の転送
先のＦＩＦＯ内のデータ量、３２……満杯、３３……転
送したいパケット分の空き容量、３４……空、４０……
ＩＣ、４１……システム側、４２……パケット入力側Ｆ
ＩＦＯ、４３……マイコン（マイクロコンピュータ）、
４４……パケット出力側ＦＩＦＯ、４５……１３９４イ
ンターフェース側、４６……パケット、４７……ＤＭＡ
転送、４８……１３９４ヘッダ、４９……パケット、５
０……ＤＭＡ転送終了検出部、５１……パケット検出
部、５２……パケット検出部、５３……ヘッダ付加／削
除指示部、５４……ＤＭＡ転送量設定部、５５……スタ
ートフラグ立上部、５６……ヘッダ付加／削除ブロック

Claims (10)

【特許請求の範囲】
1. 【請求項１】 一方の側と他方の側との間のパケットの
   入出力を行う情報入出力装置において、 上記一方の側に設けられ、上記一方の側から入力される
   パケットまたは上記他方の側から入力されるパケットを
   格納する第１の記憶手段と、 上記他方の側に設けられ、上記一方側から入力されたパ
   ケットまたは上記他方の側から入力されるパケットを格
   納する第２の記憶手段と、 上記第１の記憶手段の状態または上記第２の記憶手段の
   状態に応じて、上記第１の記憶手段または上記第２の記
   憶手段に記憶された上記パケットを読み出して、上記パ
   ケットを上記第２の記憶手段または上記第１の記憶手段
   に転送する制御手段と、 を備えたことを特徴とする情報入出力装置。
2. 【請求項２】 請求項１記載の情報入出力装置におい
   て、 上記第１の記憶手段または上記第２の記憶手段は同一の
   集積回路内に設け、上記制御手段は、上記集積回路の内
   部または外部に設けられることを特徴とする情報入出力
   装置。
3. 【請求項３】 請求項１記載の情報入出力装置におい
   て、 上記制御手段は、転送元の上記第１の記憶手段または上
   記第２の記憶手段から転送先の上記第２の記憶手段また
   は上記第１の記憶手段への転送の終了を検出する転送終
   了検出部を制御することを特徴とする情報入出力装置。
4. 【請求項４】 請求項１記載の情報入出力装置におい
   て、 上記制御手段は、転送元の上記第１の記憶手段または上
   記第２の記憶手段において、転送すべきパケットを検出
   するパケット検出部を制御することを特徴とする情報入
   出力装置。
5. 【請求項５】 請求項１記載の情報入出力装置におい
   て、 上記制御手段は、転送先の上記第２の記憶手段または上
   記第１の記憶手段において、少なくともヘッダ情報分の
   空き領域を検出する空き検出部を制御することを特徴と
   する情報入出力装置。
6. 【請求項６】 請求項５記載の情報入出力装置におい
   て、 上記制御手段は、少なくともヘッダ情報分の空き領域を
   検出したとき転送先の上記第２の記憶手段または上記第
   １の記憶手段に対して、転送すべきパケットに対してヘ
   ッダ情報を付加するヘッダ付加部を制御することを特徴
   とする情報入出力装置。
7. 【請求項７】 請求項５記載の情報入出力装置におい
   て、 上記第１の記憶手段および第２の記憶手段の外部にパケ
   ットに対してヘッダ情報を付加または削除するヘッダ付
   加／削除手段を設けることを特徴とする情報入出力装
   置。
8. 【請求項８】 請求項１記載の情報入出力装置におい
   て、 上記制御手段は、転送元の上記第１の記憶手段または上
   記第２の記憶手段から転送先の上記第２の記憶手段また
   は上記第１の記憶手段への転送すべき情報量を設定する
   転送量設定部を制御することを特徴とする情報入出力装
   置。
9. 【請求項９】 請求項１記載の情報入出力装置におい
   て、 上記制御手段は、転送元の上記第１の記憶手段または上
   記第２の記憶手段から転送先の上記第２の記憶手段また
   は上記第１の記憶手段への転送開始を指示するスタート
   フラグ立上部を制御することを特徴とする情報入出力装
   置。
10. 【請求項１０】 請求項１記載の情報入出力装置におい
    て、 上記一方の側は情報処理装置側または外部インターフェ
    ース側であり、上記他方の側は外部インターフェース側
    または情報処理装置側であることを特徴とする情報入出
    力装置。