JP2002203396A

JP2002203396A - 不揮発性半導体記憶装置

Info

Publication number: JP2002203396A
Application number: JP2001103665A
Authority: JP
Inventors: Asako Miyoshi; 麻子三好
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2000-11-02
Filing date: 2001-04-02
Publication date: 2002-07-19

Abstract

(57)【要約】【課題】一度に消去する消去範囲が小さい場合や、昇
圧回路とメモリセルとの間の電圧降下が小さい場合にお
いて、メモリセルにかかるストレスを低減し得る不揮発
性半導体記憶装置を提供することにある。【解決手段】ベリファイ機能を有しない電気的に書換
え可能な不揮発性半導体記憶装置１において、消去動作
を行うための昇圧電圧を発生させる昇圧回路２と、消去
範囲を格納するデータ記憶手段５と、昇圧回路２で発生
した昇圧電圧をデータ記憶手段５に格納された消去範囲
に応じて調整する昇圧調整回路６とを設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ベリファイ機能を
有しない電気的に書換え可能な不揮発性半導体記憶装置
に関する。

【０００２】

【従来の技術】ベリファイ機能を有しない電気的に書き
換え可能（消去可能）な不揮発性半導体記憶装置（以下
単に「不揮発性半導体記憶装置」という。）は、電源を
切ってもデータが消えないという特徴を有している。こ
のため近年パソコンやデジタルカメラ等の記憶媒体とし
て広く利用されている。この不揮発性半導体記憶装置に
おけるデータの書き換えに必要な消去動作は、後述する
ように不揮発性半導体記憶装置を構成するメモリセルに
高電圧をかけることによって行われている。また、消去
動作時における昇圧電圧や消去動作を行う時間（消去時
間）は予め設定されており、一度に消去する消去範囲の
大きさに関わらず常に一定である。

【０００３】次に、従来の不揮発性半導体記憶装置につ
いて図を用いて説明する。図６は従来の不揮発性半導体
記憶装置を示すブロック図である。図６に示すように、
不揮発性半導体記憶装置５１は、昇圧回路５２と、メモ
リセル５３と、定電圧源５４とから構成されている。

【０００４】消去動作は、外部から供給された電源電圧
を用いて昇圧回路５２で消去時に必要な正・負の高電圧
（昇圧電圧）を生成し、これをメモリセル５３の各ノー
ドに供給することにより行われる。この不揮発性半導体
記憶装置ではベリファイ機能を有しないため、昇圧電圧
と消去時間を予め設定して消去動作が実行される。

【０００５】メモリセル５３について図を用いて説明す
る。図７は図６に示す不揮発性半導体記憶装置を構成す
るメモリセル５３を示す図である。図７に示すように、
メモリセル５３はメモリセルトランジスタ５５とセレク
トゲートトランジスタ５６とで構成されている。また、
メモリセル５３はノードＡ５７、ノードＢ５８、ノード
Ｃ５９、ノードＤ６０、ノードＥ６１およびノードＦ６
２といった６つの端子を備えている。

【０００６】消去動作時においてノードＡ５７には、昇
圧回路５２で生成された負の高電圧と定電圧源５４で定
電圧化された電源電圧とが設定された消去時間の間印加
される。ノードＡ５７に定電圧化された電源電圧が印加
されるのは、メモリセルトランジスタ５５へ印加される
電圧によるストレスの緩和のためである。また、このと
きノードＢ５８、ノードＣ５９およびノードＥ６１に
は、昇圧回路５２で生成された正の高電圧が設定された
消去時間の間印加される。さらに、ノードＤ６０には定
電圧源５４で定電圧化された電源電圧が設定された消去
時間の間印加される。格納されたデータの消去はノード
Ａ５７とノードＣ５９との間の電位差を利用して実行さ
れる。

【０００７】

【発明が解決しようとする課題】ところで、上記に示す
従来の構成では、セレクトゲートトランジスタ５６にリ
ーク電流が存在すると、ノードＤ６０の電位が上昇し、
それに伴いノードＡ５７の電位も上昇する。一方、ノー
ドＦ６２ではノードＤ６０の電位上昇によって電位降下
が発生し、ノードＦ６２と同じ昇圧回路を使用している
ノードＢ５８、ノードＣ５９およびノードＥ６１の電位
も降下してしまう。結果、ノードＡ５７とノードＣ５９
間の電位差が小さくなってしまう。

【０００８】また、このリーク電流の総量は一度に消去
する消去範囲が大きいほど多くなるため、予め設定され
た昇圧電圧と消去時間の値が小さいと、消去レベルが浅
くなってしまう。そのため、昇圧電圧と消去時間とは、
昇圧回路５２とメモリセル５３とを接続する配線を含め
た電源インピーダンスによる電位差の低下を考慮し、メ
モリセル５３全体にデータが格納されている場合にも十
分に消去を行えるように設定しておく必要がある。

【０００９】しかしながら、このようにして昇圧電圧と
消去時間とを設定すると、消去範囲が小さい場合にメモ
リセル５３に大きなストレスを与えてしまい、不揮発性
半導体記憶装置の信頼性を損なう場合がある。また、消
去動作時のストレスが消去範囲の大きさによって異なる
と、不揮発性半導体記憶装置の信頼性の評価が困難とな
る。

【００１０】また、上述のように昇圧電圧と消去時間と
は電位差の低下を考慮して設定されるが、この電位差の
低下の度合は周囲の温度等といった環境に影響を受け
る。そのため、昇圧電圧及び消去時間の設定において
は、電位差の低下が最も大きい状況を考慮する必要があ
る。

【００１１】しかしながら、このような状況を考慮して
昇圧電圧及び消去時間の設定を行うと、電位差の低下が
小さい状況で不揮発性半導体記憶装置を用いた場合に、
上述した場合と同様に、メモリセル５３に大きなストレ
スを与えてしまう。また、不揮発性半導体記憶装置の信
頼性を損なってしまう。

【００１２】本発明の課題は、上記問題点を解決し、一
度に消去する消去範囲が小さい場合や、昇圧回路とメモ
リセルとの間の電圧降下が小さい場合において、メモリ
セルにかかるストレスを低減し得る不揮発性半導体記憶
装置を提供することにある。

【００１３】

【課題を解決するための手段】上記目的を達成するた
め、本発明にかかる不揮発性半導体記憶装置の第一の態
様は、ベリファイ機能を有しない電気的に書換え可能な
不揮発性半導体記憶装置であって、消去動作を行うため
の昇圧電圧を発生させる昇圧回路と、消去範囲を格納す
るデータ記憶手段と、前記昇圧回路で発生した昇圧電圧
を前記データ記憶手段に格納された消去範囲に応じて調
整する昇圧調整回路とを少なくとも有することを特徴と
する。

【００１４】このように第一の態様では昇圧電圧を消去
範囲に応じて調整することができるので、消去範囲が小
さい場合においてはメモリセルにかかるストレスの低減
を図ることができ、消去範囲が大きい場合においては消
去レベルが浅くなるのを抑制できる。

【００１５】第一の態様においては、上記昇圧調整回路
が抵抗分割回路で構成されているのが好ましい。かかる
場合は、単一の昇圧回路を用いて、その出力電圧を変化
させることができる。

【００１６】また、第一の態様においては、上記昇圧回
路が複数個備えられており、上記昇圧調整回路が、昇圧
電圧を発生させる昇圧回路の個数をデータ記憶手段に格
納された消去範囲に応じて選択することによって、昇圧
電圧の調整を行うものであっても好ましい。かかる場合
は、消去範囲に応じて動作させる昇圧回路の個数を変化
させているので、消去範囲が狭い場合の消費電力を小さ
くすることが出来る。

【００１７】次に、上記目的を達成するために本発明に
かかる不揮発性半導体記憶装置の第二の態様は、ベリフ
ァイ機能を有しない電気的に書換え可能な不揮発性半導
体記憶装置であって、消去動作を行うための昇圧電圧を
発生させる昇圧回路と、消去範囲を格納するデータ記憶
手段と、前記データ記憶手段に格納された消去範囲に応
じて消去動作を行う時間を調整する消去時間調整回路と
を少なくとも有することを特徴とする。

【００１８】このように第二の態様では消去動作を行う
時間を消去範囲に応じて調整することができるので、本
態様においても第一の態様と同様に、消去範囲が小さい
場合においてはメモリセルにかかるストレスの低減を図
ることができ、消去範囲が大きい場合においては消去レ
ベルが浅くなるのを抑制できる。

【００１９】また、第二の態様においては、消去時間調
整回路はリングオシレータ回路で構成されているのが好
ましい。かかる場合は、リングオシレータ回路の段数を
切り替えることで、最適な消去時間を設定することがで
きる。

【００２０】さらに、上記目的を達成するために本発明
にかかる不揮発性半導体記憶装置の第三の態様は、ベリ
ファイ機能を有しない電気的に書換え可能な不揮発性半
導体記憶装置であって、メモリセルと、消去動作を行う
ための昇圧電圧を発生させる昇圧回路と、前記メモリセ
ルに印加された昇圧電圧の値を記憶する昇圧電圧記憶手
段と、前記昇圧電圧記憶手段に記憶された昇圧電圧の値
に応じて消去動作を行う時間を調整する消去時間調整回
路とを少なくとも有することを特徴とする。

【００２１】このように、第三の態様では、メモリセル
に印加された昇圧電圧の大きさに応じて消去時間を調整
することができる。そのため、昇圧電圧の降下が小さ
く、メモリセルに印加される昇圧電圧が高い場合におい
て、メモリセルに大きなストレスがかかるのを軽減でき
る。また、昇圧電圧の大きさに拘わらず消去レベルを揃
えることができる。

【００２２】また、第三の態様においても、消去時間調
整回路はリングオシレータ回路で構成されているのが好
ましい。かかる場合は、リングオシレータ回路の段数を
切り替えることで、最適な消去時間を設定することがで
きる。

【００２３】

【発明の実施の形態】（実施の形態１）本発明の実施の
形態１にかかる不揮発性半導体記憶装置について図１〜
３を用いて詳細に説明する。図１は、本発明の実施の形
態１にかかる不揮発性半導体記憶装置の一例を示す図で
ある。図２および図３は、本発明の実施の形態１にかか
る不揮発性半導体記憶装置の他の例を示す図である。

【００２４】図１の例に示す本発明の実施の形態１にか
かる不揮発性半導体記憶装置１は、ベリファイ機能を有
しておらず、メモリセル３に格納されたデータを電気的
に書換え可能なように構成されている。不揮発性半導体
記憶装置１は、従来と同様に、消去動作を行うための昇
圧電圧（正・負の高電圧）を発生させる昇圧回路２と、
外部からの電源電圧を定電圧化する定電圧源４と、デー
タを格納するメモリセル３とを有している。不揮発性半
導体記憶装置１において消去時間は予め設定されてい
る。また、昇圧回路２において生成される正・負の高電
圧の値も予め設定されている。

【００２５】但し、不揮発性半導体記憶装置１において
は、従来の不揮発性半導体記憶装置と異なり、更にデー
タ記憶手段５と昇圧調整回路６とを有している。データ
記憶手段５はレジスタ回路で構成されており、一度に消
去する消去範囲、即ち消去が意図されたメモリセル３内
のブロック数（ビット数）を記憶する機能を有してい
る。昇圧調整回路６は、データ記憶手段５に格納された
消去範囲、即ち消去が意図されたブロック数に応じて、
消去レベルが最適になるように、昇圧回路２で発生した
昇圧電圧を調整する機能を有している。

【００２６】本発明において昇圧調整回路６の構成は特
に限定されるものではない。昇圧調整回路６としては、
例えば図２の例に示すように抵抗分割回路７を用いるこ
ともできる。抵抗分割回路７は、消去が意図されたブロ
ック数に応じて抵抗値を切り替えることによって昇圧電
圧の調整を行っている。

【００２７】更に、本発明において不揮発性半導体記憶
装置１は、図３の例に示すように昇圧回路２が複数個配
置されたものであっても良い。この場合、昇圧調整回路
６は、昇圧電圧を発生させる昇圧回路の個数をデータ記
憶手段５に格納された消去範囲に応じて選択することに
よって、昇圧電圧の調整を行っている。

【００２８】このように本発明の不揮発性半導体記憶装
置１では、一度に消去する消去範囲に応じて昇圧電圧の
調整を行うことができる。よって、消去範囲が小さい場
合においてはメモリセルにかかるストレスの低減を図る
ことができ、また消去範囲の大小に拘わらず消去レベル
を均一にできる。

【００２９】（実施の形態２）次に本発明の実施の形態
２にかかる不揮発性半導体記憶装置について、図４を参
照しながら説明する。図４は、本発明の実施の形態２に
かかる不揮発性半導体記憶装置の一例を示す図である。

【００３０】図４の例に示す本発明の実施の形態２にか
かる不揮発性半導体記憶装置１１も、実施の形態１にか
かる不揮発性半導体記憶装置１と同様に、ベリファイ機
能を有しておらず、メモリセル１３に格納されたデータ
を電気的に書換え可能なように構成されている。不揮発
性半導体記憶装置１１も、従来と同様に、消去動作を行
うための昇圧電圧（正・負の高電圧）を発生させる昇圧
回路１２と、外部からの電源電圧を定電圧化する定電圧
源１４と、データを格納するメモリセル１３とを有して
いる。なお、不揮発性半導体記憶装置１１においても消
去時間は予め設定されており、昇圧回路１２において生
成される正・負の高電圧の値も予め設定されている。

【００３１】但し、不揮発性半導体記憶装置１１では、
更にデータ記憶手段１５と消去時間調整回路１６とを有
しており、この点で従来の不揮発性半導体記憶装置と異
なっている。データ記憶手段１５は、図１〜３に示した
ものと同様に、レジスタ回路で構成されており、一度に
消去する範囲を記憶する機能を有している。消去時間調
整回路１６は、データ記憶手段１５に格納された消去範
囲に応じて消去動作を行う時間、即ち消去時間を調整す
る機能を有している。図４の例では、消去時間の調整は
予め設定された消去時間を、例えば消去範囲が広い場合
には長くなるよう補正することによって行われている。

【００３２】本実施の形態２において消去時間調整回路
１６の構成は特に限定されるものではない。但し、消去
時間調整回路１６としては、例えばリングオシレータ回
路が好ましいものとして挙げられる。リングオシレータ
回路による消去時間の調整は、データ記憶手段１５に記
憶された消去範囲に応じてリングオシレータ回路の段数
を切り替え、段数に応じて発振周期を変化させることに
よって行われる。

【００３３】このように本発明の不揮発性半導体記憶装
置１１では、一度に消去する消去範囲に応じて消去時間
の調整を行うことができる。よって、不揮発性半導体記
憶装置１１においても、不揮発性半導体記憶装置１と同
様に、消去範囲が小さい場合においてメモリセルにかか
るストレスの低減を図ることができ、また消去範囲の大
小に拘わらず消去レベルを均一にできる。

【００３４】（実施の形態３）次に本発明の実施の形態
３にかかる不揮発性半導体記憶装置について、図５を参
照しながら説明する。図５は、本発明の実施の形態３に
かかる不揮発性半導体記憶装置の一例を示す図である。

【００３５】図５の例に示す本発明の実施の形態３にか
かる不揮発性半導体記憶装置２１も、実施の形態１にか
かる不揮発性半導体記憶装置１と同様に、ベリファイ機
能を有しておらず、メモリセル２３に格納されたデータ
を電気的に書換え可能なように構成されている。不揮発
性半導体記憶装置２１も、従来と同様に、消去動作を行
うための昇圧電圧（正・負の高電圧）を発生させる昇圧
回路２２と、外部からの電源電圧を定電圧化する定電圧
源２４と、データを格納するメモリセル２３とを有して
いる。なお、不揮発性半導体記憶装置２１においても消
去時間は予め設定されており、昇圧回路２２において生
成される正・負の高電圧の値も予め設定されている。

【００３６】但し、不揮発性半導体記憶装置２１では、
昇圧電圧記憶手段２５と消去時間調整回路２６とを有し
ており、この点で従来の不揮発性半導体記憶装置と異な
っている。昇圧電圧記憶手段２５はレジスタ回路で構成
されており、メモリセル２３に印加された昇圧電圧の値
を記憶する機能を有している。消去時間調整回路２６
は、昇圧電圧記憶手段２５に記憶されている昇圧電圧の
値に基づいて、消去動作を行う時間を調整する機能を有
している。不揮発性半導体記憶装置２１では、昇圧電圧
記憶手段２５と消去時間調整回路２６とにより、消去レ
ベルの最適化を図っている。図６の例では、消去時間の
調整は予め設定された消去時間を補正することによって
行われている。

【００３７】本実施の形態３においても消去時間調整回
路２６の構成は特に限定されるものではない。但し、本
実施の形態３においても実施の形態２と同様の理由か
ら、消去時間調整回路２６としては、例えばリングオシ
レータ回路が好ましいものとして挙げられる。リングオ
シレータ回路による消去時間の調整は、昇圧電圧記憶手
段２５に記憶された昇圧電圧に応じてリングオシレータ
回路の段数を切り替え、段数に応じて発振周期を変化さ
せることによって行われる。

【００３８】このように本発明の不揮発性半導体記憶装
置２１では、メモリセル２３に印加された昇圧電圧の大
きさに応じて消去時間の調整を行うことができる。この
ため、昇圧電圧の降下が小さく、メモリセル２３に印加
された昇圧電圧の値が大きい場合であっても、メモリセ
ルにかかるストレスの低減を図ることができる。また、
昇圧電圧の大小に拘わらず消去レベルを均一にできる。

【００３９】

【発明の効果】以上のように、本発明の不揮発性半導体
記憶装置によれば、一度に消去する消去範囲に応じて昇
圧電圧または消去時間を調整できるので、消去範囲が小
さい場合のメモリセルにかかるストレスを軽減でき、一
度に消去する消去範囲の大きさに拘わらず消去レベルを
揃えることができる。よって、不揮発性半導体記憶装置
の信頼性の向上を図ることができる。更に、消去時間の
調整を行う態様においては、消去範囲が小さい場合に、
従来に比べて消去時間の短縮化を図ることができる。

【００４０】また、本発明の不揮発性半導体記憶装置に
よれば、メモリセルに印加される昇圧電圧の大きさに応
じて消去時間を調整する態様とすることもできる。この
ため、昇圧電圧が高い場合のメモリセルにかかるストレ
スを軽減でき、昇圧電圧の大きさに拘わらず消去レベル
を揃えることができる。よって、不揮発性半導体記憶装
置の信頼性の向上を図ることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１にかかる不揮発性半導体
記憶装置の一例を示す図である。

【図２】本発明の実施の形態１にかかる不揮発性半導体
記憶装置の他の例を示す図である。

【図３】本発明の実施の形態１にかかる不揮発性半導体
記憶装置の他の例を示す図である。

【図４】本発明の実施の形態２にかかる不揮発性半導体
記憶装置の一例を示す図である。

【図５】本発明の実施の形態３にかかる不揮発性半導体
記憶装置の一例を示す図である。

【図６】従来の不揮発性半導体記憶装置を示すブロック
図である。

【図７】図５に示す不揮発性半導体記憶装置を構成する
メモリセル５３を示す図である。

【符号の説明】

１、１１、２１不揮発性半導体記憶装置２、１２、２２昇圧回路３、１３、２３メモリセル４、１４、２４定電圧源５、１５データ記憶手段６昇圧調整回路１６、２６消去時間調整回路２５昇圧電圧記憶手段

Claims

【特許請求の範囲】

【請求項１】ベリファイ機能を有しない電気的に書換
え可能な不揮発性半導体記憶装置であって、消去動作を
行うための昇圧電圧を発生させる昇圧回路と、消去範囲
を格納するデータ記憶手段と、前記昇圧回路で発生した
昇圧電圧を前記データ記憶手段に格納された消去範囲に
応じて調整する昇圧調整回路とを少なくとも有すること
を特徴とする不揮発性半導体記憶装置。
【請求項２】上記昇圧調整回路が抵抗分割回路で構成
されている請求項1記載の不揮発性半導体記憶装置。
【請求項３】上記昇圧回路を複数個有し、上記昇圧調
整回路が、昇圧電圧を発生させる昇圧回路の個数をデー
タ記憶手段に格納された消去範囲に応じて選択すること
によって、昇圧電圧の調整を行うものである請求項1記
載の不揮発性半導体記憶装置。
【請求項４】ベリファイ機能を有しない電気的に書換
え可能な不揮発性半導体記憶装置であって、消去動作を
行うための昇圧電圧を発生させる昇圧回路と、消去範囲
を格納するデータ記憶手段と、前記データ記憶手段に格
納された消去範囲に応じて消去動作を行う時間を調整す
る消去時間調整回路とを少なくとも有することを特徴と
する不揮発性半導体記憶装置。
【請求項５】上記消去時間調整回路が、リングオシレ
ータ回路で構成されている請求項４記載の不揮発性半導
体記憶装置。
【請求項６】ベリファイ機能を有しない電気的に書換
え可能な不揮発性半導体記憶装置であって、メモリセル
と、消去動作を行うための昇圧電圧を発生させる昇圧回
路と、前記メモリセルに印加された昇圧電圧の値を記憶
する昇圧電圧記憶手段と、前記昇圧電圧記憶手段に記憶
された昇圧電圧の値に応じて消去動作を行う時間を調整
する消去時間調整回路とを少なくとも有することを特徴
とする不揮発性半導体記憶装置。
【請求項７】上記消去時間調整回路が、リングオシレ
ータ回路で構成されている請求項６記載の不揮発性半導
体記憶装置。