JP2002198638A - チップ部品の実装用基板及びその製造方法並びに実装構造及び実装方法 - Google Patents

Abstract

(57)【要約】 【課題】 実装面積を増大させることなく、背の高いリ
ードレス部品（チップ部品）の安定した実装を可能に
し、基板の小型化を図ることを目的とする。 【解決手段】 チップ部品の実装用基板３０は、絶縁性
材料からなるコア基板３１の一方の面に形成され、チッ
プ部品２０の実装用の凹部ＲＰ３の側壁となる開口部を
有した絶縁層３３ａと、該絶縁層の上面の開口周縁部か
ら凹部ＲＰ３の対向する両側の側壁を介して凹部ＲＰ３
の底面となるコア基板３１の上面の底面周縁部に亘りそ
れぞれ階段状に形成された１対の導体層３２ａ，３４ａ
を有する。凹部ＲＰ３の開口面積は、該凹部にチップ部
品２０を配置してはんだ付けできるように該チップ部品
の実装面積よりも大きく形成され、また、導体層３２
ａ，３４ａの開口周縁部に形成された部分に、それぞれ
はんだ３６が被着されている。はんだ３６を溶融させて
（３６ａ）、チップ部品２０を実装する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、チップ状の容量素
子、抵抗素子等のリードレス部品の実装技術に関し、特
に、背の高いリードレス部品の実装を安定に行うのに適
応された実装用基板及びその製造方法並びに実装構造及
び実装方法に関する。以下の記述では、チップ状の容量
素子（チップキャパシタ）、抵抗素子等のリードレス部
品を、便宜上、「チップ部品」とも呼ぶことにする。

【０００２】

【従来の技術】ＰＣカードの様に高さが決まっている製
品において、背の高いチップキャパシタ等のリードレス
部品は、その高さ制限により使用できない場合がある。
その一例を図１（ａ）に示す。図中、１は規定の高さＨ
を有した筐体（例えば、ＰＣカードの筐体）、２は筐体
１に収容（実装）されるべき背の高いリードレス部品、
３はリードレス部品２を実装するための基板、４は基板
３上に形成された電極パッドを示す。リードレス部品２
は、その電極（図示せず）を基板３上の電極パッド４に
電気的に接続することにより実装される。この実装は、
一般には、リフローによるはんだ付けにより行われる。
図１（ａ）に例示するように、リードレス部品２は、そ
の高さに起因して筐体１に収容することができない。

【０００３】このような場合、その対策として、図１
（ｂ）〜（ｄ）に示すような方法が考えられる。図１
（ｂ）に示す方法では、規定の高さＨを有した筐体１ａ
に収容され得るようにリードレス部品２ａの高さを制限
している。つまり、図１（ａ）に示したリードレス部品
２と同じ機能を有する１個の背の低いリードレス部品２
ａを使用している。同様に、図１（ｃ）に示す方法で
も、規定の高さＨを有した筐体１ｂに収容され得るよう
にリードレス部品２ｂの高さを制限しており、この場
合、複数個の背の低いリードレス部品２ｂを組み合わせ
て、図１（ａ）に示したリードレス部品２と同等の機能
を持たせている。また、図１（ｄ）に示す方法では、実
装すべきリードレス部品２を、規定の高さＨを有した本
来の筐体１に収容する代わりに、別の外部筐体５に収容
し（いわゆる「部品の外付け」）、これと筐体１とをケ
ーブル６等により電気的に接続している。

【０００４】なお、図１（ｂ）〜（ｄ）において、３
ａ，３ｂ及び７はそれぞれリードレス部品２ａ，２ｂ及
び２を実装するための基板、４ａ，４ｂ及び８はそれぞ
れ基板３ａ，３ｂ及び７に形成された電極パッドを示
す。また、別の対策として、図２（ｂ）に示すような方
法が考えられる。なお、図２（ａ）は、図１（ａ）の例
示に対応し、背の高いリードレス部品２を規定の高さＨ
を有した筐体１に収容することができない状態を示して
いる。図２（ｂ）に示す方法では、規定の高さＨを有し
た筐体１ｃにリードレス部品２を収容するに際し、筐体
１ｃ内の基板３ｃに適当な凹部（高さのレベルＬ１とＬ
２との差によって規定される段差）を設け、この段差に
よりリードレス部品２の収容できない分の高さを確保し
ている。

【０００５】この方法では、リードレス部品２の実装面
は、基板３ｃの上面（レベルＬ１）ではなく、凹部が形
成されている面（レベルＬ２）にある。このため、リー
ドレス部品２の電極（図示せず）を基板３ｃ上の電極パ
ッド４ｃに電気的に接続するためのはんだ付けを行う作
業空間（スペースＳＰ）を確保する必要がある。

【０００６】

【発明が解決しようとする課題】上述したように、図
１，図２に例示した従来の実装技術では、リードレス部
品を収容すべき筐体の高さ制限に起因する問題点（つま
り、当該部品を収容できないという問題点）は解消され
得るが、その反面、以下の課題がある。すなわち、チッ
プキャパシタ等のリードレス部品は、本来の機能（所定
の大きさのキャパシタンス、インダクタンス、抵抗値
等）を確保するために、ある程度決められた大きさ（サ
イズ）が必要である。

【０００７】このため、図１（ｂ），（ｃ）に示した方
法では、リードレス部品２ａ，２ｂの高さが制限された
分だけその水平方向のサイズ、すなわち実装面積が大き
くなる。その結果、基板３ａ，３ｂもそれに応じた大き
さのものを必要とし（基板面積の増大）、これを収容す
る筐体１ａ，１ｂが大型化し、ひいては製品全体の規模
が大きくなるといった不都合が生じる。

【０００８】また、図１（ｄ）に示した「部品の外付
け」方法では、本来はリードレス部品２を収容すべき筐
体１の他に、当該部品を収容するための別の外部筐体５
を必要とするため、上記と同様に、製品全体が大型化す
るといった不都合が生じる。一方、図２（ｂ）に示した
方法では、リードレス部品２を実装するためのはんだ付
けを行う作業空間（スペースＳＰ）を必要とするため、
図１（ｂ），（ｃ）に示した方法と同様に、基板３ｃの
面積が増大し、これを収容する筐体１ｃの大型化、ひい
ては製品全体の大型化を招くといった課題がある。ま
た、余分なスペースＳＰを必要とする分、実装密度が低
下するといった不利もある。

【０００９】さらに、基板３ｃに凹部（Ｌ１，Ｌ２によ
って規定される段差）が設けられているため、リフロー
によるはんだ付けを行うに際し、熱伝導にむらが生じる
可能性があり、場合によってはリフローをうまく行うこ
とができないといった不利も想定される。つまり、リー
ドレス部品２の安定した実装を必ずしも確実に行うこと
ができないといった課題があった。

【００１０】本発明は、上述した従来技術における課題
に鑑み創作されたもので、実装面積を増大させることな
く、背の高いリードレス部品（チップ部品）の安定した
実装を可能にし、基板の小型化に寄与することができる
チップ部品の実装用基板、実装構造及びその製造方法を
提供することを目的とする。

【００１１】

【課題を解決するための手段】上述した従来技術の課題
を解決するため、本発明の一形態によれば、絶縁性材料
からなるコア基板と、該コア基板の一方の面に形成さ
れ、チップ部品実装用の凹部の側壁となる開口部を有し
た絶縁層と、該絶縁層の上面の開口周縁部から前記凹部
の対向する両側の側壁を介して凹部の底面となる前記コ
ア基板の上面の底面周縁部に亘りそれぞれ階段状に形成
された１対の導体層とを有し、前記凹部の開口面積が、
該凹部にチップ部品を配置してはんだ付けできるように
前記チップ部品の実装面積よりも大きく形成されている
と共に、前記１対の導体層の前記開口周縁部に形成され
た部分に、それぞれはんだが被着されていることを特徴
とするチップ部品の実装用基板が提供される。

【００１２】本発明に係るチップ部品の実装用基板によ
れば、凹部の両側の上端部（絶縁層の上面に形成された
部分の各導体層）にはんだが付着されているので、後の
工程で、又は必要なときに、このはんだを例えばリフロ
ーにより溶融させることで、チップ部品を実装用基板の
凹部に実装することができる。このとき、チップ部品の
実装領域として供される凹部の大きさは、当該部品の実
装面積より公差の分だけ僅かに大きく選定されているに
すぎないので、例えば図２（ｂ）に示したような従来技
術で必要とされていた余分なスペースＳＰを必要とする
ことなく、はんだ付けを行うことができる。これによっ
て、実装面積を増大させることなく（基板の小型化）、
背の高いチップ部品の安定した実装を行うことが可能と
なる。

【００１３】また、本発明の他の形態によれば、上述し
たチップ部品の実装用基板に設けられた凹部に、両側の
側面から底面に亘りそれぞれＬ字状に形成された１対の
電極を有するチップ部品がはんだにより接合されている
と共に、該はんだが、前記チップ部品と前記凹部との隙
間に充填されて、前記チップ部品のＬ字状の１対の電極
と前記実装用基板に形成された階段状の１対の導体層と
が電気的に接続されていることを特徴とするチップ部品
の実装構造が提供される。

【００１４】この実装構造によれば、例えばリフローに
より溶融したはんだにより、チップ部品と凹部の隙間が
埋められ、チップ部品のＬ字状の電極と実装用基板に形
成された階段状の導体層との間の電気的な接続が確保さ
れると共に、実装強度を増大させることができる。これ
は、チップ部品のより安定した実装に寄与する。また、
本発明の更に他の形態によれば、上述したチップ部品の
実装用基板の製造方法が提供される。この製造方法は、
絶縁性材料からなるコア基板の一方の面に、実装すべき
チップ部品の実装面積よりも大きい値に選定された間隔
をおいて１対の導体層を形成する工程と、前記コア基板
の一方の面に、前記１対の導体層を囲繞するように前記
チップ部品実装用の凹部の側壁となる開口部を有した絶
縁層を形成する工程と、該絶縁層の上面の開口周縁部か
ら前記凹部の対向する両側の側壁に亘り、それぞれ前記
１対の導体層と電気的に導通するＬ字状の１対の導体層
を形成する工程と、該Ｌ字状の１対の導体層の前記開口
周縁部に形成された部分に、それぞれはんだを被着させ
る工程とを含むことを特徴とする。

【００１５】さらに、本発明の他の形態によれば、上述
したチップ部品の実装方法が提供される。この実装方法
は、上述したチップ部品の実装用基板の凹部に、両側の
側面から底面に亘りそれぞれＬ字状に形成された１対の
電極を有するチップ部品を配置し、前記実装用基板の上
面の開口周縁部に形成された導体層部分に被着されたは
んだのリフローを行い、溶融したはんだを前記チップ部
品と前記凹部との隙間に充填して、当該チップ部品を実
装用基板に実装することを特徴とする。

【００１６】

【発明の実施の形態】図３は本発明の一実施形態に係る
リードレス部品の実装構造を断面図の形態で模式的に示
したものである。本実施形態に係るリードレス部品の実
装構造１０は、背の高いリードレス部品２０が実装用基
板３０に形成された凹部（図８（ａ）において参照符号
ＲＰ３で示す部分）に実装された構成を有している。

【００１７】リードレス部品２０は、図示のように側面
から見て矩形状を有しており、その両側の側面から底面
にかけてそれぞれＬ字状に電極２１が設けられている。
リードレス部品２０の種類としては、チップキャパシ
タ、抵抗素子、誘導素子等が用いられる。一方、実装用
基板３０において、３１はベースとなるコア基板、３２
ａはコア基板３１の一方の面（部品２０を実装する側の
面）にパターニングにより形成された導体層、３２ｂは
コア基板３１の他方の面（部品２０を実装する側と反対
側の面）にパターニングにより形成された導体層、３３
ａは部品２０の実装領域に対応する部分に開口部を有す
るようにコア基板３１の一方の面に形成された絶縁層、
３３ｂは所要箇所にビアホールを有するようにコア基板
３１の他方の面に形成された絶縁層、３４ａは絶縁層３
３ａの開口部の側壁を含めて絶縁層３３ａの上にパター
ニングにより形成された導体層、３４ｂは絶縁層３３ｂ
のビアホールの内部を充填して絶縁層３３ｂの上にパタ
ーニングにより形成された導体層、３５ａは露出してい
る絶縁層３３ａを覆うように形成された保護膜（絶縁
層）、３５ｂは露出している絶縁層３３ｂ及び導体層３
４ｂを覆うように形成された保護膜（絶縁層）、３６ａ
は部品２０の実装用基板３０への実装時に両者間を電気
的に接続するはんだを示す。

【００１８】はんだ３６ａは、後述するように実装時の
リフローにより、図示のように逆Ｌ字状に成形・硬化さ
れ、それによって、リードレス部品２０のＬ字状の電極
２１と、絶縁層３３ａの上面からその側壁を介してコア
基板３１の上面に亘り階段状に形成された導体層３２
ａ，３４ａとの間の電気的な接続を確保すると共に、実
装強度を増大させることに寄与する。

【００１９】なお、コア基板３１には、ガラス−エポキ
シ樹脂複合板、ガラスＢＴ樹脂複合板などのリジッドな
材料の他に、エポキシ樹脂、ポリイミド樹脂等からなる
樹脂フィルムなどのフレキシブルな材料が好適に用いら
れる。また、導体層３２ａ，３２ｂ，３４ａ及び３４ｂ
の材料としては、主として銅（Ｃｕ）が用いられる。ま
た、絶縁層３３ａ及び３３ｂの材料としては、エポキシ
樹脂等からなる樹脂フィルムが用いられ、保護膜（絶縁
層）３５ａ及び３５ｂの材料としては、ソルダレジスト
が用いられる。

【００２０】本実施形態に係るリードレス部品の実装構
造１０は、特に図８に明示されるように、実装用基板３
０に形成すべき凹部ＲＰ３の大きさを、リードレス部品
２０の公差Ｄの分だけ当該部品の実装面積よりも大きく
選定し、リードレス部品２０を凹部ＲＰ３に配置したと
きにできる隙間（つまり、公差Ｄに応じた隙間）を、実
装の際のリフロー時に溶融させたはんだ３６（３６ａ）
で埋め込むようにしたことを特徴としている。

【００２１】ここに、リードレス部品２０の公差Ｄと
は、同じ種類の当該部品についてのプロセス上のばらつ
きを考慮して決められたものであり、規定された許容最
大値と許容最小値との差をいう。以下、本実施形態に係
るリードレス部品の実装構造１０（実装用基板３０を含
む）を製造する方法について、その製造工程を順に示す
図４〜図８を参照しながら説明する。

【００２２】先ず最初の工程では（図４（ａ）参照）、
ベースとなる絶縁体としてのコア基板３１を用意し、そ
の両面に導体層３２を形成する。具体的な形態として
は、熱硬化性のポリイミド樹脂フィルム（コア基板３
１）の両面にポリイミド系の熱可塑性接着剤を塗布し、
その上に銅箔（導体層３２）を熱プレス接着したもの
や、ガラス−エポキシ樹脂複合板（コア基板３１）の両
面に銅箔（導体層３２）を積層して接着したものなどを
使用することができる。

【００２３】次の工程では（図４（ｂ）参照）、導体層
（Ｃｕ層）３２の上にエッチングレジスト４１を塗布し
（液状レジストの場合）、又は積層する（フィルム状レ
ジストの場合）。本実施形態では、エッチングレジスト
４１として感光性の材料を用い、例えば、感光性エポキ
シ樹脂や感光性ドライフィルム等を好適に用いることが
できる。

【００２４】次の工程では（図４（ｃ）参照）、塗布／
積層された感光性のエッチングレジスト層４１に対し、
所要の配線パターン（後述する導体層３２ａ，３２ｂ）
の形状に応じたマスク（図示せず）を用いて露光及び現
像（レジスト層４１のパターニング）を行い、その配線
パターンの領域に対応する部分を残して他の部分のレジ
スト層４１及び導体層３２をエッチング除去する。

【００２５】レジスト層４１のパターニングは、コア基
板３１の上面に形成すべき配線パターン（導体層３２
ａ）が所定の間隔Ｗをもって形成されるように行われ
る。この間隔Ｗは、後の工程で実装されるリードレス部
品２０の公差Ｄの分だけ当該部品の実装面積（この場
合、実装幅）よりも大きい値に選定される。次の工程で
は（図４（ｄ）参照）、前の工程で残存したレジスト層
４１ａ，４１ｂを除去する。これによって、コア基板３
１の両面に所要の導体層（Ｃｕ層）３２ａ，３２ｂが形
成されたことになる。

【００２６】次の工程では（図４（ｅ）参照）、コア基
板３１の導体層３２ａが形成されている側の面に、所定
の間隔Ｗに応じた開口部ＲＰ１を有するように形成され
た片面銅張り樹脂フィルム（例えば、エポキシ樹脂フィ
ルム（絶縁層３３ａ）の片面に銅箔４２ａを接着したも
の）を貼り付け、また、コア基板３１の導体層３２ｂが
形成されている側の面にも、同様の片面銅張り樹脂フィ
ルム（エポキシ樹脂フィルム（絶縁層３３ｂ）の片面に
銅箔４２ｂを接着したもの）を貼り付ける。

【００２７】このとき、絶縁層３３ａ，３３ｂの材料と
して感光性樹脂を用いると、開口部ＲＰ１は、通常のフ
ォトリソグラフィ技術を用いて形成することができる。
次の工程では（図４（ｆ）参照）、例えば化学研磨等に
より、前の工程で貼り付けた片面銅張り樹脂フィルムか
ら銅箔４２ａ，４２ｂのみを除去する。なお、上記の図
４（ｅ）の工程では片面銅張り樹脂フィルムを用いてい
るが、これに代えて、エポキシ樹脂等からなる樹脂フィ
ルム（絶縁層３３ａ，３３ｂ）のみを形成することも技
術的には可能である。この場合には、図４（ｆ）の工程
を省略することができる。

【００２８】次の工程では（図５（ａ）参照）、絶縁層
３３ｂの所要の箇所において導体層３２ｂに達するよう
に、例えばＣＯ₂ レーザやエキシマレーザ等による穴明
け処理により、ビアホールＶＨを形成する（レーザビア
・プロセス）。なお、絶縁層３３ｂの材料として感光性
エポキシ樹脂等の感光性樹脂を用いた場合には、ビアホ
ールＶＨは、通常のフォトリソグラフィ技術を用いて形
成することもできる（フォトビア・プロセス）。

【００２９】次の工程では（図５（ｂ）参照）、開口部
ＲＰ１の内部を含めて絶縁層３３ａの上に、液状のエッ
チングレジスト４３を塗布する。エッチングレジスト４
３の材料としては、この場合、感光性、非感光性を問わ
ず用いることができる。次の工程では（図５（ｃ）参
照）、塗布されたエッチングレジスト層４３を、例えば
機械研磨、化学機械研磨（ＣＭＰ）等により研磨して、
絶縁層３３ａの上面が露出するまで除去する。これによ
って、エッチングレジスト層４３の上面と絶縁層３３ａ
の上面は同一レベルの平面を構成する。

【００３０】次の工程では（図５（ｄ）参照）、絶縁層
３３ａとエッチングレジスト層４３の上にエッチングレ
ジスト４４を塗布／積層し、塗布／積層されたエッチン
グレジスト層４４の所定の箇所に開口部ＯＰを形成す
る。エッチングレジスト４４の材料としては、この場
合、感光性エポキシ樹脂や感光性ドライフィルム等の感
光性のものが用いられる。開口部ＯＰは、塗布／積層さ
れたエッチングレジスト層４４に対し、当該開口部のパ
ターン形状に応じたマスク（図示せず）を用いて露光及
び現像（レジスト層４４のパターニング）を行い、絶縁
層３３ａの開口部ＲＰ１（図５（ａ）参照）の側壁の位
置に対応する部分をエッチング除去することにより、形
成され得る。

【００３１】次の工程では（図５（ｅ）参照）、１層目
のエッチングレジスト層４３において２層目のエッチン
グレジスト層４４の開口部ＯＰに対応する部分に、コア
基板３１上の導体層３２ａに達するように開口部ＲＰ２
を形成する。この開口部ＲＰ２は、例えば、エッチング
レジスト層４３に対してのみ可溶性を有するエッチング
液を用いて形成することができる。

【００３２】次の工程では（図６（ａ）参照）、例えば
機械研磨、化学機械研磨（ＣＭＰ）等により、エッチン
グレジスト層４４（図５（ｅ）参照）を除去する。これ
によって、絶縁層３３ａ及びエッチングレジスト層４３
が再び露出する。次の工程では（図６（ｂ）参照）、開
口部ＲＰ２の内部及びビアホールＶＨの内部を含めて絶
縁層３３ａ，３３ｂ及びエッチングレジスト層４３の上
に、導体層３４を形成する。これによって、導体層３４
とコア基板３１の両面に形成された導体層３２ａ，３２
ｂとの電気的な導通が確保される。

【００３３】導体層３４は、例えば、全面にＣｕの無電
解めっきを施して薄膜状Ｃｕ層を形成し、更にその上
に、薄膜状Ｃｕ層をめっき給電層としてＣｕの電解めっ
きを施すことにより、形成することができる。この場
合、薄膜状Ｃｕ層（めっき給電層）を形成する成膜方法
として、無電解めっきに代えて、スパッタリングや蒸着
等を用いることも可能である。

【００３４】次の工程では（図６（ｃ）参照）、導体層
３４の上にエッチングレジスト４５を塗布／積層する。
エッチングレジスト４５の材料としては、感光性エポキ
シ樹脂や感光性ドライフィルム等の感光性のものが用い
られる。次の工程では（図６（ｄ）参照）、塗布／積層
された感光性のエッチングレジスト層４５に対し、所要
の配線パターン（後述する導体層３４ａ，３４ｂ）の形
状に応じたマスク（図示せず）を用いて露光及び現像
（レジスト層４５のパターニング）を行い、その配線パ
ターンの領域に対応する部分を残して他の部分のレジス
ト層４５及び導体層３４をエッチング除去する。

【００３５】次の工程では（図６（ｅ）参照）、前の工
程で残存したレジスト層４５ａ，４５ｂを除去する。こ
れによって、絶縁層３３ａの上面からその側壁を介して
コア基板３１の上面に亘り、図示のように「階段状」の
導体層３２ａ，３４ａが形成されたことになる。また、
コア基板３１の下面に形成された導体層３２ｂと電気的
に導通する略Ｔ字状の導体層３４ｂが形成されたことに
なる。

【００３６】次の工程では（図７（ａ）参照）、前の工
程で形成された構造体の両面に感光性のソルダレジスト
３５を塗布する。次の工程では（図７（ｂ）参照）、塗
布された感光性のソルダレジスト層３５に対し、所定の
マスク（図示せず）を用いて露光及び現像（ソルダレジ
スト層３５のパターニング）を行い、コア基板３１及び
導体層３２ａ，３４ａに対応する部分のソルダレジスト
層３５をエッチング除去する。これによって、コア基板
３１及び導体層３２ａ，３４ａが露出し、他の部分はソ
ルダレジスト層（保護膜）３５ａ，３５ｂによって覆わ
れたことになる。

【００３７】次の工程では（図７（ｃ）参照）、絶縁層
３３ａの上面に形成された導体層３４ａの領域に対応す
る部分に開口部ＭＰを有するように成形された金属板
（メタルマスク４６）を、ソルダレジスト層３５ａの上
に貼り付ける。次の工程では（図７（ｄ）参照）、メタ
ルマスク４６の上からペースト状又はクリーム状のはん
だ３６を印刷する。これによって、はんだ３６がメタル
マスク４６の開口部ＭＰを充填し、絶縁層３３ａ上の導
体層３４ａに付着される。

【００３８】次の工程では（図８（ａ）参照）、メタル
マスク４６を剥離して除去する。以上の工程により、本
実施形態に係るリードレス部品の実装用基板３０が作製
されたことになる。次の工程では（図８（ｂ）参照）、
前の工程で作製された実装用基板３０の凹部ＲＰ３に、
実装すべきリードレス部品２０を配置する。つまり、リ
ードレス部品２０の底面に形成された部分の電極２１が
コア基板３１上の導体層３２ａに接触し、且つ、当該部
品の両側に公差Ｄに応じた隙間が確保されるように、当
該部品の位置合わせを行う。

【００３９】最後の工程では（図８（ｃ）参照）、実装
用基板３０上のはんだ３６に対してリフローを行い、リ
ードレス部品２０を実装する。このとき、リフローによ
り溶融したはんだ３６は、レベルＬ１（導体層３４ａ
側）からレベルＬ２（導体層３２ａ側）に流れ込み、リ
ードレス部品２０を実装用基板３０の凹部ＲＰ３に配置
したときにできる隙間（公差Ｄに応じた隙間）を充填す
る（はんだ３６ａ）。

【００４０】以上の工程により、本実施形態に係るリー
ドレス部品の実装構造１０が作製されたことになる。以
上説明したように、本実施形態に係るリードレス部品の
実装構造１０（実装用基板３０を含む）及びその製造方
法によれば、実装用基板３０の凹部ＲＰ３の対向する両
側の上端部（絶縁層３３ａの上面に形成された導体層３
４ａ）にはんだ３６が付着されているので、後の工程
で、又は必要なときに、このはんだ３６をリフローによ
り溶融させることでリードレス部品２０を実装用基板３
０の凹部ＲＰ３に実装することができる。

【００４１】このとき、リフローにより溶融したはんだ
３６は、レベルＬ１（導体層３４ａ側）からレベルＬ２
（導体層３２ａ側）に流れ込み、公差Ｄに応じた隙間を
埋めて成形・硬化されるので（はんだ３６ａ）、リード
レス部品２０のＬ字状の電極２１と、実装用基板３０に
形成された「階段状」の導体層３２ａ，３４ａとの間の
電気的な接続が確保されると共に、実装強度を増大させ
ることができる。これは、背の高いリードレス部品２０
の安定した実装に寄与する。

【００４２】また、リードレス部品２０を実装する領域
として供される凹部ＲＰ３の大きさは、当該部品の実装
面積よりも僅かに公差Ｄの分だけ大きく選定されている
にすぎず、従来の技術（図２（ｂ）に示した方法）で必
要とされていた余分な作業空間（スペースＳＰ）を必要
とすることなくリフローによるはんだ付けを行うことが
できる。これによって、実装面積を増大させることなく
（基板の小型化）、リードレス部品２０の安定した実装
を確実に行うことが可能となる。

【００４３】上述した実施形態では、リードレス部品２
０が実装用基板３０から突出した形態で実装された場合
について説明したが、実装するリードレス部品の高さに
よっては、実装用基板３０から突出することなく、つま
り、実装用基板３０に形成された凹部（図８（ａ）にお
いて参照符号ＲＰ３で示す部分）の内部に実装できる場
合がある。このような場合、その凹部の内部に実装した
リードレス部品の上に別の部品を実装することが可能で
ある。その一例を図９に示す。

【００４４】図９に示す実装構造１０ａでは、リードレ
ス部品２０ａが実装用基板３０に埋め込まれた形態で実
装され、更にこのリードレス部品２０ａの上方に、別の
部品５０がそのリード５１を介して実装用基板３０に実
装されている。上側に実装する部品５０のリード５１
は、はんだ３６ａを介して導体層３４ａに電気的に接続
されており、更にこの導体層３４ａは、実装用基板３０
に埋設・実装されたリードレス部品２０ａの電極に電気
的に接続されている。

【００４５】図９に示す実装構造１０ａによれば、リー
ドレス部品２０ａと別の部品５０とが積み重ねられた形
態で実装されているので、実装用基板３０の小型化及び
高密度実装を図ることができ、更に、両部品２０ａ，５
０が互いに近接して配設されているので、後述するよう
に周波数特性の改善を図ることができる。すなわち、最
近の半導体素子の高集積化の要求に伴い、これを搭載す
る配線基板（実装用基板）についても配線の微細化、高
密度化、小型化等が要求されているが、かかる配線基板
では配線パターンが高密度に形成されているため、配線
間でクロストークノイズが生じたり、また電源ライン等
の電位が変動したりするなどの問題が生じる。特に、高
速のスイッチング動作が要求される高周波用の半導体素
子を搭載する基板では、周波数の上昇に伴いクロストー
クノイズが発生し易くなり、またスイッチング素子が高
速にオン／オフすることでスイッチングノイズが発生
し、これによって電源ライン等の電位が変動し易くな
る。

【００４６】そこで、このような不都合を解消するため
に、従来より、チップキャパシタ等の容量素子を半導体
素子の近傍に配設して信号ラインや電源ライン等を「デ
カップリング」することが行われている。このとき、そ
の容量素子と半導体素子との間が距離的に離れている
と、両者間を接続する配線のインダクタンスが大きくな
り、容量素子によるデカップリング効果を十分に発揮で
きない。従って、インダクタンスを出来るだけ小さくす
るために、容量素子は半導体素子の出来るだけ近くに配
置することが望ましい。

【００４７】図９に示す実装構造１０ａにおいては、両
部品２０ａ，５０は互いに近接して配設されているの
で、例えば、一方の部品をＩＣ等の能動素子とし、他方
の部品をチップキャパシタとした場合、高周波特性を向
上させることが可能となる。

【００４８】

【発明の効果】以上説明したように本発明によれば、実
装用基板にチップ部品の実装領域として供される凹部を
形成し、この凹部の大きさを、チップ部品の公差の分だ
けその実装面積よりも大きく選定すると共に、凹部の両
側の上端部に所定量のはんだを付着させておくことによ
り、必要なときにこのはんだを溶融させることで、実装
面積を増大させることなく（基板の小型化）、背の高い
チップ部品の安定した実装を実現することができる。

【図面の簡単な説明】

【図１】従来技術の一例に係るリードレス部品の実装に
際しての問題点を説明するための図である。

【図２】従来技術の他の例に係るリードレス部品の実装
に際しての問題点を説明するための図である。

【図３】本発明の一実施形態に係るリードレス部品の実
装構造を模式的に示す断面図である。

【図４】図３の実装構造の製造工程を示す断面図であ
る。

【図５】図４の製造工程に続く製造工程を示す断面図で
ある。

【図６】図５の製造工程に続く製造工程を示す断面図で
ある。

【図７】図６の製造工程に続く製造工程を示す断面図で
ある。

【図８】図７の製造工程に続く製造工程を示す断面図で
ある。

【図９】本発明の他の実施形態に係るリードレス部品の
実装構造を模式的に示す断面図である。

【符号の説明】

１０，１０ａ…リードレス部品の実装構造 ２０，２０ａ…リードレス部品（チップ部品） ２１…リードレス部品の電極 ３０…実装用基板 ３１…コア基板（絶縁体） ３２ａ，３２ｂ，３４ａ，３４ｂ…導体層 ３３ａ，３３ｂ…絶縁層 ３５ａ，３５ｂ…ソルダレジスト層（保護膜） ３６，３６ａ…はんだ ５０…別の部品 Ｄ…リードレス部品の公差 ＲＰ３…実装用基板の凹部

Claims (6)

【特許請求の範囲】
1. 【請求項１】 絶縁性材料からなるコア基板と、 該コア基板の一方の面に形成され、チップ部品実装用の
   凹部の側壁となる開口部を有した絶縁層と、 該絶縁層の上面の開口周縁部から前記凹部の対向する両
   側の側壁を介して凹部の底面となる前記コア基板の上面
   の底面周縁部に亘りそれぞれ階段状に形成された１対の
   導体層とを有し、 前記凹部の開口面積が、該凹部にチップ部品を配置して
   はんだ付けできるように前記チップ部品の実装面積より
   も大きく形成されていると共に、 前記１対の導体層の前記開口周縁部に形成された部分
   に、それぞれはんだが被着されていることを特徴とする
   チップ部品の実装用基板。
2. 【請求項２】 請求項１に記載のチップ部品の実装用基
   板に設けられた凹部に、両側の側面から底面に亘りそれ
   ぞれＬ字状に形成された１対の電極を有するチップ部品
   がはんだにより接合されていると共に、該はんだが、前
   記チップ部品と前記凹部との隙間に充填されて、前記チ
   ップ部品のＬ字状の１対の電極と前記実装用基板に形成
   された階段状の１対の導体層とが電気的に接続されてい
   ることを特徴とするチップ部品の実装構造。
3. 【請求項３】 前記チップ部品が、前記実装用基板の上
   面から突出するように実装されていることを特徴とする
   請求項２に記載のチップ部品の実装構造。
4. 【請求項４】 前記チップ部品が前記実装用基板の上面
   から突出しないように実装され、更に、該チップ部品の
   上方に別の電子部品が前記実装用基板に電気的に接続さ
   れて実装されていることを特徴とする請求項２に記載の
   チップ部品の実装構造。
5. 【請求項５】 絶縁性材料からなるコア基板の一方の面
   に、実装すべきチップ部品の実装面積よりも大きい値に
   選定された間隔をおいて１対の導体層を形成する工程
   と、 前記コア基板の一方の面に、前記１対の導体層を囲繞す
   るように前記チップ部品実装用の凹部の側壁となる開口
   部を有した絶縁層を形成する工程と、 該絶縁層の上面の開口周縁部から前記凹部の対向する両
   側の側壁に亘り、それぞれ前記１対の導体層と電気的に
   導通するＬ字状の１対の導体層を形成する工程と、 該Ｌ字状の１対の導体層の前記開口周縁部に形成された
   部分に、それぞれはんだを被着させる工程とを含むこと
   を特徴とするチップ部品の実装用基板の製造方法。
6. 【請求項６】 請求項１に記載のチップ部品の実装用基
   板の凹部に、両側の側面から底面に亘りそれぞれＬ字状
   に形成された１対の電極を有するチップ部品を配置し、 前記実装用基板の上面の開口周縁部に形成された導体層
   部分に被着されたはんだのリフローを行い、溶融したは
   んだを前記チップ部品と前記凹部との隙間に充填して、
   当該チップ部品を実装用基板に実装することを特徴とす
   るチップ部品の実装方法。