JP2002190570A - インバータ制御モジュール - Google Patents
インバータ制御モジュールInfo
- Publication number
- JP2002190570A JP2002190570A JP2000387858A JP2000387858A JP2002190570A JP 2002190570 A JP2002190570 A JP 2002190570A JP 2000387858 A JP2000387858 A JP 2000387858A JP 2000387858 A JP2000387858 A JP 2000387858A JP 2002190570 A JP2002190570 A JP 2002190570A
- Authority
- JP
- Japan
- Prior art keywords
- power
- ceramic substrate
- switching element
- lines
- power line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】パワーラインのインダクタンスに起因してスイ
ッチング素子にサージ電圧が印加され、スイッチング素
子に破壊が発生してしまう。 【解決手段】セラミック基板２の両主面に対向配置さ
れ、流れる電流の方向が逆である２本のパワーライン３
ａ、３ｂと、前記セラミック基板２の一方主面に配置さ
れた３本の出力ライン４ａ、４ｂ、４ｃと、前記セラミ
ック基板２の一方主面に形成されている流れる電流の上
流側から下流側にかけて幅を広く形成されたパワーライ
ン３ａ及び各出力ライン４ａ、４ｂ、４ｃに搭載されて
いる複数個のスイッチング素子５と、前記パワーライン
３ａ上のスイッチング素子５を各出力ライン４ａ、４
ｂ、４ｃに接続する第１の接続手段６及び各出力ライン
４ａ、４ｂ、４ｃ上に搭載されているスイッチング素子
５をセラミック基板２の他方主面に形成されているパワ
ーライン３ｂに接続する第２の接続手段７とから成る。
ッチング素子にサージ電圧が印加され、スイッチング素
子に破壊が発生してしまう。 【解決手段】セラミック基板２の両主面に対向配置さ
れ、流れる電流の方向が逆である２本のパワーライン３
ａ、３ｂと、前記セラミック基板２の一方主面に配置さ
れた３本の出力ライン４ａ、４ｂ、４ｃと、前記セラミ
ック基板２の一方主面に形成されている流れる電流の上
流側から下流側にかけて幅を広く形成されたパワーライ
ン３ａ及び各出力ライン４ａ、４ｂ、４ｃに搭載されて
いる複数個のスイッチング素子５と、前記パワーライン
３ａ上のスイッチング素子５を各出力ライン４ａ、４
ｂ、４ｃに接続する第１の接続手段６及び各出力ライン
４ａ、４ｂ、４ｃ上に搭載されているスイッチング素子
５をセラミック基板２の他方主面に形成されているパワ
ーライン３ｂに接続する第２の接続手段７とから成る。
Description
【０００１】
【発明の属する技術分野】本発明は、３相モータ等を制
御するためのインバータ制御モジュールに関するもので
ある。
御するためのインバータ制御モジュールに関するもので
ある。
【０００２】
【従来の技術】従来、３相モータ等を制御するためのイ
ンバータ制御モジュールは、一般に、図３、図４に示す
ようにセラミック基板３２の一主面に直流電源が供給さ
れる２本のパワーライン３３ａ、３３ｂ及び３相交流電
源を出力する３本の出力ライン３４ａ、３４ｂ、３４ｃ
を被着形成したセラミック回路基板３１と、前記一方の
パワーライン３３ａと各出力ライン３４ａ、３４ｂ、３
４ｃ上に搭載されている複数のスイッチング素子３５
と、前記一方のパワーライン３３ｂ上に搭載された各ス
イッチング素子３５と各出力ライン３４ａ、３４ｂ、３
４ｃとを電気的接続する金属細線よりなる第１の接続手
段３６と、各出力ライン３４ａ、３４ｂ、３４ｃ上に搭
載された各スイッチング素子３５と他方のパワーライン
３３ｂとを電気的接続する金属細線よりなる第２の接続
手段３７とにより構成されている。
ンバータ制御モジュールは、一般に、図３、図４に示す
ようにセラミック基板３２の一主面に直流電源が供給さ
れる２本のパワーライン３３ａ、３３ｂ及び３相交流電
源を出力する３本の出力ライン３４ａ、３４ｂ、３４ｃ
を被着形成したセラミック回路基板３１と、前記一方の
パワーライン３３ａと各出力ライン３４ａ、３４ｂ、３
４ｃ上に搭載されている複数のスイッチング素子３５
と、前記一方のパワーライン３３ｂ上に搭載された各ス
イッチング素子３５と各出力ライン３４ａ、３４ｂ、３
４ｃとを電気的接続する金属細線よりなる第１の接続手
段３６と、各出力ライン３４ａ、３４ｂ、３４ｃ上に搭
載された各スイッチング素子３５と他方のパワーライン
３３ｂとを電気的接続する金属細線よりなる第２の接続
手段３７とにより構成されている。
【０００３】かかるインバータ制御モジュールは、前記
２本のパワーライン３３ａ、３３ｂを外部電源に、出力
ライン３４ａ、３４ｂ、３４ｃを３相モータ等に接続
し、外部電源より２本のパワーライン３３ａ、３３ｂ間
に２０Ａ以上の直流電源を供給するとともに各スイッチ
ング素子３５のオン・オフを少しずつずらせながら繰り
返し行なわせることによって出力ライン３４ａ、３４
ｂ、３４ｃを介し３相モータ等に３相交流電源が供給さ
れることとなる。
２本のパワーライン３３ａ、３３ｂを外部電源に、出力
ライン３４ａ、３４ｂ、３４ｃを３相モータ等に接続
し、外部電源より２本のパワーライン３３ａ、３３ｂ間
に２０Ａ以上の直流電源を供給するとともに各スイッチ
ング素子３５のオン・オフを少しずつずらせながら繰り
返し行なわせることによって出力ライン３４ａ、３４
ｂ、３４ｃを介し３相モータ等に３相交流電源が供給さ
れることとなる。
【０００４】なお、前記スイッチング素子３５としては
ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌ
ｏｒ Ｔｒａｎｓｉｓｔｏｒ）等が一般に用いられてい
る。
ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌ
ｏｒ Ｔｒａｎｓｉｓｔｏｒ）等が一般に用いられてい
る。
【０００５】また前記インバータ制御モジュールに使用
されるセラミック回路基板３１は、一般に酸化アルミニ
ウム質焼結体から成るセラミック基板３２の表面にメタ
ライズ金属層を所定パターンに被着させるとともに該メ
タライズ金属層にパワーライン３３ａ、３３ｂや出力ラ
イン３４ａ、３４ｂ、３４ｃとなる銅等の金属回路板を
銀ロウ等のロウ材を介しロウ付けすることによって形成
されており、具体的には、酸化アルミニウム、酸化珪
素、酸化マグネシウム、酸化カルシウム等の原料粉末に
適当な有機バインダー、可塑剤、溶剤等を添加混合して
泥漿状と成すとともにこれを従来周知のドクターブレー
ド法やカレンダーロール法等のテープ成形技術を採用し
て複数のセラミックグリーンシートを得、次に前記セラ
ミックグリーンシート上にタングステンやモリブデン等
の高融点金属粉末に適当な有機バインダー、溶剤を添加
混合して得た金属ペーストをスクリーン印刷法等の印刷
技術を採用することによって所定パターンに印刷塗布
し、次に前記金属ペーストが所定パターンに印刷塗布さ
れたセラミックグリーンシートを必要に応じて上下に積
層するとともに還元雰囲気中、約１６００℃の温度で焼
成し、セラミックグリーンシートと金属ペーストを焼結
一体化させて表面にメタライズ金属層を有する酸化アル
ミニウム質焼結体から成るセラミック基板を形成し、最
後に前記セラミック基板に被着されているメタライズ金
属層上にパワーラインや出力ラインとなる銅等の金属回
路板を間に銀ロウ等のロウ材を挟んで載置させるととも
にこれを還元雰囲気中、約９００℃の温度に加熱してロ
ウ材を溶融させ、該溶融したロウ材でメタライズ金属層
と金属回路板とを接合することによって製作されてい
る。
されるセラミック回路基板３１は、一般に酸化アルミニ
ウム質焼結体から成るセラミック基板３２の表面にメタ
ライズ金属層を所定パターンに被着させるとともに該メ
タライズ金属層にパワーライン３３ａ、３３ｂや出力ラ
イン３４ａ、３４ｂ、３４ｃとなる銅等の金属回路板を
銀ロウ等のロウ材を介しロウ付けすることによって形成
されており、具体的には、酸化アルミニウム、酸化珪
素、酸化マグネシウム、酸化カルシウム等の原料粉末に
適当な有機バインダー、可塑剤、溶剤等を添加混合して
泥漿状と成すとともにこれを従来周知のドクターブレー
ド法やカレンダーロール法等のテープ成形技術を採用し
て複数のセラミックグリーンシートを得、次に前記セラ
ミックグリーンシート上にタングステンやモリブデン等
の高融点金属粉末に適当な有機バインダー、溶剤を添加
混合して得た金属ペーストをスクリーン印刷法等の印刷
技術を採用することによって所定パターンに印刷塗布
し、次に前記金属ペーストが所定パターンに印刷塗布さ
れたセラミックグリーンシートを必要に応じて上下に積
層するとともに還元雰囲気中、約１６００℃の温度で焼
成し、セラミックグリーンシートと金属ペーストを焼結
一体化させて表面にメタライズ金属層を有する酸化アル
ミニウム質焼結体から成るセラミック基板を形成し、最
後に前記セラミック基板に被着されているメタライズ金
属層上にパワーラインや出力ラインとなる銅等の金属回
路板を間に銀ロウ等のロウ材を挟んで載置させるととも
にこれを還元雰囲気中、約９００℃の温度に加熱してロ
ウ材を溶融させ、該溶融したロウ材でメタライズ金属層
と金属回路板とを接合することによって製作されてい
る。
【０００６】
【発明が解決しようとする課題】しかしながら、この従
来のインバータ制御モジュールにおいては、２本のパワ
ーライン３３ａ、３３ｂがインダクタンスを有してお
り、２本のパワーライン３３ａ、３３ｂ間に２０Ａ以上
の直流電源を供給するとともに各スイッチング素子３５
のオン・オフを少しずつずらせて出力ライン３４ａ、３
４ｂ、３４ｃを介して３相モータ等に３相交流電源を供
給する際、前記パワーライン３３ａ、３３ｂのインダク
タンスによってスイッチング素子３５のオン・オフ時に
定格電圧より高いサージ電圧が発生してしまい、その結
果、前記サージ電圧によってスイッチング素子３５に過
電圧がかかり、スイッチング素子３５を破壊してインバ
ータ制御モジュールを安定して信頼性よく作動させるこ
とができないという欠点を有していた。
来のインバータ制御モジュールにおいては、２本のパワ
ーライン３３ａ、３３ｂがインダクタンスを有してお
り、２本のパワーライン３３ａ、３３ｂ間に２０Ａ以上
の直流電源を供給するとともに各スイッチング素子３５
のオン・オフを少しずつずらせて出力ライン３４ａ、３
４ｂ、３４ｃを介して３相モータ等に３相交流電源を供
給する際、前記パワーライン３３ａ、３３ｂのインダク
タンスによってスイッチング素子３５のオン・オフ時に
定格電圧より高いサージ電圧が発生してしまい、その結
果、前記サージ電圧によってスイッチング素子３５に過
電圧がかかり、スイッチング素子３５を破壊してインバ
ータ制御モジュールを安定して信頼性よく作動させるこ
とができないという欠点を有していた。
【０００７】そこで上記欠点を解消するために２本のパ
ワーライン３３ａ、３３ｂを近接配置させるとともに各
々のパワーライン３３ａ、３３ｂに流れる電流の方向を
逆とし、２本のパワーライン３３ａ、３３ｂ間に相互イ
ンダクタンスを発生させるとともに該相互インダクタン
スによって２本のパワーライン３３ａ、３３ｂが有する
インダクタンスを低減することが考えられる。
ワーライン３３ａ、３３ｂを近接配置させるとともに各
々のパワーライン３３ａ、３３ｂに流れる電流の方向を
逆とし、２本のパワーライン３３ａ、３３ｂ間に相互イ
ンダクタンスを発生させるとともに該相互インダクタン
スによって２本のパワーライン３３ａ、３３ｂが有する
インダクタンスを低減することが考えられる。
【０００８】しかしながら、２本のパワーライン３３
ａ、３３ｂを近接配置させた場合、パワーライン３３
ａ、３３ｂには２０Ａ以上という非常に大きな電流が流
れ６００Ｖ以上の電圧がかかることから、パワーライン
３３ａ、３３ｂ間に放電が発生し、セラミック回路基板
３１にショートが発生してインバータ制御モジュールの
作動信頼性を損なうという欠点が誘発されてしまう。
ａ、３３ｂを近接配置させた場合、パワーライン３３
ａ、３３ｂには２０Ａ以上という非常に大きな電流が流
れ６００Ｖ以上の電圧がかかることから、パワーライン
３３ａ、３３ｂ間に放電が発生し、セラミック回路基板
３１にショートが発生してインバータ制御モジュールの
作動信頼性を損なうという欠点が誘発されてしまう。
【０００９】本発明は上記欠点に鑑み案出されたもの
で、その目的はサージ電圧印加によるスイッチング素子
の破壊及び２本のパワーライン間での放電を有効に防止
し、小型で安定して直流電源を３相交流電源に確実、か
つ長期間にわたって変換することができるインバータ制
御モジュールを提供することにある。
で、その目的はサージ電圧印加によるスイッチング素子
の破壊及び２本のパワーライン間での放電を有効に防止
し、小型で安定して直流電源を３相交流電源に確実、か
つ長期間にわたって変換することができるインバータ制
御モジュールを提供することにある。
【００１０】
【課題を解決するための手段】本発明のインバータ制御
モジュールは、セラミック基板と、該セラミック基板の
両主面に対向配置され、流れる電流の方向が逆である２
本のパワーラインと、前記セラミック基板の一方主面に
配置された３本の出力ラインと、前記セラミック基板の
一方主面に形成されているパワーライン及び各出力ライ
ンに搭載されている複数個のスイッチング素子と、前記
パワーライン上のスイッチング素子を各出力ラインに接
続する第１の接続手段及び各出力ライン上に搭載されて
いるスイッチング素子をセラミック基板の他方主面に形
成されているパワーラインに接続する第２の接続手段と
から成り、前記セラミック基板の一方主面に形成されて
いるパワーラインは流れる電流の上流側から下流側にか
けて幅が広く形成されていることを特徴とするものであ
る。
モジュールは、セラミック基板と、該セラミック基板の
両主面に対向配置され、流れる電流の方向が逆である２
本のパワーラインと、前記セラミック基板の一方主面に
配置された３本の出力ラインと、前記セラミック基板の
一方主面に形成されているパワーライン及び各出力ライ
ンに搭載されている複数個のスイッチング素子と、前記
パワーライン上のスイッチング素子を各出力ラインに接
続する第１の接続手段及び各出力ライン上に搭載されて
いるスイッチング素子をセラミック基板の他方主面に形
成されているパワーラインに接続する第２の接続手段と
から成り、前記セラミック基板の一方主面に形成されて
いるパワーラインは流れる電流の上流側から下流側にか
けて幅が広く形成されていることを特徴とするものであ
る。
【００１１】本発明のインバータ制御モジュールによれ
ば、２本のパワーラインを間にセラミック基板を挟んで
対向配置させるとともに各々のパワーラインに流れる電
流の方向を逆としたことから２本のパワーライン間に相
互インダクタンスを効率良く発生させるとともに該相互
インダクタンスによって２本のパワーラインが有するイ
ンダクタンスを大きく低減させることができる。
ば、２本のパワーラインを間にセラミック基板を挟んで
対向配置させるとともに各々のパワーラインに流れる電
流の方向を逆としたことから２本のパワーライン間に相
互インダクタンスを効率良く発生させるとともに該相互
インダクタンスによって２本のパワーラインが有するイ
ンダクタンスを大きく低減させることができる。
【００１２】更に本発明のインバータ制御モジュールに
よれば、セラミック基板の一方主面に形成されたパワー
ラインを流れる電流の電流密度は上流側から下流側にか
けて低くなるが前記パワーラインを流れる電流の上流側
から下流側にかけて幅を広く形成したことから前記パワ
ーラインの面積はパワーラインを流れる電流の上流側か
ら下流側にかけて広くなりパワーラインを流れる電流の
電流密度が上流側から下流側にかけて変化しても前記２
本のパワーライン間に発生する相互インダクタンスを均
等に発生させるとともに該相互インダクタンスによって
２本のパワーラインが有するインダクタンスを一層効果
的に低減させることができ、これによって２本のパワー
ライン間に２０Ａ以上の直流電流を供給するとともに各
スイッチング素子のオン・オフを少しずつずらせて出力
ラインより３相モータ等に３相交流電源を供給する際、
スイッチング素子のオン・オフ時に前記２本のパワーラ
インが有するインダクタンスに起因して定格電流より高
いサージ電圧が発生することはなく、その結果、スイッ
チング素子に過電圧がかかり、スイッチング素子が破壊
するのをより効果的に防止してインバータ制御モジュー
ルを安定、かつ信頼性よく作動させることが可能とな
る。
よれば、セラミック基板の一方主面に形成されたパワー
ラインを流れる電流の電流密度は上流側から下流側にか
けて低くなるが前記パワーラインを流れる電流の上流側
から下流側にかけて幅を広く形成したことから前記パワ
ーラインの面積はパワーラインを流れる電流の上流側か
ら下流側にかけて広くなりパワーラインを流れる電流の
電流密度が上流側から下流側にかけて変化しても前記２
本のパワーライン間に発生する相互インダクタンスを均
等に発生させるとともに該相互インダクタンスによって
２本のパワーラインが有するインダクタンスを一層効果
的に低減させることができ、これによって２本のパワー
ライン間に２０Ａ以上の直流電流を供給するとともに各
スイッチング素子のオン・オフを少しずつずらせて出力
ラインより３相モータ等に３相交流電源を供給する際、
スイッチング素子のオン・オフ時に前記２本のパワーラ
インが有するインダクタンスに起因して定格電流より高
いサージ電圧が発生することはなく、その結果、スイッ
チング素子に過電圧がかかり、スイッチング素子が破壊
するのをより効果的に防止してインバータ制御モジュー
ルを安定、かつ信頼性よく作動させることが可能とな
る。
【００１３】また同時に２本のパワーラインはその間に
絶縁性に優れたセラミック基板が介在していることから
パワーラインに２０Ａ以上という非常に大きな電流を流
し６００Ｖ以上の電圧がかかったとしてもパワーライン
間に放電が発生し、セラミック回路基板にショートを発
生させることはなく、これによってインバータ制御モジ
ュールの作動を高信頼性となすことが可能となる。
絶縁性に優れたセラミック基板が介在していることから
パワーラインに２０Ａ以上という非常に大きな電流を流
し６００Ｖ以上の電圧がかかったとしてもパワーライン
間に放電が発生し、セラミック回路基板にショートを発
生させることはなく、これによってインバータ制御モジ
ュールの作動を高信頼性となすことが可能となる。
【００１４】
【発明の実施の形態】次に、本発明を添付図面に示す実
施例に基づき詳細に説明する。図１および図２は、本発
明のインバータ制御モジュールの一実施例を示し、セラ
ミック基板２の両主面に２本のパワーライン３ａ、３ｂ
を対向配置させるとともに一方主面に３本の出力ライン
４ａ、４ｂ、４ｃを配置したセラミック回路基板１とス
イッチング素子５とから構成されており、セラミック基
板２の一方主面に形成されているパワーライン３ａ及び
各出力ライン４ａ、４ｂ、４ｃ上にスイッチング素子５
を搭載し、パワーライン３ａ上のスイッチング素子５を
各出力ライン４ａ、４ｂ、４ｃに第１の接続手段６を介
して接続するとともに各出力ライン４ａ、４ｂ、４ｃ上
に搭載されているスイッチング素子５をセラミック基板
２の他方主面に形成されているパワーライン３ｂに第２
の接続手段７を介して接続することによって形成されて
いる。
施例に基づき詳細に説明する。図１および図２は、本発
明のインバータ制御モジュールの一実施例を示し、セラ
ミック基板２の両主面に２本のパワーライン３ａ、３ｂ
を対向配置させるとともに一方主面に３本の出力ライン
４ａ、４ｂ、４ｃを配置したセラミック回路基板１とス
イッチング素子５とから構成されており、セラミック基
板２の一方主面に形成されているパワーライン３ａ及び
各出力ライン４ａ、４ｂ、４ｃ上にスイッチング素子５
を搭載し、パワーライン３ａ上のスイッチング素子５を
各出力ライン４ａ、４ｂ、４ｃに第１の接続手段６を介
して接続するとともに各出力ライン４ａ、４ｂ、４ｃ上
に搭載されているスイッチング素子５をセラミック基板
２の他方主面に形成されているパワーライン３ｂに第２
の接続手段７を介して接続することによって形成されて
いる。
【００１５】前記セラミック回路基板１のセラミック基
板２はパワーライン３ａ、３ｂ、出力ライン４ａ、４
ｂ、４ｃ及びパワーライン３ａ、出力ライン４ａ、４
ｂ、４ｃ上に搭載されるスイッチング素子５を支持する
支持部材として作用し、窒化珪素質焼結体、窒化アルミ
ニウム質焼結体、炭化珪素質焼結体、アルミニウム質焼
結体等のセラミック絶縁体で形成されている。
板２はパワーライン３ａ、３ｂ、出力ライン４ａ、４
ｂ、４ｃ及びパワーライン３ａ、出力ライン４ａ、４
ｂ、４ｃ上に搭載されるスイッチング素子５を支持する
支持部材として作用し、窒化珪素質焼結体、窒化アルミ
ニウム質焼結体、炭化珪素質焼結体、アルミニウム質焼
結体等のセラミック絶縁体で形成されている。
【００１６】前記セラミック基板２は、例えば、窒化珪
素質焼結体から成る場合、窒化珪素、酸化アルミニウ
ム、酸化マグネシウム、酸化イットリウム等の原料粉末
に適当な有機バインダー、可塑剤、溶剤を添加混合して
泥漿状となすとともに該泥漿物を従来周知のドクターブ
レード法やカレンダーロール法を採用することによって
セラミックグリーンシート（セラミック生シート）を形
成し、次に前記セラミックグリーンシートに適当な打ち
抜き加工を施し、所定形状となすとともに必要に応じて
複数枚を積層して成形体となし、しかる後、これを窒素
雰囲気等の非酸化性雰囲気中、１６００乃至２０００℃
の高温で焼成することによって製作される。
素質焼結体から成る場合、窒化珪素、酸化アルミニウ
ム、酸化マグネシウム、酸化イットリウム等の原料粉末
に適当な有機バインダー、可塑剤、溶剤を添加混合して
泥漿状となすとともに該泥漿物を従来周知のドクターブ
レード法やカレンダーロール法を採用することによって
セラミックグリーンシート（セラミック生シート）を形
成し、次に前記セラミックグリーンシートに適当な打ち
抜き加工を施し、所定形状となすとともに必要に応じて
複数枚を積層して成形体となし、しかる後、これを窒素
雰囲気等の非酸化性雰囲気中、１６００乃至２０００℃
の高温で焼成することによって製作される。
【００１７】前記セラミック基板２は、その一方主面に
１本のパワーライン３ａと３本の出力ライン４ａ、４
ｂ、４ｃが、他方主面に１本のパワーライン３ｂが活性
金属ロウ材等の接着材を介してロウ付け取着されてい
る。
１本のパワーライン３ａと３本の出力ライン４ａ、４
ｂ、４ｃが、他方主面に１本のパワーライン３ｂが活性
金属ロウ材等の接着材を介してロウ付け取着されてい
る。
【００１８】前記パワーライン３ａは外部電源から供給
される直流電源をスイッチング素子５に供給する作用を
なし、また出力ライン４ａ、４ｂ、４ｃはスイッチング
素子５のオン・オフにより変換された３相交流電源を外
部の３相モータ等に供給する作用をなす。
される直流電源をスイッチング素子５に供給する作用を
なし、また出力ライン４ａ、４ｂ、４ｃはスイッチング
素子５のオン・オフにより変換された３相交流電源を外
部の３相モータ等に供給する作用をなす。
【００１９】前記２本のパワーライン３ａ、３ｂ及び３
本の出力ライン４ａ、４ｂ、４ｃは銅やアルミニウム等
の金属材料から成り、銅やアルミニウム等のインゴット
（塊）に圧延加工法や打ち抜き加工法等、従来周知の金
属加工法を施すことによって、例えば、厚さが５００μ
ｍで、所定パターン形状に製作される。
本の出力ライン４ａ、４ｂ、４ｃは銅やアルミニウム等
の金属材料から成り、銅やアルミニウム等のインゴット
（塊）に圧延加工法や打ち抜き加工法等、従来周知の金
属加工法を施すことによって、例えば、厚さが５００μ
ｍで、所定パターン形状に製作される。
【００２０】更に前記２本のパワーライン３ａ、３ｂ及
び３本の出力ライン４ａ、４ｂ、４ｃのセラミック基板
２への接着は、例えば、銀ロウ材（銀：７２重量％、
銅：２８重量％）やアルミニウムロウ材（アルミニウ
ム：８８重量％、シリコン：１２重量％）等にチタンや
タングステン、ハフニウム及び／またはその水素化物の
少なくとも１種を２乃至５重量％添加した活性ロウ材を
使用することによって行なわれ、具体的にはセラミック
基板２の表面に間に活性金属ロウ材を挟んでパワーライ
ン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃを載置さ
せ、次にこれを真空中もしくは中性、還元雰囲気中、所
定温度（銀ロウ材の場合は約９００℃、アルミニウムロ
ウ材の場合は約６００℃）で加熱処理し、活性金属ロウ
材を溶融せしめるとともにセラミック基板２の表面とパ
ワーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃ
の下面とを接合させることによって行われる。
び３本の出力ライン４ａ、４ｂ、４ｃのセラミック基板
２への接着は、例えば、銀ロウ材（銀：７２重量％、
銅：２８重量％）やアルミニウムロウ材（アルミニウ
ム：８８重量％、シリコン：１２重量％）等にチタンや
タングステン、ハフニウム及び／またはその水素化物の
少なくとも１種を２乃至５重量％添加した活性ロウ材を
使用することによって行なわれ、具体的にはセラミック
基板２の表面に間に活性金属ロウ材を挟んでパワーライ
ン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃを載置さ
せ、次にこれを真空中もしくは中性、還元雰囲気中、所
定温度（銀ロウ材の場合は約９００℃、アルミニウムロ
ウ材の場合は約６００℃）で加熱処理し、活性金属ロウ
材を溶融せしめるとともにセラミック基板２の表面とパ
ワーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃ
の下面とを接合させることによって行われる。
【００２１】なお、前記セラミック回路基板１はセラミ
ック基板２を窒化珪素質焼結体や窒化アルミニウム質焼
結体、炭化珪素質焼結体等の熱伝達率が６０Ｗ／ｍ・Ｋ
以上のセラミック絶縁体で形成しておくとスイッチング
素子５が作動時に多量の熱を発生した際、その熱をセラ
ミック基板２が効率良く吸収するとともに大気中に良好
に放出してスイッチング素子５を常に適温となし、スイ
ッチング素子５を常に安定、かつ正常に作動させること
が可能となる。従って、前記セラミック基板２は窒化珪
素質焼結体や窒化アルミニウム質焼結体、炭化珪素質焼
結体等の熱伝達率が６０Ｗ／ｍ・Ｋ以上のセラミック絶
縁体で形成しておくことが好ましい。
ック基板２を窒化珪素質焼結体や窒化アルミニウム質焼
結体、炭化珪素質焼結体等の熱伝達率が６０Ｗ／ｍ・Ｋ
以上のセラミック絶縁体で形成しておくとスイッチング
素子５が作動時に多量の熱を発生した際、その熱をセラ
ミック基板２が効率良く吸収するとともに大気中に良好
に放出してスイッチング素子５を常に適温となし、スイ
ッチング素子５を常に安定、かつ正常に作動させること
が可能となる。従って、前記セラミック基板２は窒化珪
素質焼結体や窒化アルミニウム質焼結体、炭化珪素質焼
結体等の熱伝達率が６０Ｗ／ｍ・Ｋ以上のセラミック絶
縁体で形成しておくことが好ましい。
【００２２】また前記パワーライン３ａ、３ｂ及び出力
ライン４ａ、４ｂ、４ｃはこれを無酸素銅で形成してお
くと、該無酸素銅はロウ付けの際に銅の表面が銅中に存
在する酸素により酸化されることなく活性金属ロウ材と
の濡れ性が良好となり、セラミック基板２への活性金属
ロウ材を介しての接合が強固となる。従って、前記パワ
ーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃは
これを無酸素銅で形成しておくことが好ましい。
ライン４ａ、４ｂ、４ｃはこれを無酸素銅で形成してお
くと、該無酸素銅はロウ付けの際に銅の表面が銅中に存
在する酸素により酸化されることなく活性金属ロウ材と
の濡れ性が良好となり、セラミック基板２への活性金属
ロウ材を介しての接合が強固となる。従って、前記パワ
ーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃは
これを無酸素銅で形成しておくことが好ましい。
【００２３】更に前記パワーライン３ａ、３ｂ及び出力
ライン４ａ、４ｂ、４ｃはその表面にニッケルから成る
良導電性で、かつ耐蝕性及びロウ材に対する濡れ性が良
好な金属をメッキ法により被着させておくと、パワーラ
イン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃの酸化
腐蝕を有効に防止しつつパワーライン３ａ、３ｂ及び出
力ライン４ａ、４ｂ、４ｃにスイッチング素子５や外部
電源、外部の３相モータ等を半田等のロウ材を介して極
めて強固に接続させることができる。従って、前記前記
パワーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４
ｃはその表面にニッケルから成る良導電性で、かつ耐蝕
性及びロウ材に対する濡れ性が良好な金属をメッキ法に
より被着させておくことが好ましい。
ライン４ａ、４ｂ、４ｃはその表面にニッケルから成る
良導電性で、かつ耐蝕性及びロウ材に対する濡れ性が良
好な金属をメッキ法により被着させておくと、パワーラ
イン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃの酸化
腐蝕を有効に防止しつつパワーライン３ａ、３ｂ及び出
力ライン４ａ、４ｂ、４ｃにスイッチング素子５や外部
電源、外部の３相モータ等を半田等のロウ材を介して極
めて強固に接続させることができる。従って、前記前記
パワーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４
ｃはその表面にニッケルから成る良導電性で、かつ耐蝕
性及びロウ材に対する濡れ性が良好な金属をメッキ法に
より被着させておくことが好ましい。
【００２４】前記セラミック回路基板１はまたセラミッ
ク基板２の一方主面に配置されたパワーライン３ａ及び
各出力ライン４ａ、４ｂ、４ｃ上に複数のスイッチング
素子５が搭載されており、かつパワーライン３ａ上に搭
載されたスイッチング素子５はワイヤ等からなる第１の
接続手段６を介して各出力ライン４ａ、４ｂ、４ｃに、
また出力ライン４ａ、４ｂ、４ｃ上に搭載されたスイッ
チング素子５はワイヤ等からなる第２の接続手段７を介
してセラミック基板２の他方主面に配置されたパワーラ
イン３ｂに電気的に接続されている。
ク基板２の一方主面に配置されたパワーライン３ａ及び
各出力ライン４ａ、４ｂ、４ｃ上に複数のスイッチング
素子５が搭載されており、かつパワーライン３ａ上に搭
載されたスイッチング素子５はワイヤ等からなる第１の
接続手段６を介して各出力ライン４ａ、４ｂ、４ｃに、
また出力ライン４ａ、４ｂ、４ｃ上に搭載されたスイッ
チング素子５はワイヤ等からなる第２の接続手段７を介
してセラミック基板２の他方主面に配置されたパワーラ
イン３ｂに電気的に接続されている。
【００２５】前記スイッチング素子５はＩＧＢＴ（Ｉｎ
ｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌｏｒ Ｔｒａｎ
ｓｉｓｔｏｒ）等の素子が用いられており、電流のオ
ン、オフを制御し、各スイッチング素子５のオン・オフ
を少しずつずらせることによってパワーライン３ａ、３
ｂより供給された直流電源を３相の交流電源に変換し出
力ライン４ａ、４ｂ、４ｃに供給する作用をなす。
ｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌｏｒ Ｔｒａｎ
ｓｉｓｔｏｒ）等の素子が用いられており、電流のオ
ン、オフを制御し、各スイッチング素子５のオン・オフ
を少しずつずらせることによってパワーライン３ａ、３
ｂより供給された直流電源を３相の交流電源に変換し出
力ライン４ａ、４ｂ、４ｃに供給する作用をなす。
【００２６】また前記第１の接続手段６及び第２の接続
手段７は、アルミニウムやアルミニウム−珪素合金から
なる、例えば直径が３００μｍの金属細線（ワイヤ）か
らなり、従来周知の超音波接続法等の接続法を用いるこ
とによって、パワーライン３ａ上に搭載されたスイッチ
ング素子５と各出力ライン４ａ、４ｂ、４ｃに、また出
力ライン４ａ、４ｂ、４ｃ上に搭載されたスイッチング
素子５とセラミック基板２の他方主面に形成されたパワ
ーライン３ｂに接続される。
手段７は、アルミニウムやアルミニウム−珪素合金から
なる、例えば直径が３００μｍの金属細線（ワイヤ）か
らなり、従来周知の超音波接続法等の接続法を用いるこ
とによって、パワーライン３ａ上に搭載されたスイッチ
ング素子５と各出力ライン４ａ、４ｂ、４ｃに、また出
力ライン４ａ、４ｂ、４ｃ上に搭載されたスイッチング
素子５とセラミック基板２の他方主面に形成されたパワ
ーライン３ｂに接続される。
【００２７】本発明のインバータ制御モジュールにおい
ては、２本のパワーライン３ａ、３ｂを間にセラミック
基板２を挟んで対向配置させるとともにパワーライン３
ａ、３ｂに流れる電流の方向を逆としておくことが重要
である。
ては、２本のパワーライン３ａ、３ｂを間にセラミック
基板２を挟んで対向配置させるとともにパワーライン３
ａ、３ｂに流れる電流の方向を逆としておくことが重要
である。
【００２８】前記２本のパワーライン３ａ、３ｂを間に
セラミック基板２を挟んで対向配置させるとともにパワ
ーライン３ａ、３ｂに流れる電流の方向を逆としておく
と２本のパワーライン３ａ、３ｂ間に相互インダクタン
スが効率良く発生し、この発生した相互インダクタンス
によって２本のパワーライン３ａ、３ｂの各々が有する
インダクタンスを大きく低減させ、その結果、２本のパ
ワーライン３ａ、３ｂ間に２０Ａ以上の直流電源を供給
するとともに各スイッチング素子５のオン・オフを少し
ずつずらせて出力ライン４ａ、４ｂ、４ｃより３相モー
タ等に３相交流電源を供給する際、スイッチング素子５
のオン・オフ時に前記２本のパワーライン３ａ、３ｂが
有するインダクタンスに起因して定格電圧より高いサー
ジ電圧が発生することはなく、これによってスイッチン
グ素子５に過電圧がかかり、スイッチング素子５が破壊
するのを有効に防止してインバータ制御モジュールを安
定、かつ信頼性よく作動させることが可能となる。
セラミック基板２を挟んで対向配置させるとともにパワ
ーライン３ａ、３ｂに流れる電流の方向を逆としておく
と２本のパワーライン３ａ、３ｂ間に相互インダクタン
スが効率良く発生し、この発生した相互インダクタンス
によって２本のパワーライン３ａ、３ｂの各々が有する
インダクタンスを大きく低減させ、その結果、２本のパ
ワーライン３ａ、３ｂ間に２０Ａ以上の直流電源を供給
するとともに各スイッチング素子５のオン・オフを少し
ずつずらせて出力ライン４ａ、４ｂ、４ｃより３相モー
タ等に３相交流電源を供給する際、スイッチング素子５
のオン・オフ時に前記２本のパワーライン３ａ、３ｂが
有するインダクタンスに起因して定格電圧より高いサー
ジ電圧が発生することはなく、これによってスイッチン
グ素子５に過電圧がかかり、スイッチング素子５が破壊
するのを有効に防止してインバータ制御モジュールを安
定、かつ信頼性よく作動させることが可能となる。
【００２９】また同時に２本のパワーライン３ａ、３ｂ
はその間に絶縁性に優れたセラミック基板２が介在して
いることからパワーライン３ａ、３ｂに２０Ａ以上とい
う非常に大きな電流を流し６００Ｖ以上の電圧がかかっ
たとしてもパワーライン３ａ、３ｂ間に放電が発生し、
セラミック回路基板１にショートを発生させることはな
く、これによってインバータ制御モジュールの作動を高
信頼性となすことが可能となる。
はその間に絶縁性に優れたセラミック基板２が介在して
いることからパワーライン３ａ、３ｂに２０Ａ以上とい
う非常に大きな電流を流し６００Ｖ以上の電圧がかかっ
たとしてもパワーライン３ａ、３ｂ間に放電が発生し、
セラミック回路基板１にショートを発生させることはな
く、これによってインバータ制御モジュールの作動を高
信頼性となすことが可能となる。
【００３０】なお、前記セラミック基板２はその厚みが
２ｍｍを超えると２本のパワーライン３ａ、３ｂ間に相
互インダクタンスを効率良く発生させるのが困難とな
り、また０．２ｍｍ未満となるとセラミック基板２の機
械的強度が劣化してインバータ制御モジュールとしての
信頼性が低下してしまう危険性がある。従って、前記セ
ラミック基板２はその厚みを０．２ｍｍ乃至２ｍｍの範
囲としておくことが好ましい。
２ｍｍを超えると２本のパワーライン３ａ、３ｂ間に相
互インダクタンスを効率良く発生させるのが困難とな
り、また０．２ｍｍ未満となるとセラミック基板２の機
械的強度が劣化してインバータ制御モジュールとしての
信頼性が低下してしまう危険性がある。従って、前記セ
ラミック基板２はその厚みを０．２ｍｍ乃至２ｍｍの範
囲としておくことが好ましい。
【００３１】また前記セラミック基板２はその絶縁耐圧
が１０ｋＶ／ｍｍ未満となると、セラミック基板２の厚
みが、例えば、０．２ｍｍと薄いものとなったときにパ
ワーライン３ａ、３ｂ間に放電が生じ、セラミック回路
基板１にショートが発生してしまう危険性がある。従っ
て、前記セラミック基板２はその耐電圧を１０ｋＶ／ｍ
ｍ以上としておくことが好ましい。
が１０ｋＶ／ｍｍ未満となると、セラミック基板２の厚
みが、例えば、０．２ｍｍと薄いものとなったときにパ
ワーライン３ａ、３ｂ間に放電が生じ、セラミック回路
基板１にショートが発生してしまう危険性がある。従っ
て、前記セラミック基板２はその耐電圧を１０ｋＶ／ｍ
ｍ以上としておくことが好ましい。
【００３２】更に本発明のインバータ制御モジュールに
おいては、前記セラミック基板２の一方主面に配設され
るパワーライン３ａの幅を該パワーライン３ａに流れる
電流の上流側から下流側にかけて広く形成しておくこと
が重要である。
おいては、前記セラミック基板２の一方主面に配設され
るパワーライン３ａの幅を該パワーライン３ａに流れる
電流の上流側から下流側にかけて広く形成しておくこと
が重要である。
【００３３】前記セラミック基板２の一方主面に配設さ
れるパワーライン３ａの幅を該パワーライン３ａに流れ
る電流の上流側から下流側にかけて広く形成しておくと
セラミック基板２の一方主面に形成されたパワーライン
３ａを流れる電流の電流密度は上流側から下流側にかけ
て低くなるが前記パワーライン３ａを流れる電流の上流
側から下流側にかけて幅を広く形成したことから前記パ
ワーライン３ａの面積はパワーライン３ａを流れる電流
の上流側から下流側にかけて広くなりパワーライン３ａ
を流れる電流の電流密度が上流側から下流側にかけて変
化しても前記２本のパワーライン３ａ、３ｂ間に発生す
る相互インダクタンスを均等に発生させるとともに該相
互インダクタンスによって２本のパワーライン３ａ、３
ｂが有するインダクタンスを効果的に低減させることが
でき、これによって２本のパワーライン間３ａ、３ｂに
２０Ａ以上の直流電流を供給するとともに各スイッチン
グ素子５のオン・オフを少しずつずらせて出力ライン４
ａ、４ｂ、４ｃより３相モータ等に３相交流電源を供給
する際、スイッチング素子５のオン・オフ時に前記２本
のパワーライン３ａ、３ｂが有するインダクタンスに起
因して定格電流より高いサージ電圧が発生することはな
く、その結果、スイッチング素子５に過電圧がかかり、
スイッチング素子５が破壊するのをより効果的に防止し
てインバータ制御モジュールを安定、かつ信頼性よく作
動させることが可能となる。
れるパワーライン３ａの幅を該パワーライン３ａに流れ
る電流の上流側から下流側にかけて広く形成しておくと
セラミック基板２の一方主面に形成されたパワーライン
３ａを流れる電流の電流密度は上流側から下流側にかけ
て低くなるが前記パワーライン３ａを流れる電流の上流
側から下流側にかけて幅を広く形成したことから前記パ
ワーライン３ａの面積はパワーライン３ａを流れる電流
の上流側から下流側にかけて広くなりパワーライン３ａ
を流れる電流の電流密度が上流側から下流側にかけて変
化しても前記２本のパワーライン３ａ、３ｂ間に発生す
る相互インダクタンスを均等に発生させるとともに該相
互インダクタンスによって２本のパワーライン３ａ、３
ｂが有するインダクタンスを効果的に低減させることが
でき、これによって２本のパワーライン間３ａ、３ｂに
２０Ａ以上の直流電流を供給するとともに各スイッチン
グ素子５のオン・オフを少しずつずらせて出力ライン４
ａ、４ｂ、４ｃより３相モータ等に３相交流電源を供給
する際、スイッチング素子５のオン・オフ時に前記２本
のパワーライン３ａ、３ｂが有するインダクタンスに起
因して定格電流より高いサージ電圧が発生することはな
く、その結果、スイッチング素子５に過電圧がかかり、
スイッチング素子５が破壊するのをより効果的に防止し
てインバータ制御モジュールを安定、かつ信頼性よく作
動させることが可能となる。
【００３４】特に、前記セラミック基板２の一方主面に
配設されるパワーライン３ａの上流側の幅をＷ１（ｍ
ｍ）、下流側の幅をＷ２（ｍｍ）、長さをＬ（ｍｍ）と
した場合、 Ｗ２＞Ｗ１（１＋Ｌ／５０） の関係を満たす寸法としておくとパワーライン３ａ、３
ｂ間に相互インダクタンスを均等に発生させ、この発生
した相互インダクタンスによって２本のパワーライン３
ａ、３ｂの各々が有するインダクタンスをより一層効果
的に低減させ、その結果、２本のパワーライン３ａ、３
ｂ間に２０Ａ以上の直流電源を供給するとともに各スイ
ッチング素子５のオン・オフを少しずつずらせて出力ラ
イン４ａ、４ｂ、４ｃより３相モータ等に３相交流電源
を供給する際、スイッチング素子５のオン・オフ時に前
記２本のパワーライン３ａ、３ｂが有するインダクタン
スに起因して定格電圧より高いサージ電圧が発生するこ
とはなく、これによってスイッチング素子５に過電圧が
かかり、スイッチング素子５が破壊するのをより有効に
防止してインバータ制御モジュールをより安定、かつよ
り信頼性よく作動させることが可能となる。
配設されるパワーライン３ａの上流側の幅をＷ１（ｍ
ｍ）、下流側の幅をＷ２（ｍｍ）、長さをＬ（ｍｍ）と
した場合、 Ｗ２＞Ｗ１（１＋Ｌ／５０） の関係を満たす寸法としておくとパワーライン３ａ、３
ｂ間に相互インダクタンスを均等に発生させ、この発生
した相互インダクタンスによって２本のパワーライン３
ａ、３ｂの各々が有するインダクタンスをより一層効果
的に低減させ、その結果、２本のパワーライン３ａ、３
ｂ間に２０Ａ以上の直流電源を供給するとともに各スイ
ッチング素子５のオン・オフを少しずつずらせて出力ラ
イン４ａ、４ｂ、４ｃより３相モータ等に３相交流電源
を供給する際、スイッチング素子５のオン・オフ時に前
記２本のパワーライン３ａ、３ｂが有するインダクタン
スに起因して定格電圧より高いサージ電圧が発生するこ
とはなく、これによってスイッチング素子５に過電圧が
かかり、スイッチング素子５が破壊するのをより有効に
防止してインバータ制御モジュールをより安定、かつよ
り信頼性よく作動させることが可能となる。
【００３５】かくして上述のインバータ制御モジュール
によれば、２本のパワーライン３ａ、３ｂを外部電源
に、出力ライン４ａ、４ｂ、４ｃを３相モータ等に接続
し、外部電源より２本のパワーライン３ａ、３ｂ間に２
０Ａ以上の直流電源を供給するとともに各スイッチング
素子５のオン・オフを少しずつずらせながら繰り返し行
なわせることによって出力ライン４ａ、４b、４ｃから
３相の交流電源が導出され、これによってインバータ制
御モジュールとして機能する。
によれば、２本のパワーライン３ａ、３ｂを外部電源
に、出力ライン４ａ、４ｂ、４ｃを３相モータ等に接続
し、外部電源より２本のパワーライン３ａ、３ｂ間に２
０Ａ以上の直流電源を供給するとともに各スイッチング
素子５のオン・オフを少しずつずらせながら繰り返し行
なわせることによって出力ライン４ａ、４b、４ｃから
３相の交流電源が導出され、これによってインバータ制
御モジュールとして機能する。
【００３６】なお、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能である。
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能である。
【００３７】
【発明の効果】本発明のインバータ制御モジュールによ
れば、２本のパワーラインを間にセラミック基板を挟ん
で対向配置させるとともに各々のパワーラインに流れる
電流の方向を逆としたことから２本のパワーライン間に
相互インダクタンスを効率良く発生させるとともに該相
互インダクタンスによって２本のパワーラインが有する
インダクタンスを大きく低減させることができる。
れば、２本のパワーラインを間にセラミック基板を挟ん
で対向配置させるとともに各々のパワーラインに流れる
電流の方向を逆としたことから２本のパワーライン間に
相互インダクタンスを効率良く発生させるとともに該相
互インダクタンスによって２本のパワーラインが有する
インダクタンスを大きく低減させることができる。
【００３８】更に本発明のインバータ制御モジュールに
よれば、セラミック基板の一方主面に形成されたパワー
ラインを流れる電流の電流密度は上流側から下流側にか
けて低くなるが前記パワーラインを流れる電流の上流側
から下流側にかけて幅を広く形成したことから前記パワ
ーラインの面積はパワーラインを流れる電流の上流側か
ら下流側にかけて広くなり２本のパワーライン間に発生
する相互インダクタンスを均等に発生させるとともに該
相互インダクタンスによって２本のパワーラインが有す
るインダクタンスを一層効果的に低減させることがで
き、これによって２本のパワーライン間に２０Ａ以上の
直流電流を供給するとともに各スイッチング素子のオン
・オフを少しずつずらせて出力ラインより３相モータ等
に３相交流電源を供給する際、スイッチング素子のオン
・オフ時に前記２本のパワーラインが有するインダクタ
ンスに起因して定格電流より高いサージ電圧が発生する
ことはなく、その結果、スイッチング素子に過電圧がか
かり、スイッチング素子が破壊するのをより効果的に防
止してインバータ制御モジュールを安定、かつ信頼性よ
く作動させることが可能となる。
よれば、セラミック基板の一方主面に形成されたパワー
ラインを流れる電流の電流密度は上流側から下流側にか
けて低くなるが前記パワーラインを流れる電流の上流側
から下流側にかけて幅を広く形成したことから前記パワ
ーラインの面積はパワーラインを流れる電流の上流側か
ら下流側にかけて広くなり２本のパワーライン間に発生
する相互インダクタンスを均等に発生させるとともに該
相互インダクタンスによって２本のパワーラインが有す
るインダクタンスを一層効果的に低減させることがで
き、これによって２本のパワーライン間に２０Ａ以上の
直流電流を供給するとともに各スイッチング素子のオン
・オフを少しずつずらせて出力ラインより３相モータ等
に３相交流電源を供給する際、スイッチング素子のオン
・オフ時に前記２本のパワーラインが有するインダクタ
ンスに起因して定格電流より高いサージ電圧が発生する
ことはなく、その結果、スイッチング素子に過電圧がか
かり、スイッチング素子が破壊するのをより効果的に防
止してインバータ制御モジュールを安定、かつ信頼性よ
く作動させることが可能となる。
【００３９】また同時に２本のパワーラインはその間に
絶縁性に優れたセラミック基板が介在していることから
パワーラインに２０Ａ以上という非常に大きな電流を流
し６００Ｖ以上の電圧がかかったとしてもパワーライン
間に放電が発生し、セラミック回路基板にショートを発
生させることはなく、これによってインバータ制御モジ
ュールの作動を高信頼性となすことが可能となる。
絶縁性に優れたセラミック基板が介在していることから
パワーラインに２０Ａ以上という非常に大きな電流を流
し６００Ｖ以上の電圧がかかったとしてもパワーライン
間に放電が発生し、セラミック回路基板にショートを発
生させることはなく、これによってインバータ制御モジ
ュールの作動を高信頼性となすことが可能となる。
【図１】本発明のインバータ制御モジュールの一実施例
を示す平面図である。
を示す平面図である。
【図２】図１に示すインバータ制御モジュールの断面図
である。
である。
【図３】従来のインバータ制御モジュールの平面図であ
る。
る。
【図４】図３に示すインバータ制御モジュールの断面図
である。
である。
１・・・・・・・・・セラミック回路基板 ２・・・・・・・・・セラミック基板 ３ａ、３ｂ・・・・・パワーライン ４ａ、４ｂ、４ｃ・・出力ライン ５・・・・・・・・・スイッチング素子 ６・・・・・・・・・第１の接続手段 ７・・・・・・・・・第２の接続手段
Claims (1)
- 【請求項１】セラミック基板と、該セラミック基板の両
主面に対向配置され、流れる電流の方向が逆である２本
のパワーラインと、前記セラミック基板の一方主面に配
置された３本の出力ラインと、前記セラミック基板の一
方主面に形成されているパワーライン及び各出力ライン
に搭載されている複数個のスイッチング素子と、前記パ
ワーライン上のスイッチング素子を各出力ラインに接続
する第１の接続手段及び各出力ライン上に搭載されてい
るスイッチング素子をセラミック基板の他方主面に形成
されているパワーラインに接続する第２の接続手段とか
ら成り、前記セラミック基板の一方主面に形成されてい
るパワーラインは流れる電流の上流側から下流側にかけ
て幅が広く形成されていることを特徴とするインバータ
制御モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000387858A JP3677449B2 (ja) | 2000-12-20 | 2000-12-20 | インバータ制御モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000387858A JP3677449B2 (ja) | 2000-12-20 | 2000-12-20 | インバータ制御モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002190570A true JP2002190570A (ja) | 2002-07-05 |
| JP3677449B2 JP3677449B2 (ja) | 2005-08-03 |
Family
ID=18854701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000387858A Expired - Fee Related JP3677449B2 (ja) | 2000-12-20 | 2000-12-20 | インバータ制御モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3677449B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011172442A (ja) * | 2010-02-22 | 2011-09-01 | Daikin Industries Ltd | 電力変換装置 |
| JP5610059B2 (ja) * | 2011-03-17 | 2014-10-22 | 富士通株式会社 | 通話管理装置、通話管理方法、及びプログラム |
-
2000
- 2000-12-20 JP JP2000387858A patent/JP3677449B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011172442A (ja) * | 2010-02-22 | 2011-09-01 | Daikin Industries Ltd | 電力変換装置 |
| JP5610059B2 (ja) * | 2011-03-17 | 2014-10-22 | 富士通株式会社 | 通話管理装置、通話管理方法、及びプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3677449B2 (ja) | 2005-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003101184A (ja) | セラミック回路基板およびその製造方法 | |
| JP4334054B2 (ja) | セラミックス回路基板 | |
| US6787706B2 (en) | Ceramic circuit board | |
| JP3635020B2 (ja) | インバータ制御モジュール | |
| JP2002170922A (ja) | インバータ制御モジュール | |
| JP3677449B2 (ja) | インバータ制御モジュール | |
| JP4344465B2 (ja) | インバータ制御モジュール | |
| JP3825309B2 (ja) | インバータ制御モジュール | |
| JP4475757B2 (ja) | インバータ制御モジュール | |
| JP4290860B2 (ja) | インバータ制御モジュール | |
| JP3631675B2 (ja) | インバータ制御モジュール | |
| JP3635012B2 (ja) | インバータ制御モジュール | |
| JP4475773B2 (ja) | インバータ制御モジュール | |
| JP3635027B2 (ja) | インバータ制御モジュール | |
| JP4646417B2 (ja) | セラミック回路基板 | |
| JP3635053B2 (ja) | インバータ制御モジュール | |
| JP3934966B2 (ja) | セラミック回路基板 | |
| JP2002043509A (ja) | インバータ制御モジュール | |
| JP2001068808A (ja) | セラミック回路基板 | |
| JP2002164501A (ja) | インバータ制御モジュール | |
| JP4721929B2 (ja) | 多層回路基板および電子部品モジュール | |
| JP4721533B2 (ja) | セラミック回路基板 | |
| JP4721534B2 (ja) | セラミック回路基板 | |
| JP2003163429A (ja) | セラミック回路基板 | |
| JP2002289989A (ja) | セラミック回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050426 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050509 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |