JP2002184860A - 半導体装置および半導体装置におけるコンタクトホールの形成方法 - Google Patents

半導体装置および半導体装置におけるコンタクトホールの形成方法

Info

Publication number
JP2002184860A
JP2002184860A JP2001273454A JP2001273454A JP2002184860A JP 2002184860 A JP2002184860 A JP 2002184860A JP 2001273454 A JP2001273454 A JP 2001273454A JP 2001273454 A JP2001273454 A JP 2001273454A JP 2002184860 A JP2002184860 A JP 2002184860A
Authority
JP
Japan
Prior art keywords
contact hole
etching
forming
film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001273454A
Other languages
English (en)
Other versions
JP3449998B2 (ja
Inventor
Mamoru Fujimoto
衛 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2001273454A priority Critical patent/JP3449998B2/ja
Priority to US09/969,991 priority patent/US6613684B2/en
Publication of JP2002184860A publication Critical patent/JP2002184860A/ja
Application granted granted Critical
Publication of JP3449998B2 publication Critical patent/JP3449998B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816Aspects relating to the layout of the pattern or to the size of vias or trenches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335Making a connection between the transistor and the capacitor, e.g. plug
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48Data lines or contacts therefor
    • H10B12/488Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 半導体基板上に開放するコンタクトホール
と、保護膜で覆われた導電部に開放するコンタクトホー
ルとを容易かつ高精度で形成する。 【解決手段】 コンタクトホール22を形成すべき導電
部11d上の保護膜14は、該保護膜で覆われた前記導
電部11dを埋設する絶縁膜15の表面から対応する前
記導電部11dの頂部を露出させるエッチング開口20
の形成により、予め除去される。このエッチング開口2
0は、前記絶縁膜15と同質の材料により埋め戻され、
その後、実質的に保護膜14を有しない半導体基板10
上に開放するコンタクトホール21と、導電部11d上
に開放するコンタクトホール22とが、実質的に同一条
件でのエッチング処理により、同時的に形成される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置および
半導体装置におけるコンタクトホールの形成方法に関
し、特に、層間絶縁膜のような絶縁膜を貫通する導電路
のためのコンタクトホールの形成方法に関する。
【0002】
【従来の技術】MOSトランジスタのような半導体素子
を含む半導体装置では、例えば、半導体基板上の一対の
MOSトランジスタの両ゲート電極間に、これらMOS
トランジスタを埋設する絶縁膜を通して、半導体基板上
の活性領域に開放するコンタクトホールを形成する場
合、一般的には、自己整合コンタクト法によりコンタク
トホールが形成される。
【0003】この自己整合コンタクト法によれば、例え
ば、半導体基板上にMOSトランジスタのためのゲート
電極を覆う例えばシリコン窒化膜のような保護膜が形成
される。さらに、このゲート電極を前記保護膜と共に埋
め込むシリコン酸化膜のような絶縁膜が形成される。こ
の絶縁膜上には、必要に応じて、多層配線構造のための
配線が形成されるが、この配線に先立って、前記ゲート
電極間で半導体基板上に開放するコンタクトホールを形
成するために、前記両ゲート電極間領域を部分的に露出
させるエッチングマスクおよびエッチングガスを用いて
前記絶縁膜の前記両ゲート電極間部分がエッチング処理
を受ける。
【0004】エッチングガスは、前記絶縁膜のエッチン
グ速度に比較して、前記保護膜のそれよりも著しく低い
値を示すことから、前記したエッチング処理中に前記保
護膜は、前記エッチングガスから前記ゲート電極を保護
する作用をなす。またこのエッチング処理中に前記保護
膜の前記した両ゲート電極の側壁を覆う側壁部が露出す
ると、この側壁部はエッチングストッパとして機能する
ことから、前記したエッチングマスクの配置精度の如何
に拘わらず、両ゲート電極間に高精度でコンタクトホー
ルを形成することができ、このコンタクトホールを充填
する導電材料により、所定の電気的導通が図られる。
【0005】
【発明が解決しようとする課題】ところで、前記したよ
うな従来の半導体装置では、半導体基板上に開放するコ
ンタクトホールと、前記したような保護膜で覆われたゲ
ート電極のような導電部上に開放するコンタクトホール
とを必要とする場合がある。
【0006】前者では、絶縁膜の所定箇所に単一のエッ
チング処理を施すことにより、コンタクトホールを形成
することができる。しかしながら、後者では、前記絶縁
膜にエッチング処理を施した後、露出する保護膜にエッ
チング処理を施す必要がある。この保護膜は、前記絶縁
膜とは、耐エッチング特性を異にすることから、これら
両コンタクトホールの形成工程は、それらのエッチング
条件が相互に大きく異なる。
【0007】そのため、従来の製造方法では、半導体基
板上に開放するコンタクトホール形成用マスクを用いた
エッチング処理と、保護膜で覆われた導電部上に開放す
るコンタクトホール形成用マスクを用いたエッチング処
理とを個別に行う必要があることから、両コンタクトホ
ールを許容誤差内に収めるために、各コンタクトホール
の形成用のマスクの相互の位置合わせを高精度で行う必
要がある。
【0008】このことから、より容易かつ高精度で両コ
ンタクトホールを形成し得る方法が望まれていた。
【0009】
【課題を解決するための手段】本発明は、以上の点を解
決するために、次の構成を採用する。
【0010】〈構成〉本発明は、半導体基板と、該半導
体基板上に形成され、保護膜で覆われた導電部と、該導
電部を覆うべく前記半導体基板上に積層される絶縁膜と
を備える半導体装置において、前記絶縁膜を経て前記半
導体基板上または前記絶縁膜内に埋設された電気接続部
に開放する第1のコンタクトホールと、前記絶縁膜およ
び前記保護膜を経て該保護膜下の前記導電部に開放する
第2のコンタクトホールとを形成する方法であって、前
記第2のコンタクトホールが形成される前記導電部上の
前記保護膜をエッチング処理により部分的に除去すべく
該保護膜に対するエッチング速度が前記絶縁膜に対する
それよりも大きな値を示すエッチング媒体を用いて前記
絶縁膜の表面から対応する前記導電部の頂部を露出させ
るエッチング開口を形成すること、前記エッチング開口
を前記絶縁膜と同質の材料で埋め戻すこと、埋め戻され
た前記絶縁膜の層に単一のエッチング媒体を用いたエッ
チング処理を施すことにより、前記半導体基板または前
記絶縁膜内に埋設された電気接続部に開放する前記第1
のコンタクトホールおよび前記導電部に開放する前記第
2のコンタクトホールを同時的に形成することを特徴と
する。
【0011】本発明に係る前記方法では、第2のコンタ
クトホールが形成される前記導電部上の保護膜は、前記
絶縁膜の表面から対応する前記導電部の頂部を露出させ
る前記エッチング開口の形成により、予め除去され、こ
のエッチング開口は、前記絶縁膜と同質の材料により埋
め戻されることにより、第1のコンタクトホールの形成
と実質的に同一条件でのエッチング処理が可能となる。
【0012】しかも、前記エッチング開口の形成では、
前記保護膜に対するエッチング速度が前記絶縁膜に対す
るそれよりも大きな値を示すエッチング媒体が用いられ
ることから、エッチング開口の周壁がビア樽形状あるい
は先細りテーパ形状のような不整形状となることなく、
さらにエッチング媒体の切り換えによる絶縁膜と保護膜
との界面でのエッチング停止現象を招くことなく、前記
保護膜の所定箇所を好適に除去することができる。
【0013】従って、本発明の前記方法によれば、前記
した埋め戻し後の前記第1のコンタクトホールおよび第
2のコンタクトホールの形成のための最終的なエッチン
グ処理を実質的に同一条件で行うことが可能となること
から、第1のコンタクトホールおよび第2のコンタクト
ホールのための両開口パターンが配置された単一のエッ
チングマスクを用いたエッチング処理により、両コンタ
クトホールを一括的に形成することができる。
【0014】前記導電部には、前記半導体基板上に形成
される電界効果型半導体素子のゲート電極あるいは信号
配線の他、半導体基板上に形成される種々の導電部が含
まれる。
【0015】前記エッチング媒体の前記保護膜に関する
エッチング速度は、前記絶縁膜に関するそれの1.3〜
2.0倍とすることができる。
【0016】また、前記絶縁膜が酸化シリコンであり、
前記保護膜は、自己整合コンタクト法でエッチングスト
ッパとして使用されるシリコン窒化膜であるとき、前記
エッチング媒体は、CHF3とCOとの混合ガスを用い
ることができる。
【0017】また、上記課題を解決するために、本発明
に係る半導体装置の代表的なものによれば、基板と、そ
の基板上に配置された導電部と、導電部の側壁に接する
ように設けられ、導電部の側壁から離れた部分での基板
からの高さが導電部の側壁に接する部分での基板からの
高さよりも高い保護膜と、導電部を含む基板上に形成さ
れた絶縁膜と、導電部上の絶縁膜に設けられ、導電部上
面に至るコンタクトホールと、コンタクトホール内に設
けられ、導電部と電気的に接続される導体とから構成さ
れるものである。
【0018】加えて、本発明に係るコンタクトホールの
形成方法のもう一つは、半導体素子が形成された基板上
に、それぞれ離間して配置される複数の導電部と導電部
の側壁および上面に設けられる保護膜を形成する工程
と、導電部を含む基板上に絶縁膜を形成する工程と、絶
縁膜上にエッチングマスクを形成し、そのエッチングマ
スクをマスクとしてエッチングを行うことで、基板上の
絶縁膜に導電部間にある半導体素子を露出させる第1コ
ンタクトホールを形成し、導電部上の絶縁膜に導電部上
面を露出させる第2コンタクトホールを形成する工程と
を有するコンタクトホールの形成方法において、絶縁膜
を形成する工程の前に、基板上に、導電部と導電部上面
に形成される保護膜との厚さの和と略同一、または、そ
れよりも薄い膜厚を有し、かつ、保護膜のエッチングレ
ートよりも低いエッチングレートを有する塗布膜を形成
する工程と、塗布膜および保護膜上に、導電部に至る第
2コンタクトホールが設けられる導電部上面の保護膜を
露出させる開口部を有するレジストマスクを形成する工
程と、レジストマスクをマスクとしてエッチングを行
い、第2コンタクトホールが形成される導電部上面の保
護膜を除去する工程と、保護膜を除去する工程の後、レ
ジストマスクと塗布膜とを除去する工程とを有すること
を特徴とする。
【0019】
【発明の実施の形態】以下、本発明を図示の実施の形態
について詳細に説明する。
【0020】〈具体例1〉図1および図2は、本発明に
係る半導体製造工程の具体例1を示す。
【0021】図1(a)に示されているように、例えば
シリコン半導体基板10の活性領域に、MOSトランジ
スタのための複数のゲート電極11(11a〜11e)
が相互に間隔をおいて並列的に形成される。
【0022】各ゲート電極11は、図示の例では、不純
物を含むポリシリコン12および導電性を高めるための
例えばタングステンシリサイド13の各層からなる従来
よく知られた多層構造を有し、それぞれの頂部に例えば
シリコン窒化膜から成る保護膜14の層が形成されてい
る。これらゲート電極11は、例えば、前記基板10上
に、図示しないが従来よく知られたゲート酸化膜を介し
て前記ポリシリコン材料および前記シリサイド材料を順
次積層した後、この積層体の上面にフォトリソエッチン
グ技術を用いてシリコン窒化膜からなる保護膜14を形
成し、該保護膜をエッチングマスクとする選択エッチン
グ処理により、前記積層体および前記ゲート酸化膜の不
要部分を除去することにより、形成される。
【0023】図示しないが、頂部に保護膜14を有する
各ゲート電極11をマスクとして、該ゲート電極11の
両側にソース・ドレインを形成するための不純物が例え
ばイオン注入法により前記基板10上に注入される。
【0024】各ゲート電極11に対応したソース・ドレ
インを形成した後、図1(b)に示されているように、
各ゲート電極11を覆うべく、例えばCVD法により、
前記保護膜14の材料と同様なシリコン窒化膜材料が堆
積される。
【0025】このシリコン窒化膜材料の堆積により、各
ゲート電極11の頂部を覆う保護膜14には、その頂部
14aに連続して、ゲート電極11の側壁を覆う側壁部
14bが形成され、さらに、前記基板10上の各ゲート
電極11間には、側壁部14bに連続して薄肉部である
底部14cが形成される。これにより、保護膜14の頂
部14aの厚さ寸法は、前記底部14cの厚さ寸法に応
じた分が増大する。
【0026】シリコン窒化膜の堆積後、図1(c)に示
されているように、これらを埋設すべく、例えばシリコ
ン酸化膜から成る層間絶縁膜15が形成される。この層
間絶縁膜15は、その表面が平坦化処理を受ける。前記
絶縁膜15の平坦化処理を受けた表面には、所望のゲー
ト電極11間で、前記基板10の前記活性領域に形成さ
れた前記ソース・ドレインに開放するコンタクトホール
を自己整合コンタクト法で形成するために、所望のコン
タクトホールに対応する開口16aを有するエッチング
マスク16が形成される。図示の例では、ゲート電極1
1aおよびゲート電極11b間と、ゲート電極11bお
よびゲート電極11c間とのそれぞれに、自己整合コン
タクトホールが形成される。
【0027】前記エッチングマスク16を用いた選択エ
ッチングにより前記絶縁膜15がエッチング処理を受け
る。エッチング処理に用いられるエッチング媒体として
は、例えばCF系のエッチングガスが用いられる。
【0028】このエッチングガスは、シリコン酸化膜か
らなる前記絶縁膜15に関するエッチング速度がシリコ
ン窒化膜からなる保護膜14に関するそれよりも充分に
大きい。そのため、前記絶縁膜15のエッチングマスク
16の開口16aに対応した部分が除去され、その結
果、保護膜層14の頂部14aの一部、側壁部14bお
よび底部14cが前記エッチングガスに晒されると、薄
肉部である底部14cは比較的短時間で除去されるが、
この底部14cを除く頂部14aおよび側壁部14b
は、前記絶縁膜15の側壁部14b間の部分が除去され
た後にも残存する。
【0029】従って、保護膜14の頂部14aおよび側
壁部14bは、従来よく知られているように、実質的な
エッチングストッパとして機能することから、エッチン
グマスク16の配置精度の如何に拘わらず、ゲート電極
11に関連して設けられる保護膜14のエッチングスト
ッパ作用により、図1(d)に示されているように、両
ゲート電極11間に高精度で所望の自己整合コンタクト
ホール17が形成される。
【0030】前記各コンタクトホール17には、該ホー
ルを充填するプラグ18が形成される。プラグ18は、
例えば不純物が添加されたポリシリコンからなり、導電
路を構成する。プラグ18の形成後、エッチングマスク
16が除去される。
【0031】続いて、前記した自己整合コンタクト法を
用いることなく、前記基板10の前記活性領域上に開放
する第1のコンタクトホール21(図2(b)参照)お
よび導電部であるゲート電極11上に開放する第2のコ
ンタクトホール22(図2(b)参照)が形成される
が、これら両コンタクトホール21および22の形成に
先立ち、第2のコンタクトホール22を形成すべき所望
のゲート電極11上の保護膜14が除去される。
【0032】図1(d)に示されているように、例えば
ゲート電極11d上に前記第2のコンタクトホールを形
成する場合、前記絶縁膜15の表面が平坦化処理を受
け、平坦化処理を受けた前記絶縁膜15上には、該絶縁
膜における対応する所望のゲート電極11dの上方を部
分的に露出させるための開口19aを有するエッチング
マスク19が形成される。
【0033】エッチングマスク19の開口19aの径
は、ゲート電極11dの幅寸法よりも充分に大きいこと
が望ましい。
【0034】前記マスク19を用いたエッチング処理に
より、前記絶縁膜15のゲート電極11dの上方に位置
する部分が除去され、前記絶縁膜15にはエッチング開
口20が形成される。
【0035】このエッチング処理に用いられるエッチン
グ媒体としては、例えばCHF3とCOとの混合エッチ
ングガスが用いられる。このエッチングガスは、シリコ
ン窒化膜からなる保護膜14に関するエッチング速度が
シリコン酸化膜からなる前記絶縁膜15に関するそれよ
りも大きい値を示す。従って、このエッチングガスの成
分割合を適宜設定することにより、絶縁膜15のエッチ
ング速度を1とするとき保護膜14のエッチング速度が
例えば1.3となるエッチングガスを得ることができ
る。
【0036】前記エッチングガスを用いたエッチング処
理では、前記絶縁膜15が部分的に除去され、その進行
に伴って、ゲート電極11dの保護膜14が露出する
と、前記絶縁膜15に比較して保護膜14が急速に除去
される。
【0037】その結果、図1(d)に示されているよう
に、エッチングマスク19の開口19aに沿って該開口
に対応したエッチング開口20が形成され、該エッチン
グ開口に不要な保護膜14が除去された状態でゲート電
極11dを露出させることができる。図1(d)に示す
例では、保護膜14は、ゲート電極11dに関連する頂
部14aと、該頂部に連なる側壁部14bの上半部とが
除去されている。
【0038】このエッチング開口20の形成工程では、
絶縁膜15および保護膜14は前記したエッチング速度
の比に応じてエッチングガスに反応することから、前記
絶縁膜15は保護膜14ほどに強く反応することがな
い。従って、エッチング開口20は、その周壁がその中
央部で外方に凸状に膨らむビア樽形状になることはな
い。また比較的口径が大きいことから、エッチング開口
20は、下方へ向けて口径を漸減する先細りテーパ形状
となることはなく、前記したとおり、エッチングマスク
19の開口19aに整合する適正なエッチング開口20
が形成される。
【0039】また、保護膜14に関するエッチング速度
が絶縁膜15に関するそれよりも大きい値を示すエッチ
ングガスを用いることにより、前記絶縁膜15の過剰な
削除による前記基板10への開口20の突き抜けを抑制
することができる。
【0040】さらに、エッチング開口20の形成工程で
は、エッチングガスの切り換えが行われることなく、単
一の前記エッチングガスにより、前記絶縁膜15および
保護膜14を除去できる。従って、従来のようなエッチ
ングガスの切り換えによる保護膜上への炭化膜の形成が
阻止されることから、この炭化膜による従来のようなエ
ッチング停止現象が生じることなく、好適にエッチング
開口20を形成し、該開口内に保護膜14が除去された
ゲート電極11dを露出させることができる。
【0041】前記したエッチングガスの成分割合は、絶
縁膜15のエッチング速度を1とするとき保護膜14の
エッチング速度が1.3〜2.0となる範囲で、適宜選
択することが望ましい。
【0042】エッチング開口20の形成後、エッチング
マスク19が除去される。その後、図2(a)に示され
ているように、前記絶縁膜15と同一材料であるシリコ
ン酸化膜材料が堆積され、この堆積により、プラグ18
が埋め込まれ、またエッチング開口20が埋め戻され
る。
【0043】このエッチング開口20の埋め戻し後、前
記絶縁膜15の表面が平坦化処理を受ける。その後、図
2(b)に示すように、両ゲート電極11dおよび11
c間で前記基板10の前記活性領域上に開放する第1の
コンタクトホール21および予め保護膜14が除去され
たゲート電極11上に開放する第2のコンタクトホール
22を形成するための開口24aおよび24bを有する
エッチングマスク24が前記絶縁膜15上に形成され
る。
【0044】図示の例では、エッチングマスク24に
は、さらに、各プラグ18の頂部に達する第3のコンタ
クトホール23および23のための各開口24cおよび
24cが設けられている。
【0045】前記エッチングマスク24を用いた前記絶
縁膜15のエッチング処理では、前記したコンタクトホ
ール17の形成に使用したと同様の例えばCF系のエッ
チングガスが用いられる。
【0046】エッチングマスク24を用いた各コンタク
トホール21、22、23および23のための前記した
エッチング処理では、第1のコンタクトホール21を除
く各コンタクトホール22、23および23の形成に関
して保護膜14が介在することはなく、また第1のコン
タクトホール21の形成に関して保護膜14の底部14
cが介在するが、前記したとおり、薄肉部である底部1
4cは、前記したCF系のエッチングガスにより、容易
に除去することができる。
【0047】従って、図2(b)に示されているよう
に、単一のエッチングマスク24を用いた単一のエッチ
ングガスを用いるエッチング処理で、第1のコンタクト
ホール21および第2のコンタクトホール22を含むコ
ンタクトホール群(21〜23)を一括的に形成するこ
とができる。
【0048】各コンタクトホール21、22および23
には、図示しないが、プラグ18と同様な各コンタクト
ホールを充填する導電路が形成され、エッチングマスク
24が除去された前記絶縁膜15上には、必要に応じて
多層配線を構成する電路が形成される。
【0049】前記したコンタクトホール形成方法によれ
ば、前記したとおり、所定のゲート電極11dに関連し
てエッチング開口20を形成することにより、所定のゲ
ート電極11dに関連する保護膜14を予め除去し、そ
の後、エッチング開口20を前記絶縁膜15と同一材料
で埋め戻すことにより、単一のエッチングマスク24を
用いた最終的なエッチング処理により、前記基板10の
前記活性領域上に開放する第1のコンタクトホール21
およびゲート電極11上に開放する第2のコンタクトホ
ール22を含むコンタクトホールを一括的に形成するこ
とができる。
【0050】従って、従来のような第1のコンタクトホ
ールのためのマスクと第2のコンタクトホールのための
マスクとの位置合わせを行うことなく、エッチングマス
ク24の開口24aおよび24bに対応して両コンタク
トホールを含むコンタクトホールを高精度で比較的容易
に形成することが可能となる。
【0051】エッチング開口20を埋め込む材料は、前
記絶縁膜15と同一材料に代えて、電気絶縁材料であり
かつ前記絶縁膜15とほぼ同一の耐エッチング特性を示
す材料を用いることができる。
【0052】具体例1では、ゲート電極に関連して本発
明に係るコンタクトホールの形成方法を説明した。次
に、本発明に係るコンタクトホールの形成方法をビット
線のような導電部に適用した例を図3および図4に沿っ
て説明する。
【0053】〈具体例2〉図3および図4は、本発明に
係る半導体製造工程の具体例2を示す。
【0054】図3(a)に示されているように、例えば
シリコン半導体基板10を覆う層間絶縁膜15上に、電
気信号を伝えるための複数の信号線25(25a〜25
e)が相互に間隔をおいて並列的に形成される。
【0055】前記信号線25は、メモリのビット線25
であり、該ビット線下の前記絶縁膜15内には、図面の
簡素化のために省略されているが、図1および図2に示
したゲート電極11(11a〜11e)が信号線25と
直角な方向に配列されている。
【0056】各信号線25は、不純物を含むポリシリコ
ン12の層を前記絶縁膜15の上面に形成し、さらに前
記ポリシリコン層上にフォトリソエッチング技術を用い
てシリコン窒化膜からなる保護膜14を形成し、該保護
膜をエッチングマスクとする選択エッチング処理によ
り、前記ポリシリコン層を除去することにより、形成さ
れる。
【0057】図3(b)に示すように、各信号線25の
頂部に形成される保護膜14と同一材料の堆積により、
保護膜14の頂部14aおよび該頂部に連なり、信号線
25の両側を覆う側壁部14bが形成され、これら保護
膜14の頂部14aおよび両側壁部14bにより、各信
号線25が覆われる。
【0058】各信号線25の頂部および側部を保護膜1
4で覆った後、前記絶縁膜15が引き続いて堆積され、
この新たなシリコン酸化膜材料の堆積により、図3
(c)に示されているように、前記保護膜14で覆われ
た各信号線25が前記絶縁膜15で埋め込まれる。
【0059】続いて、平坦化処理を受けた前記絶縁膜1
5上には、図3(d)に示されているように、所望の信
号線25間で、前記基板10の前記活性領域に設けられ
た前記ソース・ドレインに開放するコンタクトホールを
自己整合コンタクト法で形成するために、所望のコンタ
クトホールに対応する開口26aを有するエッチングマ
スク26が形成される。
【0060】図示の例では、信号線25aおよび信号線
25b間と、信号線25bおよび信号線25c間とのそ
れぞれに、自己整合コンタクトホールが形成される。
【0061】前記エッチングマスク26を用いた選択エ
ッチングにより前記絶縁膜15がエッチング処理を受け
る。エッチング処理に用いられるエッチング媒体として
は、前記したと同様なCF系のエッチングガスを用いる
ことができる。
【0062】このエッチングガスに対しては、前記した
とおり、保護膜14の頂部14aおよび側壁部14bが
実質的なエッチングストッパとして機能することから、
エッチングマスク26の配置精度の如何に拘わらず、前
記したと同様な保護膜14のエッチングストッパ作用に
より、図3(d)に示されているように、両信号線25
間に、前記基板10に至る所望の自己整合コンタクトホ
ール27が高精度で形成される。
【0063】図4(a)に示されているように、各コン
タクトホール27内に前記したと同様なプラグ28が形
成され、各プラグ28に関連してキャパシタを構成する
ためのストレージノード29、該ストレージノードを覆
う誘電体膜30および該誘電体膜が形成された前記スト
レージノード29を埋め込む導電層31が形成される。
ストレージノード29および導電層31は、両者間に前
記誘電体膜30を挟み込むことにより、メモリセルのキ
ャパシタを構成する。
【0064】前記メモリセルキャパシタの導電層31に
は、前記絶縁膜15上に伸びる電気接続部31aが形成
されている。導電層31は、該導電層のための堆積材料
の不要部分をマスク32を用いた選択エッチング処理に
より除去し、その後に残存する部分により形成される。
【0065】この導電層31のパターニング後、前記し
た自己整合コンタクト法を用いることなく、前記導電層
31上に開放する第1のコンタクトホール33(図4
(c)参照)および導電部である信号線25dおよび2
5eに開放する第2のコンタクトホール34(図4
(c)参照)を形成するに先立ち、前記導電層31のパ
ターニングに用いられたマスク32を利用して、第2の
コンタクトホール34が設けられる第2の信号線25d
および25e上の保護膜14が除去される。
【0066】この保護膜14の除去には、前記したエッ
チング開口20の形成におけると同様な、例えばCHF
3とCOとの混合エッチングガスが用いられる。このエ
ッチングガスは、前記したとおり、シリコン窒化膜から
なる保護膜14に関するエッチング速度がシリコン酸化
膜からなる前記絶縁膜15に関するそれよりも大きい値
を示すことから、そのエッチング開口部35内には、前
記絶縁膜15が過剰に除去されることなく、信号線25
dおよび25eが適正に露出される。
【0067】図4(a)に示す例では、信号線25dお
よび25eの露出後、該信号線の各両側に厚さ寸法が低
減された側壁部14bの残部14b′が存在する。この
残部14b′を前記第2のコンタクトホール34のエッ
チング工程でエッチングストッパとして利用すべく、図
4(b)に示されているように、マスク32の除去後、
露出する導電層31および信号線25dおよび25eを
含む前記絶縁膜15上には、新たにシリコン窒化膜1
4′が堆積される。
【0068】このシリコン窒化膜14′は、図1(b)
に示した保護膜14の底部14cにおけると同様な薄肉
部であるが、このシリコン窒化膜14′の堆積により、
各信号線25dおよび25eに関連して残された前記残
部14b′の厚さ寸法が、前記シリコン窒化膜14′の
堆積分、増大する。
【0069】図4(c)に示されているように、前記シ
リコン窒化膜14′上には、前記絶縁膜15と同一堆積
材料が堆積され、エッチング開口部35が埋め戻され
る。その後、埋め戻された前記絶縁膜15の表面が平坦
化処理を受けた後、この前記絶縁膜15上には、前記電
気接続部31a上に開放する第1のコンタクトホール3
3および信号線25dおよび25e上に開放する第2の
コンタクトホール34を形成するための開口36aおよ
び36bを有するエッチングマスク37が前記絶縁膜1
5上に形成される。
【0070】前記エッチングマスク37を用いた前記絶
縁膜15のエッチング処理では、前記したコンタクトホ
ール17の形成に使用したと同様の例えばCF系のエッ
チングガスが用いられる。
【0071】エッチングマスク37を用いた各コンタク
トホール33および34のための前記したエッチング処
理では、前記電気接続部31a上、および前記信号線2
5dおよび25e上には、薄肉部であるシリコン窒化膜
14′が存在するが、前記したとおり、薄肉部であるシ
リコン窒化膜14′は、前記したCF系のエッチングガ
スにより、容易に除去することができ、実質的にエッチ
ングストッパとして機能することはない。
【0072】これに対し、各信号線25dおよび25e
の両側に残存したシリコン窒化膜からなる側壁部の残部
14b′は、その厚さ寸法を増大されていることから、
エッチングストッパとして機能し、このエッチングスト
ッパ機能により、前記したエッチングマスク37の配置
誤差による前記絶縁膜15の各信号線25dおよび25
eの両側での不本意なエッチングを確実に防止すること
ができる。
【0073】具体例2に沿って説明した本発明に係るコ
ンタクトホール形成方法によれば、前記したとおり、所
定の信号線25dおよび25eに関連してエッチング開
口部35を形成することにより、所定の信号線25dお
よび25eに関連する保護膜14を予め除去し、その
後、エッチング開口20を前記絶縁膜15と同一材料で
埋め戻すことにより、単一のエッチングマスク37を用
いた最終的なエッチング処理により、前記電気接続部3
1a上に開放する第1のコンタクトホール33および信
号線25dおよび25e上に開放する第2のコンタクト
ホール34を一括的に形成することができる。
【0074】従って、エッチングマスク37の開口36
aおよび36bに対応して両コンタクトホール33およ
び34を比較的容易に高精度で形成することが可能とな
る。
【0075】前記したシリコン窒化膜14′の堆積を不
要とすることができ、これにより前記絶縁膜15に関す
る異質材料の介在を排除することができることから、前
記エッチングマスク37を用いた前記第1のコンタクト
ホール33および第2のコンタクトホール34のための
最終的なエッチング処理を一層容易に行うことができ
る。
【0076】〈具体例3〉前記した具体例1および2で
は、第1および第2の各コンタクトホールを個別のコン
タクトホールとして形成する例を示したが、図5に示す
ように、第1および第2の両コンタクトホールを共通の
コンタクトホールとして形成することができる。
【0077】図5(a)に示されているように、半導体
基板10上には、具体例1を示す図2(a)に示したと
同様に、ゲート電極11(11a〜11e)が形成され
ている。これらのゲート電極11のうち、ゲート電極1
1dの保護膜14は、前記絶縁膜15への前記したと同
様なCHF3およびCOからなる混合エッチングガスを
用いたエッチング処理によるエッチング開口20の形成
により、部分的に除去され、一時的にゲート電極11d
のタングステンシリサイド13の部分が露出された後、
酸化シリコン材料により、エッチング開口20が埋め戻
されている。
【0078】図5(a)および図5(b)には、前記基
板10の前記活性領域を区画する素子分離領域10aが
示され、図2(a)に示されたプラグ18は示されてい
ないが、図2(a)に示したと同一構成部分には、これ
と同一参照符号が付されている。
【0079】また、図5(a)および図5(b)では、
各ゲート電極11下に素子分離領域10aが位置するよ
うに示されているが、紙面の表裏方向にずれた位置で各
ゲート電極11は、各前記活性領域上に位置するよう
に、形成されている。
【0080】前記したエッチング開口20の埋め戻し
後、前記絶縁膜15の表面が平坦化処理を受ける。その
後、図5(b)に示すように、ゲート電極11dおよび
ゲート電極11cの図中左半の領域に対応する開口24
dを有するエッチングマスク24が前記絶縁膜15上に
形成される。
【0081】前記エッチングマスク24を用いた前記絶
縁膜15のエッチング処理では、具体例1でそのコンタ
クトホール17の形成に使用したと同様の例えばCF系
のエッチングガスが用いられる。
【0082】エッチングマスク24を用いた前記したエ
ッチング処理では、エッチングマスク24の開口24d
に対応して、前記絶縁膜15にはゲート電極11dおよ
び該ゲート電極11dとゲート電極11eとの間の領域
を含む拡大コンタクトホール38が形成される。
【0083】拡大コンタクトホール38の形成に関し
て、ゲート電極11dに残存する一対の側壁部14bの
うち前記ホール38のエッジに位置する一方の側壁部1
4bは、エッチングマスク24のずれによる不本意な前
記基板10の損傷を防止する。また、ゲート電極11e
の保護膜14のうち、その頂部14aおよび側壁部14
bのエッチングマスク37内に露出する部分は、エッチ
ングストッパとして機能することから、部分的に自己整
合コンタクト機能を与える。
【0084】他方、保護膜14の両ゲート電極11dお
よび11e間に位置する薄肉の底部14cは、前記した
とおり、実質的なストッパとして機能することはない。
【0085】このことから、拡大コンタクトホール38
は、予め保護膜14が除去されたゲート電極11d上お
よび該ゲート電極とゲート電極11eとの間で前記基板
10上に確実に開放することから、前記した第1および
第2のコンタクトホール(21および22)を併合させ
た共通コンタクトホールとして機能する。
【0086】このような共通コンタクトホール38は、
電気的な短絡プラグの形成に有利である。
【0087】前記したところでは、特定の絶縁材料、保
護膜およびエッチングガスを例示したが、これら例示に
限らず、本願発明の主旨を逸脱しない限り、種々の材料
を適宜選択して使用することができる。
【0088】〈具体例4〉図6〜図9は、本発明に係る
半導体製造工程の具体例4を示す。ここで、図6および
図7は本具体例での半導体装置の製造方法における各工
程を示す断面図である。図8は、図6(c)の工程にお
ける平面図であり、図6(c)は図8のX−Yより見た
断面図である。図9は、図6(c)の工程において他の
形状を有するレジストを用いた場合の断面図と平面図で
ある。
【0089】まず、図6および図7を用いて、本具体例
における半導体装置の製造方法について説明する。
【0090】図6(a)に示されているように、例えば
シリコン半導体基板10の活性領域に、MOSトランジ
スタのための複数のゲート電極11(11a〜11d)
が相互に間隔をおいて並列的に形成される。
【0091】図示の例では、各ゲート電極11は、不純
物を含む約120nm程度の膜厚を有するポリシリコン
12および導電性を高めるための例えば約100nm程
度の膜厚を有するタングステンシリサイド(WSi)1
3からなる多層構造の導電部を有し、それぞれの導電部
の上面には例えば約160nm程度の膜厚を有するシリ
コン窒化膜からなる第1保護膜14の層より構成されて
いる。つまり、ゲート電極11の厚さは、これら積層体
の膜厚の和、約380nm程度となっている。これらの
ゲート電極11の形成方法としては、例えば、前記基板
10上にゲート酸化膜、前記ポリシリコン材料および前
記シリサイド材料を順次積層した後、この積層体の上面
にフォトリソエッチング技術を用いてシリコン窒化膜か
らなる保護膜14を形成し、その後、その保護膜14を
エッチングマスクとして選択エッチング処理を施すこと
により形成される。
【0092】また、これらのゲート電極11が配置され
た半導体基板10の活性領域のうち各ゲート電極の両側
には、頂部に保護膜14が設けられた各ゲート電極11
をマスクとする不純物のイオン注入によってソース・ド
レインが形成されている。
【0093】次に、図6(b)に示すように、各ゲート
電極11間の半導体基板10上に、導電部の上面に形成
された保護膜14よりもエッチングされ難い、より低い
エッチングレートを有する塗布膜401をスピンコート
法等により形成する。そして、図6(c)に示されるよ
うに、その塗布膜401上に、電気的な接続をとる必要
のあるゲート電極11c、11dの上面を露出させるウ
ィンドウパターン403(403c、403d)が設け
られたレジスト402が形成される。
【0094】ここで、スピンコート等により塗布される
塗布膜401としては、ゲート電極11の上面には形成
されず、かつ、後工程の導電部上面の保護膜14を除去
するエッチングの際の半導体基板10への損傷を防ぐこ
とのできる膜厚となる粘度の膜材料が用いられることが
望ましい。本具体例においては、形成された塗布膜40
1の膜厚が、ゲート電極11の厚さとほぼ同一、また
は、それよりも薄い、約80nm〜380nm程度の膜
厚となるものを使用する。
【0095】このように、本具体例では、レジストコー
ターでウエハを高速回転させることで各ゲート電極11
間の微細な隙間を埋め込む塗布膜401を形成してい
る。そのため、CMP(Chemical Mecan
ical Poloshing)等の平坦化工程を用い
ることなく、半導体基板10上に平坦な形状を有する膜
を形成することが可能となる。
【0096】さらに、ここで本具体例に使用される塗布
膜401として、例えば、従来、DRAMのシリンダを
保護するために、シリンダ内に埋め込まれる有機膜や露
光時の反射を防止する反射防止膜等の有機材料からなる
塗布膜等を用いるようにすれば、ゲート電極11c、1
1dの導電部上の保護膜14の除去後に行われるレジス
ト402のアッシング工程によりレジスト402と同工
程で塗布膜401の除去も行うことも可能となる。結
果、本具体例によれば、工程数を増やすこと無く、導電
部上の不要な保護膜を確実に除去することができるので
ある。
【0097】但し、塗布膜として有機材料よりなる膜を
用いる場合、塗布膜の形成後、塗布膜401上には、同
じく有機材料よりなるレジスト403が形成される。そ
のため、この塗布膜の膜材料としては、後に形成される
レジスト材料との相互作用を生じない材料が用いられる
ことが望ましい。
【0098】図8は、図6(c)の工程における工程断
面図を半導体基板10の上面より見た平面図である。
【0099】図8に示されるように、各ウィンドウパタ
ーン403c、403dは互いに一定距離離間して設け
られている。本具体例のように、例えば、上部にウィン
ドウパターン403が形成されたゲート電極11c、1
1dのゲート長Lc、Ldが、それぞれ0.16μm程
度である場合、各ウィンドウパターン403間は約0.
4μm程度以上離間して配置されていることが望まし
い。これは、露光時の近接効果等の影響により決められ
る値であり、複数のウィンドウパターンを所望の形状に
形成するために必要な距離である。このため、レジスト
402に複数のウィンドウパターン403を形成しよう
とする場合では、各ウィンドウパターン403が、一定
距離以上離間して配置されていることが望ましい。
【0100】また、図9に示すように、上部にウィンド
ウパターンが形成されるゲート電極11間の距離を十分
に確保できない場合、つまり一定距離以上離間してウィ
ンドウパターンを配置できない場合であっても保護膜を
露出させるウィンドウパターンを、互いに隣接したゲー
ト電極11c、11dの上面に設けられる保護膜14の
それぞれを露出させるウィンドウパターン413のよう
にすれば、複数のゲート電極11c、11d上の保護膜
14の除去を可能とするウィンドウパターンを設けるこ
とができるようになる。つまり、より微細化された半導
体装置においても本発明を採用することが可能となる。
【0101】次に、公知のドライエッチング法によりゲ
ート電極11c、11dの導電部上に形成された所望の
保護膜14を除去する。このときのエッチング媒体とし
ては、トリフルオロメタン(CHF)とアルゴン(A
r)と酸素(O)との混合エッチングガスが用いられ
る。この混合エッチングガスでは、例えばCHF流量
が30sccm、O流量が5〜15sccm、希釈ガ
スであるArの流量が100〜200sccmの範囲と
なるよう調整されている。
【0102】これは、混合ガス中のO流量を調整する
ことで、保護膜14と塗布膜401との選択比を1.5
〜5程度に制御するためである。このように調整された
混合ガスは、シリコン窒化膜からなる保護膜14に関す
るエッチング速度が有機材料を含む塗布膜401に関す
るそれよりも大きい値を示す。
【0103】ここで、図10を用いて、本具体例におけ
る、混合ガス中のO流量とシリコン窒化膜(Si
)よりなる保護膜14および有機材料を含む塗布膜4
01との関係を詳細に説明する。
【0104】図10は、CHF、Ar、O混合ガス
によるシリコン窒化膜および塗布膜のウィンドウパター
ン403内のエッチング特性を示したものであり、O
流量変化に対するエッチング特性の依存性を示してい
る。エッチング条件は、RF電力500W、圧力18m
Torrである。
【0105】第1縦軸はシリコン窒化膜および塗布膜の
エッチングレートを示し、第2縦軸は各材料ごとのエッ
チングレートの比である選択比、ここではシリコン窒化
膜/塗布膜のエッチングレートの比を示している。
【0106】図10より、O流量を増やすことで、シ
リコン窒化膜のエッチングレートが減少し、反対に有機
材料を含む塗布膜のエッチングレートが増加することが
分かる。これは、混合ガス中のO流量を増やすこと
で、有機材料を含む塗布膜と混合ガス中のOとの反応
が進み、有機材料を含む塗布膜のエッチング速度が上昇
するためである。具体的に、O流量を15sccmに
増やすとシリコン窒化膜の反応性は低下するものの、塗
布膜との反応は増加するため選択比としては1.7程度
まで低下する。また、反対にO流量を5sccmまで
減らすと、上記の逆の効果により選択比は5.0程度ま
で増加する。
【0107】本具体例を採用する場合、塗布膜401は
導電部上の保護膜14を除去するエッチング時に半導体
基板10を保護する働きを有する。そのため、除去され
る保護膜14のシリコン窒化膜と塗布膜401とのエッ
チングレートは1.5程度以上の選択比となることが望
ましい。また、隣接するゲート電極間の距離が狭い個所
やゲート幅が広い個所等では、スピンコートによる塗布
膜の形成時に除去すべき保護膜14上面にも塗布膜が形
成され易く、選択比が大きい場合、結果として、露出さ
せるべき導電部上に保護膜であるシリコン窒化膜の膜残
りが発生する恐れがある。そのため、保護膜の除去を行
うエッチングガスにおけるO流量は、エッチング時の
半導体基板の保護と導電部上の保護膜の膜残りを考慮し
た上で決定されることが望ましい。一例としては、選択
比2.5程度の特性が得られるO 流量10sccm程
度の条件でエッチングを行う。
【0108】このようにして所望の導電部上の保護膜1
4を除去した後、その除去の際に用いたレジスト402
と塗布膜401を除去する。このとき、塗布膜401と
して、上述のような有機材料からなる膜を使用すれば、
レジスト402のアッシングと同一工程により塗布膜4
01を除去することが可能となる。この際のアッシング
条件としては、通常、レジストの除去を行うアッシング
条件でよく、例えば、平行平板型アッシャを用いてO
流量1200sccm、RF電力700W、圧力30T
orr、電極温度250℃、3分間程度で行われる。
【0109】その後、図7(e)に示されるように、各
ゲート電極11を覆うべく、第2保護膜404が、例え
ばCVD法を用いてシリコン窒化膜により約20〜80
nm程度の膜厚で形成される。この保護膜404は半導
体基板10に形成された半導体素子を露出させる第1コ
ンタクトホール406を形成する際、ゲート電極の側面
を保護するサイドウォールとして機能する。
【0110】この保護膜404を形成した後、さらに、
これらを埋設すべく、例えばシリコン酸化膜からなる層
間絶縁膜15が形成される。この層間絶縁膜15は、そ
の表面が平坦化処理を受ける。
【0111】平坦化処理を受けた層間絶縁膜15の表面
上には、所望のゲート電極11間で、前記基板10の前
記活性領域に形成された前記ソース・ドレインを露出さ
せる第1コンタクトホール406を自己整合コンタクト
法で形成する開口部408、および所望の導電部上面を
露出させる第2コンタクトホール407を形成する開口
部409を有するエッチングマスク405が形成され
る。図示の例では、ゲート電極11aおよびゲート電極
11b間に第1コンタクトホール406、ゲート電極1
1cおよびゲート電極11d上に第2コンタクトホール
407a、407bがそれぞれ形成される。
【0112】前記エッチングマスク405を用いた選択
エッチングにより前記絶縁膜15がエッチング処理を受
ける。エッチング処理に用いられるエッチング媒体とし
ては、例えばCF系のエッチングガスが用いられる。
【0113】このエッチングガスは、シリコン酸化膜か
らなる前記絶縁膜15に関するエッチング速度がシリコ
ン窒化膜からなる保護膜14に関するそれよりも充分に
大きい。そのため、前記絶縁膜15のエッチングマスク
405の開口408に対応した部分が除去され、その結
果、ゲート電極11bの頂部の一部と側壁部および底部
が前記エッチングガスに晒されると、薄肉部である半導
体基板10上の底部および、予め第1保護膜14が除去
されたゲート電極11c、11d上面の第2保護膜は比
較的短時間で除去されるが、この底部を除くゲート電極
11bの頂部および側壁部の保護膜は除去された後にも
残存する。
【0114】従って、ゲート電極11bの頂部および側
壁部は、従来よく知られているように、実質的なエッチ
ングストッパとして機能することから、エッチングマス
ク405の配置精度の如何に拘わらず、ゲート電極11
に関連して設けられる保護膜14のエッチングストッパ
作用により、図7(f)に示されているように、ゲート
電極11aおよびゲート電極11b間に高精度で所望の
第1コンタクトホール406が形成される。また、同一
のエッチングマスク405を用いて、予め上面の保護膜
が除去されたゲート電極11c、11dの上部に導電部
を開放する第2コンタクトホール407が形成される。
【0115】この後、図7(g)に示されるように、各
コンタクトホール内には、ホールを充填する導体である
プラグ18が形成される。このプラグ18は、例えば不
純物が添加されたポリシリコンから構成され、エッチン
グマスク405が除去された絶縁膜15上には必要に応
じて多層配線を構成する電路が形成される。
【0116】このように本具体例4におけるコンタクト
ホールの形成方法によれば、先の具体例と同様に、電気
的接続をとる導電部上面の保護膜の除去を行う際に、そ
の保護膜14に関するエッチング速度が予め形成された
塗布膜401に関するそれよりも大きい値を示すエッチ
ングガスを用いることにより、前記塗布膜401の過剰
な削除による前記基板10への開口の突き抜けを抑制す
ることができる。
【0117】さらに、半導体基板10上の活性領域およ
び導電部上面を露出させるコンタクトホール406,4
07の形成工程では、導電部上の保護膜が予め除去され
ているため、エッチングガスの切り換えが行われること
なく、単一のエッチングガスにより絶縁膜15および薄
肉部の保護膜14を除去することができる。したがっ
て、従来のようなエッチングガスの切り換えによる保護
膜上への炭化膜の形成が阻止されることから、この炭化
膜による従来のようなエッチング停止現象が生じること
はなく、好適に半導体基板10および導電部を露出させ
るコンタクトホール406,407を開口することがで
きる。
【0118】また、本具体例では、塗布性のよい材料に
より形成される塗布膜401を用いて、所望の導電部上
面に形成された保護膜14の除去を予め行う。そのた
め、先述の具体例に比べて、CMP等を用いた絶縁膜の
平坦化工程を削減することが可能となる。結果、歩留ま
りが向上し、より安定した量産プロセスを提供すること
が可能となる。さらに、有機材料よりなる塗布膜を用い
ると、従来、行われているレジストのアッシング工程に
て塗布膜の除去も行えるため、新たな工程を増やすこと
無く、導電部上の保護膜を除去することが可能となる。
【0119】さらに、本具体例のコンタクトホールの形
成方法によれば、上部にコンタクトホール407が設け
られるゲート電極11c、11dの側壁にも保護膜が形
成された上で、第1および第2コンタクトホールの一括
形成が可能となる。このため、ゲート電極11c、11
dにおいても、側壁の保護膜分だけ合わせ余裕を持たせ
ることができる。これにより、本具体例では、ゲート電
極11に対して合わせ余裕を持たないコンタクトホー
ル、つまりゲート長と略同一の長さの径を持ったコンタ
クトホールを形成することが可能となる。結果、今後の
半導体装置の微細化の要求にも容易に対応することが可
能となる。
【0120】先述した本具体例4では、電気的接続をと
る導電部上の保護膜14の除去を行った後、サイドウォ
ールとなる第2保護膜404のシリコン窒化膜を形成し
ている。しかしながら、本具体例においては、図11
(a)に示すように、保護膜の除去の前に予めサイドウ
ォールとなる第2保護膜404を形成し、その後、導電
部上の保護膜の除去を行ってもよい。
【0121】しかし、このような場合、上面の保護膜が
除去されるゲート電極11cおよびゲート電極11dの
サイドウォールは、通常のサイドウォールの形状(ゲー
ト電極に接する部分の高さが離れた部分での高さよりも
高い形状)のものと異なり、ゲート電極11に接する部
分の高さよりも離れた部分での半導体基板10からの高
さがより高い形状となる。つまり、この具体例4のその
他の製造方法によると、図11(b)に示されるよう
に、導電部の側壁の一部が露出した半導体装置が提供さ
れる。
【0122】これは、上面の保護膜14の除去を行う
際、ゲート電極11から離れた保護膜14の端部に保護
膜のエッチングレートよりも低い塗布膜が形成されてい
るためであり、保護膜14を除去するエッチングでは、
まず塗布膜が形成されていないゲート電極11寄りの保
護膜が除去され始め、その後、端部の塗布膜401が除
去されたゲート電極11から離間した箇所の保護膜が除
去されるためである。このときの保護膜除去を行うエッ
チング条件は、例えば、エッチングガス:CHF /A
r/O=30/170/10sccm、圧力:30〜
50mTorr程度である。
【0123】このように製造された、導電部の一部の側
壁が露出される形状のサイドウォールを有する半導体装
置では、具体例4で製造される、通常の形状のサイドウ
ォールを有する半導体装置と比べて、エッチングマスク
505の形成位置のズレ等により、導電部上面を露出さ
せるコンタクトホール507cの開口位置が若干ずれて
しまった場合においても、サイドウォールより露出した
ゲート電極11cの側壁部においてコンタクトホール5
07c内に形成されるプラグとの接続をとることが可能
となるため、接触抵抗を増加させることなく、ゲート電
極11cとプラグとの電気的接続をとることが可能とな
る。
【0124】
【発明の効果】本発明によれば、前記したように、保護
膜の所定部分を予め除去しておくことにより、例えば半
導体基板上に開放する第1のコンタクトホールと、前記
保護膜で覆われた導電部に開放する第2のコンタクトホ
ールとのための最終的なエッチング処理を同一条件で行
うことが可能になり、従って、この最終的なエッチング
処理のための単一のエッチングマスクを用いて、両コン
タクトホールが形成可能となる。
【0125】そのため、両コンタクトホール相互間の位
置合わせは前記マスクのパターン精度自体によって決ま
り、従来のような第1および第2の個々のコンタクトホ
ール形成用マスク間の位置合わせが不要となることか
ら、従来のような高精度での両マスクの位置合わせ作業
が不要となり、従来に比較して容易かつ正確に第1およ
び第2のコンタクトホールを形成することができる。
【図面の簡単な説明】
【図1】本発明に係るコンタクトホール形成方法の具体
例1を示す製造工程図(その1)である。
【図2】本発明に係るコンタクトホール形成方法の具体
例1を示す製造工程図(その2)である。
【図3】本発明に係るコンタクトホール形成方法の具体
例2を示す製造工程図(その1)である。
【図4】本発明に係るコンタクトホール形成方法の具体
例2を示す製造工程図(その2)である。
【図5】本発明に係るコンタクトホール形成方法の具体
例3を示す製造工程図である。
【図6】本発明に係るコンタクトホールの形成方法の具
体例4を示す製造工程図(その1)である。
【図7】本発明に係るコンタクトホールの形成方法の具
体例4を示す製造工程図(その2)である。
【図8】図6(c)における半導体装置の製造工程の平
面図である。
【図9】図6(c)におけるコンタクトホールの形成方
法のその他の例を示した製造工程図とその平面図であ
る。
【図10】CF、Ar、O混合ガスによるシリコン
窒化膜および塗布膜のウィンドウパターン403内のO
流量変化に対するエッチング特性の依存性を示す図で
ある。
【図11】本発明に係るコンタクトホールの形成方法の
具体例4のその他の例を示す製造工程図である。
【符号の説明】
10 半導体基板 11、25 導電部 14 保護膜 15 絶縁膜 20、35 エッチング開口 21 第1のコンタクトホール 22 第2のコンタクトホール 24、37 エッチングマスク 31a 電気接続部 38 共通コンタクトホール(拡大コンタクトホール)
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/302 A Fターム(参考) 4M104 AA01 BB01 BB40 CC01 DD04 DD05 DD08 DD16 DD17 DD19 DD67 DD72 GG09 GG10 GG14 GG16 HH14 5F004 AA02 AA16 CA02 DA00 DA16 DA23 DA26 DB03 DB07 EA23 EA28 EB01 EB03 5F033 JJ04 KK01 KK04 KK28 LL04 MM07 QQ09 QQ15 QQ25 QQ35 QQ39 RR04 RR06 RR09 RR25 SS21 VV16 WW00 WW02 WW06 XX15 5F083 AD24 AD49 GA27 MA01 MA02 MA03 MA06 MA16 MA17 PR03 PR06 PR07 PR40 PR42 PR52

Claims (19)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板と、該半導体基板上に形成さ
    れ、保護膜で覆われた導電部と、該導電部を覆うべく前
    記半導体基板上に積層される絶縁膜とを備える半導体装
    置において、前記絶縁膜を経て前記半導体基板上または
    前記絶縁膜内に埋設された電気接続部に開放する第1の
    コンタクトホールと、前記絶縁膜および前記保護膜を経
    て該保護膜下の前記導電部に開放する第2のコンタクト
    ホールとを形成する方法であって、 前記第2のコンタクトホールが形成される前記導電部上
    の前記保護膜をエッチング処理により部分的に除去すべ
    く該保護膜に対するエッチング速度が前記絶縁膜に対す
    るそれよりも大きな値を示すエッチング媒体を用いて前
    記絶縁膜の表面から対応する前記導電部の頂部を露出さ
    せるエッチング開口を形成すること、前記エッチング開
    口を前記絶縁膜と同質の材料で埋め戻すこと、埋め戻さ
    れた前記絶縁膜の層に単一のエッチング媒体を用いたエ
    ッチング処理を施すことにより、前記半導体基板または
    前記絶縁膜内に埋設された電気接続部に開放する前記第
    1のコンタクトホールおよび前記導電部に開放する前記
    第2のコンタクトホールを同時的に形成することを特徴
    とするコンタクトホール形成方法。
  2. 【請求項2】 前記第1のコンタクトホールおよび第2
    のコンタクトホールの前記した同時的な形成は、単一の
    エッチングマスクを用いて行われる請求項1記載のコン
    タクトホール形成方法。
  3. 【請求項3】 前記導電部は前記半導体基板上に形成さ
    れる電界効果型半導体素子のゲート電極である請求項1
    記載のコンタクトホール形成方法。
  4. 【請求項4】 前記導電部は前記半導体基板上に形成さ
    れる信号配線である請求項1記載のコンタクトホール形
    成方法。
  5. 【請求項5】 前記エッチング媒体の前記保護膜に関す
    るエッチング速度は、前記絶縁膜に関するそれの1.3
    〜2.0倍である請求項1記載のコンタクトホール形成
    方法。
  6. 【請求項6】 前記絶縁膜は酸化シリコンであり、前記
    保護膜は、自己整合コンタクト法でエッチングストッパ
    として使用されるシリコン窒化膜であり、前記エッチン
    グ媒体は、CHF3とCOとの混合ガスである請求項1
    記載のコンタクトホール形成方法。
  7. 【請求項7】 基板と、 前記基板上に配置された導電部と、 前記導電部の側壁に接するように設けられ、前記側壁か
    ら離れた部分での前記基板からの高さが前記側壁に接す
    る部分での前記基板からの高さよりも高い保護膜と、 前記導電部を含む前記基板上に形成された絶縁膜と、 少なくとも前記導電部上の前記絶縁膜に設けられ、前記
    導電部上面に至るコンタクトホールと、 前記コンタクトホール内に設けられ、前記導電部と電気
    的に接続される導体とを含むことを特徴とする半導体装
    置。
  8. 【請求項8】 請求項7記載の半導体装置において、 前記保護膜の前記導電部に接する部分での前記基板から
    の高さは、前記導電部の側壁の前記基板からの高さより
    も低いことを特徴とする半導体装置。
  9. 【請求項9】 請求項7記載の半導体装置において、 前記導電部は、ゲート電極、若しくは信号配線であるこ
    とを特徴とする半導体装置。
  10. 【請求項10】 半導体素子が形成された基板上に、そ
    れぞれ離間して配置される複数の導電部と前記導電部の
    側壁および上面に設けられる保護膜とを形成する工程
    と、 前記導電部を含む前記基板上に絶縁膜を形成する工程
    と、 前記絶縁膜上にエッチングマスクを形成し、前記エッチ
    ングマスクをマスクとしてエッチングを行うことで、前
    記基板上の絶縁膜に前記導電部間にある前記半導体素子
    を露出させる第1コンタクトホールを形成し、前記導電
    部上の前記絶縁膜に前記導電部上面を露出させる第2コ
    ンタクトホールを形成する工程とを有するコンタクトホ
    ールの形成方法において、 前記絶縁膜を形成する工程の前に、 前記基板上に、前記導電部と前記導電部上面に形成され
    る前記保護膜との厚さの和に略同一、または、それより
    も薄い膜厚であり、かつ、前記保護膜のエッチングレー
    トよりも低いエッチングレートを有する塗布膜を形成す
    る工程と、 前記塗布膜および前記保護膜上に、前記第2コンタクト
    ホールが設けられる前記導電部上面の前記保護膜を露出
    させる開口部を有するレジストマスクを形成する工程
    と、 前記レジストマスクをマスクとしてエッチングを行い、
    前記第2コンタクトホールが形成される前記導電部上面
    の前記保護膜を除去する工程と、 前記保護膜を除去する工程の後、前記レジストマスクと
    前記塗布膜とを除去する工程とを有することを特徴とす
    るコンタクトホールの形成方法。
  11. 【請求項11】 請求項10記載のコンタクトホールの
    形成方法において、 前記第1コンタクトホールと前記第2コンタクトホール
    の形成は、単一のエッチングマスクを用いて形成される
    ことを特徴とするコンタクトホールの形成方法。
  12. 【請求項12】 請求項10記載のコンタクトホールの
    形成方法において、 前記塗布膜は、前記基板を回転させながら塗布されるこ
    とを特徴とするコンタクトホールの形成方法。
  13. 【請求項13】 請求項10記載のコンタクトホールの
    形成方法において、 前記塗布膜の膜厚は、略80nm以上であり、かつ、前
    記保護膜のエッチングレートは前記塗布膜のエッチング
    レートの略1.5倍以上であることを特徴とするコンタ
    クトホールの形成方法。
  14. 【請求項14】 請求項10記載のコンタクトホールの
    形成方法において、 前記塗布膜は、有機材料からなり、 前記塗布膜は前記レジストマスクを除去するアッシング
    工程にて、前記レジストマスクとともに除去されること
    を特徴とするコンタクトホールの形成方法。
  15. 【請求項15】 請求項14記載のコンタクトホールの
    形成方法において、 前記導電部上面の前記保護膜を除去するエッチングで用
    いられるエッチング媒体には酸素が含まれていることを
    特徴とするコンタクトホールの形成方法。
  16. 【請求項16】 請求項15記載のコンタクトホールの
    形成方法において、 前記エッチング媒体は、トリフルオロメタン、アルゴ
    ン、酸素を含む混合ガスであることを特徴とするコンタ
    クトホールの形成方法。
  17. 【請求項17】 請求項16記載のコンタクトホールの
    形成方法において、 前記混合ガスにおけるトリフルオロメタン、アルゴンの
    それぞれの流量は、略30sccm、略100〜200
    sccm程度であり、前記混合ガスにおける酸素の流量
    を略5sccm〜15sccm程度で制御することを特
    徴とするコンタクトホールの形成方法。
  18. 【請求項18】 請求項10記載のコンタクトホールの
    形成方法において、 前記開口部は、前記第2コンタクトホールが設けられる
    前記導電部のうち、互いに隣接する前記導電部上面に形
    成された前記保護膜のそれぞれを露出させる開口部であ
    ることを特徴とするコンタクトホールの形成方法。
  19. 【請求項19】 請求項10記載のコンタクトホールの
    形成方法は、更に、 前記絶縁膜を形成した後、前記絶縁膜を平坦化する工程
    を有し、 前記第1コンタクトホールおよび前記第2コンタクトホ
    ールは、平坦化された前記絶縁膜上に形成されたマスク
    により形成されることを特徴とするコンタクトホールの
    形成方法。
JP2001273454A 2000-10-05 2001-09-10 半導体装置におけるコンタクトホールの形成方法 Expired - Fee Related JP3449998B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001273454A JP3449998B2 (ja) 2000-10-05 2001-09-10 半導体装置におけるコンタクトホールの形成方法
US09/969,991 US6613684B2 (en) 2000-10-05 2001-10-04 Semiconductor device and method for forming contact holes in a semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-305675 2000-10-05
JP2000305675 2000-10-05
JP2001273454A JP3449998B2 (ja) 2000-10-05 2001-09-10 半導体装置におけるコンタクトホールの形成方法

Publications (2)

Publication Number Publication Date
JP2002184860A true JP2002184860A (ja) 2002-06-28
JP3449998B2 JP3449998B2 (ja) 2003-09-22

Family

ID=26601578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001273454A Expired - Fee Related JP3449998B2 (ja) 2000-10-05 2001-09-10 半導体装置におけるコンタクトホールの形成方法

Country Status (2)

Country Link
US (1) US6613684B2 (ja)
JP (1) JP3449998B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159809A (ja) * 2006-12-22 2008-07-10 Nec Electronics Corp 半導体装置の製造方法
JP2010045344A (ja) * 2008-07-18 2010-02-25 Nec Electronics Corp 半導体装置の製造方法および半導体装置
US7701004B2 (en) 2005-07-15 2010-04-20 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing thereof
JP2012529183A (ja) * 2009-06-01 2012-11-15 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 自己整合ローカル・インターコネクト・プロセスにおけるゲートへの選択的なローカル・インターコネクト

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3939195B2 (ja) * 2002-05-13 2007-07-04 ローム株式会社 半導体装置の製造方法および半導体装置
TW544787B (en) * 2002-09-18 2003-08-01 Promos Technologies Inc Method of forming self-aligned contact structure with locally etched gate conductive layer
US7262900B2 (en) * 2005-05-10 2007-08-28 Texas Instruments Incorporated Utilizing a protective plug to maintain the integrity of the FTP shrink hinge
US20070013070A1 (en) * 2005-06-23 2007-01-18 Liang Mong S Semiconductor devices and methods of manufacture thereof
US20180277387A1 (en) * 2014-08-06 2018-09-27 American Air Liquide, Inc. Gases for low damage selective silicon nitride etching
KR102462134B1 (ko) 2015-05-19 2022-11-02 삼성전자주식회사 배선 구조물, 배선 구조물 형성 방법, 반도체 장치 및 반도체 장치의 제조 방법
US9755030B2 (en) 2015-12-17 2017-09-05 International Business Machines Corporation Method for reduced source and drain contact to gate stack capacitance
CN117500271B (zh) * 2024-01-03 2024-05-14 长鑫新桥存储技术有限公司 半导体结构及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4330471C1 (de) * 1993-09-08 1994-10-20 Siemens Ag Herstellverfahren für ein Bitleitungskontaktloch einer Speicherzelle
KR100268447B1 (ko) * 1998-08-07 2000-10-16 윤종용 커패시터 및 그의 제조 방법
JP2000133705A (ja) 1998-10-22 2000-05-12 Nec Corp 半導体装置の製造方法
US6362094B1 (en) * 2000-08-16 2002-03-26 Agere Systems Guardian Corp. Hydrogenated silicon carbide as a liner for self-aligning contact vias

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7701004B2 (en) 2005-07-15 2010-04-20 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing thereof
JP2008159809A (ja) * 2006-12-22 2008-07-10 Nec Electronics Corp 半導体装置の製造方法
JP2010045344A (ja) * 2008-07-18 2010-02-25 Nec Electronics Corp 半導体装置の製造方法および半導体装置
US8143152B2 (en) 2008-07-18 2012-03-27 Renesas Electronics Corporation Manufacturing method of semiconductor device having self-aligned contact connected to silicide layer on substrate surface
JP2012529183A (ja) * 2009-06-01 2012-11-15 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 自己整合ローカル・インターコネクト・プロセスにおけるゲートへの選択的なローカル・インターコネクト

Also Published As

Publication number Publication date
US6613684B2 (en) 2003-09-02
US20020042202A1 (en) 2002-04-11
JP3449998B2 (ja) 2003-09-22

Similar Documents

Publication Publication Date Title
JPH09153545A (ja) 半導体装置及びその製造方法
JP3102405B2 (ja) 半導体装置の製造方法
JP3449998B2 (ja) 半導体装置におけるコンタクトホールの形成方法
KR100505062B1 (ko) 반도체 소자의 제조방법
US6429107B2 (en) Method for forming conductive contact of semiconductor device
JP2000307001A (ja) 半導体装置の製造方法
KR20020035748A (ko) 반도체 장치 및 그 제조 방법
US6924229B2 (en) Method for forming a semiconductor device with a hard mask layer formed over a bit line to protect the bit line during subsequent etching steps
US20070212831A1 (en) Method for manufacturing semiconductor device having plural electroconductive plugs
KR100538075B1 (ko) 플래시 메모리 소자의 제조 방법
JP2003249572A (ja) 半導体装置の製造方法及び半導体装置
US20020175385A1 (en) Semiconductor device having transistor
US6225216B1 (en) Method of forming a local interconnect with improved etch selectivity of silicon dioxide/silicide
US20030060037A1 (en) Method of manufacturing trench conductor line
KR101183640B1 (ko) 반도체 소자의 콘택 플러그 형성방법
JPH10189709A (ja) 集積回路装置の製造方法
US7531450B2 (en) Method of fabricating semiconductor device having contact hole with high aspect-ratio
KR20080100548A (ko) 반도체 소자의 콘택 형성 방법
KR100325601B1 (ko) 반도체 소자의 접촉구 형성 방법
KR100681207B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR20020017448A (ko) 선택적 에피택셜 성장법을 이용한 반도체 소자의 자기정렬된 컨택 패드 형성방법
KR20050055217A (ko) 낸드 플래시 소자의 제조 방법
KR20050006470A (ko) 반도체 소자의 금속배선 형성방법
KR100545900B1 (ko) 반도체 소자 제조방법
KR20070082674A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030617

R150 Certificate of patent or registration of utility model

Ref document number: 3449998

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080711

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080711

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090711

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090711

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100711

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100711

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100711

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130711

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees