JP2002170785A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法Info
- Publication number
- JP2002170785A JP2002170785A JP2000367973A JP2000367973A JP2002170785A JP 2002170785 A JP2002170785 A JP 2002170785A JP 2000367973 A JP2000367973 A JP 2000367973A JP 2000367973 A JP2000367973 A JP 2000367973A JP 2002170785 A JP2002170785 A JP 2002170785A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- diffusion layer
- impurity diffusion
- metal silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
することができる半導体装置を得る。 【解決手段】 半導体基板1上部に形成された不純物拡
散層3と、不純物拡散層3上のコンタクトホール7形成
位置以外に形成された第1の金属シリサイド膜5と、不
純物拡散層3上のコンタクトホール7形成位置に形成さ
れた第2の金属シリサイド膜12と、半導体基板1上を
覆うように形成された層間絶縁膜6と、層間絶縁膜6を
貫通し第2の金属シリサイド膜12上に至るように形成
されたコンタクトホール7と、コンタクトホール7を埋
め込む配線膜14とを備えたのものである。
Description
ルにおける配線抵抗を良好にすることができる半導体装
置および半導体装置の製造方法に関するものである。
置の微細化が進む中、半導体基板に形成された素子との
電気的接合を担うコンタクトホールのサイズも縮小され
てきている。100nm世代のLSIにおいて、このよ
うなコンタクトホールにおける接触抵抗の安定性の確保
が重要になってきた。コンタクトホールでは、Tiおよ
びTiNのバリアメタルとしての積層膜を形成し、その
後、W膜から成る配線層を形成して利用してきた。
造方法を示す断面図である。各図に基づいて、従来の半
導体装置の製造方法について説明する。まず、半導体基
板101に、シャロートレンチアイソレーション法によ
りシリコン酸化膜からなる素子分離絶縁膜102を形成
する。
膜を150nm形成し、写真製版およびエッチング法に
よりマスク膜と半導体基板をエッチングし、トレンチを
深さ300nm形成し、その後CVD法によりシリコン
酸化膜を形成し、研磨法により平坦化し、トレンチ内部
のみにシリコン酸化膜を残置せしめ、最後にマスク膜で
あるシリコン窒化膜を除去するものである。
導体基板101上部に不純物拡散層103を形成する
(図9(a))。次に、第1の金属膜104を、例えば
コバルト膜を5〜15nmの厚さとなるようにスパッタ
法等により形成する(図9(b))。次に、熱処理法
を、例えば400〜500℃で1分間、窒素雰囲気若し
くは真空中で行い、第1の金属シリサイド膜105とし
ての、CoSi若しくはCo2Si、を形成する。尚、
この形成の際にCo膜の表面にTiN膜を形成し、Co
表面が大気に晒されることによる酸化を防止しても良
い。ただし、ここで形成されたTiN膜は第1の金属シ
リサイド膜105の形成後に除去される。
液等により、未反応のCo膜を除去する(図9
(c))。次に、CVD法により、層間絶縁膜106
を、例えばシリコン酸化膜にて1μmの厚さにて形成
し、写真製版およびエッチング法により、第1の金属シ
リサイド膜105上面に至るコンタクトホール107を
形成する(図10(a))。次に、スパッタ法によりバ
リアメタル108を、例えばTi膜108aおよびTi
N膜108bをそれぞれ20および50nmの厚さにて
形成する。その後、CVD法によりW膜109を、例え
ば200〜500nm形成し、写真製版およびエッチン
グ法により配線層110を形成する(図10(b))。
記のように構成されているため、微細化が進みホールサ
イズが100nm程度にまで減少すると、コンタクト底
部の面積が縮小され、特にCMOSデバイスでは、N
型、P型両極性の基板との低抵抗コンタクトを実現する
ことが困難になってきた。
素子分離絶縁膜との距離的マージンが減少するため、例
えば図11に示すように、コンタクトホール107aの
形成位置が所望の位置からずれてしまい、不純物拡散層
103の端部の素子分離絶縁膜の一部にまでホールが開
口される可能性がある。このような箇所はその後形成さ
れる配線により半導体基板との間でリーク電流が増大
し、デバイスの良品歩留を低下させるという問題が発生
する。
ためなされたもので、コンタクトホールにおける配線抵
抗を良好にすることができる半導体装置および半導体装
置の製造方法を得ることを目的とする。
の半導体装置は、半導体基板上部に形成された不純物拡
散層と、不純物拡散層上のコンタクトホール形成位置以
外に形成された第1の金属シリサイド膜と、不純物拡散
層上のコンタクトホール形成位置に形成された第2の金
属シリサイド膜と、半導体基板上を覆うように形成され
た層間絶縁膜と、層間絶縁膜を貫通し第2の金属シリサ
イド膜上に至るように形成されたコンタクトホールと、
コンタクトホール内に形成された導電膜とを備えたもの
である。
置は、請求項1において、第2の金属シリサイド膜の下
部の不純物拡散層中に、ゲルマニウムを含有するゲルマ
ニウム含有層を備えたものである。
置は、半導体基板上部に形成された不純物拡散層と、不
純物拡散層上のコンタクトホール形成位置以外に形成さ
れた第1の金属シリサイド膜と、不純物拡散層中のコン
タクトホール形成位置に不純物拡散層と同極性の不純物
が拡散され形成された補充不純物拡散層と、半導体基板
上を覆うように形成された層間絶縁膜と、層間絶縁膜を
貫通し補充不純物拡散層上に至るように形成されたコン
タクトホールと、コンタクトホール内に形成された導電
膜とを備えたものである。
置は、請求項3において、補充不純物拡散層上に第2の
金属シリサイド膜を備えたものである。
置は、請求項1または請求項2または請求項4のいずれ
かにおいて、半導体基板のN型領域とP型領域上にコン
タクトホールを備えた半導体装置において、第1の金属
シリサイド膜および第2の金属シリサイド膜の各金属
は、N型に対して低いバリアハイトを有する金属シリサ
イドと、P型に対して低いバリアハイトを有する金属シ
リサイドとの組み合わせから選択されるものである。
置の製造方法は、半導体基板上部に不純物拡散層を形成
し、不純物拡散層上に第1の金属シリサイド膜を形成
し、半導体基板上を覆うように層間絶縁膜を形成し、層
間絶縁膜をエッチングしコンタクトホールを形成し、第
1の金属シリサイド膜のコンタクトホール底部領域をエ
ッチングして不純物拡散層を露出させ、コンタクトホー
ルの底部に第2の金属シリサイド膜を形成し、コンタク
トホール内に導電膜を形成したものである。
置の製造方法は、請求項6において、不純物拡散層を露
出させる工程の後で、第2の金属シリサイド膜を形成す
る前に、コンタクトホール底部に露出した不純物拡散層
中に、ゲルマニウムを含有するゲルマニウム含有層を形
成するものである。
置の製造方法は、半導体基板上部に不純物拡散層を形成
し、不純物拡散層上に第1の金属シリサイド膜を形成
し、半導体基板上を覆うように層間絶縁膜を形成し、層
間絶縁膜をエッチングしコンタクトホールを形成して不
純物拡散層を露出させ、第1の金属シリサイド膜のコン
タクトホール底部領域をエッチングし、コンタクトホー
ルの底部の不純物拡散層中に不純物拡散層と同極性を有
する不純物が拡散された補充不純物拡散層を形成し、コ
ンタクトホール内に導電膜を形成したものである。
置の製造方法は、請求項8において、補充不純物拡散層
を形成した後で、導電膜を形成する前に、コンタクトホ
ールの底部に第2の金属シリサイド膜を形成するもので
ある。
装置の製造方法は、請求項6または請求項7または請求
項9のいずれかにおいて、第2の金属シリサイド膜の形
成工程は、コンタクトホール上に第2の金属シリサイド
膜の素材となる金属膜を形成後、熱処理を施しコンタク
トホールの底部で半導体基板に接している箇所の金属膜
と半導体基板とを反応させて形成するものである。
実施の形態について説明する。図1ないし図4はこの発
明の実施の形態1の半導体装置の製造方法を示す断面図
である。各図に基づいて実施の形態1の半導体装置の製
造方法について説明する。まず、従来の場合と同様に、
半導体基板1に、シャロートレンチアイソレーション法
によりシリコン酸化膜からなる素子分離絶縁膜2を形成
する。
膜を150nm形成し、写真製版およびエッチング法に
よりマスク膜と半導体基板をエッチングし、トレンチを
深さ300nm形成し、その後CVD法によりシリコン
酸化膜を形成し、研磨法により平坦化し、トレンチ内部
のみにシリコン酸化膜を残置せしめ、最後にマスク膜で
あるシリコン窒化膜を除去するものである。
導体基板1上部に不純物拡散層3を形成する(図1
(a))。次に、第1のシリサイド膜の素材となる第1
の金属膜4を、例えばコバルト膜を5〜15nmの厚さ
となるようにスパッタ法等により形成する(図1
(b))。次に、熱処理法を、例えば400〜500℃
で1分間、窒素雰囲気若しくは真空中で行い、第1の金
属シリサイド膜5としての、CoSi若しくはCo2S
i、を形成する。尚、この形成の際にCo膜の表面にT
iN膜を形成し、Co表面が大気に晒されることによる
酸化を防止しても良い。ただし、ここで形成されたTi
N膜は第1の金属シリサイド膜105の形成後に除去さ
れる。
液等により、未反応のCo膜を除去する(図1
(c))。次に、CVD法により、層間絶縁膜6を、例
えばシリコン酸化膜にて1μmの厚さにて形成し、写真
製版によりレジスト膜17を形成し、このレジスト膜1
7をマスクとしてエッチングし、第1の金属シリサイド
膜5の上面に至るまでの例えば100nm径のコンタク
トホール7aを形成する(図2(a))。
クトホール7aの底部に露出している第1の金属シリサ
イド膜5をエッチングし、半導体基板1の不純物拡散層
3上に至るコンタクトホール7を形成する。次に、アッ
シング法、または、湿式エッチングによりレジスト膜1
7を除去する(図2(b))。次に、第2の金属シリサ
イド膜の素材となる第2の金属膜10を、例えばチタン
膜10〜50nmを、CVD法またはスパッタ法により
形成する。次に、第2の金属膜10上に金属窒化膜11
を、例えばチタン窒化膜20〜100nmを、CVD法
またはスパッタ法により形成する(図3(a))。
のコンタクトホール7の底部で半導体基板1に接してい
る箇所と半導体基板1とを反応させて第2の金属シリサ
イド膜12を形成する。そしてここでは、第2の金属膜
10の残存部分と、金属窒化膜11とにてバリアメタル
膜13が構成される(図3(b))。尚、熱処理工程
は、第2の金属膜を形成後で金属窒化膜を形成する前に
施して、第2の金属シリサイド膜12を形成した後に、
金属窒化膜を形成してもよい。また、金属窒化膜の代わ
りに、金属炭化物、金属ホウ化物、金属珪窒化物、例え
ばチタンシリコンナイトライド、などバリアメタルとし
て機能する膜であればいずれの膜を用いても良い。
電性膜9、例えばW膜を50〜300nm形成する。そ
の後写真製版およびエッチング法の組み合わせにより、
下層がバリアメタル膜13にて成る配線膜14を形成す
る(図4)。
導体装置によれば、不純物拡散層3上のコンタクトホー
ル7形成位置以外に形成された第1の金属シリサイド膜
5と、不純物拡散層3上のコンタクトホール7形成位置
に形成された第2の金属シリサイド膜12が形成され、
コンタクトホール7の底部周囲において、第1の金属シ
リサイド膜と第2の金属シリサイド膜とが接しているた
め、その接面において3元合金(実施の形態1において
は、Ti、Co、Siの3つを指す)を形成する。この
3元合金は2元合金と比較すると、熱による凝集がおこ
りにくいため、電気的にも安定な接続を確保することが
できる。
のN型領域とP型領域上にコンタクトホールを備える半
導体装置において、第1の金属シリサイド膜と第2の金
属シリサイド膜との各金属を、N型に対して低いバリア
ハイトを有する金属(この実施の形態1においては、C
o)と、P型に対して低いバリアハイトを有する金属
(この実施の形態1においては、Ti)との組み合わせ
にて成るように構成する。
有するものを設定しておき、N型シリコンおよびP型シ
リコンに対し、互いに相補的にコンタクトできるように
する。よって、電流は抵抗の小さな経路を流れるため、
N型およびP型共にバリアハイトの異なる金属シリサイ
ド膜を共存させることで、低抵抗コンタクトの金属シリ
サイド膜を経由し、電気的に良好なコンタクトが実現で
きる。
1にて示したCo、Tiだけでなく、その他、Er、
V、Ta、Hf、Zr、W、Mo、Re、Ru、Ni、
Pt等の金属の内、シリコン基板とのバリアハイトの異
なる金属同士を、不純物拡散層の濃度との関係などから
適宜組み合わせれば、上記実施の形態1と同様の効果を
奏することができる。
の金属膜形成後の熱処理によりシリサイド化して形成し
たが、第2の金属シリサイド膜をCVD法またはスパッ
タ法により形成しても良い。ただし、上記に示したよう
な熱処理により第2の金属シリサイド膜を形成すれば、
3元合金が発生しやすいため、上記にて述べた効果はよ
り一層確実なものとなる。
の実施の形態2の半導体装置の製造方法を示す断面図で
ある。各図に基づいて実施の形態2の半導体装置の製造
方法について説明する。まず、上記実施の形態1と同様
の工程を経て図2(b)に示すように、コンタクトホー
ル7を形成する。次に、第2の金属シリサイド膜の素材
となる第2の金属膜10を、例えばチタン膜10〜50
nmを、CVD法またはスパッタ法により形成する(図
5(a))。
7の底部で半導体基板1に接している箇所の第2の金属
膜10と半導体基板1とを反応させて第2の金属シリサ
イド膜12を形成する(図5(b))。次に第2の金属
膜10の未反応部分を、例えばウエットエッチングによ
り除去する(図5(c))。次に、金属窒化膜11を、
例えばチタン窒化膜20〜100nmを、CVD法また
はスパッタ法により形成する。ここでは、金属窒化膜1
1のみにてバリアメタル膜15が構成される。
電性膜9、例えばW膜を50〜300nm形成する。そ
の後写真製版およびエッチング法の組み合わせにより、
下層がバリアメタル膜15にて成る配線膜16を形成す
る(図6)。
導体装置によれば、上記実施の形態1と同様の効果を奏
するのはもちろんのこと、コンタクトホール7内に第2
の金属膜が残存していないので、金属窒化膜11および
導電性膜9の積層の際にコンタクトホール7の実質的な
径が減少しない。よって、金属窒化膜11の埋め込み特
性が改善される。また、第2の金属膜が層間絶縁膜上に
残存していない状態で金属窒化膜11および導電性膜9
を形成し、配線膜16のパターニングを行うと、第2の
金属膜の膜厚分エッチング量が少なくてすむ。
態3の半導体装置の製造方法を示す断面図である。図に
基づいて実施の形態3の半導体装置の製造方法について
説明する。まず、上記各実施の形態と同様の工程を経て
図2(b)に示すように、コンタクトホール7を形成す
る。次に、層間絶縁膜6をマスクとして、Ge(ゲルマ
ニウム)を、例えば10〜50Kev、1E15〜1E
16/cm2の条件で、コンタクトホール7にて露出し
ている不純物拡散層3中に注入し、ゲルマニウム含有層
17を形成する(図7(a))。
て、第2の金属シリサイド膜12、バリアメタル膜1
3、導電性膜9を形成し、配線膜14を形成する(図7
(b))。
導体装置によれば、Geを含有させるゲルマニウム含有
層を形成することでバンドギャップが狭まり、コンタク
ト抵抗を更に減少させることができる。第1の金属シリ
サイド膜を除去しない状態でGeをイオン注入すると、
ノックオン現象により、第1の金属シリサイド膜中の金
属が半導体基板1中に進入し、基板リーク電流を増大さ
せる。本願実施の形態3のように第1の金属シリサイド
膜を除去した状態にて行えば、ノックオン現象は防止で
き、安定なコンタクトが実現できる。
金属はGeに比べSiと優先的に反応するため、第2の
金属シリサイド膜と半導体基板との間で、Geが高濃度
に析出し、抵抗をさらに低減することができる。
成した場合、層間絶縁膜形成等の熱処理により、Geが
半導体基板中に拡散してしまい表面濃度が減少し、コン
タクト抵抗低減効果が弱くなる、しかし本願実施の形態
3では、Geをコンタクトホール形成後に注入するた
め、層間絶縁膜の形成工程の熱処理による影響をうける
ことがなく、Ge含有層形成後は、最小限の熱処理に留
めることができ、コンタクト抵抗の低減効果が大きくな
る。
態3の半導体装置の製造方法を示す断面図で、コンタク
トホールが素子分離絶縁膜の近傍に形成された場合につ
いて示す。図に基づいて実施の形態3の半導体装置の製
造方法について説明する。まず、上記各実施の形態と同
様の工程を経て図2(b)に示すように、コンタクトホ
ール7を形成する。
物拡散層3と同極性のNまたはP型の不純物、例えばA
s、PまたはB、BF2を、1E14〜5E15/cm2
の条件で注入し、補充不純物拡散層18を形成する。次
に、上記実施の形態1と同様の工程を経て、第2の金属
シリサイド膜12、バリアメタル膜13、導電性膜9を
形成し、配線膜14を形成する(図8(b))。
導体装置によれば、上記実施の形態1と同様の効果を奏
する。また、微細化にともない、コンタクトホールと素
子分離絶縁膜との距離的マージンが小さくなり、図8に
示したように、コンタクトホールの底部が素子分離領域
と重なる場合が発生しても、素子分離絶縁膜の端部にお
いて、補充不純物拡散層18を形成することで接合が深
くなり、リーク電流を防止することができる。
後、イオン注入を行うため、ノックオン現象により金属
が半導体基板へ深く進入することによる、リーク電流の
増大を防止することもできる。
れば、半導体基板上部に形成された不純物拡散層と、不
純物拡散層上のコンタクトホール形成位置以外に形成さ
れた第1の金属シリサイド膜と、不純物拡散層上のコン
タクトホール形成位置に形成された第2の金属シリサイ
ド膜と、半導体基板上を覆うように形成された層間絶縁
膜と、層間絶縁膜を貫通し第2の金属シリサイド膜上に
至るように形成されたコンタクトホールと、コンタクト
ホール内に形成された導電膜とを備え、コンタクトホー
ルの底部において、第1の金属シリサイド膜および第2
の金属シリサイド膜の接面を有するため、コンタクトホ
ールでの導電膜の抵抗を低減することができる半導体装
置を提供することが可能となる。
項1において、第2の金属シリサイド膜の下部の不純物
拡散層中に、ゲルマニウムを含有するゲルマニウム含有
層を備えたので、コンタクトホールの底部においてゲル
マニウム含有層が存在するので、コンタクトホールの配
線膜のコンタクト抵抗を低減することができる半導体装
置を提供することが可能となる。
体基板上部に形成された不純物拡散層と、不純物拡散層
上のコンタクトホール形成位置以外に形成された第1の
金属シリサイド膜と、不純物拡散層中のコンタクトホー
ル形成位置に不純物拡散層と同極性の不純物が拡散され
形成された補充不純物拡散層と、半導体基板上を覆うよ
うに形成された層間絶縁膜と、層間絶縁膜を貫通し補充
不純物拡散層上に至るように形成されたコンタクトホー
ルと、コンタクトホール内に形成された導電膜とを備え
たので、コンタクトホールの底部において補充不純物拡
散層が存在し、コンタクトホールの導電膜の抵抗を低減
することができる半導体装置を提供することが可能とな
る。
項3において、補充不純物拡散層と導電膜との間に第2
の金属シリサイド膜を備えたので、コンタクトホールの
底部において、第1の金属シリサイド膜および第2の金
属シリサイド膜の接面を有し、コンタクトホールでの導
電膜の抵抗がさらに低減することができる半導体装置を
提供することが可能となる。
項1または請求項2または請求項4のいずれかにおい
て、半導体基板のN型領域とP型領域上にコンタクトホ
ールを備えた半導体装置において、第1の金属シリサイ
ド膜および第2の金属シリサイド膜の各金属は、N型に
対して低いバリアハイトを有する金属シリサイドと、P
型に対して低いバリアハイトを有する金属シリサイドと
の組み合わせから選択されるので、両領域において、コ
ンタクトホールでの導電膜の抵抗が確実に低減すること
ができる半導体装置を提供することが可能となる。
体基板上部に不純物拡散層を形成し、不純物拡散層上に
第1の金属シリサイド膜を形成し、半導体基板上を覆う
ように層間絶縁膜を形成し、層間絶縁膜をエッチングし
てコンタクトホールを形成し、第1の金属シリサイド膜
のコンタクトホール底部領域をエッチングして不純物拡
散層を露出させ、コンタクトホールの底部に第2の金属
シリサイド膜を形成し、コンタクトホール内に導電膜を
形成したので、コンタクトホールの底部において、第1
の金属シリサイド膜および第2の金属シリサイド膜の接
面を有するため、コンタクトホールでの導電膜の抵抗を
低減することができる半導体装置の製造方法を提供する
ことが可能となる。
項6において、不純物拡散層を露出させる工程の後で、
第2の金属シリサイド膜を形成する前に、コンタクトホ
ールにて底部に露出した不純物拡散層中に、ゲルマニウ
ムを含有するゲルマニウム含有層を形成するので、コン
タクトホールの底部においてゲルマニウム含有層が存在
するので、コンタクトホールの導電膜の抵抗を低減する
ことができる半導体装置の製造方法を提供することが可
能となる。
体基板上部に不純物拡散層を形成し、不純物拡散層上に
第1の金属シリサイド膜を形成し、半導体基板上を覆う
ように層間絶縁膜を形成し、層間絶縁膜をエッチングし
てコンタクトホールを形成し、第1の金属シリサイド膜
のコンタクトホール底部領域をエッチングして不純物拡
散層を露出させ、コンタクトホールの底部の不純物拡散
層中に不純物拡散層と同極性を有する不純物が拡散され
た補充不純物拡散層を形成し、コンタクトホール内に導
電膜を形成したので、コンタクトホールの底部において
補充不純物拡散層が存在し、コンタクトホールの導電膜
の抵抗を低減することができる半導体装置の製造方法を
提供することが可能となる。
項8において、補充不純物拡散層を形成した後で、導電
膜を形成する前に、コンタクトホールの底部に第2の金
属シリサイド膜を形成するので、コンタクトホールの底
部において、第1の金属シリサイド膜および第2の金属
シリサイド膜の接面を有するため、コンタクトホールで
の導電膜の抵抗を一層低減することができる半導体装置
の製造方法を提供することが可能となる。
求項6または請求項7または請求項9のいずれかにおい
て、第2の金属シリサイド膜の形成工程は、コンタクト
ホール上に第2の金属シリサイド膜の素材となる金属膜
を形成した後、熱処理を施しコンタクトホールの底部で
半導体基板に接している箇所の金属膜と半導体基板とを
反応させて形成するので、第1の金属シリサイド膜およ
び第2の金属シリサイド膜の接面に確実に3元合金を有
するため、コンタクトホールでの導電膜の抵抗を一層低
減することができる半導体装置の製造方法を提供するこ
とが可能となる。
製造方法を示す断面図である。
製造方法を示す断面図である。
製造方法を示す断面図である。
製造方法を示す断面図である。
製造方法を示す断面図である。
製造方法を示す断面図である。
製造方法を示す断面図である。
製造方法を示す断面図である。
ある。
である。
の断面図である。
リサイド膜、7,7a コンタクトホール、10 第2
の金属膜、12 第2の金属シリサイド膜、13,15
バリアメタル膜、14,16 配線膜、17 ゲルマ
ニウム含有層、18 補充不純物拡散層。
Claims (10)
- 【請求項1】 半導体基板上部に形成された不純物拡散
層と、上記不純物拡散層上のコンタクトホール形成位置
以外に形成された第1の金属シリサイド膜と、上記不純
物拡散層上のコンタクトホール形成位置に形成された第
2の金属シリサイド膜と、上記半導体基板上を覆うよう
に形成された層間絶縁膜と、上記層間絶縁膜を貫通し上
記第2の金属シリサイド膜上に至るように形成されたコ
ンタクトホールと、上記コンタクトホール内に形成され
た導電膜とを備えたことを特徴とする半導体装置。 - 【請求項2】 第2の金属シリサイド膜の下部の不純物
拡散層中に、ゲルマニウムを含有するゲルマニウム含有
層を備えたことを特徴とする請求項1に記載の半導体装
置。 - 【請求項3】 半導体基板上部に形成された不純物拡散
層と、上記不純物拡散層上のコンタクトホール形成位置
以外に形成された第1の金属シリサイド膜と、上記不純
物拡散層中のコンタクトホール形成位置に上記不純物拡
散層と同極性の不純物が拡散され形成された補充不純物
拡散層と、上記半導体基板上を覆うように形成された層
間絶縁膜と、上記層間絶縁膜を貫通し上記補充不純物拡
散層上に至るように形成されたコンタクトホールと、上
記コンタクトホール内に形成された導電膜とを備えたこ
とを特徴とする半導体装置。 - 【請求項4】 補充不純物拡散層と導電膜との間に第2
の金属シリサイド膜を備えたことを特徴とする請求項3
に記載の半導体装置。 - 【請求項5】 半導体基板のN型領域とP型領域上にコ
ンタクトホールを備えた半導体装置において、第1の金
属シリサイド膜および第2の金属シリサイド膜の各金属
は、N型に対して低いバリアハイトを有する金属シリサ
イドと、P型に対して低いバリアハイトを有する金属シ
リサイドとの組み合わせから選択されることを特徴とす
る請求項1または請求項2または請求項4のいずれかに
記載の半導体装置。 - 【請求項6】 半導体基板上部に不純物拡散層を形成す
る工程と、上記不純物拡散層上に第1の金属シリサイド
膜を形成する工程と、上記半導体基板上を覆うように層
間絶縁膜を形成する工程と、上記層間絶縁膜をエッチン
グしてコンタクトホールを形成する工程と、上記第1の
金属シリサイド膜の上記コンタクトホール底部領域をエ
ッチングして上記不純物拡散層を露出させる工程と、上
記コンタクトホールの底部に第2の金属シリサイド膜を
形成する工程と、上記コンタクトホール内に導電膜を形
成する工程とを備えたことを特徴とする半導体装置の製
造方法。 - 【請求項7】 不純物拡散層を露出させる工程の後で、
第2の金属シリサイド膜を形成する前に、上記コンタク
トホール底部に露出した不純物拡散層中に、ゲルマニウ
ムを含有するゲルマニウム含有層を形成する工程を備え
たことを特徴とする請求項6に記載の半導体装置の製造
方法。 - 【請求項8】 半導体基板上部に不純物拡散層を形成す
る工程と、上記不純物拡散層上に第1の金属シリサイド
膜を形成する工程と、上記半導体基板上を覆うように層
間絶縁膜を形成する工程と、上記層間絶縁膜をエッチン
グしコンタクトホールを形成する工程と上記第1の金属
シリサイド膜の上記コンタクトホール底部領域をエッチ
ングして上記不純物拡散層を露出させる工程と、上記コ
ンタクトホールの底部の上記不純物拡散層中に上記不純
物拡散層と同極性を有する不純物が拡散された補充不純
物拡散層を形成する工程と、上記コンタクトホール内に
導電膜を形成する工程とを備えたことを特徴とする半導
体装置の製造方法。 - 【請求項9】 補充不純物拡散層を形成した後で、導電
膜を形成する前に、コンタクトホールの底部に第2の金
属シリサイド膜を形成する工程を備えたことを特徴とす
る請求項8に記載の半導体装置の製造方法。 - 【請求項10】 第2の金属シリサイド膜の形成工程
は、コンタクトホール上に上記第2の金属シリサイド膜
の素材となる金属膜を形成後、熱処理を施し上記コンタ
クトホールの底部で半導体基板に接している箇所の上記
金属膜と上記半導体基板とを反応させて形成することを
特徴とする請求項6または請求項7または請求項9のい
ずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000367973A JP2002170785A (ja) | 2000-12-04 | 2000-12-04 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000367973A JP2002170785A (ja) | 2000-12-04 | 2000-12-04 | 半導体装置および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002170785A true JP2002170785A (ja) | 2002-06-14 |
Family
ID=18838304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000367973A Pending JP2002170785A (ja) | 2000-12-04 | 2000-12-04 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002170785A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0817761A (ja) * | 1994-06-30 | 1996-01-19 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JPH10242077A (ja) * | 1997-02-24 | 1998-09-11 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2000223568A (ja) * | 1999-02-02 | 2000-08-11 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
2000
- 2000-12-04 JP JP2000367973A patent/JP2002170785A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0817761A (ja) * | 1994-06-30 | 1996-01-19 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JPH10242077A (ja) * | 1997-02-24 | 1998-09-11 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2000223568A (ja) * | 1999-02-02 | 2000-08-11 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3626058B2 (ja) | 半導体装置の製造方法 | |
JP3232043B2 (ja) | 半導体装置の製造方法 | |
US20070222000A1 (en) | Method of forming silicided gate structure | |
KR20000005581A (ko) | 디램및로직혼합소자에서화학기계적연마에의한자기정렬방식의선택적실리사이드층형성방법 | |
KR19980053694A (ko) | Mosfet 제조 방법 | |
JP2585140B2 (ja) | 半導体装置の配線接触構造 | |
JPH113992A (ja) | 半導体装置及びその製造方法 | |
JPS6153867B2 (ja) | ||
JPH10270579A (ja) | 半導体装置およびその製造方法 | |
US6492264B2 (en) | Semiconductor device having a silicide layer with silicon-rich region and method for making the same | |
US5241207A (en) | Semiconductor device having an interconnected film with tapered edge | |
KR100243906B1 (ko) | 반도체장치의 제조방법 | |
US5888875A (en) | Diffusion resistor structure with silicided contact areas, and methods of fabrication thereof | |
US4883772A (en) | Process for making a self-aligned silicide shunt | |
JP3190858B2 (ja) | 半導体装置およびその製造方法 | |
JP3794915B2 (ja) | 半導体装置の製造方法 | |
JP2002217311A (ja) | 半導体装置及びその製造方法 | |
JP4011434B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2002170785A (ja) | 半導体装置および半導体装置の製造方法 | |
JPH06204173A (ja) | 半導体装置の製造方法 | |
JPH10284438A (ja) | 半導体集積回路及びその製造方法 | |
JP2940492B2 (ja) | 半導体装置およびその製造方法 | |
JP2001223177A (ja) | シリサイド構造及びその形成方法 | |
JP2982510B2 (ja) | 半導体装置及びその製造方法 | |
JP2822276B2 (ja) | 半導体装置の電極形成法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071120 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090128 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111018 |