JP2002164769A - 電子同調システム - Google Patents
電子同調システムInfo
- Publication number
- JP2002164769A JP2002164769A JP2000362252A JP2000362252A JP2002164769A JP 2002164769 A JP2002164769 A JP 2002164769A JP 2000362252 A JP2000362252 A JP 2000362252A JP 2000362252 A JP2000362252 A JP 2000362252A JP 2002164769 A JP2002164769 A JP 2002164769A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- frequency
- tuning
- signal
- electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 75
- 239000003990 capacitor Substances 0.000 claims description 6
- 230000004044 response Effects 0.000 claims description 2
- 238000009499 grossing Methods 0.000 claims 1
- 238000001514 detection method Methods 0.000 abstract description 14
- 230000010355 oscillation Effects 0.000 abstract description 3
- 238000006243 chemical reaction Methods 0.000 description 7
- 230000005236 sound signal Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
- H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
- H03J1/0058—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor provided with channel identification means
- H03J1/0066—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor provided with channel identification means with means for analysing the received signal strength
- H03J1/0075—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor provided with channel identification means with means for analysing the received signal strength where the receiving frequencies of the stations are stored in a permanent memory, e.g. ROM
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/18—Automatic scanning over a band of frequencies
- H03J7/20—Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element
- H03J7/28—Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element using counters or frequency dividers
- H03J7/285—Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Superheterodyne Receivers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Abstract
(57)【要約】
【課題】携帯機器等に用いられる場合であっても、電子
同調された選局情報を半永久的に保持することのできる
電子同調システムを提供する。 【解決手段】アンテナ１０より受信される受信信号とロ
ーカル発振器２０から発振されるローカル周波数信号と
がミキサ１１によって混合され、その混合周波数信号が
中間周波数フィルタ１２に供給される。そして、混合周
波数信号のうち、中間周波数フィルタ１２によって中間
周波数帯の信号のみが選択的に検波回路１３に供給さ
れ、ここで復調される。一方、検波回路１３によって復
調される放送チャネルを選局すべく、ローカル発振器２
０の発振周波数が電圧制御される。そして、この制御情
報すなわち選局情報がフラッシュメモリ１００に記憶さ
れる。このフラッシュメモリ１００の書き込み電圧とし
ては、電圧制御発振の制御電圧を確保するために設けら
れた昇圧回路３０の出力電圧が流用される。
同調された選局情報を半永久的に保持することのできる
電子同調システムを提供する。 【解決手段】アンテナ１０より受信される受信信号とロ
ーカル発振器２０から発振されるローカル周波数信号と
がミキサ１１によって混合され、その混合周波数信号が
中間周波数フィルタ１２に供給される。そして、混合周
波数信号のうち、中間周波数フィルタ１２によって中間
周波数帯の信号のみが選択的に検波回路１３に供給さ
れ、ここで復調される。一方、検波回路１３によって復
調される放送チャネルを選局すべく、ローカル発振器２
０の発振周波数が電圧制御される。そして、この制御情
報すなわち選局情報がフラッシュメモリ１００に記憶さ
れる。このフラッシュメモリ１００の書き込み電圧とし
ては、電圧制御発振の制御電圧を確保するために設けら
れた昇圧回路３０の出力電圧が流用される。
Description
【０００１】
【発明の属する技術分野】本発明は、テレビジョン放送
やラジオ放送等の放送チャネルあるいは各種無線機器に
用いられるローカルチャネルの電波に同調するための電
子チューナを備える電子同調システムに関する。
やラジオ放送等の放送チャネルあるいは各種無線機器に
用いられるローカルチャネルの電波に同調するための電
子チューナを備える電子同調システムに関する。
【０００２】
【従来の技術】周知のように、テレビジョン放送やラジ
オ放送においては、各放送局毎に、それぞれ異なる周波
数帯域の電波が放送チャネルとして割り当てられてい
る。そして、受信側では、所望の放送チャネルの電波を
選択的に受信することで、それら所望の放送局の提供す
る放送内容のみを選択的に享受することが可能となって
いる。
オ放送においては、各放送局毎に、それぞれ異なる周波
数帯域の電波が放送チャネルとして割り当てられてい
る。そして、受信側では、所望の放送チャネルの電波を
選択的に受信することで、それら所望の放送局の提供す
る放送内容のみを選択的に享受することが可能となって
いる。
【０００３】一方、こうした特定の放送チャネルの電波
を受信する受信機は、通常、次のような構成となってい
る。まず、アンテナを介して受信された受信信号は、ロ
ーカル発振器から供給されるローカル周波数信号とミキ
サによって混合される。そして、このミキサによって両
周波数の和又は差から生成される信号が、中間周波数フ
ィルタに供給される。この中間周波数フィルタは、中間
周波数を有する信号のみを選択的に検波回路に供給する
フィルタであり、このフィルタによって所定の放送チャ
ネルに対応する受信信号のみが選択的に検波回路で復調
されることとなる。
を受信する受信機は、通常、次のような構成となってい
る。まず、アンテナを介して受信された受信信号は、ロ
ーカル発振器から供給されるローカル周波数信号とミキ
サによって混合される。そして、このミキサによって両
周波数の和又は差から生成される信号が、中間周波数フ
ィルタに供給される。この中間周波数フィルタは、中間
周波数を有する信号のみを選択的に検波回路に供給する
フィルタであり、このフィルタによって所定の放送チャ
ネルに対応する受信信号のみが選択的に検波回路で復調
されることとなる。
【０００４】また、上記受信機は、所望の放送チャネル
を選局するために、通常、電子チューナを備えている。
この電子チューナは、所望の放送チャネルの受信信号の
みが上記中間周波数フィルタを通過するように、ローカ
ル発振器から供給されるローカル周波数信号の周波数帯
を調整する（同調させる）装置である。一般的にこの電
子チューナは、例えば上記ローカル発振器を含んで構成
される電圧制御発振器（ＶＣＯ）を備え、この電圧制御
発振器に印加される電圧を可変制御することで、同発振
器から発振されるローカル周波数信号の周波数帯を制御
するようにしている。
を選局するために、通常、電子チューナを備えている。
この電子チューナは、所望の放送チャネルの受信信号の
みが上記中間周波数フィルタを通過するように、ローカ
ル発振器から供給されるローカル周波数信号の周波数帯
を調整する（同調させる）装置である。一般的にこの電
子チューナは、例えば上記ローカル発振器を含んで構成
される電圧制御発振器（ＶＣＯ）を備え、この電圧制御
発振器に印加される電圧を可変制御することで、同発振
器から発振されるローカル周波数信号の周波数帯を制御
するようにしている。
【０００５】そして従来、こうした電子チューナを備え
る電子同調システムにあっては通常、上記電圧制御発振
器を通じて選局された放送チャネルについては、その選
局情報（周波数情報あるいは同調制御情報）を適宜メモ
リに記憶し、次回からはこのメモリに記憶した選局情報
の読み出しを通じて、当該放送チャネルへの速やかな同
調を可能としている。このため、複数の放送チャネルに
ついて、上記態様での選局（同調制御）及びその選局情
報のメモリへの書き込みを予め行っておくことで、以降
は、それら選局情報をメモリから読み出すといった極め
て簡素な操作を通じて、任意の放送チャネルについて瞬
時の選局が可能となる。
る電子同調システムにあっては通常、上記電圧制御発振
器を通じて選局された放送チャネルについては、その選
局情報（周波数情報あるいは同調制御情報）を適宜メモ
リに記憶し、次回からはこのメモリに記憶した選局情報
の読み出しを通じて、当該放送チャネルへの速やかな同
調を可能としている。このため、複数の放送チャネルに
ついて、上記態様での選局（同調制御）及びその選局情
報のメモリへの書き込みを予め行っておくことで、以降
は、それら選局情報をメモリから読み出すといった極め
て簡素な操作を通じて、任意の放送チャネルについて瞬
時の選局が可能となる。
【０００６】
【発明が解決しようとする課題】このように、一旦同調
させた放送チャネルについてはその選局情報をメモリに
記憶しておくことで、次回以降の速やかな同調制御が可
能になるとはいえ、こうした電子同調システムに用いら
れるメモリは通常、ＲＡＭ（Random Access Memory）等
の保持電流が必要なタイプのものが多いため、乾電池等
のバッテリによって駆動される携帯機器にこうした電子
同調システムが搭載された場合には、以下のような新た
な不都合が生じるものともなっている。
させた放送チャネルについてはその選局情報をメモリに
記憶しておくことで、次回以降の速やかな同調制御が可
能になるとはいえ、こうした電子同調システムに用いら
れるメモリは通常、ＲＡＭ（Random Access Memory）等
の保持電流が必要なタイプのものが多いため、乾電池等
のバッテリによって駆動される携帯機器にこうした電子
同調システムが搭載された場合には、以下のような新た
な不都合が生じるものともなっている。
【０００７】すなわち、上記携帯機器、しかも乾電池を
駆動源とする機器にあっては、その長期的な使用に際し
て電池交換が必須となるが、その電池交換時に上記保持
電流が途絶えて上記メモリの記憶情報が消滅してしまう
ことである。したがってこの場合には、電池交換後、再
び、上記態様での各放送チャネルの選局（同調）、及び
その選局情報のメモリへの書き込みといった煩雑な操作
が強いられることになる。
駆動源とする機器にあっては、その長期的な使用に際し
て電池交換が必須となるが、その電池交換時に上記保持
電流が途絶えて上記メモリの記憶情報が消滅してしまう
ことである。したがってこの場合には、電池交換後、再
び、上記態様での各放送チャネルの選局（同調）、及び
その選局情報のメモリへの書き込みといった煩雑な操作
が強いられることになる。
【０００８】本発明は上記実情に鑑みてなされたもので
あり、その目的は、携帯機器等に用いられる場合であっ
ても、電子同調された選局情報を半永久的に保持するこ
とのできる電子同調システムを提供することにある。
あり、その目的は、携帯機器等に用いられる場合であっ
ても、電子同調された選局情報を半永久的に保持するこ
とのできる電子同調システムを提供することにある。
【０００９】
【課題を解決するための手段】以下、上記目的を達成す
るための手段及びその作用効果について記載する。請求
項１に記載の発明は、ローカル周波数信号を任意のチャ
ネルの電波に同調させる電子チューナを有してチャネル
の選局を行う電子同調システムにおいて、所定の制御電
圧に基づいて前記ローカル周波数信号の周波数を可変と
する電圧制御発振器と、この電圧制御発振器の制御電圧
を確保すべく電源電圧を昇圧する昇圧回路と、前記電圧
制御発振器による同調情報である選局情報が書き込み保
持される不揮発性メモリとを備え、前記不揮発性メモリ
に対する前記選局情報の書き込み用電圧として前記昇圧
回路による昇圧電圧を併用することをその要旨とする。
るための手段及びその作用効果について記載する。請求
項１に記載の発明は、ローカル周波数信号を任意のチャ
ネルの電波に同調させる電子チューナを有してチャネル
の選局を行う電子同調システムにおいて、所定の制御電
圧に基づいて前記ローカル周波数信号の周波数を可変と
する電圧制御発振器と、この電圧制御発振器の制御電圧
を確保すべく電源電圧を昇圧する昇圧回路と、前記電圧
制御発振器による同調情報である選局情報が書き込み保
持される不揮発性メモリとを備え、前記不揮発性メモリ
に対する前記選局情報の書き込み用電圧として前記昇圧
回路による昇圧電圧を併用することをその要旨とする。
【００１０】上記構成によれば、電圧制御発振器による
同調情報である選局情報を不揮発性メモリに記憶するこ
とで、同選局情報を保持電流の有無にかかわらず保持す
ることができるようになる。また、上記構成によれば、
電圧制御発振器の制御電圧と、不揮発性メモリに対する
前記選局情報の書き込み用電圧とが、電源電圧を昇圧す
る単一の昇圧回路によって確保されるため、電子同調シ
ステムの小型化を促進することができるようになる。
同調情報である選局情報を不揮発性メモリに記憶するこ
とで、同選局情報を保持電流の有無にかかわらず保持す
ることができるようになる。また、上記構成によれば、
電圧制御発振器の制御電圧と、不揮発性メモリに対する
前記選局情報の書き込み用電圧とが、電源電圧を昇圧す
る単一の昇圧回路によって確保されるため、電子同調シ
ステムの小型化を促進することができるようになる。
【００１１】請求項２記載の発明は、請求項１記載の発
明において、前記電子チューナは、プログラマブルに指
定される分周比に基づいて前記電圧制御発振器から発振
されるローカル周波数信号を分周するプログラム分周器
と、この分周された信号の周波数及び位相と基準発振器
から発振される信号の周波数及び位相とを比較してその
差に比例した平均直流電圧を出力する位相比較器と、該
平均直流電圧を低域ろ波するローパスフィルタとを備え
るとともに、前記ローパスフィルタの出力電圧と前記昇
圧回路による昇圧電圧との加算電圧を前記電圧制御発振
器の制御電圧とするものであり、前記選局情報は、前記
プログラム分周器に指定される同調完了時の分周比を示
す情報として前記不揮発性メモリに書き込み保持される
ことを要旨とする。
明において、前記電子チューナは、プログラマブルに指
定される分周比に基づいて前記電圧制御発振器から発振
されるローカル周波数信号を分周するプログラム分周器
と、この分周された信号の周波数及び位相と基準発振器
から発振される信号の周波数及び位相とを比較してその
差に比例した平均直流電圧を出力する位相比較器と、該
平均直流電圧を低域ろ波するローパスフィルタとを備え
るとともに、前記ローパスフィルタの出力電圧と前記昇
圧回路による昇圧電圧との加算電圧を前記電圧制御発振
器の制御電圧とするものであり、前記選局情報は、前記
プログラム分周器に指定される同調完了時の分周比を示
す情報として前記不揮発性メモリに書き込み保持される
ことを要旨とする。
【００１２】上記構成によれば、簡易な構成にて、電圧
制御発振器から発振されるローカル周波数信号を所定の
値にて精度良く安定化することができるようになる。請
求項３記載の発明は、請求項１又は２記載の発明におい
て、前記昇圧回路が、電池に接続されたコイルと、該コ
イルに供給される直流電流を周期的に地絡するスイッチ
ング素子と、該電流変化に応じて前記コイルに誘起され
る起電力を所定の値にクランプするツェナーダイオード
と、該ツェナーダイオードによりクランプされた電圧を
平滑化するコンデンサとを備えるＤＣ−ＤＣコンバータ
からなることをその要旨とする。
制御発振器から発振されるローカル周波数信号を所定の
値にて精度良く安定化することができるようになる。請
求項３記載の発明は、請求項１又は２記載の発明におい
て、前記昇圧回路が、電池に接続されたコイルと、該コ
イルに供給される直流電流を周期的に地絡するスイッチ
ング素子と、該電流変化に応じて前記コイルに誘起され
る起電力を所定の値にクランプするツェナーダイオード
と、該ツェナーダイオードによりクランプされた電圧を
平滑化するコンデンサとを備えるＤＣ−ＤＣコンバータ
からなることをその要旨とする。
【００１３】上記構成によれば、極めて簡素な構成にて
高効率な昇圧動作を行うことができるようになる。請求
項４記載の発明は、請求項１〜３のいずれかに記載の発
明において、前記不揮発性メモリに対する前記選局情報
の書き込み要求の発生を監視し、該書き込み要求が発生
したときにのみ前記昇圧回路による昇圧電圧を前記不揮
発性メモリに印加する電圧印加制御手段を更に備えるこ
とをその要旨とする。
高効率な昇圧動作を行うことができるようになる。請求
項４記載の発明は、請求項１〜３のいずれかに記載の発
明において、前記不揮発性メモリに対する前記選局情報
の書き込み要求の発生を監視し、該書き込み要求が発生
したときにのみ前記昇圧回路による昇圧電圧を前記不揮
発性メモリに印加する電圧印加制御手段を更に備えるこ
とをその要旨とする。
【００１４】上記構成によれば、電圧印加制御部によっ
て、不揮発性メモリに対する前記選局情報の書き込み要
求の発生が監視されるとともに、書き込み要求が発生し
たときにのみ前記昇圧回路による昇圧電圧が前記不揮発
性メモリに印加されるために、絶えず高電圧が印加され
る場合と比べて、不揮発性メモリにかかるストレスを緩
和することができる。
て、不揮発性メモリに対する前記選局情報の書き込み要
求の発生が監視されるとともに、書き込み要求が発生し
たときにのみ前記昇圧回路による昇圧電圧が前記不揮発
性メモリに印加されるために、絶えず高電圧が印加され
る場合と比べて、不揮発性メモリにかかるストレスを緩
和することができる。
【００１５】なお、上記請求項１〜４のいずれかに記載
の発明における不揮発性メモリは、請求項５記載の発明
によるように、前記昇圧回路による昇圧電圧に基づいて
その消去電圧及び書き込み電圧が生成されるフラッシュ
メモリとすることが望ましい。
の発明における不揮発性メモリは、請求項５記載の発明
によるように、前記昇圧回路による昇圧電圧に基づいて
その消去電圧及び書き込み電圧が生成されるフラッシュ
メモリとすることが望ましい。
【００１６】
【発明の実施の形態】以下、本発明にかかる電子同調シ
ステムを携帯用のラジオ受信機に適用した第１の実施形
態について、図面を参照しつつ説明する。
ステムを携帯用のラジオ受信機に適用した第１の実施形
態について、図面を参照しつつ説明する。
【００１７】図１は、このラジオ受信機の全体構成を示
すブロック図である。この受信機は、受信信号を一旦、
予め設定された中間周波数を有する中間周波数信号に変
換し、その後同中間周波信号を復調することで、所望と
する放送チャネルの電波から音声信号を取り出す構成と
なっている。そして、こうした機能を実現すべく、図１
に示されるように、アンテナ１０と、アンテナ１０で受
信された受信信号とローカル発振器２０から供給される
ローカル周波数信号とを混合するミキサ１１と、ミキサ
１１の出力する混合周波数信号から中間周波信号のみを
透過させる中間周波数フィルタ１２と、同フィルタ１２
から供給される中間周波信号を音声信号に復調する検波
回路１３と、この検波回路１３にて復調された音声信号
を発音出力するスピーカ１４（オーディオ回路）とを備
えている。
すブロック図である。この受信機は、受信信号を一旦、
予め設定された中間周波数を有する中間周波数信号に変
換し、その後同中間周波信号を復調することで、所望と
する放送チャネルの電波から音声信号を取り出す構成と
なっている。そして、こうした機能を実現すべく、図１
に示されるように、アンテナ１０と、アンテナ１０で受
信された受信信号とローカル発振器２０から供給される
ローカル周波数信号とを混合するミキサ１１と、ミキサ
１１の出力する混合周波数信号から中間周波信号のみを
透過させる中間周波数フィルタ１２と、同フィルタ１２
から供給される中間周波信号を音声信号に復調する検波
回路１３と、この検波回路１３にて復調された音声信号
を発音出力するスピーカ１４（オーディオ回路）とを備
えている。
【００１８】ここで、アンテナ１０で受信された受信信
号が復調されてスピーカ１４から出力されるまでの動作
について、更に説明する。まず、上記ミキサ１１におい
て、ローカル発振器２０から発振されるローカル周波数
信号の周波数からアンテナ１０で受信される受信信号の
周波数を減算した周波数を有する混合周波数信号が中間
周波数フィルタ１２に送られる。この中間周波数フィル
タ１２では、混合周波数信号のうち、予め設定されてい
る中間周波数帯の信号のみを検波回路１３に出力する。
号が復調されてスピーカ１４から出力されるまでの動作
について、更に説明する。まず、上記ミキサ１１におい
て、ローカル発振器２０から発振されるローカル周波数
信号の周波数からアンテナ１０で受信される受信信号の
周波数を減算した周波数を有する混合周波数信号が中間
周波数フィルタ１２に送られる。この中間周波数フィル
タ１２では、混合周波数信号のうち、予め設定されてい
る中間周波数帯の信号のみを検波回路１３に出力する。
【００１９】検波回路１３では、選択される放送チャネ
ルの周波数帯に関係なく、これに入力される中間周波信
号を音声信号として復調し、スピーカ１４では、この復
調された音声信号に基づいた音声出力（発音）を行う。
なお、本実施形態において、上記検波回路１３は、上記
中間周波信号が任意の放送局からの音声信号を含んでい
るか否かの情報を生成する機能も併せ備えている。
ルの周波数帯に関係なく、これに入力される中間周波信
号を音声信号として復調し、スピーカ１４では、この復
調された音声信号に基づいた音声出力（発音）を行う。
なお、本実施形態において、上記検波回路１３は、上記
中間周波信号が任意の放送局からの音声信号を含んでい
るか否かの情報を生成する機能も併せ備えている。
【００２０】このような構成によれば、ローカル発振器
２０から発振されるローカル周波数信号の周波数帯を、
所望とする放送チャネルの周波数に上記中間周波数を加
算した周波数に設定することで、この所望とする放送チ
ャネルの周波数の信号のみを選択的に復調することがで
きるようになる。そして、復調を所望する放送チャネル
の変更に際しては、ローカル発振器２０から発振される
ローカル周波数信号の周波数帯もそれに応じて変更する
（同調される）。これによって、アンテナ１０で受信さ
れる受信信号のうち、中間周波数フィルタ１２を通過す
る信号成分が変更され、ひいては検波回路１３において
復調される音声信号もその所望する放送チャネルのもの
に変更される。
２０から発振されるローカル周波数信号の周波数帯を、
所望とする放送チャネルの周波数に上記中間周波数を加
算した周波数に設定することで、この所望とする放送チ
ャネルの周波数の信号のみを選択的に復調することがで
きるようになる。そして、復調を所望する放送チャネル
の変更に際しては、ローカル発振器２０から発振される
ローカル周波数信号の周波数帯もそれに応じて変更する
（同調される）。これによって、アンテナ１０で受信さ
れる受信信号のうち、中間周波数フィルタ１２を通過す
る信号成分が変更され、ひいては検波回路１３において
復調される音声信号もその所望する放送チャネルのもの
に変更される。
【００２１】一方、本実施形態において、このローカル
発振器２０から発振されるローカル周波数信号の周波数
変更は、同ローカル発振器２０と接地との間に接続され
たバラクタダイオード２１の容量に応じた同ローカル発
振器２０の共振周波数の変更に基づいて行われる。そし
てこのバラクタダイオード２１の容量は、同バラクタダ
イオード２１のカソード側に印加される電圧に応じて可
変とされる。すなわち、本実施形態においては、これら
ローカル発振器２０とバラクタダイオード２１とによっ
て電圧制御発振器が構成されている。そして、この電圧
制御発振器の発振周波数を制御することで上述した同調
動作を実現している。
発振器２０から発振されるローカル周波数信号の周波数
変更は、同ローカル発振器２０と接地との間に接続され
たバラクタダイオード２１の容量に応じた同ローカル発
振器２０の共振周波数の変更に基づいて行われる。そし
てこのバラクタダイオード２１の容量は、同バラクタダ
イオード２１のカソード側に印加される電圧に応じて可
変とされる。すなわち、本実施形態においては、これら
ローカル発振器２０とバラクタダイオード２１とによっ
て電圧制御発振器が構成されている。そして、この電圧
制御発振器の発振周波数を制御することで上述した同調
動作を実現している。
【００２２】次に、こうした同調動作について更に説明
する。本実施形態においては、ローカル発振器２０から
発振されるローカル周波数信号を、所望の周波数と中間
周波数との和の周波数を有する信号とする（同調させ
る）ために、同調方式として、ＰＬＬ（Phase Locked L
oop）方式を採用している。すなわち、ローカル発振器
２０の発振するローカル周波数信号を、所望の周波数及
び中間周波数の和と基準周波数との比で分周した周波数
を有する信号とし、この分周された周波数信号の周波数
帯を基準周波数と一致させるべく、上記電圧制御発振器
をフィードバック制御する。
する。本実施形態においては、ローカル発振器２０から
発振されるローカル周波数信号を、所望の周波数と中間
周波数との和の周波数を有する信号とする（同調させ
る）ために、同調方式として、ＰＬＬ（Phase Locked L
oop）方式を採用している。すなわち、ローカル発振器
２０の発振するローカル周波数信号を、所望の周波数及
び中間周波数の和と基準周波数との比で分周した周波数
を有する信号とし、この分周された周波数信号の周波数
帯を基準周波数と一致させるべく、上記電圧制御発振器
をフィードバック制御する。
【００２３】具体的には、ローカル発振器２０から出力
されたローカル周波数信号は、直流カットコンデンサ２
２によってその直流成分がカットされ、更にインバータ
２３及び抵抗２４からなる並列回路によって増幅された
後、プログラム分周器２５に入力される。
されたローカル周波数信号は、直流カットコンデンサ２
２によってその直流成分がカットされ、更にインバータ
２３及び抵抗２４からなる並列回路によって増幅された
後、プログラム分周器２５に入力される。
【００２４】このプログラム分周器２５は、入力された
ローカル周波数信号を、所望の周波数及び中間周波数の
和を基準周波数で除算した値で分周した周波数を有する
信号を生成する回路である。そして、このプログラム分
周器２５で分周されたローカル周波数信号は、位相比較
器２６において、基準発振器２７の発振する基準周波数
信号と位相及び周波数が比較される。
ローカル周波数信号を、所望の周波数及び中間周波数の
和を基準周波数で除算した値で分周した周波数を有する
信号を生成する回路である。そして、このプログラム分
周器２５で分周されたローカル周波数信号は、位相比較
器２６において、基準発振器２７の発振する基準周波数
信号と位相及び周波数が比較される。
【００２５】この位相比較器２６では、上記位相及び周
波数の比較に基づいて、その差に比例した平均直流電圧
信号を出力する。この信号は、ローパスフィルタ２８に
よって交流成分が除去された後、バラクタダイオード２
１のカソード側に印加される。
波数の比較に基づいて、その差に比例した平均直流電圧
信号を出力する。この信号は、ローパスフィルタ２８に
よって交流成分が除去された後、バラクタダイオード２
１のカソード側に印加される。
【００２６】一方、上記ローパスフィルタ２８の出力に
は昇圧回路３０による昇圧電圧（例えば「１５Ｖ」）が
加算されている。すなわち、上記バラクタダイオード２
１のカソード側には、ローパスフィルタ２８の出力によ
って「０〜昇圧電圧」の範囲で可変とされる電圧が印加
されることとなる。
は昇圧回路３０による昇圧電圧（例えば「１５Ｖ」）が
加算されている。すなわち、上記バラクタダイオード２
１のカソード側には、ローパスフィルタ２８の出力によ
って「０〜昇圧電圧」の範囲で可変とされる電圧が印加
されることとなる。
【００２７】このように、位相差及び周波数差に応じて
可変とされる電圧がバラクタダイオード２１に印加され
ることで、ローカル発振器２０から発振されるローカル
周波数信号の周波数もこの位相差及び周波数差に応じて
可変とされ、最終的にはこれらの差が「０」になるよう
にフィードバック制御が行われるようになる。すなわ
ち、ローカル発振器２０から発振される周波数信号の周
波数が、所望の周波数に中間周波数を加算した値にロッ
クされるようになる。
可変とされる電圧がバラクタダイオード２１に印加され
ることで、ローカル発振器２０から発振されるローカル
周波数信号の周波数もこの位相差及び周波数差に応じて
可変とされ、最終的にはこれらの差が「０」になるよう
にフィードバック制御が行われるようになる。すなわ
ち、ローカル発振器２０から発振される周波数信号の周
波数が、所望の周波数に中間周波数を加算した値にロッ
クされるようになる。
【００２８】次に、上記昇圧回路３０について説明す
る。図１に示されるように、この昇圧回路３０は、コイ
ルの誘導起電力を用いて昇圧を行うＤＣ−ＤＣコンバー
タによって構成されている。具体的には、この昇圧回路
３０は、例えば「１．５Ｖ」の電源電圧を有するバッテ
リ（乾電池）３１からコイル３２に流れる電流を急激に
変化させることで逆起電力を発生させるとともに、この
逆起電力を電源電圧以上の所定の電圧にクランプし、そ
のクランプされた電圧をコンデンサ３４にて平滑化する
回路である。
る。図１に示されるように、この昇圧回路３０は、コイ
ルの誘導起電力を用いて昇圧を行うＤＣ−ＤＣコンバー
タによって構成されている。具体的には、この昇圧回路
３０は、例えば「１．５Ｖ」の電源電圧を有するバッテ
リ（乾電池）３１からコイル３２に流れる電流を急激に
変化させることで逆起電力を発生させるとともに、この
逆起電力を電源電圧以上の所定の電圧にクランプし、そ
のクランプされた電圧をコンデンサ３４にて平滑化する
回路である。
【００２９】ここで、コイル３２に流れる電流の急激な
変化は、スイッチング素子であるトランジスタ３５の周
期的なオン／オフ制御に基づく同コイル３２に流れる直
流電流の周期的な地絡によって行われる。すなわち、ト
ランジスタ３５は、その一端（ソース端子）がコイル３
２の出力端に接続されるとともに、他端（ドレイン端
子）が接地されており、パルス発生器３６からそのゲー
ト端子にパルス信号が印加されることによって、コイル
３２に流れる電流が同期的に地絡され、同電流に急激な
変化が生じるようになる。
変化は、スイッチング素子であるトランジスタ３５の周
期的なオン／オフ制御に基づく同コイル３２に流れる直
流電流の周期的な地絡によって行われる。すなわち、ト
ランジスタ３５は、その一端（ソース端子）がコイル３
２の出力端に接続されるとともに、他端（ドレイン端
子）が接地されており、パルス発生器３６からそのゲー
ト端子にパルス信号が印加されることによって、コイル
３２に流れる電流が同期的に地絡され、同電流に急激な
変化が生じるようになる。
【００３０】また、こうした電流変化によってコイル３
２に誘起される起電力を上記所定の電圧にクランプすべ
く、本実施形態ではその降伏電圧が例えば「１５Ｖ」に
設定されたツェナーダイオード３３を用いており、この
ツェナーダイオード３３によってクランプされた電圧を
コンデンサ３４で平滑化する。この場合、この昇圧回路
３０による昇圧出力（昇圧電圧）は、ツェナーダイオー
ド３３の降伏電圧に対応した「１５Ｖ」となる。そして
この昇圧電圧が、上記ローパスフィルタ２８の出力に加
算される。
２に誘起される起電力を上記所定の電圧にクランプすべ
く、本実施形態ではその降伏電圧が例えば「１５Ｖ」に
設定されたツェナーダイオード３３を用いており、この
ツェナーダイオード３３によってクランプされた電圧を
コンデンサ３４で平滑化する。この場合、この昇圧回路
３０による昇圧出力（昇圧電圧）は、ツェナーダイオー
ド３３の降伏電圧に対応した「１５Ｖ」となる。そして
この昇圧電圧が、上記ローパスフィルタ２８の出力に加
算される。
【００３１】次に、図１に示す受信機において、上記ミ
キサ１１，中間周波数フィルタ１２，検波回路１３をは
じめ、上述したＰＬＬ等を含んで構成される電子チュー
ナが放送チャネルを自動的にチューニングする動作につ
いて説明する。
キサ１１，中間周波数フィルタ１２，検波回路１３をは
じめ、上述したＰＬＬ等を含んで構成される電子チュー
ナが放送チャネルを自動的にチューニングする動作につ
いて説明する。
【００３２】すなわちいま、操作部４０を通じて放送チ
ャネルのサーチ指令がマイクロコンピュータ５０に出力
されたとすると、マイクロコンピュータ５０ではこの指
令に基づいて、プログラム分周器２５の分周比を徐々に
変えていく。すなわちこのとき、マイクロコンピュータ
５０には、検波回路１３において放送チャネルの受信信
号が供給されたか否かを示す信号ＤＭが入力されてお
り、マイクロコンピュータ５０では、この信号ＤＭに基
づいて放送チャネルの受信信号が受信されるまで、プロ
グラム分周器２５の分周比を順次徐変する。
ャネルのサーチ指令がマイクロコンピュータ５０に出力
されたとすると、マイクロコンピュータ５０ではこの指
令に基づいて、プログラム分周器２５の分周比を徐々に
変えていく。すなわちこのとき、マイクロコンピュータ
５０には、検波回路１３において放送チャネルの受信信
号が供給されたか否かを示す信号ＤＭが入力されてお
り、マイクロコンピュータ５０では、この信号ＤＭに基
づいて放送チャネルの受信信号が受信されるまで、プロ
グラム分周器２５の分周比を順次徐変する。
【００３３】一方、こうした分周比の変更に伴い、検波
回路１３から上記信号ＤＭとして放送チャネルの受信信
号が供給された旨を示す信号がマイクロコンピュータ５
０から入力されると、同マイクロコンピュータ５０で
は、例えば操作部４０を通じて特定の放送チャネルを受
信した旨の適宜の表示を行うとともに、同操作部４０か
ら当該放送チャネルについての記憶指令があれば、その
時点で上記プログラム分周器２５に与えている分周比の
値を同放送チャネルの選局情報としてフラッシュメモリ
１００に記憶する。そして以後、操作部４０を通じて上
記放送チャネルを選択する適宜の操作が行われると、マ
イクロコンピュータ５０では、その該当する分周比の値
（選局情報）をフラッシュメモリ１００から読み出し、
この読み出した分周比をプログラム分周器２５に設定す
る。これにより、当該放送チャネルについての迅速な同
調が図られるようになる。その他の放送チャネルについ
ても同様の態様で、その選局情報（分周比）のフラッシ
ュメモリ１００への記憶、及び同フラッシュメモリ１０
０からの選局情報（分周比）の読み出しが行われる。
回路１３から上記信号ＤＭとして放送チャネルの受信信
号が供給された旨を示す信号がマイクロコンピュータ５
０から入力されると、同マイクロコンピュータ５０で
は、例えば操作部４０を通じて特定の放送チャネルを受
信した旨の適宜の表示を行うとともに、同操作部４０か
ら当該放送チャネルについての記憶指令があれば、その
時点で上記プログラム分周器２５に与えている分周比の
値を同放送チャネルの選局情報としてフラッシュメモリ
１００に記憶する。そして以後、操作部４０を通じて上
記放送チャネルを選択する適宜の操作が行われると、マ
イクロコンピュータ５０では、その該当する分周比の値
（選局情報）をフラッシュメモリ１００から読み出し、
この読み出した分周比をプログラム分周器２５に設定す
る。これにより、当該放送チャネルについての迅速な同
調が図られるようになる。その他の放送チャネルについ
ても同様の態様で、その選局情報（分周比）のフラッシ
ュメモリ１００への記憶、及び同フラッシュメモリ１０
０からの選局情報（分周比）の読み出しが行われる。
【００３４】このように、選局情報の記憶手段としてフ
ラッシュメモリ１００が用いられることで、上記バッテ
リ（乾電池）３１の交換時等、同メモリへの給電が途絶
える場合であっても、記憶された選局情報は消滅するこ
となく保持されるようになる。
ラッシュメモリ１００が用いられることで、上記バッテ
リ（乾電池）３１の交換時等、同メモリへの給電が途絶
える場合であっても、記憶された選局情報は消滅するこ
となく保持されるようになる。
【００３５】なお通常、フラッシュメモリ１００のデー
タ消去電圧、あるいはデータ書き込み電圧としては１２
〜１５Ｖ程度の高電圧が必要とされるが、本実施形態に
おいては図１に示されるように、上記昇圧回路３０によ
る昇圧電圧をこれらデータ消去電圧あるいはデータ書き
込み電圧として流用している。
タ消去電圧、あるいはデータ書き込み電圧としては１２
〜１５Ｖ程度の高電圧が必要とされるが、本実施形態に
おいては図１に示されるように、上記昇圧回路３０によ
る昇圧電圧をこれらデータ消去電圧あるいはデータ書き
込み電圧として流用している。
【００３６】次に、図２を参照してこのフラッシュメモ
リ１００の構成について更に詳述する。フラッシュメモ
リ１００は、電気的書き換え可能な不揮発性メモリ（El
ectrially Erasable and Programmable Read Only Memo
ry：ＥＥＰＲＯＭ）の一種であって、同図２に示される
ように、こうしたメモリセルが行列状に配列させたメモ
リセルアレイ１１０を備えている。そして、これら各メ
モリセルのワード線及びソース線が行デコーダ１１１
と、またビット線が列デコーダ１１２とそれぞれ接続さ
れている。
リ１００の構成について更に詳述する。フラッシュメモ
リ１００は、電気的書き換え可能な不揮発性メモリ（El
ectrially Erasable and Programmable Read Only Memo
ry：ＥＥＰＲＯＭ）の一種であって、同図２に示される
ように、こうしたメモリセルが行列状に配列させたメモ
リセルアレイ１１０を備えている。そして、これら各メ
モリセルのワード線及びソース線が行デコーダ１１１
と、またビット線が列デコーダ１１２とそれぞれ接続さ
れている。
【００３７】上記行デコーダ１１１は、書き込み時に
は、ソース線に高電圧（例えば「１２Ｖ」）を印加し、
また、消去時にはワード線に高電圧（例えば「１５
Ｖ」）を印可する回路である。そして、これら行デコー
ダ１１１の用いる高電圧は、上記昇圧回路３０による昇
圧電圧が供給されている電圧変換部１３０から与えられ
る。
は、ソース線に高電圧（例えば「１２Ｖ」）を印加し、
また、消去時にはワード線に高電圧（例えば「１５
Ｖ」）を印可する回路である。そして、これら行デコー
ダ１１１の用いる高電圧は、上記昇圧回路３０による昇
圧電圧が供給されている電圧変換部１３０から与えられ
る。
【００３８】一方、列デコーダ１１２は、ビット線を介
してメモリセルの記憶するデータを読み出すとともに、
入出力バッファ１２２の保持するデータをメモリセルに
書き込む回路である。
してメモリセルの記憶するデータを読み出すとともに、
入出力バッファ１２２の保持するデータをメモリセルに
書き込む回路である。
【００３９】また、アドレスバッファ１２１は、外部
（マイクロコンピュータ５０）から指定されるメモリセ
ルのアドレスデータを一旦保持し、制御部１２０から指
令される所定のタイミングで行デコーダ１１１及び列デ
コーダ１１２に同アドレスデータを供給する回路であ
る。
（マイクロコンピュータ５０）から指定されるメモリセ
ルのアドレスデータを一旦保持し、制御部１２０から指
令される所定のタイミングで行デコーダ１１１及び列デ
コーダ１１２に同アドレスデータを供給する回路であ
る。
【００４０】ここで、フラッシュメモリ１００の読み出
し、書き込み、消去の各動作について説明する。このフ
ラッシュメモリ１００の読み出し時には、先の図１に示
したマイクロコンピュータ５０から読み出しを所望する
番地のアドレスデータＡｄｄがアドレスバッファ１２１
に、また読み出し指令Ｒｅａｄが制御部１２０に入力さ
れる。これにより、アドレスバッファ１２１は、指定さ
れたメモリセルのアドレスデータを一旦保持し、制御部
１２０から指定される所定のタイミングで、同アドレス
データを、行デコーダ１１１及び列デコーダ１１２へ出
力する。行デコーダ１１１では、このアドレスデータに
基づいて、所定の行のワード線を活性化する。また列デ
コーダ１１２では、同アドレスデータに基づいて、所定
の列のビット線から入出力バッファ１２２にデータを出
力する。こうして入出力バッファ１２２に出力されたデ
ータは、データバス（Ｉ／Ｏ）を介してマイクロコンピ
ュータ５０に取り込まれる。
し、書き込み、消去の各動作について説明する。このフ
ラッシュメモリ１００の読み出し時には、先の図１に示
したマイクロコンピュータ５０から読み出しを所望する
番地のアドレスデータＡｄｄがアドレスバッファ１２１
に、また読み出し指令Ｒｅａｄが制御部１２０に入力さ
れる。これにより、アドレスバッファ１２１は、指定さ
れたメモリセルのアドレスデータを一旦保持し、制御部
１２０から指定される所定のタイミングで、同アドレス
データを、行デコーダ１１１及び列デコーダ１１２へ出
力する。行デコーダ１１１では、このアドレスデータに
基づいて、所定の行のワード線を活性化する。また列デ
コーダ１１２では、同アドレスデータに基づいて、所定
の列のビット線から入出力バッファ１２２にデータを出
力する。こうして入出力バッファ１２２に出力されたデ
ータは、データバス（Ｉ／Ｏ）を介してマイクロコンピ
ュータ５０に取り込まれる。
【００４１】一方、書き込み時には、マイクロコンピュ
ータ５０から、書き込みを所望する番地のアドレスデー
タＡｄｄがアドレスバッファ１２１に、また、書き込み
データがデータバス（Ｉ／Ｏ）を介して入出力バッファ
１２２に、そして書き込み指令Ｗｒｉｔｅが制御部１２
０に入力される。これにより、アドレスバッファ１２１
は、指定されたメモリセルのアドレスデータを一旦保持
し、制御部１２０から指定される所定のタイミングで、
同アドレスデータを、行デコーダ１１１及び列デコーダ
１１２へ出力する。また、電圧変換部１３０では、制御
部１２０からの指令により昇圧回路３０の出力電圧が
「１２Ｖ」に降圧されて行デコーダ１１１に供給され
る。そして、行デコーダ１１１では、指定されたメモリ
セルに接続するソース線に、電圧変換部１３０から供給
された上記高電圧を印可する。一方、列デコーダ１１２
では、指定されたメモリセルに接続するビット線に書き
込みデータを印可する。これにより所定のメモリセルへ
のデータの書き込みが行われる。
ータ５０から、書き込みを所望する番地のアドレスデー
タＡｄｄがアドレスバッファ１２１に、また、書き込み
データがデータバス（Ｉ／Ｏ）を介して入出力バッファ
１２２に、そして書き込み指令Ｗｒｉｔｅが制御部１２
０に入力される。これにより、アドレスバッファ１２１
は、指定されたメモリセルのアドレスデータを一旦保持
し、制御部１２０から指定される所定のタイミングで、
同アドレスデータを、行デコーダ１１１及び列デコーダ
１１２へ出力する。また、電圧変換部１３０では、制御
部１２０からの指令により昇圧回路３０の出力電圧が
「１２Ｖ」に降圧されて行デコーダ１１１に供給され
る。そして、行デコーダ１１１では、指定されたメモリ
セルに接続するソース線に、電圧変換部１３０から供給
された上記高電圧を印可する。一方、列デコーダ１１２
では、指定されたメモリセルに接続するビット線に書き
込みデータを印可する。これにより所定のメモリセルへ
のデータの書き込みが行われる。
【００４２】また、消去時には、マイクロコンピュータ
５０から、消去を所望する番地のアドレスデータＡｄｄ
がアドレスバッファ１２１に、また、消去指令Ｅｒａｓ
ｅが制御部１２０に入力される。これにより、アドレス
バッファ１２１は、指定されたメモリセルのアドレスデ
ータを一旦保持し、制御部１２０から指定される所定の
タイミングで、同アドレスデータを、行デコーダ１１１
へ出力する。また、電圧変換部１３０では、制御部１２
０からの指令により昇圧回路３０の「１５Ｖ」の出力電
圧が行デコーダ１１１に供給される。そして、行デコー
ダ１１１では、該当する行アドレスのワード線に、電圧
変換部１３０から供給された高電圧を印加する。これに
より、当該行アドレスを有するメモリセルの記憶情報が
一括して消去される。
５０から、消去を所望する番地のアドレスデータＡｄｄ
がアドレスバッファ１２１に、また、消去指令Ｅｒａｓ
ｅが制御部１２０に入力される。これにより、アドレス
バッファ１２１は、指定されたメモリセルのアドレスデ
ータを一旦保持し、制御部１２０から指定される所定の
タイミングで、同アドレスデータを、行デコーダ１１１
へ出力する。また、電圧変換部１３０では、制御部１２
０からの指令により昇圧回路３０の「１５Ｖ」の出力電
圧が行デコーダ１１１に供給される。そして、行デコー
ダ１１１では、該当する行アドレスのワード線に、電圧
変換部１３０から供給された高電圧を印加する。これに
より、当該行アドレスを有するメモリセルの記憶情報が
一括して消去される。
【００４３】このように、本実施形態では、電子同調に
用いられる高電圧を供給する昇圧回路３０を用いて、フ
ラッシュメモリ１００の書き込み及び消去に用いられる
高電圧が確保される。このため、フラッシュメモリ１０
０の形成される半導体基板にチャージポンプ回路等の昇
圧回路を形成して、書き込み及び消去に用いる高電圧を
確保する必要もなく、フラッシュメモリ１００自体をも
小型化することができる。
用いられる高電圧を供給する昇圧回路３０を用いて、フ
ラッシュメモリ１００の書き込み及び消去に用いられる
高電圧が確保される。このため、フラッシュメモリ１０
０の形成される半導体基板にチャージポンプ回路等の昇
圧回路を形成して、書き込み及び消去に用いる高電圧を
確保する必要もなく、フラッシュメモリ１００自体をも
小型化することができる。
【００４４】以上説明した本実施形態によれば、以下の
効果が得られるようになる。 （１）フラッシュメモリを用いることで、保持電流の有
無に拘わらず半永久的に選局情報を保持することができ
る。また、電圧制御発振器の制御電圧の確保のために用
いる昇圧回路の出力を用いて、選局情報を記憶するフラ
ッシュメモリの書き込み、あるいは消去用の高電圧を生
成したことで、電子同調システム自体の小型化を促進す
ることができる。
効果が得られるようになる。 （１）フラッシュメモリを用いることで、保持電流の有
無に拘わらず半永久的に選局情報を保持することができ
る。また、電圧制御発振器の制御電圧の確保のために用
いる昇圧回路の出力を用いて、選局情報を記憶するフラ
ッシュメモリの書き込み、あるいは消去用の高電圧を生
成したことで、電子同調システム自体の小型化を促進す
ることができる。
【００４５】（２）昇圧回路３０として上記構成を有す
るＤＣ−ＤＣコンバータを採用することで、極めて簡素
な構成で高効率な昇圧動作が可能となる。 （第２の実施形態）以下、本発明にかかる電子同調シス
テムを同じく携帯用のラジオ受信機に適用した第２の実
施形態について、上記第１の実施形態との相違点を中心
に図３を参照して説明する。なお、図３において先の図
２に示した要素と同一の要素については、同一の符号を
付した。
るＤＣ−ＤＣコンバータを採用することで、極めて簡素
な構成で高効率な昇圧動作が可能となる。 （第２の実施形態）以下、本発明にかかる電子同調シス
テムを同じく携帯用のラジオ受信機に適用した第２の実
施形態について、上記第１の実施形態との相違点を中心
に図３を参照して説明する。なお、図３において先の図
２に示した要素と同一の要素については、同一の符号を
付した。
【００４６】上記第１の実施形態においては、電圧制御
発振器の駆動に用いる昇圧回路３０の出力電圧を用い
て、フラッシュメモリ１００の書き込み、あるいは消去
用の高電圧を確保すべく、先の図１及び図２に示した態
様で電圧変換部１３０と昇圧回路３０とを接続する構成
とした。ただし、このような構成とすると、昇圧回路３
０の出力電圧が絶えず電圧変換部１３０に印加されるた
めに、同電圧変換部１３０にストレスがかかる。
発振器の駆動に用いる昇圧回路３０の出力電圧を用い
て、フラッシュメモリ１００の書き込み、あるいは消去
用の高電圧を確保すべく、先の図１及び図２に示した態
様で電圧変換部１３０と昇圧回路３０とを接続する構成
とした。ただし、このような構成とすると、昇圧回路３
０の出力電圧が絶えず電圧変換部１３０に印加されるた
めに、同電圧変換部１３０にストレスがかかる。
【００４７】そこで、本実施形態では、フラッシュメモ
リ１００にその書き込み（消去も含む）要求に応じて上
記昇圧電圧の印加を制御する保護スイッチを設けること
とした。そして、書き込み時や消去時等、フラッシュメ
モリ１００の駆動電圧として昇圧回路３０の出力電圧
（昇圧電圧）が必要であるときに、フラッシュメモリ１
００へ同出力電圧を印加することとした。これにより、
電圧変換部１３０にかかるストレスを緩和することがで
きる。
リ１００にその書き込み（消去も含む）要求に応じて上
記昇圧電圧の印加を制御する保護スイッチを設けること
とした。そして、書き込み時や消去時等、フラッシュメ
モリ１００の駆動電圧として昇圧回路３０の出力電圧
（昇圧電圧）が必要であるときに、フラッシュメモリ１
００へ同出力電圧を印加することとした。これにより、
電圧変換部１３０にかかるストレスを緩和することがで
きる。
【００４８】図３は、このような機能を持たせた本実施
形態のフラッシュメモリ２００についてその全体構成を
示すブロック図である。同図３に示されるように、この
フラッシュメモリ２００には、書き込み時や消去時等、
昇圧回路３０の出力電圧が必要なときに電圧変換部１３
０及び昇圧回路３０間を導通制御すべく、保護スイッチ
２１０が設けられている。この保護スイッチ２１０が制
御部２２０によって制御されることで、電圧変換部１３
０の電圧入力端は、昇圧回路３０又は接地と選択的に導
通される。
形態のフラッシュメモリ２００についてその全体構成を
示すブロック図である。同図３に示されるように、この
フラッシュメモリ２００には、書き込み時や消去時等、
昇圧回路３０の出力電圧が必要なときに電圧変換部１３
０及び昇圧回路３０間を導通制御すべく、保護スイッチ
２１０が設けられている。この保護スイッチ２１０が制
御部２２０によって制御されることで、電圧変換部１３
０の電圧入力端は、昇圧回路３０又は接地と選択的に導
通される。
【００４９】具体的には、保護スイッチ２１０は、制御
部２２０から論理「Ｈ」レベルの信号が供給されると昇
圧回路３０の出力端と電圧変換部１３０の入力端とを導
通制御され、制御部２２０から論理「Ｌ」レベルの信号
が供給されるとそれら昇圧回路３０の出力端と電圧変換
部１３０の入力端とを電気的に切り離すとともに、電圧
変換部１３０の入力端を接地する構成となっている。そ
して、この保護スイッチ２１０は、図３に示されるよう
にｎチャネルトランジスタＴ１、Ｔ２と、ｐチャネルト
ランジスタＴ３、Ｔ４と、インバータ２１１によって構
成される。
部２２０から論理「Ｈ」レベルの信号が供給されると昇
圧回路３０の出力端と電圧変換部１３０の入力端とを導
通制御され、制御部２２０から論理「Ｌ」レベルの信号
が供給されるとそれら昇圧回路３０の出力端と電圧変換
部１３０の入力端とを電気的に切り離すとともに、電圧
変換部１３０の入力端を接地する構成となっている。そ
して、この保護スイッチ２１０は、図３に示されるよう
にｎチャネルトランジスタＴ１、Ｔ２と、ｐチャネルト
ランジスタＴ３、Ｔ４と、インバータ２１１によって構
成される。
【００５０】以上説明した本実施形態によれば、先の第
１の実施形態の前記（１）及び（２）の効果に加えて以
下のような効果が得られるようになる。 （３）保護スイッチ２１０を設けたことで、電圧変換部
１３０にかかるストレス、ひいてはフラッシュメモリ２
００にかかるストレスを緩和することができる。
１の実施形態の前記（１）及び（２）の効果に加えて以
下のような効果が得られるようになる。 （３）保護スイッチ２１０を設けたことで、電圧変換部
１３０にかかるストレス、ひいてはフラッシュメモリ２
００にかかるストレスを緩和することができる。
【００５１】なお、上記第２の実施形態は以下のように
変更して実施してもよい。 ・保護スイッチ２１０を、フラッシュメモリ２００内に
作り込む代わりに、外付けとしてもよい。
変更して実施してもよい。 ・保護スイッチ２１０を、フラッシュメモリ２００内に
作り込む代わりに、外付けとしてもよい。
【００５２】その他、上記各実施形態に共通して変更可
能な要素としては、以下のものがある。 ・昇圧回路としては、必ずしも上述したタイプのＤＣ−
ＤＣコンバータに限らず、他に例えばチャージポンプ回
路等を用いてもよい。
能な要素としては、以下のものがある。 ・昇圧回路としては、必ずしも上述したタイプのＤＣ−
ＤＣコンバータに限らず、他に例えばチャージポンプ回
路等を用いてもよい。
【００５３】・フラッシュメモリの代わりに任意の不揮
発性メモリを用いてもよい。その場合であれ、不揮発性
メモリの選局情報書き込み用電圧を電圧制御発振器の制
御電圧を確保するための昇圧回路から得る構成とするこ
とで、不揮発性メモリ付き電子同調システムとしての小
型化、省電力化を図ることができる。
発性メモリを用いてもよい。その場合であれ、不揮発性
メモリの選局情報書き込み用電圧を電圧制御発振器の制
御電圧を確保するための昇圧回路から得る構成とするこ
とで、不揮発性メモリ付き電子同調システムとしての小
型化、省電力化を図ることができる。
【００５４】・電子同調方式としては、ＰＬＬに限られ
ず、その他にも、ダイレクトディジタルシンセサイザ等
の周波数シンセサイザや、電圧シンセサイザ等の任意の
方式を適用することができる。
ず、その他にも、ダイレクトディジタルシンセサイザ等
の周波数シンセサイザや、電圧シンセサイザ等の任意の
方式を適用することができる。
【００５５】・また、昇圧回路を不揮発性メモリ内に作
り込んで、この昇圧出力によって電圧制御発振器の制御
電圧を確保するようにしてもよい。 ・ミキサ１１による混合周波数信号の生成態様も、上記
のようにローカル発振器２０の発振する周波数信号から
アンテナで受信する周波数信号を減算するのものに限ら
れない。
り込んで、この昇圧出力によって電圧制御発振器の制御
電圧を確保するようにしてもよい。 ・ミキサ１１による混合周波数信号の生成態様も、上記
のようにローカル発振器２０の発振する周波数信号から
アンテナで受信する周波数信号を減算するのものに限ら
れない。
【００５６】・この発明の電子同調システムが適用され
る機器も上記ラジオ受信機には限られない。他に例え
ば、テレビジョン受像器やトランシーバ等に用いられる
同調システムとしても本発明は有効である。
る機器も上記ラジオ受信機には限られない。他に例え
ば、テレビジョン受像器やトランシーバ等に用いられる
同調システムとしても本発明は有効である。
【図１】本発明にかかる電子同調システムを携帯用ラジ
オ受信機に通用した第１の実施形態についてその構成を
示すブロック図。
オ受信機に通用した第１の実施形態についてその構成を
示すブロック図。
【図２】同実施形態に用いられるフラッシュメモリの内
部構成を示すブロック図。
部構成を示すブロック図。
【図３】本発明にかかる電子同調システムを携帯用ラジ
オ受信機に搭載した第２の実施形態について、これに用
いられるフラッシュメモリの内部構成を示すブロック
図。
オ受信機に搭載した第２の実施形態について、これに用
いられるフラッシュメモリの内部構成を示すブロック
図。
１０…アンテナ、１１…ミキサ、１２…中間周波数フィ
ルタ、１３…検波回路、１４…スピーカ、２０…ローカ
ル発振器、２１…バラクタダイオード、２２…直流カッ
トコンデンサ、２３…インバータ、２４…抵抗、２５…
プログラム分周器、２６…位相比較器、２７…基準発振
器、２８…ローパスフィルタ、３０…昇圧回路、３１…
システム電源、３２…コイル、３３…ツェナーダイオー
ド、３４…コンデンサ、３５…トランジスタ、３６…パ
ルス発生部、４０…操作部、５０…マイクロコンピュー
タ、１００、２００…フラッシュメモリ、１１０…メモ
リセルアレイ、１１１…行デコーダ、１１２…列デコー
ダ、１２０、２２０…制御部、１２１…アドレスバッフ
ァ、１２２…入出力バッファ、１３０…電圧変換部、２
１０…保護スイッチ、２１１…インバータ。
ルタ、１３…検波回路、１４…スピーカ、２０…ローカ
ル発振器、２１…バラクタダイオード、２２…直流カッ
トコンデンサ、２３…インバータ、２４…抵抗、２５…
プログラム分周器、２６…位相比較器、２７…基準発振
器、２８…ローパスフィルタ、３０…昇圧回路、３１…
システム電源、３２…コイル、３３…ツェナーダイオー
ド、３４…コンデンサ、３５…トランジスタ、３６…パ
ルス発生部、４０…操作部、５０…マイクロコンピュー
タ、１００、２００…フラッシュメモリ、１１０…メモ
リセルアレイ、１１１…行デコーダ、１１２…列デコー
ダ、１２０、２２０…制御部、１２１…アドレスバッフ
ァ、１２２…入出力バッファ、１３０…電圧変換部、２
１０…保護スイッチ、２１１…インバータ。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C025 AA24 DA04 DA06 DA07 DA10 5J103 AA09 AA13 BA02 BA03 BA06 CA02 CA08 CB04 CB05 DA05 DA17 DA23 DA32 DA33 DA38 DA46 EA03 EA05 EA07 EA11 FA05 GB02 JA10 JA18
Claims (5)
- 【請求項１】ローカル周波数信号を任意のチャネルの電
波に同調させる電子チューナを有してチャネルの選局を
行う電子同調システムにおいて、 所定の制御電圧に基づいて前記ローカル周波数信号の周
波数を可変とする電圧制御発振器と、この電圧制御発振
器の制御電圧を確保すべく電源電圧を昇圧する昇圧回路
と、前記電圧制御発振器による同調情報である選局情報
が書き込み保持される不揮発性メモリとを備え、前記不
揮発性メモリに対する前記選局情報の書き込み用電圧と
して前記昇圧回路による昇圧電圧を併用することを特徴
とする電子同調システム。 - 【請求項２】前記電子チューナは、プログラマブルに指
定される分周比に基づいて前記電圧制御発振器から発振
されるローカル周波数信号を分周するプログラム分周器
と、この分周された信号の周波数及び位相と基準発振器
から発振される信号の周波数及び位相とを比較してその
差に比例した平均直流電圧を出力する位相比較器と、該
平均直流電圧を低域ろ波するローパスフィルタとを備え
るとともに、前記ローパスフィルタの出力電圧と前記昇
圧回路による昇圧電圧との加算電圧を前記電圧制御発振
器の制御電圧とするものであり、前記選局情報は、前記
プログラム分周器に指定される同調完了時の分周比を示
す情報として前記不揮発性メモリに書き込み保持される
請求項１記載の電子同調システム。 - 【請求項３】前記昇圧回路が、電池に接続されたコイル
と、該コイルに供給される直流電流を周期的に地絡する
スイッチング素子と、該電流変化に応じて前記コイルに
誘起される起電力を所定の値にクランプするツェナーダ
イオードと、該ツェナーダイオードによりクランプされ
た電圧を平滑化するコンデンサとを備えるＤＣ−ＤＣコ
ンバータからなる請求項１又は２記載の電子同調システ
ム。 - 【請求項４】請求項１〜３のいずれかに記載の電子同調
システムにおいて、 前記不揮発性メモリに対する前記選局情報の書き込み要
求の発生を監視し、該書き込み要求が発生したときにの
み前記昇圧回路による昇圧電圧を前記不揮発性メモリに
印加する電圧印加制御手段を更に備えることを特徴とす
る電子同調システム。 - 【請求項５】前記不揮発性メモリが、前記昇圧回路によ
る昇圧電圧に基づいてその消去電圧及び書き込み電圧が
生成されるフラッシュメモリである請求項１〜４のいず
れかに記載の電子同調システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000362252A JP3802337B2 (ja) | 2000-11-29 | 2000-11-29 | 電子同調システム |
| US09/991,749 US7283796B2 (en) | 2000-11-29 | 2001-11-26 | Electronic tuning system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000362252A JP3802337B2 (ja) | 2000-11-29 | 2000-11-29 | 電子同調システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002164769A true JP2002164769A (ja) | 2002-06-07 |
| JP3802337B2 JP3802337B2 (ja) | 2006-07-26 |
Family
ID=18833560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000362252A Expired - Fee Related JP3802337B2 (ja) | 2000-11-29 | 2000-11-29 | 電子同調システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7283796B2 (ja) |
| JP (1) | JP3802337B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3665641B2 (ja) * | 2003-02-27 | 2005-06-29 | 株式会社東芝 | 放送受信回路、放送受信装置及び放送受信方法 |
| CN100384238C (zh) * | 2004-04-02 | 2008-04-23 | 华硕电脑股份有限公司 | 电子装置及其控制方法 |
| JP2009049813A (ja) * | 2007-08-21 | 2009-03-05 | Sanyo Electric Co Ltd | ラジオチューナー用の半導体装置及びその製造方法 |
| KR20230080514A (ko) * | 2015-09-17 | 2023-06-07 | 제너직 에이비 | 감소된 누설을 위한 sram 아키텍처들 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4225823A (en) * | 1977-02-26 | 1980-09-30 | Nippon Gakki Seizo Kabushiki Kaisha | Front end circuits of FM receivers |
| JP2625759B2 (ja) * | 1987-09-22 | 1997-07-02 | ソニー株式会社 | オートチューニング装置 |
| JP3238168B2 (ja) | 1991-08-12 | 2001-12-10 | 株式会社東芝 | 液晶表示装置 |
| JPH0546121U (ja) * | 1991-11-15 | 1993-06-18 | 三洋電機株式会社 | ラジオ受信機 |
| JP3159816B2 (ja) | 1992-12-28 | 2001-04-23 | 富士通株式会社 | 不揮発性半導体記憶装置 |
| JP2771471B2 (ja) * | 1995-04-11 | 1998-07-02 | 静岡日本電気株式会社 | 無線選択呼出受信機 |
| JP3854025B2 (ja) * | 1998-12-25 | 2006-12-06 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| DE19929178C2 (de) * | 1999-06-25 | 2002-10-24 | Infineon Technologies Ag | Phasenregelkreissystem |
-
2000
- 2000-11-29 JP JP2000362252A patent/JP3802337B2/ja not_active Expired - Fee Related
-
2001
- 2001-11-26 US US09/991,749 patent/US7283796B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020065056A1 (en) | 2002-05-30 |
| US7283796B2 (en) | 2007-10-16 |
| JP3802337B2 (ja) | 2006-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6670852B1 (en) | Oscillator tuning method | |
| JP4226872B2 (ja) | 電荷ポンプ回路及び電圧信号発生方法 | |
| US7042788B2 (en) | Power supply circuit and semiconductor storage device with the power supply circuit | |
| US20080136388A1 (en) | Voltage boosting circuit, voltage boosting/dropping circuit and lcd | |
| US4123715A (en) | Program apparatus for radio receiver using frequency synthesizer | |
| US20050068074A1 (en) | Communication semiconductor integrated circuit device and a wireless communication system | |
| JPS627728B2 (ja) | ||
| JPH0251288B2 (ja) | ||
| JP3802337B2 (ja) | 電子同調システム | |
| US5359300A (en) | Phase locked loop (PLL) having a power supply circuit | |
| US4267603A (en) | Memory control circuit | |
| JPS5811131B2 (ja) | センキヨクソウチ | |
| US20030006848A1 (en) | Frequency synthesizer having a phase-locked loop with circuit for reducing power-on switching transients | |
| JP3744743B2 (ja) | チューナコントロール用半導体集積回路 | |
| JPS5836850B2 (ja) | シンセサイザ受信機用の選局制御方式 | |
| JP2001103738A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3495660B2 (ja) | Ｄｃ−ｄｃコンバータ回路 | |
| JPH05505918A (ja) | 衛星通信受信用の受信機 | |
| JP2003234666A (ja) | 無線機用半導体集積回路及び無線通信機 | |
| JPH0334262B2 (ja) | ||
| KR101060099B1 (ko) | 이이피롬 장치의 직류/직류 변환기 | |
| JPH09116426A (ja) | ディジタルｐｌｌ回路 | |
| JPS627729B2 (ja) | ||
| JPH11168399A (ja) | 受信回路 | |
| KR930009174B1 (ko) | 자동 채널 기억 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060418 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060427 |
|
| LAPS | Cancellation because of no payment of annual fees |