JP2002151663A - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JP2002151663A
JP2002151663A JP2001270932A JP2001270932A JP2002151663A JP 2002151663 A JP2002151663 A JP 2002151663A JP 2001270932 A JP2001270932 A JP 2001270932A JP 2001270932 A JP2001270932 A JP 2001270932A JP 2002151663 A JP2002151663 A JP 2002151663A
Authority
JP
Japan
Prior art keywords
layer
circuit device
strip conductor
integrated circuit
strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001270932A
Other languages
English (en)
Inventor
Joachim Bangert
バンガート ヨアヒム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2002151663A publication Critical patent/JP2002151663A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Abstract

(57)【要約】 【課題】 均一な磁場の発生を可能にする、回路装置に
基づく問題を記載する。 【解決手段】 回路装置の少なくとも１つの他の部分に
作用する磁場を電流が通過する状態で発生させる、少な
くとも１つの条導体を備えた集積回路装置の場合に、発
生しうる磁場に影響を及ぼすために、条導体（２、３、
１６）が横断面で見て少なくとも１つの切欠（１７）も
しくは凹所または低い導電率の領域（２２）を前記部分
に対向する側に有している。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、回路装置の少なく
とも１つの他の部分に作用する磁場を電流が通過する状
態で発生させる、少なくとも１つの条導体を備えた集積
回路装置に関する。
【０００２】
【従来の技術】この種の集積回路装置は、例えばマグネ
トカプラーまたは電流センサーの形で公知である。前記
の集積回路装置の場合には、電流が通過する条導体が備
えられている。周知のように、電流が通過する導体は、
磁場を発生させ、この磁場は、回路装置内でそこで磁場
を測定するための測定素子として形成されている他の部
分を用いて収容される。得られた測定値の大きさにつ
き、流れる電流の大きさ等は、検出される。
【０００３】早期に開発された集積回路装置は、磁性
（ランダムアクセルメモリ）RAMメモリセル（MRAM）で
ある。MRAMは、大きなデータ量の記憶に使用され、通常
の半導体メモリに対して選択的なものである。このよう
な回路装置の場合には、２つの平面内に配置された条導
体が備えられており、これらの条導体は、主に互いに直
角に延在している。全ての交叉点で条導体間には、他の
部分が層系の形で備えられており、この他の部分は、固
有のメモリユニットを形成している。機能原理は、前記
層系の間に２つの磁性層が備えられており、その際層
（参照層）の磁性化部は固定されており、一方、第２の
層（メモリ層）の磁性化部は、外側の磁場に依存して少
なくとも２つの位置間で回転しうることに基づく。参照
層の磁性化部に対するメモリ層の前記磁性化部の位置に
依存して、前記層系を通過する電流は変化する。それと
いうのも、磁性化部位置は、前記装置の内部抵抗の大き
さに重要な意味を有しているからである。
【０００４】メモリ層の磁性化の調節または変化は、記
載することができる層系が存在する交叉点で交叉する、
それぞれ下側の条導体とそれぞれ上側の条導体が磁性化
の調節に必要とされる電流の半分の電流と反応作用する
ことによって行なわれる。電流の反応作用時間およびス
イッチオフ時間の相応するタイミングによって、磁性化
に作用する、十分な強さの磁場を発生させることがで
き、したがって磁性化部を調節することができる。磁性
化部が既に外側の磁場によって規定される方向に存在す
る場合には、何も変化せず、磁性化部が磁場方向と反対
の方向に存在する場合には、磁性化部は軸を中心に回転
する。外側の磁場のスイッチオフの後、方向付けられた
磁性化部が残存する。
【０００５】しかし、１つの問題は、電流が通過する導
体によって発生される磁場が著しく不均一であることに
ある。この種の集積回路装置は薄層内に形成され、１つ
の導体が次の層との境界面で本質的に平らな面を有して
いるので、本質的に矩形の導体の磁場は、鐘形であり、
その際磁場は、縁部に向かって実際に降下するが、しか
し、“にじみを生じ”、即ち著しく広がる。つまり、集
積回路装置の大抵の使用において測定系である他の部分
は、前記したようにメモリ系であることもでき、即ち異
なる強さの磁場領域が見られる。この結果、記載された
MRAMの場合には、困難をまねく。それというのも、この
場合には、上側の条導体と下側の条導体の２つの磁場を
重畳することにより生じる磁場であるが、この磁場は、
メモリ層の全磁性化部の切換に使用されるからであり、
その際この磁場は、１つの定義域であり、多数の定義域
内での崩壊は、回避されなければならない。更に、１つ
の欠点は、場合による心狂いの場合、即ちメモリ層系ま
たは測定系が正確に条導体の下方にあるのではなく、条
導体に対して僅かにずれている場合には、磁場の降下の
ために曲線の最大から出発して、切換は必ずしも保証さ
れることができず、多数の定義域内での崩壊が予想され
ることにあるものと思われる。
【０００６】均一な磁場を発生させるために、条導体と
磁性メモリ層との間の距離を拡大させることが考えら
れ、メモリ層に対する場を拡張することが達成される。
しかし、これは実際には不可能なことである。それとい
うのも、一面で制御パネルの厚さを達成するために、許
容される電流密度を遙かに上廻る電流が必要とされるで
あろうからである。更に、情報を読み取るための付加的
なコンタクトが確立されていなければならない。また、
最後に隣接したメモリ層の影響を回避するために、メモ
リ層の間隔も拡大されていなければならなかった。それ
に対して選択的に、メモリ層が条導体の幅と比較して小
さくなる（比、例えば１：１０）まで条導体を拡張する
ことが考えられる。しかし、これは実際には不可能なこ
とである。それというのも、この場合には、梱包密度
は、十分な大きさで選択することができないからであ
り、この場合この極めて高い梱包密度は、従来のシリコ
ンメモリと比較してMRAMの顕著な利点である。
【０００７】
【発明が解決しようとする課題】従って、本発明は、均
一な磁場の発生を可能にする、回路装置に基づく問題を
記載することである。
【０００８】
【課題を解決するための手段】この問題の解決のため
に、冒頭に記載された種類の集積回路装置の場合には、
本発明によれば、発生しうる磁場に影響を及ぼすため
に、条導体が横断面に見て少なくとも１つの切欠もしく
は凹所または低い導電率の領域を前記部分に対向する側
に有することが形成されている。
【０００９】本発明は、電流が通過する導体によって発
生される磁場が導体の幾何学的寸法に依存する形である
という認識に基づくものである。更に、本発明には、導
体の横断面の幾何学的寸法を切欠もしくは凹所または低
い導電率の領域により前記部分に対応配置された側で変
化させ、こうして主に均一化のために場の経過に影響を
及ぼすことが提案されている。本発明によれば、一定の
領域内で有効な導体路幾何学的寸法、ひいては電流の搬
送が行なわれる領域を変化させることが設けられてい
る。それによって、前記部分に対向する導体路側を構成
する磁場を“設計する”ことが可能となり、即ち凹所等
のために、如何なる導体路の形または導体路の幾何学的
寸法であるのかに依存しているように思われる。これ
は、場の公知の鐘形の場合にかかる平らな側に亘って生
じる領域が曲線の最大だけあたかも平らにされかつ平準
化されるという可能性を提供し、したがって他の部分
は、明らかに均一な場であるものと思われる。また、同
様に側方に２つの切欠を備えている場合、したがって中
央部に隆起部が残存している場合には、場の集中に対し
て不利な効果も達成されうる。理想的に平らな導体路表
面を凹凸があるようにするかまたは凹凸のある導電プロ
フィールを付与する全ての表面変化は、“切欠”もしく
は“凹所”または“低い導電率の領域”の場合にあるも
のと理解される。しかし、段は、切欠もしくは凹所また
は前記領域により湾曲した形状を有していてもよい。
【００１０】本発明は、同様に条導体およびこの条導体
に隣接したもう１つの部分を有する回路装置、例えば電
流センサーまたはマグネトカプラーの場合に使用可能で
ある。それと共に、この回路装置は、MRAMの形の回路装
置の場合の記載と同様に使用可能であり、この場合に
は、２つの平面内にありかつ本質的に直角に交叉する多
数の条導体が備えられており、これらの条導体間でそれ
ぞれ１つの交叉点でもう１つの部分が収容されている。
回路装置の前記実施形式の場合には、交叉点で交叉する
条導体の１つだけが切欠もしくは凹所または低い導電率
の領域を有することができる。製造技術的理由から、後
の製造された上記条導体を相応して形成させることは、
簡単なことである。また、勿論、交叉点で交叉する２つ
の条導体を有効な条導体幾何学的寸法の点で領域的に変
え、こうして２つの個々の磁場に影響を及ぼすこと、殊
に均一化することが可能である。もう１つの可能な使用
は、基本セルをMRAMメモリセルまたはセンサーと同様に
設計するという磁気論理にある。
【００１１】本発明によれば、切欠、凹所または前記領
域は、条導体の長さの本質的な部分に亘って延在するこ
とができる。幾何学的寸法は、これに対して選択的に本
質的に点状にのみ交叉点の範囲内で１つの条導体または
２つの条導体で変化してもよい。
【００１２】記載された第１の本発明による選択的方法
によれば、導体の幾何学的設計を、他の部分に対向して
いる条導体の側に切欠または凹所を備えさせることによ
って行なうことができる。即ち、この実施形式の場合に
は、表面構造の変化または条導体の形の変化によって厚
さの減少が達成される。この場合、切欠または凹所は、
数ナノメートルの範囲内にある小さな構造体の場合に定
義することが可能である限り、本質的に矩形の横断面を
有することができる。即ち、この場合には、導体幅に亘
って近似的に３つの領域が形成され、即ち大きな直径の
２つの縁部領域ならびに減少された直径の中央部領域が
形成される。これに対して、１つの選択的方法の場合に
は、切欠または凹所は、本質的に凹面形の横断面を有す
ることが設けられている。この場合、直径は、中央の最
小部から出発して連続的に導体の縁部にまで増大し、こ
れから出発して理想的な矩形の導体が得られる。
【００１３】切欠または凹所は、有利に非導電性材料で
充填され、この場合この材料は、以下になお詳細に記載
される製造方法に依存して、形に基づいて凹所それ自体
の形成に使用されるかまたは表面を均一化する目的で事
後の充填に使用される。
【００１４】最も一般的な設計のためには、材料として
有利に非導電性ラッカーが使用される。このラッカー
は、簡単にフォトリソグラフィーにより施こすことがで
き、変形しかつ加工することができる。この技術は、十
分に取扱い可能である。これに対して、選択的には、比
較的に（導電性材料の銅またはアルミニウムに対して）
高オーミック段階の材料、殊に高オーミック段階のタン
タルを使用することが可能である。更に、絶縁材料は、
このプロセスにおいて、例えばＡｌ２Ｏ３、ＳｉＯｘ、
ＳｉＮｘおよびこれらの組合せ物を使用することができ
る。MRAMメモリセルの使用のためには、参照層が存在す
る側に装置中に使用されてよいかまたは合理的な形式で
参照層の性質を支持する非導電性の磁性材料が使用され
てもよい。この場合には、例えばＮｉＯが約１０ｎｍ以
上の厚さを有する反強磁性体として適している。
【００１５】切欠または凹所の構成と共に、前記の記載
と同様に、導体の厚さを減少させるために、条導体の前
記部分に対向する側に低い導電率の領域を備えさせるこ
とは、有利である。低い導電率の前記領域は、切欠また
は凹所の領域と同様に電流の搬送が排除されている。何
故ならば、電流は、残りの導体領域を流れ、この導体領
域で低い抵抗率または高い導電率が定められているから
である。低い導電率の前記領域または高い抵抗率の領域
は、例えばＦｅイオンを用いてのイオン噴射によって形
成されていてよいかまたは少なくとも１つの元素、例え
ばＳｉの拡散によって形成されていてもよい。
【００１６】理想の場合に定められる、条導体および殊
にMRAMの場合の他の部分の正確な被覆に関連して、切欠
もしくは凹所の領域または低い導電率の領域が本質的に
条導体の幅に対して条導体の中央部で備えられているこ
とは、有利である。
【００１７】また、既に前記の厚さの変化に基づいて若
干狭くなっている場の幅を減少させる目的で、磁場の均
一化と共に場のフランジのできるだけ急速な降下を（空
間的に）可能にするために、条導体の対向する側で縁部
側に厚さを減少させる切欠もしくは凹所または低い導電
率の領域が備えられていることは、好ましく、これら切
欠もしくは凹所または低い導電率の領域は、導体の厚さ
が減少された第１の区間と共に配置されているが、しか
し、この場合この区間は、前記の記載のように対向する
側で存在する。製造は、前記の記載と同様に、即ち“真
性の”切欠により形状の変化もしくは構造化によって行
なうことができるかまたは高い抵抗率の領域の形成によ
って行なうことができる。
【００１８】更に、本発明は、集積回路装置それ自体と
共に、１つの平面内にある１つ以上の条導体を備えた集
積回路装置を製造する方法に関し、この方法の場合に
は、他の部分を磁場によって影響を及ぼされうる層の
形、例えば層系の形で形成させた後に、次の工程： − 非導電性材料からなる層を次に形成させるべき条導
体の状態に相応して形成させ、 − 材料層の厚さおよび／または幅を減少させ、 − 材料層を覆う条導体を備えさせることが実施され
る。
【００１９】この方法を実施する場合には、条導体の直
径の減少は、材料層を早期に製造しかつ寸法決定するこ
とによって達成され、この場合この材料層上には、条導
体材料が被覆される。材料としては、ラッカーが使用さ
れることができ、このラッカーは、還元前に露光されか
つ現像される。ラッカーは、還元それ自体のために灰化
されることができ、この場合には、ラッカーの除去もし
くはラッカーの厚さの減少およびラッカーの幅の減少の
ためにフォトリソグラフィーから公知の全ての方法を使
用することができることを強調することができる。
【００２０】また、材料としては、ラッカーの使用に対
して選択的に非導電性の金属、殊に高オーミック段階の
タンタルを使用することもでき、この場合には、金属が
還元のためにエッチングされるかまたは別の公知の方法
（例えば、臨界点の電子噴射被覆または別の直接の高度
に触発するリソグラフィー法）が使用される。
【００２１】１つの平面内にある１つ以上の条導体を備
えた集積回路装置を製造する第２の方法には、他の部分
を磁場によって影響を及ぼされうる層の形で形成させる
前に、次の工程： − １つ以上の条導体を基板上に形成させ、 − 電流が流れる際に磁場の発生に該当する導体の厚さ
に減少させるために、低い導電率の領域を条導体の自由
な側に形成させ、その後に影響を及ぼされうる層を条導
体上に形成させることを実施することが設けられてい
る。
【００２２】MRAMの製造に対して、先に記載された方法
は、上側の即ち時間的に後に析出される条導体の構造化
を可能にし、一方、本方法は、本発明の範囲内で下側に
最初に製造された条導体の形成を可能にする。この場
合、導電率の変化は、イオン噴射、また、条導体中への
導電率を減少させる少なくとも１つの元素（または分
子）の拡散によって発生される。
【００２３】前記方法により製造することができる回路
装置をマグネトカプラーもしくは電流センサーまたは類
似物、即ち条導体だけが１つの平面内に存在するものと
して構成させる場合には、第２の条導体または第２の条
導体平面の構成は、不必要である。
【００２４】しかし、２つの平面内に存在する条導体を
備えたMRAMを製造する場合には、第２の方法の場合に第
２の条導体平面を形成させなければならず、この第２の
条導体平面は、変化しうるかまたは影響を及ぼされうる
層の形成後に形成される。この条導体は、本発明の範囲
内で必ずしも構造化させる必要はない。しかし、影響を
及ぼされうる層の形成後に、有利に早期に記載された方
法により前記層の上に存在する条導体を同様に構造化す
ることは、好ましい。
【００２５】下方にある埋没された条導体を本発明によ
り形成させるための他の方法には、他の部分を磁場によ
って変化しうるかまたは影響を及ぼされうる層の形で形
成させる前に、次の工程： − １つ以上の条導体を基板上に形成させ、 − 電流が流れる際に磁場の発生に該当する導体の厚さ
に減少させるために、切欠または凹所を条導体の自由な
側に形成させ、 − 非導電性材料を切欠または凹所中に導入し、その後
に変化しうる層を条導体上に形成させることが設けられ
ている。
【００２６】即ち、この実施形式の場合には、形成され
た条導体の上側には、構造化または成形のために切欠ま
たは凹所が、有利にスパッタリング法で形成され、これ
らの切欠または凹所は、次に非導電性材料で充填され、
続いて成長する変化しうる層または層系のために平らな
面が形成される。この場合も、材料としては、ラッカ
ー、選択的に非導電性金属を使用することができる。ま
た、この場合、MRAMの場合には、第２の平面の続いて形
成される条導体を冒頭に記載の方法に相応して構造化す
ることが提供される。
【００２７】最後に、回路装置を製造するための第３の
方法が設けられており、この方法の場合には、影響を及
ぼされうる層の形成前に次の工程： − １つ以上の条導体を基板上に形成させ、 − 非導電性材料からなる層を条導体上に形成させ、 − 材料層の厚さおよび／または幅を減少させ、 − 電流が流れる際に磁場の発生のために減少される該
当する導体の厚さを有する条導体の形成のために、残存
する還元された材料層を側方で包囲する、条導体の他の
区間を形成させ、その後に影響を及ぼされうる層を条導
体上に形成させることが実施される。
【００２８】即ち、この実施形式の場合には、条導体そ
れ自体は、多数の段階で形成される。最初に、第１の条
導体層が析出され、引続き非導電性材料が備えられ、寸
法決定され、その後に側方で２つの他の条導体層が析出
され、その結果、この場合も切欠または凹所が条導体に
形成される。また、この場合、再びラッカーまたは非導
電性材料が使用されることができる。この場合も、MRAM
の場合に続いて製造することができる、第２の平面の条
導体の相応する構成は、好ましい。
【００２９】更に、好ましい方法は、請求項３４、３
７、４２または４７のいずれか１項ならびに請求項３
５、３６、３８、３９、４０、４１、４３、４４、４
５、４６または４８のいずれか１項の記載から認めるこ
とができる。
【００３０】勿論、それぞれの回路装置に多数の条導体
が備えられている場合には、全ての条導体に相応して切
欠もしくは凹所または低い導電率の領域を備えさせるこ
とを指摘することができる。
【００３１】全体的に、本発明によれば、電流が通過す
る導体によって発生される場、例えばMRAMの場合の書込
み場を本質的な技術的費用なしに均一化することができ
る。この場合、梱包の密度は、影響を及ぼされない。MR
AMの場合には、セルからの読取りは、影響を及ぼされな
い。それというのも、切欠または高められた導電率の領
域によって形成された障壁層の上方にはなお金属材料が
存在し、この場合この金属材料は、等電位面であるが、
しかし、層平面内の電流に対しては高オーミックである
からである。
【００３２】本発明の他の利点、特徴および詳細は、以
下に記載された実施例から明らかになり、ならびに図面
につき明らかになる。
【００３３】
【実施例】図１は、詳細には示されていない基板上に形
成されている回路装置１を示す原理図である。この回路
装置１は、第１の下側平面内で互いに平行に延在する第
１の条導体２ならびにその上にある第２の平面内で同様
に互いに平行に延在する第２の条導体３を含む。条導体
２自体と条導体３自体は、互いに直角に延在する。それ
ぞれの交叉点４で条導体２と３との間にはそれぞれ磁性
層系６の形の他の部分４が配置されており、この部分
は、原理図には矩形で示されているが、しかし、実際に
は、円形またはレンズ形で形成されており、このこと
は、極めて急速に行なわれる磁性化の変化に関連して好
ましいことである。それというのも、磁性化は簡単に回
転しうるからである。この層系６は、電流が通過する条
導体２および３によって発生される磁場と反応作用され
うる。この目的のために、条導体２および３は、矢印Ｉ
によって記載されているように電流が流れることができ
る。更に、図１に示されたかかるMRAMの機能形式は、全
ての条導体がメモリ層の磁性化の切換（これについて
は、以下に図２に関連してなお詳説される）に必要とさ
れる半分の電流と反応作用されるように構成されてい
る。電流が流れる導体２および３は、一定の交叉点４で
交叉し、そこでそれぞれ半分の電流によって発生される
２つの磁場が互いに重畳し合い、全体的に十分に高い磁
場が層系６に印加され、その結果、メモリ層の磁性化を
切り換えることができる。この再磁性化は、磁性化の回
転過程により行なわれ、そのために、個々の電流のスイ
ッチオンの一定のタイミング、ひいては互いに垂直に方
向が定められている個々の磁場の発生の一定のタイミン
グが重要である。MRAMの原理的な機能形式は、十分に公
知であり、したがってそのことについては、これ以上に
詳細に記載する必要はない。
【００３４】この結果、特殊な利点は、さらに明らかに
顕著な最大を有する２つの場の重畳から生じる困難が回
避されることである。それというのも、構造化されてい
ない導体の場合に定められる前記の場の顕在化に基づい
て、メモリ層の磁性化に作用する、重畳された場の力の
ベクトルが、メモリ層上に場を生じる面上に十分に等し
く方向付けられるのではなく、部分的に互いに考慮され
た角度で表わされるからである。これには、条導体２お
よび３の場が互いに垂直であるという背景がある。著し
く顕著な最大を有する場の重畳に基づいて、単に場の作
用面の中心部には、均一な場の分布が明らかになり、即
ち生じる力のベクトルは、２つの個々の場に関連して４
５゜である。中心部以外では、生じる力のベクトルに貢
献するそれぞれ場は、異なる大きさであり、このこと
は、それぞれの力のベクトルが４５゜の位置から僅かに
傾斜していることを生じる。この傾斜角度は、数度であ
る。更に、この結果、作用面上での全体の場の強さが不
均一であるだけでなく、書込みの場がメモリ層の磁性化
に作用する方向も不均一であることをまねく。この結
果、極端な場合には、個々の定義域でのメモリ層の磁性
化が崩壊されうることをまねきうる。
【００３５】これとは異なり、作用面および重畳面の大
きな領域に亘って均一な２つの個々の場が重畳する場合
には、一面で、被覆面上の場の強さ、即ち重畳する場で
覆われているメモリ層系の面は、できるだけ均一であ
り、また、さらに力の方向も十分に均一である。
【００３６】図２は、交叉点の区間を示す原理図であ
る。平坦な下地が示される場合には、例えば基板７とし
て、好ましくは、シリコンウェファーが使用される。ま
た、選択的に多数の同一のMRAMセル装置が重なり合って
積層されていてもよい。この基板上には、絶縁層８（例
えば、ＳｉＯ２）の中間接続下に下側の第１の条導体２
および拡散障壁層１３が備えられている。この下側の第
１の条導体上には、メモリ層系６が薄膜多層構造体とし
て備えられている。最初に、参照層９が析出される。こ
の参照層９は、第１の方向に方向付けられた永久磁性化
１０を示す。参照層それ自体は、Ｃｏ−Ｆｅからの第１
の層、Ｒｕからの層およびＣｏ−Ｆｅからの層を有する
薄膜多層構造体からなり、この場合層厚は、約１ｎｍの
範囲内にある。
【００３７】参照層９上には、トンネル障壁層１１が備
えられており、このトンネル障壁層は、有利にＡｌ２Ｏ
３からなる層である。このトンネル障壁層１１上には、
再び固有のメモリ層１２が析出され、このメモリ層は、
有利にパームアロイ（Permaloy）（NiFe 80:20）からな
る。層９、１１および１２は、層系６を形成する。
【００３８】最後に、層系６上には、有利にＴａ５から
の拡散障壁層１３が析出され、この拡散障壁層は、望ま
しくない元素が層系６中に拡散混入されかつこの層系が
損なわれることを回避する。その上には、上側の条導体
３が形成される。全部の層系６は、同様に反対の順序で
備えさせることもできる。更に、参照層は、障壁層の上
側にある。
【００３９】明らかなように、メモリ層１２は、点線で
示された互いに対向する２つの矢印によって１つの方向
または別の方向に方向付けることができる磁性化１４を
有している。これは、前記の記載と同様に条導体２およ
び３の相応するクロックパルスの供給により電流が流れ
ることによって行なわれる。磁場を停止させた後、磁性
化１４は、調節された方向に残存する。この磁性化は、
参照層の磁性化１０と平行に存在するかまたは参照層の
磁性化１０と反対方向に存在する。更に、内部抵抗は、
符号１５によって表わされている示された構造体により
影響を及ぼされる。２つの磁性化が平行である場合に
は、内部抵抗は低く、前記磁性化が互いに反対方向であ
る場合には、内部抵抗は明らかに高い。更に、電流を示
された構造体により導く場合には、磁性化の位置に依存
して、得られる信号は変化する。更に、図２に示された
MRAMメモリセル中には、“０”および“１”の形で情報
を書き込むことができ、この情報を任意の後の時点で読
取ることができる。情報は、記憶されたままである。
【００４０】図３は、図の下方に示された条導体の磁場
の経過を上方の部分で示す原理図である。条導体は、本
質的に例えば０．３×０．３μｍの導体断面を有する正
方形で形成されている。条導体１６には、上側で切欠１
７が備えられており、この切欠は、示された例の場合に
は、０．１μｍの幅および１０ｎｍの深さである。更
に、条導体１６が電流と反応作用する場合には、磁場が
形成される。図の上方には、切欠を備えていない条導体
１６および切欠を備えた条導体１６についての磁場の経
過が表わされている。点線で示された曲線Ａは、切欠を
備えていない経過曲線を示す。明らかに、曲線Ａは、顕
著な場の最大を有する鐘形の経過曲線を示す。これとは
異なり、切欠を備えた経過曲線を示す実線の曲線Ｂは、
最大の範囲内で場の明らかな隆起および均一化を示す。
これは、切欠に基づいて減少された厚さによって達成さ
れる。図３に示されているように、区間Ｌ１での直径
は、境を接している区間Ｌ２での直径Ｄ２と比較して切
欠によってＤ１に減少されている。近似的に、区間Ｌ１
およびＬ２は、それぞれ別々の導体と見なすことがで
き、この区間により図３で別々に点線で示されているよ
うに、固有の磁場Ｃ１およびＣ２が形成される。明らか
に、区間Ｌ１での磁場Ｃ１は若干弱い。それというの
も、電流密度の中心部の移動に基づき、直径の減少によ
り導体の中央部から下向きに導体内で電流密度の分布を
生じるからである。近似的に発生される点線で示された
個々の場Ｃ１およびＣ２を重畳させることによって同様
に点線で示された全体の曲線Ｃに変わることにより、こ
うして電流の最大は平坦化されることができることが明
らかになる。これとは異なり、曲線Ｄは、切欠を備えて
いない導体の“全体の場”を示す。
【００４１】更に、このことを前記のMRAMの場合に転用
することは、条導体２および３の相応する構成によっ
て、場の経過に意図的に影響を及ぼし、均一化を惹起さ
せることが可能になることを意味する。一般に、このこ
とは、条導体の横断面の相応する構成によって、場の経
過曲線を設計することが可能になることを意味する。
【００４２】図４は、切欠を備えたかかる上側の条導体
を製造することができる第１の方法を示す。示された例
においては、基板７、絶縁層８および下側の条導体２が
示されており、この条導体上には、さらに層系６が備え
られており、この層系は、拡散障壁層１３で覆われてい
る。また、選択的に拡散障壁層１３は、条導体２上に配
置されていてもよい。拡散障壁層１３上には、第１の方
法（図４のＡ）で非導電性材料からの層１８が備えられ
ている。この材料は、例えばフォトリソグラフィーによ
り析出可能なフォトラッカーであり（ポジ型ラッカーま
たはネガ型ラッカーが使用可能である）、選択的に、非
導電性の析出可能な金属、例えば高オーミック段階のタ
ンタルまたは非導電性の反強磁性体（ＮｉＯ２または類
似物）も使用することができる。
【００４３】直ぐ次の工程（図４のＢ）で層１８の幅お
よび厚さは、所定の寸法に減少され、このことは、ラッ
カーの適当な灰化または例えば備えられた金属の等方性
のエッチングまたはスパッタリングによって行なわれ
る。残存する層１８は、図３に示された切欠１７が寸法
決定されるのと同様に寸法決定される。引続き（図４の
Ｃ）、層１８は、完全に上側の条導体３の材料で覆われ
る。明らかに、層１８の存在に基づき、導体３の幅に亘
って見て横断面は変化される（図３参照）。引続き、エ
ッチング工程（図４のＤ）で拡散障壁層１３および層系
６は、導体３の外側の領域内でエッチングされ、その後
に図４のＥによる工程で絶縁層１９（例えば、Ｓｉ
Ｏ２）が備えられる。
【００４４】図５は、下側の導体の本発明による構成に
対する第２の方法を示す。基板７内に最初に条導体切欠
２０が導入され、この条導体切欠は、内部で絶縁層２１
（例えば、ＳｉＯ２）で覆われている。引続き、この切
欠内に導体２が導入される。導体材料として、一般に有
利にＣＭＰ銅が使用される。引続き、条導体２の自由な
側には、通常の導体領域よりも明らかに低い導電率、ひ
いては高い抵抗を有する領域２２が意図されたイオン噴
射または意図された拡散法によって形成される。引続
き、図５のＢに示された配置では、薄膜技術で層系６、
拡散障壁層１７ならびに切欠を発生させる層１８を有す
る上側の導体３が形成されており、例えばこのことは、
図４に関連して記載された。
【００４５】即ち、この本発明による実施形式の場合に
は、上側の導体ならびに下側の導体が本発明により構造
化されている。この場合には、下側の導体によって発生
される場ならびに上側の導体によって発生される場の最
大を平坦化しかつ均一化することが可能になる。
【００４６】最後に、図６は、下側の導体を構造化する
ためのもう１つの方法を示す。この場合も、基板７に内
部絶縁層２１を有する導体切欠２０が備えられている。
更に、導入された条導体２には、スパッタリングによっ
て切欠１７が形成されており（図６のＢ）、この切欠内
（図６のＣ）には、ラッカーもしくは非導電性材料の層
１８が導入されている。引続き、層系６、拡散障壁層１
７ならびにこの場合も層１８で構造化されている上側の
導体３が備えられている。
【００４７】最後に、図７は、もう１つの製造法を示
す。基板７上で、絶縁層２１を有する導体切欠２０内に
は、下側の条導体２が導入されている。この条導体に
は、大面積の層１８（ラッカーまたは金属）が備えられ
ており（図７のＡ）、この層（図７のＢ）は、研削によ
る平坦化により望ましい寸法に寸法決定される。この場
合も、層１８の大きさは、形成された切欠の大きさにと
って重要なものである。引続き（図７のＣ）、両側で材
料層１８と共に、導体材料からの２つの区間２３がもた
らされ、これらの区間の間には、層１８が収容される。
この区間は、層１８とできるだけ同じ高さで上側で延在
するように高さが定められている。即ち、この場合も全
体的に本発明による切欠を備えた導体または相応する厚
さの構造体を備えた導体が形成される。引続き（図７の
Ｄ）、層系６、拡散障壁層１７ならびにラッカー層また
は金属層１８を備えた上側の導体３が備えられる。
【００４８】図８は、多数の原理図の形でのもう１つの
方法を示す。全ての実施例の場合と同様に、シリコンな
らびにＳｉＯ２が重要である基板７には、最初にラッカ
ー層２３が備えられ、その後に第１の溝２４が基板７中
にエッチングされる（図８のＡ）。引続き、ラッカー層
２５が溝２４内に析出され、このラッカー層は、他の溝
２６のエッチングを可能にする（図８のＢ）。それによ
って、全体的に溝型の段プロフィールが明らかになる。
【００４９】少なくともラッカー層２５（ラッカー層２
３は、他のマーキングのために維持されることができ
る）を除去した後、溝２４および２６は、条導体の材料
２７で充填される。溝２６は、条導体の上側に切欠また
は凹所２８の形で形成される（図８のＣ）。引続き、こ
の切欠または凹所２８は、なお材料、例えばラッカーで
充填される。次に、再び他の層要素が前記構造体上にも
たらされる。
【００５０】図９は、もう１つの方法を示す。この場合
には、基板７中に最初にマスキングのためにラッカー層
３０を使用しながら溝３１がエッチングされ、その後に
図８による方法の場合と同様に、拡散障壁層３２が溝内
に析出される。引続き、溝縁部内への方向選択的なスパ
ッタリング（点線の矢印ＬおよびＲによって表わされて
いるように）によって、隆起部３３が導入される。この
ことは、有利に絶縁層、例えばＳｉＯ２をスパッタリン
グすることによって行なわれる。引続き、条導体の材料
１４が導入され、この場合には、隆起部３３の間で残存
する凹所が上側で再びはっきりした形で現れ、導体の上
側には、切欠または凹所３５が形成される。引続き（図
９のＥ）、この切欠または凹所は、再び非導電性材料３
６、例えばラッカーで充填される。引続き、この構造体
の場合も他の該当する層および構造体が備えられる。
【００５１】図１０は、最後の方法を示す。この方法の
場合には、表面構造体内の側方面が特殊に構成されてい
る条導体が製造される。図１０のＡの工程において、最
初にラッカー層３７を使用しながら溝３８が基板７内に
エッチングされ、その後に拡散障壁層３９が備えられ
る。引続き、溝３８内には、条導体材料からの第１の層
４０が導入される。この層上には、図１０のＢ参照、方
向選択的なスパッタリング（図１０のＢに点線で示され
た矢印ＬおよびＲ参照）によって、再び２つの隆起部４
１が長手方向の縁部領域に導入される。引続き、図１０
のＣの工程参照、残りの溝が充填され、その結果、全体
的に側壁に切欠または凹所を備えている条導体が製造さ
れる。対向する前記の側壁には、もう１つの部分、例え
ばホールセンサー（Hall-Sensor）が対応配置されてお
り、このホールセンサー上には電流が通過する導体の磁
場が発生する。この磁場は、前記の記載と同様に、それ
ぞれの側面４２の表面を構造化することによって影響を
及ぼすことができ、かつ“正しい状態にする（zurechtg
eschneidert）”ことができる。
【００５２】示された実施例は、これに限定されるもの
ではない。また、本発明の範囲内で１つの条導体または
２つの条導体の構造化を可能にする、別の方法も使用可
能である。
【図面の簡単な説明】
【図１】MRAMの場合の条導体の実施形式を示す原理図。
【図２】図１に示された配置の交叉点を示す断面図。
【図３】本発明による構造を有する条導体および本発明
による構造を有しない条導体の磁場の経過曲線を示す略
図。
【図４】第１の方法による構造化された条導体の製造法
を示す原理図。
【図５】第２の方法による構造化された条導体の製造法
を示す原理図。
【図６】第３の方法による構造化された条導体の製造法
を示す原理図。
【図７】第４の方法による構造化された条導体の製造法
を示す原理図。
【図８】第５の方法による構造化された条導体の製造法
を示す原理図。
【図９】第６の方法による構造化された条導体の製造法
を示す原理図。
【図１０】第７の方法による構造化された条導体の製造
法を示す原理図。
【符号の説明】
１ 回路装置、 ２、３、１６ 条導体、 ４ 交叉
点、 ５ 部分、 ６磁性層系、 ７ 基板、 ８、１
９、２１ 絶縁層、 ９ 参照層、 １０、１４ 磁性
化、 １１ トンネル障壁層、 １２ 障壁層、 １
３、３２、３９拡散障壁層、 １５ 符号、 １７ 切
欠、 １８ 非導電性材料、 ２０ 条導体切欠、
２２ 低い導電率の領域、 ２３、２５、３０、３７
ラッカー層、 ２４、２６、３１、３８ 溝、 ２７、
２９、３４、３６ 材料、 ２８、３５ 凹所、 ３
３、４１ 隆起部、 ４０ 層、 ４２ 側面
フロントページの続き Ｆターム(参考） 5F033 HH07 HH11 HH15 HH16 HH21 MM03 MM05 MM13 QQ08 QQ09 QQ10 QQ14 QQ18 QQ48 RR03 RR04 VV16 XX00 5F083 FZ10 GA30 JA37 JA39 JA56 PR22 PR40

Claims (48)

    【特許請求の範囲】
  1. 【請求項１】 回路装置の少なくとも１つの他の部分に
    作用する磁場を電流が通過する状態で発生させる、少な
    くとも１つの条導体を備えた集積回路装置において、発
    生しうる磁場に影響を及ぼすために、条導体（２、３、
    １６）が横断面で見て少なくとも１つの切欠（１７）も
    しくは凹所または低い導電率の領域（２２）を前記部分
    に対向する側に有していることを特徴とする、集積回路
    装置。
  2. 【請求項２】 条導体（２、３、１６）およびこの条導
    体に隣接した他の部分が備えられている、請求項１記載
    の集積回路装置。
  3. 【請求項３】 ２つの平面内に存在しかつ主に直角に交
    叉する多数の条導体（２、３）が備えられており、これ
    らの条導体の間には、それぞれ交叉点（４）で他の部分
    （６）が収容されている、請求項１記載の集積回路装
    置。
  4. 【請求項４】 交叉点（４）で交叉する条導体（２、
    ３）の中の一方だけが切欠（１７）もしくは凹所または
    低い導電率の領域（２２）を有している、請求項３記載
    の集積回路装置。
  5. 【請求項５】 交叉点（４）で交叉する２つの条導体
    （２、３）が切欠（１７）もしくは凹所または低い導電
    率の領域を有している、請求項３記載の集積回路装置。
  6. 【請求項６】 導体の厚さが減少された切欠（１７）も
    しくは凹所または低い導電率の領域が条導体（２、３）
    の長さの本質的な部分に亘って延在しているか、或いは
    導体の厚さが減少された切欠（１７）もしくは凹所また
    は低い導電率の領域が交叉点（４）の範囲内で本質的に
    点状でのみ１つの条導体または２つの条導体（２、３）
    に備えられている、請求項１から５までのいずれか１項
    に記載の集積回路装置。
  7. 【請求項７】 切欠（１７）もしくは凹所が本質的に矩
    形の断面を有している、請求項１から６までのいずれか
    １項に記載の集積回路装置。
  8. 【請求項８】 切欠（１７）もしくは凹所が本質的に凹
    んだ断面を有している、請求項１から６までのいずれか
    １項に記載の集積回路装置。
  9. 【請求項９】 切欠（１７）もしくは凹所が非導電性材
    料（１８）で充填されている、請求項７または８記載の
    集積回路装置。
  10. 【請求項１０】 材料（１８）がラッカーまたは非導電
    性金属、殊に高オーミック段階のタンタルであるかまた
    は人造の反強磁性体を磁性安定化するための非導電性の
    天然の反強磁性体である、請求項９記載の集積回路装
    置。
  11. 【請求項１１】 領域（２２）の導電率がイオン噴射ま
    たは拡散によって低下されている、請求項１から１０ま
    でのいずれか１項に記載の集積回路装置。
  12. 【請求項１２】 切欠（１７）もしくは凹所の領域また
    は低い導電率の領域（２２）が条導体（２、３）の幅に
    対して条導体（２、３）の中央部または外側の中央部に
    備えられている、請求項１から１１までのいずれか１項
    に記載の集積回路装置。
  13. 【請求項１３】 条導体と対向する側で縁側に導体の厚
    さを減少させるための切欠もしくは凹所または低い導電
    率の領域が備えられており、この切欠もしくは凹所また
    は低い導電率の領域が対向する装置もしくは凹所または
    領域に関連してずれて配置されている、請求項１から１
    ２までのいずれか１項に記載の集積回路装置。
  14. 【請求項１４】 １つの平面内にある１つ以上の条導体
    を備えた集積回路装置を製造する方法において、他の部
    分を磁場によって影響を及ぼされうる層の形で形成させ
    た後に、次の工程：− 非導電性材料からなる層を次に
    形成させるべき条導体の状態に相応して形成させ、−
    材料層の厚さおよび／または幅を減少させ、− 材料層
    を覆う条導体を備えさせることを実施することを特徴と
    する、集積回路装置の製造法。
  15. 【請求項１５】 材料としてラッカーを使用し、このラ
    ッカーを還元前に露光し、現像する、請求項１４記載の
    方法。
  16. 【請求項１６】 ラッカーを還元前に灰化する、請求項
    １５記載の方法。
  17. 【請求項１７】 材料として非導電性材料、殊に非導電
    性段階のタンタルまたは非導電性の天然の反強磁性体を
    使用する、請求項１４記載の方法。
  18. 【請求項１８】 非導電性金属または反強磁性体を還元
    のためにエッチングする、請求項１７記載の方法。
  19. 【請求項１９】 １つの平面内にある１つ以上の条導体
    を備えた集積回路装置を製造する方法において、他の部
    分を磁場によって影響を及ぼされうる層の形で形成させ
    る前に、次の工程： − １つ以上の条導体を基板上に形成させ、 − 電流が流れる際に磁場の発生に該当する導体の厚さ
    に減少させるために、低い導電率の領域を条導体の自由
    な側に形成させ、その後に変化しうる層を条導体上に形
    成させることを実施することを特徴とする、集積回路装
    置の製造法。
  20. 【請求項２０】 低い導電率の領域を条導体へのイオン
    噴射によって形成させる、請求項１９記載の方法。
  21. 【請求項２１】 低い導電率の領域を条導体中への導電
    率を減少させる少なくとも１つの元素の拡散によって形
    成させる、請求項１９記載の方法。
  22. 【請求項２２】 変化しうる層の形成後にこの層の上に
    ある１つ以上の他の条導体を請求項１４から１８までの
    いずれか１項に記載の方法により形成させる、請求項１
    ９から２１までのいずれか１項に記載の方法。
  23. 【請求項２３】 １つの平面内にある１つ以上の条導体
    を備えた集積回路装置を製造する方法において、他の部
    分を磁場によって影響を及ぼされうる層の形で形成させ
    る前に、次の工程： − １つ以上の条導体を基板上に形成させ、 − 電流が流れる際に磁場の発生に該当する導体の厚さ
    に減少させるために、切欠または凹所を条導体の自由な
    側に形成させ、 − 非導電性材料を切欠または凹所中に導入し、その後
    に変化しうる層を条導体上に形成させることを実施する
    ことを特徴とする、集積回路装置の製造法。
  24. 【請求項２４】 切欠または凹所をスパッタリング法で
    形成させる、請求項２３記載の方法。
  25. 【請求項２５】 材料としてラッカーを使用し、このラ
    ッカーを導入後に露光し、現像する、請求項２３または
    ２４記載の方法。
  26. 【請求項２６】 材料として非導電性金属、殊に非導電
    性の段階のタンタルまたは非導電性の天然の反強磁性体
    を使用する、請求項２３または２４記載の方法。
  27. 【請求項２７】 変化しうる層の形成後に変化しうる層
    の上にある１つ以上の他の条導体を請求項１４から１８
    までのいずれか１項に記載の方法により形成させる、請
    求項２３から２６までのいずれか１項に記載の方法。
  28. 【請求項２８】 １つの平面内にある１つ以上の条導体
    を備えた集積回路装置を製造する方法において、他の部
    分を磁場によって影響を及ぼされうる層の形で形成させ
    る前に、次の工程： − １つ以上の条導体を基板上に形成させ、 − 非導電性材料からなる層を条導体上に形成させ、 − 材料層の厚さおよび／または幅を減少させ、 − 電流が流れる際に磁場の発生のために減少される該
    当する導体の厚さを有する条導体の形成のために、残存
    する材料層を側方で包囲する、条導体の他の区間を形成
    させ、その後に変化しうる層を条導体上に形成させるこ
    とを実施することを特徴とする、集積回路装置の製造
    法。
  29. 【請求項２９】 材料としてラッカーを使用し、このラ
    ッカーを還元前に露光し、現像する、請求項２８記載の
    方法。
  30. 【請求項３０】 ラッカーを還元のために灰化する、請
    求項２９記載の方法。
  31. 【請求項３１】 材料として非導電性金属、殊に非導電
    性の段階のタンタルまたは非導電性の天然の反強磁性体
    を使用する、請求項２８記載の方法。
  32. 【請求項３２】 非導電性金属または反強磁性体を還元
    のためにエッチングする、請求項３１記載の方法。
  33. 【請求項３３】 変化しうる層の形成後に変化しうる層
    の上にある１つ以上の他の条導体を請求項１４から１８
    までのいずれか１項に記載の方法により形成させる、請
    求項２８から３２までのいずれか１項に記載の方法。
  34. 【請求項３４】 １つの平面内にある１つ以上の条導体
    を備えた集積回路装置を製造する方法において、他の部
    分を磁場によって影響を及ぼされうる層の形で形成させ
    る前に、次の工程： − 溝を基板内に形成させ、 − 他の狭い溝を第１の溝の底面に形成させ、 − 拡散障壁層を溝内に形成させ、 − 溝を条導体の材料で充填し、その際上側で切欠また
    は凹所を他の溝の結果として形成させ、 − 非導電性材料を条導体の上側に形成された切欠また
    は凹所内に導入し、 − その後に変化しうる層を条導体上に形成させること
    を実施することを特徴とする、集積回路装置の製造法。
  35. 【請求項３５】 材料としてラッカー、非導電性材料、
    殊に非導電性段階のタンタルまたは非導電性の天然の反
    強磁性体を使用する、請求項３４記載の方法。
  36. 【請求項３６】 変化しうる層の形成後に変化しうる層
    上にある１つ以上の条導体を請求項１４から１８までの
    いずれか１項に記載の方法により形成させる、請求項３
    ４または３５記載の方法。
  37. 【請求項３７】 １つの平面内にある１つ以上の条導体
    を備えた集積回路装置を製造する方法において、他の部
    分を磁場によって影響を及ぼされうる層の形で形成させ
    る前に、次の工程： − 溝を基板内に形成させ、 − 他の狭い溝を第１の溝の底面に形成させ、 − 拡散障壁層を溝内に形成させ、 − 溝を条導体の材料で充填し、その際条導体の平らな
    平面を得、 − 切欠もしくは凹所または低い導電率の領域を条導体
    の表面に形成させ、 − 場合によっては非導電性材料を切欠または凹所内に
    導入し、 − その後に変化しうる層を条導体上に形成させること
    を実施することを特徴とする、集積回路装置の製造法。
  38. 【請求項３８】 切欠または凹所をスパッタリング法で
    形成させる、請求項３７記載の方法。
  39. 【請求項３９】 材料としてラッカー、非導電性材料、
    殊に非導電性段階のタンタルまたは非導電性の天然の反
    強磁性体を使用する、請求項３８記載の方法。
  40. 【請求項４０】 低い導電率の領域を条導体へのイオン
    噴射によって形成させるか、或いは条導体中への導電率
    を減少させる少なくとも１つの元素の拡散によって形成
    させる、請求項３７記載の方法。
  41. 【請求項４１】 変化しうる層の形成後にこの層上にあ
    る１つ以上の他の条導体を請求項１４から１８までのい
    ずれか１項に記載の方法により形成させる、請求項３７
    から４０までのいずれか１項に記載の方法。
  42. 【請求項４２】 １つの平面内にある１つ以上の条導体
    を備えた集積回路装置を製造する方法において、他の部
    分を磁場によって影響を及ぼされうる層の形で形成させ
    る前に、次の工程： − 溝を基板内に形成させ、 − 拡散層を溝内に導入し、 − 非導電性隆起部を溝縁部内に形成させ、したがって
    隆起部間に１つの凹所を残存させ、 − 溝を条導体の材料で充填し、その際上側で切欠また
    は凹所を隆起部間で形成された凹所の結果として形成さ
    せるかまたは平らな条導体表面が生じるように形成さ
    せ、 − 平らな条導体表面を定める際に切欠または凹所を条
    導体の上側に形成させ、 − 非導電性材料を条導体の上側に形成された切欠また
    は凹所内に導入し、 − その後に変化しうる層を条導体上に形成させること
    を実施することを特徴とする、集積回路装置の製造法。
  43. 【請求項４３】 隆起部を絶縁体、殊にＳｉＯ２または
    Ｓｉ３Ｎ４へのスパッタリングによって形成させる、請
    求項４２記載の方法。
  44. 【請求項４４】 切欠を平らな条導体表面内にスパッタ
    リング法で形成させる、請求項４３記載の方法。
  45. 【請求項４５】 材料としてラッカー、非導電性材料、
    殊に非導電性段階のタンタルまたは非導電性の天然の反
    強磁性体を使用する、請求項４２から４４までのいずれ
    か１項に記載の方法。
  46. 【請求項４６】 変化しうる層の設置後にこの層上にあ
    る１つ以上の他の条導体を請求項１４から１８までのい
    ずれか１項に記載の方法により形成させる、請求項４２
    から４５までのいずれか１項に記載の方法。
  47. 【請求項４７】 １つの平面内にある１つ以上の条導体
    を備えた集積回路装置を製造する方法において、他の部
    分を磁場によって影響を及ぼされうる層の形で形成させ
    る前に、次の工程： − 溝を基板内に形成させ、 − 拡散障壁層を溝内に導入し、 − 条導体の第１の材料層を導入し、 − 非導電性隆起部を第１の層の対向する縁部に形成さ
    せ、したがって隆起部間に１つの凹所を残存させ、 − 残存する溝を条導体の材料で充填し、したがって上
    側で平らな条導体表面を残存させることを実施すること
    を特徴とする、集積回路装置の製造法。
  48. 【請求項４８】 隆起部を絶縁体、殊にＳｉＯ２または
    Ｓｉ３Ｎ４へのスパッタリングによって形成させる、請
    求項４７記載の方法。
JP2001270932A 2000-09-06 2001-09-06 集積回路装置 Pending JP2002151663A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10043947A DE10043947A1 (de) 2000-09-06 2000-09-06 Integrierte Schaltungsanordnung
DE10043947.0 2000-09-06

Publications (1)

Publication Number Publication Date
JP2002151663A true JP2002151663A (ja) 2002-05-24

Family

ID=7655201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001270932A Pending JP2002151663A (ja) 2000-09-06 2001-09-06 集積回路装置

Country Status (7)

Country Link
US (3) US6873055B2 (ja)
EP (1) EP1195820A3 (ja)
JP (1) JP2002151663A (ja)
KR (1) KR100505166B1 (ja)
CN (1) CN1225037C (ja)
DE (1) DE10043947A1 (ja)
TW (1) TW511283B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10043947A1 (de) * 2000-09-06 2002-04-04 Infineon Technologies Ag Integrierte Schaltungsanordnung
DE10055936C2 (de) * 2000-11-10 2003-08-28 Infineon Technologies Ag Magnetoresistiver Speicher (MRAM) und dessen Verwendung
US6653154B2 (en) * 2001-03-15 2003-11-25 Micron Technology, Inc. Method of forming self-aligned, trenchless mangetoresistive random-access memory (MRAM) structure with sidewall containment of MRAM structure
JP2004023062A (ja) * 2002-06-20 2004-01-22 Nec Electronics Corp 半導体装置とその製造方法
US6657890B1 (en) * 2002-06-21 2003-12-02 Hewlett-Packard Development Company, L.P. Magnetic memory device
US6770491B2 (en) * 2002-08-07 2004-08-03 Micron Technology, Inc. Magnetoresistive memory and method of manufacturing the same
JP2004128229A (ja) * 2002-10-02 2004-04-22 Nec Corp 磁性メモリ及びその製造方法
JP4008857B2 (ja) * 2003-03-24 2007-11-14 株式会社東芝 半導体記憶装置及びその製造方法
CN1864228B (zh) * 2003-10-06 2012-06-13 Nxp股份有限公司 包含磁场整形导体的集成电路及其制造方法
DE102007034256A1 (de) * 2007-07-21 2009-01-22 Universität Bielefeld Rekonfigurierbare magnetische Logikschaltungsanordnung und Verfahren zur Herstellung und zum Betreiben derartiger Logikeinrichtungen
KR102326547B1 (ko) 2015-08-19 2021-11-15 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
CN115207142B (zh) * 2022-07-15 2024-03-29 上海新微半导体有限公司 光电探测器及其制备方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4836578B1 (ja) 1969-06-05 1973-11-06
JPS5026897B1 (ja) 1973-04-23 1975-09-04
DE3426784A1 (de) * 1984-07-20 1986-01-30 Bosch Gmbh Robert Magnetoresistiver sensor zur abgabe von elektrischen signalen
DD275745A1 (de) * 1988-09-26 1990-01-31 Univ Schiller Jena Magnetisches feldeffekt-bauelement mit vier in einer brueckenschaltung angeordneten magnetfeldabhaengigen widerstaenden
DE4031560C2 (de) * 1990-10-05 1993-10-14 Dieter Prof Dr Ing Seitzer Stromsensor mit magnetfeldempfindlichen Bauelementen und Verwendung
JPH08249602A (ja) * 1995-03-06 1996-09-27 Mitsubishi Electric Corp 磁気式記憶再生方法ならびにそれに用いる磁気再生装置、磁気記憶媒体およびその製法
US5659499A (en) * 1995-11-24 1997-08-19 Motorola Magnetic memory and method therefor
US5966322A (en) 1996-09-06 1999-10-12 Nonvolatile Electronics, Incorporated Giant magnetoresistive effect memory cell
US6156803A (en) * 1997-10-14 2000-12-05 Isp Investments Inc Aqueous, flowable suspension concentrate of an agriculturally active chemical, and sprayable use formulation thereof
US6114719A (en) * 1998-05-29 2000-09-05 International Business Machines Corporation Magnetic tunnel junction memory cell with in-stack biasing of the free ferromagnetic layer and memory array using the cell
US6034887A (en) * 1998-08-05 2000-03-07 International Business Machines Corporation Non-volatile magnetic memory cell and devices
DE19836567C2 (de) * 1998-08-12 2000-12-07 Siemens Ag Speicherzellenanordnung mit Speicherelementen mit magnetoresistivem Effekt und Verfahren zu deren Herstellung
US6242770B1 (en) * 1998-08-31 2001-06-05 Gary Bela Bronner Diode connected to a magnetic tunnel junction and self aligned with a metallic conductor and method for forming the same
TW446941B (en) * 1998-11-19 2001-07-21 Infineon Technologies Ag Magnetoresistive element
US6153443A (en) * 1998-12-21 2000-11-28 Motorola, Inc. Method of fabricating a magnetic random access memory
JP4560847B2 (ja) * 1998-12-28 2010-10-13 ヤマハ株式会社 磁気抵抗ランダムアクセスメモリ
KR20000050426A (ko) * 1999-01-08 2000-08-05 김영환 평면 홀 효과를 이용한 자기 메모리 기본 소자
US6165803A (en) * 1999-05-17 2000-12-26 Motorola, Inc. Magnetic random access memory and fabricating method thereof
US6727105B1 (en) * 2000-02-28 2004-04-27 Hewlett-Packard Development Company, L.P. Method of fabricating an MRAM device including spin dependent tunneling junction memory cells
KR20020008475A (ko) * 2000-07-20 2002-01-31 경희 터널 자기저항소자의 제조방법
JP2002046502A (ja) * 2000-08-02 2002-02-12 Calsonic Kansei Corp 表示制御装置
US6518609B1 (en) * 2000-08-31 2003-02-11 University Of Maryland Niobium or vanadium substituted strontium titanate barrier intermediate a silicon underlayer and a functional metal oxide film
DE10043947A1 (de) * 2000-09-06 2002-04-04 Infineon Technologies Ag Integrierte Schaltungsanordnung
US6358756B1 (en) * 2001-02-07 2002-03-19 Micron Technology, Inc. Self-aligned, magnetoresistive random-access memory (MRAM) structure utilizing a spacer containment scheme
US6413788B1 (en) * 2001-02-28 2002-07-02 Micron Technology, Inc. Keepers for MRAM electrodes
US6475812B2 (en) * 2001-03-09 2002-11-05 Hewlett Packard Company Method for fabricating cladding layer in top conductor
US6780652B2 (en) * 2001-03-15 2004-08-24 Micron Technology, Inc. Self-aligned MRAM contact and method of fabrication
US6653154B2 (en) * 2001-03-15 2003-11-25 Micron Technology, Inc. Method of forming self-aligned, trenchless mangetoresistive random-access memory (MRAM) structure with sidewall containment of MRAM structure
US6551852B2 (en) * 2001-06-11 2003-04-22 Micron Technology Inc. Method of forming a recessed magnetic storage element

Also Published As

Publication number Publication date
KR20020020228A (ko) 2002-03-14
EP1195820A3 (de) 2007-08-15
US20070122919A1 (en) 2007-05-31
DE10043947A1 (de) 2002-04-04
TW511283B (en) 2002-11-21
US6873055B2 (en) 2005-03-29
KR100505166B1 (ko) 2005-08-03
US20020074575A1 (en) 2002-06-20
US7253009B2 (en) 2007-08-07
CN1341967A (zh) 2002-03-27
US20050042776A1 (en) 2005-02-24
EP1195820A2 (de) 2002-04-10
CN1225037C (zh) 2005-10-26

Similar Documents

Publication Publication Date Title
US20070122919A1 (en) Method of producing an integrated circuit arrangement with field-shaping electrical conductors
KR100948009B1 (ko) Ｍｔｊ ｍｒａｍ 셀, ｍｔｊ ｍｒａｍ 셀들의 어레이, 및 ｍｔｊ ｍｒａｍ 셀을 형성하는 방법
US6649953B2 (en) Magnetic random access memory having a transistor of vertical structure with writing line formed on an upper portion of the magnetic tunnel junction cell
US7470552B2 (en) Method for production of MRAM elements
US6927466B2 (en) Magnetoresistive memory or sensor devices having improved switching properties and method of fabrication
US8097870B2 (en) Memory cell with alignment structure
KR100450468B1 (ko) 기억 셀 장치 및 그의 제조 방법
JPH10116490A (ja) 積層メモリ・セルを有する磁気ランダム・アクセス・メモリおよびその製造方法
US20070230242A1 (en) Methods of Forming Magnetic Random Access Memory Devices Including Contact Plugs Between Magnetic Tunnel Junction Structures and Substrates
JP2008059746A (ja) 磁気的に軟らかい基準層を有する磁気抵抗素子のための読出し方法
US7132707B2 (en) Magnetic random access memory array with proximate read and write lines cladded with magnetic material
US20040042302A1 (en) Method and article for concentrating fields at sense layers
JP2009514211A (ja) マルチコンポーネント自由層を有する磁気トンネル・ジャンクションのための調整されたピン留め層
JP2002111096A (ja) 磁気抵抗素子、磁気抵抗素子を用いた半導体記憶装置、およびこれらの製造方法
KR100975803B1 (ko) Ｍｔｊ ｍｒａｍ 셀, ｍｔｊ ｍｒａｍ 셀들의 어레이, 및 ｍｔｊ ｍｒａｍ 셀을 형성하는 방법
US20020146887A1 (en) Method for forming magnetoresistive random access memory with magnetic tunnelling junction
EP1673783B1 (en) Magnetic field shaping conductor
KR100695135B1 (ko) ＴｉＮ을 상지층으로 사용한 자기 저항 소자
US20040190189A1 (en) Method for manufacturing MTJ cell of magnetic random access memory
KR20050091254A (ko) 자기 램 소자의 기록 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051028

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060119

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070907