CN1225037C - 集成电路装置 - Google Patents

集成电路装置 Download PDF

Info

Publication number
CN1225037C
CN1225037C CNB011371560A CN01137156A CN1225037C CN 1225037 C CN1225037 C CN 1225037C CN B011371560 A CNB011371560 A CN B011371560A CN 01137156 A CN01137156 A CN 01137156A CN 1225037 C CN1225037 C CN 1225037C
Authority
CN
China
Prior art keywords
ampereconductors
layer
depression
produce
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011371560A
Other languages
English (en)
Other versions
CN1341967A (zh
Inventor
J·班格尔特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1341967A publication Critical patent/CN1341967A/zh
Application granted granted Critical
Publication of CN1225037C publication Critical patent/CN1225037C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Abstract

本发明涉及一种集成电路装置，其目的在于产生出均匀的磁场。根据本发明的集成电路装置，尤其是用于半导体产品中磁存储单元(MRAM)的集成电路装置，它具有至少一个电流导体，该导体在流过电流的状态时产生一个磁场，该磁场影响该电路装置的至少一部分，其特征在于：为了影响所产生的磁场，从横截面上看电流导体在朝着所述至少一部分的面上具有至少一个凹陷或凹槽或具有一个低电导率的区域。本发明的电路装置克服了现有技术种存在的问题，即：至少产生一个电流导体的磁场具有很大的不均匀性，因此至少一部分处于不同强度的磁场。

Description

集成电路装置
技术领域
本发明涉及一种集成电路装置，它具有至少一个电流导体，该导体在流过电流的状态时产生一个磁场，该磁场影响该电路装置的至少另一部分。
背景技术
这种集成电路装置例如以磁耦合器或电流传感器的形式公知。在其中设有一个电流导体，通过它流过电流。公知地，一个流过电流的导体将产生一个磁场，该磁场在电路装置中由构成测量磁场的测量单元的另一部分接收。借助获得的测量值的大小可捡测流过电流的值等。
一种在早期开发的集成电路装置是磁(随机存取存储器)RAM存储器单元(MRAM)。该MRAM用于存储大的数据量及代表对通用半导体存储器的一种替换。在这种电路装置中具有设在两个平面上的电流导体，这些导体实质上彼此垂直地延伸。在每个交叉点上设有在电流导体之间的层系统形式的另外部分，该部分构成了实际的存储器单元。其工作原理是基于：在该层系统内设有两个磁性层，其中一个磁生层(参考层)的磁化是固定的，而第二层(存储器层)的磁化可根据一个外部磁场在至少两个位置之间转动。根据该存储器层相对参考层磁化的磁化位置，通过该层系统流过的电流发生改变。因为磁化位置对于装置的内电阻值起决定性作用。
存储器层的磁化调节或变化是这样进行的，在所述层系统处的交叉点上一个上及一个下交叉电流导体被接通为了调节磁化所需的一半电流。通过电流接通及断开点的相应定时可作到：产生足够强的影响磁化的磁场，以使得磁化可被调节。如果该磁化已处于由外部磁场给定的方向上，则它不改变；如果它处于与该磁场相反的方向上，则该磁化翻转。在外部磁场关闭后该磁化保持其定向。
但有一个问题，即由流过电流的导体产生的磁场强度不是均匀的。实际上为矩形的导体(因为这种集成电路装置以薄层构成，一个导体在与下一层交界的面上具有实质上平的面)的磁场基本上为钟形，其中磁场在边缘处下降，但也变“模糊”，即明显地变宽。这就是说，在该集成电路装置的通常使用中作为测量系统、但如所述也可作为存储器系统的另一部分处于不同强度的磁场区域。这尤其在所述的MRAM中有困难，因为磁场(在此情况下为由上及下电流导体的两个磁场叠加产生的磁场)用于转换存储器层的整个磁化，其中磁场是单磁畴的及应避免分解成多磁畴的。其缺点还在于，当有些定位误差时，即这时存储器层或测量系统未精确地位于一个电流导体的下面，而是对它稍微有些错开，由于磁场从曲线最大值的下降则不能绝对保证转换及可能分解成多磁畴的。
为了产生均匀的磁场可以想象，使电流导体及磁性存储器层之间的距离加大，以实现在存储器层上的磁场被展宽。但这实际上是不可能的，因为一方面达到转换磁场强度的电流将大大地高于允许的电流密度。此外需要设置附加的触点来读出信息。最后还必需加大存储器层的距离，以避免相邻存储器层的影响。作为变换，对此也可设想加宽电流导体，直到存储器层比电流导体条宽度足够地小为止(例如1∶10之比)。但这也是同样不能实现的，因为不能保证足够大的排列密度，因为其中很高的排列密度是MRAM相对传统的硅存储器的一个显著优点。
发明内容
本发明的目的是给出一种电路装置，它能作到产生出均匀的磁场。
为了解决该问题，根据本发明的一种集成电路装置，尤其是用于半导体产品中磁存储单元(MRAM)的集成电路装置，它具有至少一个电流导体，该导体在流过电流的状态时产生一个磁场，该磁场影响该电路装置的至少一部分，其特征在于：为了影响所产生的磁场，从横截面上看电流导体在朝着所述至少一部分的面上具有至少一个凹陷或凹槽或具有一个低电导率的区域。本发明的电路装置克服了现有技术种存在的问题，即：至少产生一个电流导体的磁场具有很大的不均匀性，因此至少一部分处于不同强度的磁场。
本发明是基于这样的认识，即由流过电流的导体所产生的磁场在其形状上与导体的几何形状有关。因此本发明提出：导体的横截面的几何形状将借助朝着所述部分面上的凹陷或凹槽或低导电率的区域来改变，以使得磁场曲线主要被影响成均匀的。根据本发明设计了：在一个确定区域中改变有效几何形状及由此使传导电流的区域改变。借此可作到，对朝着所述部分的导体面上方的磁场进行“设计”，即根据由凹陷引起的导体形状或几何布置的外观如何来设计。这就提供了可能性，即在一个平的面上方由公知钟形磁场产生的区域的最大值可近似地变平或成为平坦，以使得所述另一部分得到明显均匀的磁场。同样地也可实现反向的效应使磁场集中，这时在两侧设置凹陷，以致在中间出现一个台。对于“凹陷”或“凹槽”或“低电导率的区域”应理解为每个上表面的变化，它使理想的导体平的上表面变为不平或出现一个不平的电流导体截面。借助凹陷、凹槽或低电导率的区域可形成台阶也可形成拱形的形状。
本发明同样可考虑用在具有一个电流导体及与它相邻的另一部分的电路装置中，例如一个电流传感器或一个磁耦合器中。此外它也可用于MRAMs形式的电路装置中，其中具有多个设在两个平面上及实质上垂直交叉的电流导体，在每个交叉点上在电流导体之间夹有另一部分。在该电路装置的实施形式中，仅是在交叉点上交叉的电流导体中的一个上设有一个凹陷或凹槽或低电导率的区域。由于制造技术的原因，将上面的、后产生的导体作成相应构型可以简单些。当然也可以将两个在一个交叉点上交叉的电流导体的有效几何形状作区域性改变，及由此使两者影响一个磁场，尤其使其均匀。另一个可能的应用是磁逻辑元件，它们的设计基本上类似于MRAM存储器单元或传感器。
根据本发明，凹陷、凹槽或低导电率的区域延伸在一个或多个电流导体长度的主要部分上。作为变换，它们的几何形状改变仅是实质上点状地出现在一个或两个电流导体的交叉点的区域上。
根据所述的本发明第一方法，可这样进行导体的几何形状设计，即电流导体朝着所述另一部分的面上设有一个凹陷或凹槽。因此在该实施形式中通过电流导体表面结构或形状的改变实现厚度的减小。在此情况下，该凹陷或凹槽可具有实质上矩形的横截面，这大致在若干纳米范围的小结构上是可被确定的。在此情况下，在导体宽度上近似产生三个区域，即两个大厚度的边缘区域及一个减小厚度的中间区域。与此相对应的一个变型是，凹陷或凹槽具有实质上凹的横截面。这里其厚度从中心最小值连续地向导体边缘增加，假定该导体是一个理想的矩形导体。
合乎目的地，该凹陷或凹槽用一种非导电材料来填充，其中该材料将根据制造类型(对此在下面还要说明)，或是根据其形状仅用于构成凹陷，或是后来被填上，以使其表面均匀化。
作为最普遍的设计，该材料使用一种非导电胶是合乎要求的。这可用简单的方式按摄影光刻来施加、成型及处理。该技术是可充分实施的。作为对此变换的一种可能性在于，使用相对高电阻的材料(相对导电材料铜或铝而言)，尤其是高欧姆状态的钽。在处理中也可使用其它绝缘材料，例如Al2O3，SiOx，SiNx及它们的组合。对于MRAM存储器单元的应用，在设有参考层的面上也使用非导电的磁材料，它或以结构来提供，或是(合理地)支持参考层的性能。这里例如用具有厚度≥约10nm的NiO作为反铁磁体是非常合适的。
除构成凹陷或凹槽外，正如所述的，在电流导体朝着所述部分的面上设置一个低电导率的区域是同样合乎要求的。该低导电率的区域与凹陷或凹槽的区域相同地排除电流的传导。因为电流将流过具有低电阻及高电导率的其它区域。该低电导率或高电阻的区域可通过离子轰击、如借助Fe离子轰击，或通过扩散至少一种元素、如Si来产生。
鉴于一个电流导体及所述另一部分(尤其在MRAM的情况下)在理想状态时得到的精确覆盖，合乎要求的是，凹陷或凹槽或低导电率的区域相对电流导体的宽度来说实质上被设置在电流导体的中间。
为了除磁场的均匀外也能实现磁场边缘尽可能快的下降(空间上)，以使磁场的宽度减小(该宽度由于上述的厚度变化已经变窄)，有利的是，在电流导体对立的面上边缘部分设有用于减小导体厚度的凹陷或凹槽或低导电率的区域，它们设置在减小了导体厚度的第一区段的旁边，但它们如所述地设在对立的面上。该制造可同时地如所述地进行，即通过“蚀刻”凹陷、通过形状改变或形成结构、或通过产生高电阻的区域来进行。
本发明除涉及集成电路装置本身外还涉及用于制造具有一个或多个位于平面中的电流导体的集成电路的第一方法，在该方法中在以可受磁场影响的层的形式产生了另一部分后，将进行以下的步骤：
-根据随后将产生的电流导体的位置产生一个非导电材料的层，
-减小该材料层的厚度和/或宽度，
-设置覆盖该材料层的电流导体。
在该方法中，电流导体厚度的减小是通过事先产生材料层及设定其尺寸来实现的，在其上面再覆盖电流导体材料的层。作为该材料可使用一种感光胶，它在减小尺寸前被曝光及冲洗。为了减小该感光胶，该感光胶被灰化，其中应指出，可使用所有由照相光刻技术普遍公知的可能性来除去胶或用来减小胶的厚度及宽度。
作为对使用胶的替换，作为该材料使用一种非导电金属，尤其是高欧姆状态的钽，在此情况下为了减小尺寸，该金属被蚀刻或使用其它公知的可能性(例如关键点的电子射线涂层或其它直接的、高分辨率的光刻方法)。
用于制造具有一个或多个位于平面中的电流导体的集成电路的第二方法在于，在以可受磁场影响的层的形式产生了另一部分前，将进行以下的步骤：
-在一个衬底上产生一个或多个电流导体，
-在一个电流导体的自由面上产生一个低电导率的区域，以减小在通过电流时形成磁场的相关导体的厚度，
-然后在一个电流导体上产生可变化的层。
鉴于制造MRAMs，前述的方法是实现上部构型，即事后沉积电流导体；而该方法是在根据本发明的意义上实现下部构型，即首先产生电流导体。这里电导率的改变可通过离子轰击、或通过在电流导体中扩散至少一种降低电导率的元素(或分子)来产生。
在根据该方法制造的电路装置构成磁耦合器或电流传感器或仅是在一个平面中出现导体的类似情况下，则不需要构成第二电流导体或第二导体平面。
但对于制造在两个平面上设有电流导体的MRAM的情况下，在第二方法的情况下必需产生第二电流导体平面，它在可改变或可被影响的层制造后再产生。该电流导体不需要绝对按照本发明的意义进行构型。但在产生可被影响的层后在该电流导体上也产生构型，也是合乎要求的，这最好使用前述的方法。
根据本发明构成下部带有沟的电流导体的另一方法在于，在以可受磁场影响的层的形式产生了另一部分前，将进行以下的步骤：
-在一个衬底上产生一个或多个电流导体，
-在一个电流导体的自由面上产生一个凹陷或一个凹槽，以减小在通过电流时形成磁场的相关导体的厚度，
-在该凹陷或凹槽中设置一个非导电材料，
-然后在一个电流导体上产生可变化的层。
在该方法中，在制作的电流导体的上表面上形成其凹陷或凹槽的结构或构型最好使用溅射方法，然后用非导电材料填充，以形成一个平面，用于随后形成的可变化层或层系统作为该材料这里也使用一种胶，或变换地使用一种非导电金属。这里在MRAMs的情况下也根据开始部分所述的方法来构成后产生的第二平面中的电流导体。
用于制造电路装置的第三方法在于，在以可受磁场影响的层的形式产生了另一部分前，将进行以下的步骤：
-在一个衬底上产生一个或多个电流导体，
-在一个电流导体上产生一个非导电材料的层，
-减小该材料层的厚度和/或宽度，
-产生在侧面包围剩余的材料层的电流导体的另外区段，用于构成一个电流导体，它具有用于在通过电流时形成磁场的相应减小的导体厚度，
-然后在一个电流导体上产生可变化的层。
在该实施例中电流导体本身以多个步骤构成。首先沉积第一电流导体层，接着施加非导电材料层及设定其尺寸，然后在侧面再沉积两个电流导体层，以使得这里在电流导体上也形成凹陷或凹槽。这里也可使用一种胶或非导电金属。合乎目的地，在MRAMs的情况下这里也相应构成随后制作的第二平面中的电流导体。
应当指出，只要相应的电路装置设有多个电流导体，每个电流导体可相应地设有凹陷或凹槽或低电导率的区域。
根据本发明的又一种用于制造具有一个或多个位于平面中的电流导体的集成电路装置的方法，在该方法中在以可受磁场影响的层的形式产生了另一部分前，将进行以下的步骤：
-在一个衬底上产生一个第一沟，
-在所述第一沟的底部产生另一细窄的沟，
-在所述第一沟中产生一个扩散阻挡层，
-用电流导体的材料填充所述第一沟和另一细窄的沟，其中作为另一沟的后果在上表面上形成一个凹陷或下凹，
-在该电流导体的上表面上形成的凹陷或下凹中设置一种非导电材料，
-然后在该电流导体上产生可变化的层。
根据本发明的又一种用于制造具有一个或多个位于平面中的电流导体的集成电路装置的方法，在该方法中在以可受磁场影响的层的形式产生了另一部分前，将进行以下的步骤：
-在一个衬底上产生一个第一沟，
-在所述第一沟的底部产生另一细窄的沟，
-在所述第一沟中产生一个扩散阻挡层，
-用电流导体的材料填充所述第一沟和另一细窄的沟，其中得到了该电流导体的平的上表面，
-在该电流导体的上表面上产生一个凹陷或下凹或一个低电导率的区域，
-必要时在该凹陷或下凹中设置一种非导电的材料，
-然后在该电流导体上产生可变化的层。
根据本发明的又一种用于制造具有一个或多个位于平面中的电流导体的集成电路装置的方法，在该方法中在以可受磁场影响的层的形式产生了另一部分前，将进行以下的步骤：
-在一个衬底上产生一个沟，
-在沟中产生一个扩散阻挡层，
-在沟的边缘上产生非导电的台，以使得在台中间保持一个凹陷，
-用电流导体的材料填充该沟，其中作为在台中间构成一个凹陷的后果在上表面上形成一个凹陷或下凹，或得到一个平的电流导体的上表面，
-在得到平的电流导体上表面的情况下在该电流导体上表面上产生一个凹陷或下凹，
-在该电流导体上表面上构成的凹陷或下凹中设置一种非导电材料，
-然后在该电流导体上产生可变化的层。
根据本发明的又一种用于制造具有一个或多个位于平面中的电流导体的集成电路装置的方法，在该方法中在以可受磁场影响的层的形式产生了另一部分前，将进行以下的步骤：
-在一个衬底上产生一个沟，
-在沟中设置一个扩散阻挡层，
-设置电流导体的第一材料层，
-在第一材料层的对立边缘上产生非导电的台，以使得在台中间保持一个凹陷，
-用电流导体的材料填充剩余的沟，以保持一个平的电流导体的上表面。
总地根据本发明可以作到，不用投入显著的技术成本就能使由一个流过电流的导体产生的磁场、如MRAMs情况中的写磁场变为均匀。在MRAMs的情况中一个单元的读出不受影响，因为在由凹陷或高电导率构成的阻挡层的上面还设有金属材料，它表现为一个等电位面，但对于层平面中的电流是高电阻的。
附图说明
本发明的其它优点，特征及细节可从以下借助附图描述的实施例中获得。附图为：
图1：一个MRAM中电流导体布置的原理图；
图2：通过图1中结构的一个交叉点的截面图；
图3：具有及不具有根据本发明的结构的电流导体的磁场曲线图；
图4：表示根据第一方法制造一种结构的电流导体的原理图；
图5：表示根据第二方法变型制造一种结构的电流导体的原理图；
图6：表示根据第三方法变型制造一种结构的电流导体的原理图；
图7：表示根据第四方法变型制造一种结构的电流导体的原理图；
图8：表示根据第五方法变型制造一种结构的电流导体的原理图；
图9：表示根据第六方法变型制造一种结构的电流导体的原理图；及
图10：表示根据第七方法变型制造一种结构的电流导体的原理图。
具体实施方式
图1作为一个原理图表示一个电路装置1，它被构成在一个未被表示出的衬底上。该电路装置1包括：第一电流导体2，它们彼此平行地延伸在第一下平面中；及第二电流导体3，它们也彼此平行地延伸在位于其上方的平面中。电流导体2及3本身彼此成直角地延伸。在相应的交叉点4上在电流导体2，3之间还设有磁生层系统6形式的另一个部分5，在该原理图中它被表示为矩形，但在实际上它略带圆形或为透镜的形状，这对于很快进行的磁化变化是有利的，因为这样磁化易于被翻转。在该层系统6上可施加由流过电流的电流导体2，3产生的磁场。
为此电流导体2，3中可通以电流，如用箭头I表示的。这种在图1中所示的MRAMs的工作原理是这样的，每个电流导体被通以用于转换存储器磁化所需的一半电流(对此以下还要借助图2详细描述)。通过电流的导体2，3相遇在一个确定的交叉点4处，在这里两个各由一半电流产生的磁场彼此相叠加并在层系统6上总共施加足够强的磁场，以使得存储器层的磁化可被翻转。该翻转磁化通过一个磁化转动过程发生，因此在各个电流接通及因此产生各个磁场的确定时刻上出现，其中各个磁场的方向彼此垂直地定向。一个MRAMs的工作原理是充分公知的，因此这里不必对它详细地说明。
具有特殊优点的将是，由两个具有明显突出的最大值的磁场叠加所产生的困难能被避免。因为由于未形成结构化的导体给出的磁场幅值使影响存储器层磁化的叠加磁场的力矢量在磁场作用于存储器层的面上不能足够均匀地定向，而是局部地彼此成显著的角度延伸。其背景是，电流导体2，3的磁场彼此垂直。由于具有很突出的最大值的磁场相叠加仅在磁场作用面的中间部分得到均匀磁场分布，即所产生的力矢量相对各个磁场成45°。在中间的外部对于所产生力矢量的相应磁场幅值具有不同的值，这导致相应的力矢量易于由45°位置翻转。该翻转角度为若干度。这将导致，不仅是作用面上的整个磁场强度不均匀，而且写磁场影响存储器层磁化的方向不均匀。这在极端情况下将导致存储器层的磁化可分解各个磁畴。
如果相反地，在作用及重叠面的大区域上两个均匀的单磁场相叠加，则一方面在覆盖面、即被叠加磁场覆盖的存储器层系统的面上的磁场强度能尽可能地均匀，另一方面力的方向也可显著地一致。
图2表示一个交叉点截面的原理图。该图示出一个平整的底层，例如一个衬底7，最好使用硅晶片来作它。作为变型，也可将多个相同的MRAM单元结构彼此叠放。在该衬底上，在中间连接一个绝缘层8(例如SiO2或Si3N4)的情况下设置带有一个扩散阻挡层13的第一下电流导体2。在该电流导体2上设有作为薄层-多层结构的存储器层系统6。首先设置一个参考层9。该参考层9代表一个永久的磁化10，该磁化定向在第一方向上。参考层本身本身由具有第一Co-Fe层、一个Ru层及第二Co-Fe层的一个薄层-多层结构组成，其中层厚在约1nm的范围中。
在参考层9上设有一个沟道阻挡层11，这里它最好涉及一个Al2O3层。在该沟道阻挡层11上设有真正的存储器层12，它最好由坡莫合金(NiFe80∶20)组成。层9，11及12构成层系统6。
最后在层系统6上设置一个扩散阻挡层13，它最好由Ta组成，该层厚度为5nm，并用于避免不希望的元素扩散到该层系统6中及对它有不良影响。在其上面将形成上电流导体3。该整个层系统6也可以相反顺序设置，这时参考层将位于阻挡层的上面。
可看到，存储器层12具有一个磁化14，它通过两个虚线所示的相反方向的箭头被定向在一个方向或另一方向上。如所述地该磁化由相应的电流导体2及3通以脉冲电流来实现。在磁场消除后磁化14保留在被整定的方向上。它可或平行于参考层的磁化10或与其反向。由此将影响图示结构中的、由标记15所示的内电阻。如果这两个磁化相平行，该内电阻为低；如果它们彼此反向，则该内电阻显著地高。现在如果在图4结构上通过一个电流，将根据磁化状态来改变得到的信号。由此便可实现：在图2所示的MRAM存储单元中以“0”及“1”的形式写入信息，及在一个以后的任意时刻读出信息。该信息仍保留被存储。
图3以原理图表示其中所示的电流导体所产生的磁场曲线。电流导体实质上构成其导体横截面为譬如0.3×0.3μm的方形。在该电流导体16的上面设有一个凹陷17，在该图示的例中它为0.1μm宽及10nm深。凹陷17具有实质上矩形或凹形的横截面。如果这时电流导体16通以电流，则构成了一个磁场。在电流导体上面的图中表示出带有或不带有凹陷的电流导体16所产生的磁场曲线。虚线曲线A表示不带有凹陷的曲线。可看出，曲线A为具有一个突出的最大值的钟形曲线。相应地，表示出一个实线曲线B，它表示带有凹陷的曲线，它在最大值区域中具有明显平坦及均匀的磁场。这是通过由凹陷减小的厚度来实现的。如图3所示，在区段L1中与相邻区段L2的距离D2相比其距离由于凹陷减小到D1。可近似地将每个区段L1及L2看作分开的导体，在其上方构成各自的磁场C1，C2，如图3中分开地用虚线所表示的。可看出，在区段L1中的磁场C1有些削弱，因为由于所述距离的减小电流密度中心由导体中心向下位移并导致导体中的另一电流密度分布。通过近似产生的虚线所示的各个磁场C1，C2的叠加可得到一个同样以虚线所示的总曲线C，由此可看到磁场最大值以此方式变为平坦。相对地，曲线D表示没有凹陷的导体产生的“总磁场”。
如果将该情况转移到前述MRAMs例子中，这意味着，通过电流导体2，3的相应构型可作到：合乎目的地影响磁场曲线及导致其均匀化。通常这意味着，通过电流导体横截面的相应构型可实现磁场曲线的设计。
图4表示第一个方法，即如何来制造这种具有一个凹陷的上电流导体。在该图示的例中表示出一个衬底7，绝缘层8及下电流导体2，在该电流导体的上面也设有一个层系统6，后者被一个扩散阻挡层13覆盖。换一种方式，扩散阻挡层13也可设置在电流导体2上。在第一方法步骤(图4A)中在扩散阻挡层13上设置一个由非导电材料作的层18。该材料例如为可光刻分离的感光胶(可使用正感光或反感光胶)，作为变换，也可使用一种非导电的可沉积金属、如高欧姆状态的钽，或非导电的反铁磁体(NiO2等)。
在下一步骤(图4B)中将层18的宽度胶厚度减小到预定的量，这是通过使胶灰化或例如各向同性地蚀刻或溅蚀金属来实现的。留下的层18将这样地被定尺寸，即如取图3中所示的凹陷17那样的尺寸。接着用上电流导体3的材料完全地覆盖层18(图4C)。可看出，由于存在层18从导体3的宽度上看其横截面被改变(对照图3)。接着在一个蚀刻工序中(图4D)使扩散阻挡层13及层系统6在导体3以外的区域被蚀刻掉，然后在根据图4E的步骤中施加一个绝缘层19(例如SiO2或Si3N4)。
根据本发明的构成下导体的第二方法变型被表示在图5中。在衬底7上首先设置一个导体条槽20，其内部铺有一个绝缘层21(例如SiO2或Si3N4)。在该槽中接着放置导体2。通常最好使用化学机械抛光(CMP)铜作为导体材料。然后在电流导体2的自由面上通过合乎要求的离子轰击或合乎要求的扩散方法构成一个区域22，它具有明显低的导电率及由此具有比其它导电区域高的电阻。在图5b所示的结构上接着用薄层技术构成层系统6，扩散阻挡层13及带有产生凹陷的层18的上导体3，后者如参照图4所描述的。
在该根据本发明的构型中不仅下导体而且上导体均形成根据本发明的结构。因此这里可以作到，不仅使下导体而且使上导体产生的磁场最大值变平坦及变均匀。
图6表示使下导体形成结构的另一可能性。这里也是在衬底7上设置具有内绝缘层21的导体槽20。在放入的电流导体2上通过溅蚀构成一个凹陷17(图6B)，在该凹陷中放入一个胶的层18或一种非导电金属(图6C)。接着设置层系统6，扩散阻挡层13及上导体3，这里该上导体也用一个层18来形成结构。
图7表示另一制造方法。在衬底7上的一个带有绝缘层21的导体槽20中放入一个下电流导体2。在其上面设置一个大面积的层18(胶或金属)(图7A)，通过除去一部分量使该层产生所需的尺寸(图7B)。这里该层18的尺寸对于构成凹陷亦起决定生作用。接着在材料层18的两侧旁设置两个由导电材料作的区段23(图7C)，它们将层18夹在中间。它们的高度被这样定尺寸，即它们应尽可能在上表面与层18齐平地延伸。于是这里总地也构成了具有根据本发明的凹陷或相应厚度结构的一个导体。然后，在其上设置层系统6，扩散阻挡层13及带有胶或金属层18的上导体3(图7D)。
图8以多个原理图的形式表示另一方法变型。在衬底7(它如所有实施例中那样或涉及硅或涉及SiO2或Si3N4衬底)上设置一个感光胶层23，然后在该衬底上蚀刻出一个沟24(图8A)。接着在沟24中沉积一个胶层25，它允许蚀刻出另一沟26(图8B)。因此总地得到一个沟状台阶的截面。
在至少去除胶层25(胶层23可作为进一步的掩模被保留)后在沟24，26中填充电流导体的材料27。沟26在电流导体的上表面处形成一个凹陷或下凹的构型28(图8C)。接着用一种材料29、如胶来填充该凹陷或下凹28。然后在该结构上设置另外的层单元。
图9表示另一方法变型。这里首先在衬底7中在使用一个胶层30作为掩模的情况下蚀刻出一个沟31，然后(如图8中所示的情况)在沟中沉积一个扩散阻挡层32。然后通过方向可选择的溅射(如由虚线箭头L，R所示)在沟的边缘形成一个台33。这可合乎目的地通过溅射一种绝缘材料如SiO2或Si3N4来实现。接着放置电流导体的材料34，其中它表示出了在台33中间留有的凹陷的上表面，在该导体上表面上构成了一个凹陷或下凹35。接着该凹陷被一种非导电材料36、例如一种胶填充(图9E)。同样地，然后在该结构上设置其它相关的层及结构。
图10表示最后的一个方法变型。在该方法变型中将制作一个电流导体，在其表面结构中它的侧面有特殊构型。在步骤10A中首先使用一个胶层37在衬底7中蚀刻一个沟38，然后形成一个扩散阻挡层39。接着在沟38中设置由电流导体材料组成的第一层40。参照图10B，在该层上通过方向可选择的溅射(见图中虚线箭头L，R)也在纵向边缘区域形成两个台41。接着，参照图10C，剩余的沟被填充，由此总地产生一电流导体，它的侧壁设有凹陷或下凹。这些对立的侧壁可安装另一个部件，例如一个霍耳传感器，流过电流的导体所产生的磁场将作用在该霍耳传感器上。该磁场如所述地可通过相应面42的表面构型受到影响及被“剪裁”。
这些图示的实施例是非限制性的。也可使用其它的、允许在根据本发明的意义上使一个或两个电流导体形成构型的方法变型。

Claims (57)

1.一种集成电路装置，它具有至少一个电流导体，该导体在流过电流的状态时产生一个磁场，该磁场影响该电路装置的至少一部分，其特征在于：为了影响所产生的磁场，从横截面上看电流导体(2，3，16)在朝着所述至少一部分的面上具有至少一个凹陷(17)或凹槽或具有一个低电导率的区域(22)。
2.根据权利要求1的集成电路装置，其特征在于：它设有一个电流导体及与该电流导体相邻的另一部分。
3.根据权利要求1的集成电路装置，其特征在于：设有位于两个平面中并垂直交叉的多个电流导体(2，3)，在每个交叉点(4)处这些电流导体之间夹有另一部分(6)。
4.根据权利要求3的集成电路装置，其特征在于：仅是在交叉点(4)处交叉的电流导体(2，3)的一个上设有一个凹陷(17)或凹槽或设有一个低导电率的区域(22)。
5.根据权利要求3的集成电路装置，其特征在于：在交叉点(4)处交叉的两个电流导体(2，3)上均设有一个凹陷(17)或凹槽或设有一个低导电率的区域(22)。
6.根据权利要求1至5的其中任一项的集成电路装置，其特征在于：厚度减小的凹陷(17)或凹槽或低导电率的区域(22)延伸在一个或多个电流导体(2，3)长度的主要部分上，或它们仅是点状地设置在两个电流导体(2，3)的交叉点(4)的区域上。
7.根据权利要求1至5的其中任一项的集成电路装置，其特征在于：凹陷(17)或凹槽具有矩形的横截面。
8.根据权利要求1至5的其中任一项的集成电路装置，其特征在于：凹陷(17)或凹槽具有凹形的横截面。
9.根据权利要求1至5的其中任一项的集成电路装置，其特征在于：凹陷(17)或凹槽中被填充非导电的材料(18)。
10.根据权利要求9的集成电路装置，其特征在于：材料(18)是一种胶或一种非导电金属。
11.根据权利要求10的集成电路装置，其特征在于：材料(18)是高欧姆状态的钽或非导电的用于稳定人造反铁磁体的自然反铁磁体。
12.根据权利要求1至5的其中任一项的集成电路装置，其特征在于：区域(22)通过离子轰击或通过扩散来减小其电导率。
13.根据权利要求1至5的其中任一项的集成电路装置，其特征在于：凹陷(17)或凹槽或低导电率的区域(22)相对电流导体(2，3)的宽度来说被设置在电流导体的中间或偏离中间的部分上。
14.根据权利要求1至5的其中任一项的集成电路装置，其特征在于：在电流导体对立的面上边缘部分设有用于减小导体厚度的凹陷或凹槽或低导电率的区域，它们相对对面的结构或凹陷或区域错开地布置。
15.一种用于制造具有一个或多个位于平面中的电流导体的集成电路装置的方法，在该方法中在以可受磁场影响的层的形式产生了另一部分后，将进行以下的步骤：
-根据随后将产生的电流导体的位置产生一个非导电材料的层，
-减小该材料-层的厚度和/或宽度，
-设置覆盖该材料层的电流导体。
16.根据权利要求15的方法，其特征在于：作为该材料使用一种感光胶，它在减小前被曝光及冲洗。
17.根据权利要求16的方法，其特征在于：为了减小该感光胶，该感光胶被灰化。
18.根据权利要求15的方法，其特征在于：作为该材料使用一种非导电金属。
19.根据权利要求15的方法，其特征在于：作为该材料使用非导电状态的钽或一种非导电的自然反铁磁体。
20.根据权利要求18的方法，其特征在于：为了减小尺寸，该非导电金属或反铁磁体被蚀刻。
21.一种用于制造具有一个或多个位于平面中的电流导体的集成电路装置的方法，在该方法中在以可受磁场影响的层的形式产生了另一部分前，将进行以下的步骤：
-在一个衬底上产生一个或多个电流导体，
-在一个电流导体的自由面上产生一个低电导率的区域，以减小在通过电流时形成磁场的相关导体的厚度，
-然后在一个电流导体上产生可受磁场影响的层。
22.根据权利要求21的方法，其特征在于：低电导率的区域通过离子轰击一个电流导体来产生。
23.根据权利要求21的方法，其特征在于：低电导率的区域通过在电流导体中扩散至少一种降低电导率的元素来产生。
24.根据权利要求21至23的其中任一项的方法，其特征在于：在产生可受磁场影响的层后，根据以下步骤来产生位于该层上的一个或多个另外的电流导体：
-根据随后将产生的电流导体的位置产生一个非导电材料的层，
-减小该材料层的厚度和/或宽度，
-设置覆盖该材料层的电流导体。
25.用于制造具有一个或多个位于平面中的电流导体的集成电路装置的方法，在该方法中在以可受磁场影响的层的形式产生了另一部分前，将进行以下的步骤：
-在一个衬底上产生一个或多个电流导体，
-在一个电流导体的自由面上产生一个凹陷或一个凹槽，以减小在通过电流时形成磁场的相关导体的厚度，
-在该凹陷或凹槽中设置一个非导电材料，
-然后在一个电流导体上产生可受磁场影响的层。
26.根据权利要求25的方法，其特征在于：该凹陷或凹槽用溅射方法构成。
27.根据权利要求25或26的方法，其特征在于：作为该非导电材料使用一种感光胶，它在设置后被曝光及冲洗。
28.根据权利要求25或26的方法，其特征在于：作为该非导电材料使用一种非导电金属。
29.根据权利要求28的方法，其特征在于：作为该非导电材料使用非导电状态的钽或非导电的自然反铁磁体。
30.根据权利要求25或26的方法，其特征在于：在产生可受磁场影响的层后，根据以下步骤来产生位于该层上的一个或多个另外的电流导体：
-根据随后将产生的电流导体的位置产生一个非导电材料的层，
-减小该材料层的厚度和/或宽度，
-设置覆盖该材料层的电流导体。
31.一种用于制造具有一个或多个位于平面中的电流导体的集成电路装置的方法，在该方法中在以可受磁场影响的层的形式产生了另一部分前，将进行以下的步骤：
-在一个衬底上产生一个或多个电流导体，
-在一个电流导体上产生一个非导电材料的层，
-减小该材料层的厚度和/或宽度，
-产生在侧面包围剩余的材料层的电流导体的另外区段，用于构成一个电流导体，它具有用于在通过电流时形成磁场的相应减小的导体厚度，
-然后在一个电流导体上产生可受磁场影响的层。
32.根据权利要求31的方法，其特征在于：作为该非导电材料使用一种感光胶，它在减小前被曝光及冲洗。
33.根据权利要求32的方法，其特征在于：为了减小该感光胶，该感光胶被灰化。
34.根据权利要求31的方法，其特征在于：作为该材料使用一种非导电金属。
35.根据权利要求34的方法，其特征在于：作为该材料使用非导电状态的钽或一种非导电的自然反铁磁体。
36.根据权利要求34的方法，其特征在于：为了减小尺寸，该非导电金属或反铁磁体被蚀刻。
37.根据权利要求31至36的其中任一项的方法，其特征在于：在产生可受磁场影响的层后，根据以下步骤来产生位于该层上的一个或多个另外的电流导体：
-根据随后将产生的电流导体的位置产生一个非导电材料的层，
-减小该材料层的厚度和/或宽度，
-设置覆盖该材料层的电流导体。
38.一种用于制造具有一个或多个位于平面中的电流导体的集成电路装置的方法，在该方法中在以可受磁场影响的层的形式产生了另一部分前，将进行以下的步骤：
-在一个衬底上产生一个第一沟，
-在所述第一沟的底部产生另一细窄的沟，
-在所述第一沟中产生一个扩散阻挡层，
-用电流导体的材料填充所述第一沟和另一细窄的沟，其中作为另一沟的后果在上表面上形成一个凹陷或下凹，
-在该电流导体的上表面上形成的凹陷或下凹中设置一种非导电材料，
-然后在该电流导体上产生可受磁场影响的层。
39.根据权利要求38的方法，其特征在于：作为该非导电材料使用一种感光胶或一种非导电金属。
40.根据权利要求39的方法，其特征在于：作为该非导电材料使用非导电状态的钽或一种非导电的自然反铁磁体。
41.根据权利要求38至40的其中任一项的方法，其特征在于：在产生可受磁场影响的层后，根据以下步骤来产生位于该层上的一个或多个另外的电流导体：
-根据随后将产生的电流导体的位置产生一个非导电材料的层，
-减小该材料层的厚度和/或宽度，
-设置覆盖该材料层的电流导体。
42.一种用于制造具有一个或多个位于平面中的电流导体的集成电路装置的方法，在该方法中在以可受磁场影响的层的形式产生了另一部分前，将进行以下的步骤：
-在一个衬底上产生一个第一沟，
-在所述第一沟的底部产生另一细窄的沟，
-在所述第一沟中产生一个扩散阻挡层，
-用电流导体的材料填充所述第一沟和另一细窄的沟，其中得到了该电流导体的平的上表面，
-在该电流导体的上表面上产生一个凹陷或下凹或一个低电导率的区域，
-在该凹陷或下凹中设置一种非导电的材料，
-然后在该电流导体上产生可受磁场影响的层。
43.根据权利要求42的方法，其特征在于：该凹陷或下凹是用溅射方法构成的。
44.根据权利要求43的方法，其特征在于：作为该非导电材料使用一种感光胶或一种非导电金属。
45.根据权利要求44的方法，其特征在于：作为该非导电材料使用非导电状态的钽或一种非导电的自然反铁磁体。
46.根据权利要求42的方法，其特征在于：低电导率的区域通过离子轰击一个电流导体或通过在电流导体中扩散至少一种降低电导率的元素来产生。
47.根据权利要求42至46的其中任一项的方法，其特征在于：在产生可受磁场影响的层后，根据以下步骤来产生位于该层上的一个或多个另外的电流导体：
-根据随后将产生的电流导体的位置产生一个非导电材料的层，
-减小该材料层的厚度和/或宽度，
-设置覆盖该材料层的电流导体。
48.一种用于制造具有一个或多个位于平面中的电流导体的集成电路装置的方法，在该方法中在以可受磁场影响的层的形式产生了另一部分前，将进行以下的步骤：
-在一个衬底上产生一个沟，
-在沟中产生一个扩散阻挡层，
-在沟的边缘上产生非导电的台，以使得在台中间保持一个凹陷，
-用电流导体的材料填充该沟，其中作为在台中间构成一个凹陷的后果在上表面上形成一个凹陷或下凹，或得到一个平的电流导体的上表面，
-在得到平的电流导体上表面的情况下在该电流导体上表面上产生一个凹陷或下凹，
-在该电流导体上表面上构成的凹陷或下凹中设置一种非导电材料，
-然后在该电流导体上产生可受磁场影响的层。
49.根据权利要求48的方法，其特征在于：台是通过溅射一种绝缘材料构成。
50.根据权利要求48的方法，其特征在于：台是通过溅射SiO2或Si3N4构成。
51.根据权利要求49的方法，其特征在于：在平的电流导体上表面上的凹陷是用一种溅射方法构成的。
52.根据权利要求48至51的其中任一项的方法，其特征在于：作为该非导电材料使用一种感光胶或一种非导电金属。
53.根据权利要求52的方法，其特征在于：作为该非导电材料使用非导电状态的钽或一种非导电的自然反铁磁体。
54.根据权利要求48至53的其中任一项的方法，其特征在于：在产生可受磁场影响的层后，根据以下步骤来产生位于该层上的一个或多个另外的电流导体：
-根据随后将产生的电流导体的位置产生一个非导电材料的层，
-减小该材料层的厚度和/或宽度，
-设置覆盖该材料层的电流导体。
55.一种用于制造具有一个或多个位于平面中的电流导体的集成电路装置的方法，在该方法中在以可受磁场影响的层的形式产生了另一部分前，将进行以下的步骤：
-在一个衬底上产生一个沟，
-在沟中设置一个扩散阻挡层，
-设置电流导体的第一材料层，
-在第一材料层的对立边缘上产生非导电的台，以使得在台中间保持一个凹陷，
-用电流导体的材料填充剩余的沟，以保持一个平的电流导体的上表面。
56.根据权利要求55的方法，其特征在于：台是通过溅射一种绝缘材料构成。
57.根据权利要求55的方法，其特征在于：台是通过溅射SiO2或Si3N4构成。
CNB011371560A 2000-09-06 2001-09-06 集成电路装置 Expired - Fee Related CN1225037C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10043947.0 2000-09-06
DE10043947A DE10043947A1 (de) 2000-09-06 2000-09-06 Integrierte Schaltungsanordnung

Publications (2)

Publication Number Publication Date
CN1341967A CN1341967A (zh) 2002-03-27
CN1225037C true CN1225037C (zh) 2005-10-26

Family

ID=7655201

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011371560A Expired - Fee Related CN1225037C (zh) 2000-09-06 2001-09-06 集成电路装置

Country Status (7)

Country Link
US (3) US6873055B2 (zh)
EP (1) EP1195820A3 (zh)
JP (1) JP2002151663A (zh)
KR (1) KR100505166B1 (zh)
CN (1) CN1225037C (zh)
DE (1) DE10043947A1 (zh)
TW (1) TW511283B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10043947A1 (de) * 2000-09-06 2002-04-04 Infineon Technologies Ag Integrierte Schaltungsanordnung
DE10055936C2 (de) * 2000-11-10 2003-08-28 Infineon Technologies Ag Magnetoresistiver Speicher (MRAM) und dessen Verwendung
US6653154B2 (en) * 2001-03-15 2003-11-25 Micron Technology, Inc. Method of forming self-aligned, trenchless mangetoresistive random-access memory (MRAM) structure with sidewall containment of MRAM structure
JP2004023062A (ja) * 2002-06-20 2004-01-22 Nec Electronics Corp 半導体装置とその製造方法
US6657890B1 (en) * 2002-06-21 2003-12-02 Hewlett-Packard Development Company, L.P. Magnetic memory device
US6770491B2 (en) * 2002-08-07 2004-08-03 Micron Technology, Inc. Magnetoresistive memory and method of manufacturing the same
JP2004128229A (ja) * 2002-10-02 2004-04-22 Nec Corp 磁性メモリ及びその製造方法
JP4008857B2 (ja) * 2003-03-24 2007-11-14 株式会社東芝 半導体記憶装置及びその製造方法
CN1864228B (zh) * 2003-10-06 2012-06-13 Nxp股份有限公司 包含磁场整形导体的集成电路及其制造方法
DE102007034256A1 (de) * 2007-07-21 2009-01-22 Universität Bielefeld Rekonfigurierbare magnetische Logikschaltungsanordnung und Verfahren zur Herstellung und zum Betreiben derartiger Logikeinrichtungen
KR102326547B1 (ko) 2015-08-19 2021-11-15 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
CN115207142B (zh) * 2022-07-15 2024-03-29 上海新微半导体有限公司 光电探测器及其制备方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4836578B1 (zh) 1969-06-05 1973-11-06
JPS5026897B1 (zh) 1973-04-23 1975-09-04
DE3426784A1 (de) * 1984-07-20 1986-01-30 Bosch Gmbh Robert Magnetoresistiver sensor zur abgabe von elektrischen signalen
DD275745A1 (de) * 1988-09-26 1990-01-31 Univ Schiller Jena Magnetisches feldeffekt-bauelement mit vier in einer brueckenschaltung angeordneten magnetfeldabhaengigen widerstaenden
DE4031560C2 (de) * 1990-10-05 1993-10-14 Dieter Prof Dr Ing Seitzer Stromsensor mit magnetfeldempfindlichen Bauelementen und Verwendung
JPH08249602A (ja) * 1995-03-06 1996-09-27 Mitsubishi Electric Corp 磁気式記憶再生方法ならびにそれに用いる磁気再生装置、磁気記憶媒体およびその製法
US5659499A (en) * 1995-11-24 1997-08-19 Motorola Magnetic memory and method therefor
US5966322A (en) 1996-09-06 1999-10-12 Nonvolatile Electronics, Incorporated Giant magnetoresistive effect memory cell
US6156803A (en) * 1997-10-14 2000-12-05 Isp Investments Inc Aqueous, flowable suspension concentrate of an agriculturally active chemical, and sprayable use formulation thereof
US6114719A (en) * 1998-05-29 2000-09-05 International Business Machines Corporation Magnetic tunnel junction memory cell with in-stack biasing of the free ferromagnetic layer and memory array using the cell
US6034887A (en) * 1998-08-05 2000-03-07 International Business Machines Corporation Non-volatile magnetic memory cell and devices
DE19836567C2 (de) * 1998-08-12 2000-12-07 Siemens Ag Speicherzellenanordnung mit Speicherelementen mit magnetoresistivem Effekt und Verfahren zu deren Herstellung
US6242770B1 (en) * 1998-08-31 2001-06-05 Gary Bela Bronner Diode connected to a magnetic tunnel junction and self aligned with a metallic conductor and method for forming the same
TW446941B (en) * 1998-11-19 2001-07-21 Infineon Technologies Ag Magnetoresistive element
US6153443A (en) * 1998-12-21 2000-11-28 Motorola, Inc. Method of fabricating a magnetic random access memory
JP4560847B2 (ja) * 1998-12-28 2010-10-13 ヤマハ株式会社 磁気抵抗ランダムアクセスメモリ
KR20000050426A (ko) * 1999-01-08 2000-08-05 김영환 평면 홀 효과를 이용한 자기 메모리 기본 소자
US6165803A (en) * 1999-05-17 2000-12-26 Motorola, Inc. Magnetic random access memory and fabricating method thereof
US6727105B1 (en) * 2000-02-28 2004-04-27 Hewlett-Packard Development Company, L.P. Method of fabricating an MRAM device including spin dependent tunneling junction memory cells
KR20020008475A (ko) * 2000-07-20 2002-01-31 경희 터널 자기저항소자의 제조방법
JP2002046502A (ja) * 2000-08-02 2002-02-12 Calsonic Kansei Corp 表示制御装置
US6518609B1 (en) * 2000-08-31 2003-02-11 University Of Maryland Niobium or vanadium substituted strontium titanate barrier intermediate a silicon underlayer and a functional metal oxide film
DE10043947A1 (de) * 2000-09-06 2002-04-04 Infineon Technologies Ag Integrierte Schaltungsanordnung
US6358756B1 (en) * 2001-02-07 2002-03-19 Micron Technology, Inc. Self-aligned, magnetoresistive random-access memory (MRAM) structure utilizing a spacer containment scheme
US6413788B1 (en) * 2001-02-28 2002-07-02 Micron Technology, Inc. Keepers for MRAM electrodes
US6475812B2 (en) * 2001-03-09 2002-11-05 Hewlett Packard Company Method for fabricating cladding layer in top conductor
US6780652B2 (en) * 2001-03-15 2004-08-24 Micron Technology, Inc. Self-aligned MRAM contact and method of fabrication
US6653154B2 (en) * 2001-03-15 2003-11-25 Micron Technology, Inc. Method of forming self-aligned, trenchless mangetoresistive random-access memory (MRAM) structure with sidewall containment of MRAM structure
US6551852B2 (en) * 2001-06-11 2003-04-22 Micron Technology Inc. Method of forming a recessed magnetic storage element

Also Published As

Publication number Publication date
US20020074575A1 (en) 2002-06-20
US20070122919A1 (en) 2007-05-31
EP1195820A2 (de) 2002-04-10
EP1195820A3 (de) 2007-08-15
US6873055B2 (en) 2005-03-29
US20050042776A1 (en) 2005-02-24
JP2002151663A (ja) 2002-05-24
DE10043947A1 (de) 2002-04-04
CN1341967A (zh) 2002-03-27
TW511283B (en) 2002-11-21
KR20020020228A (ko) 2002-03-14
US7253009B2 (en) 2007-08-07
KR100505166B1 (ko) 2005-08-03

Similar Documents

Publication Publication Date Title
TWI282162B (en) Magnetic yoke structures in MRAM devices to reduce programming power consumption and a method to make the same
US9368718B2 (en) Method of forming a magnetic tunnel junction device
CN1225037C (zh) 集成电路装置
JP5642557B2 (ja) メモリセルおよびメモリセルの磁気トンネル接合（ｍｔｊ）の形成方法
US9318698B2 (en) Spin transfer torque cell for magnetic random access memory
US7885105B2 (en) Magnetic tunnel junction cell including multiple vertical magnetic domains
CN1283006C (zh) 磁存储装置及其制造方法
CN1183545C (zh) 存储元件装置及其制造方法
JP4583997B2 (ja) 磁気メモリセルアレイおよびその製造方法
CN100350495C (zh) 具有软基准层的磁阻器件
CN1783333A (zh) 磁性随机存储元件及其制造方法
CN1866395A (zh) 磁存储器件及其控制和制造方法
CN1729538A (zh) 磁阻式随机存取存储器技术中改善磁堆栈表面粗糙度的双层化学机械抛光方法
US20060019487A1 (en) Ferromagnetic liner for conductive lines of magnetic memory cells and methods of manufacturing thereof
CN1801390A (zh) 磁阻性随机存取存储器装置及其制造方法
CN1606782A (zh) 用于高密度存储器的磁电部件
CN100350496C (zh) 磁存储装置及其制造方法
US7334317B2 (en) Method of forming magnetoresistive junctions in manufacturing MRAM cells
CN1440037A (zh) 共享全局性字线磁性随机存取存储器
JP2021507543A (ja) Ｎｖｍクラスとｓｒａｍクラスのｍｒａｍ素子をそのチップ上で組み合わせる方法
CN1607606A (zh) 磁存储器装置
US20240107896A1 (en) Mram structure with chiral spin-orbit-torque metal electrode
CN1791984A (zh) Mram体系结构和利用所述体系结构来制备mram存储器的方法和系统
US20040190189A1 (en) Method for manufacturing MTJ cell of magnetic random access memory
CN1809929A (zh) 具有位于磁隧道结器件下面的位线的mram体系结构

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051026