JP2002110749A - チップオンフィルム基板の製造方法 - Google Patents
チップオンフィルム基板の製造方法Info
- Publication number
- JP2002110749A JP2002110749A JP2000298088A JP2000298088A JP2002110749A JP 2002110749 A JP2002110749 A JP 2002110749A JP 2000298088 A JP2000298088 A JP 2000298088A JP 2000298088 A JP2000298088 A JP 2000298088A JP 2002110749 A JP2002110749 A JP 2002110749A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- sprocket hole
- chip
- photoresist
- film substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ショートの発生等によるパターン不良を増加
させることなく、また材料ロスの発生も少なく、スプロ
ケットホール周囲に銅層を有効に残存させることができ
るチップオンフイルム基板の製造方法を提供する。 【解決手段】 ポリイミド系フィルム上に銅層を直接付
着させたテープ状の２層基材にスプロケットホールを形
成し、次いで銅層側にフォトレジスト塗布、乾燥、露
光、現像、エッチング、フォトレジスト剥離、除去し
て、配線回路パターンを形成し、さらに必要に応じてソ
ルダーレジスト塗布、硬化及びメッキを行うチップオン
フイルム基板の製造方法において、上記フォトレジスト
塗布が、配線回路パターン形成部のみになされ、かつ上
記現像後、上記スプロケットホール部のみにレジストを
形成し、その後乾燥し、次いで上記エッチングを行うこ
とを特徴とするチップオンフイルム基板の製造方法。
させることなく、また材料ロスの発生も少なく、スプロ
ケットホール周囲に銅層を有効に残存させることができ
るチップオンフイルム基板の製造方法を提供する。 【解決手段】 ポリイミド系フィルム上に銅層を直接付
着させたテープ状の２層基材にスプロケットホールを形
成し、次いで銅層側にフォトレジスト塗布、乾燥、露
光、現像、エッチング、フォトレジスト剥離、除去し
て、配線回路パターンを形成し、さらに必要に応じてソ
ルダーレジスト塗布、硬化及びメッキを行うチップオン
フイルム基板の製造方法において、上記フォトレジスト
塗布が、配線回路パターン形成部のみになされ、かつ上
記現像後、上記スプロケットホール部のみにレジストを
形成し、その後乾燥し、次いで上記エッチングを行うこ
とを特徴とするチップオンフイルム基板の製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は、チップオンフィル
ム（ＣＯＦ：Ｃｈｉｐ ｏｎ Ｆｉｌｍ）基板の製造方
法に関し、特にスプロケットホール周囲に有効に銅層を
残存させ、しかもパターン不良を増加させることなく、
材料ロスの発生も少ないチップオンフィルム基板の製造
方法に関する。
ム（ＣＯＦ：Ｃｈｉｐ ｏｎ Ｆｉｌｍ）基板の製造方
法に関し、特にスプロケットホール周囲に有効に銅層を
残存させ、しかもパターン不良を増加させることなく、
材料ロスの発生も少ないチップオンフィルム基板の製造
方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】ＬＳＩ
等からなる半導体チップ（電子部品）の実装技術には、
ＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）と呼ばれる技術が
ある。ここに用いられるチップオンフィルム基板は、ベ
ースフィルムであるポリイミド系フィルム上に銅メッキ
法や銅箔に液状ポリイミドを直接キャスティング付着さ
せたテープ状の２層基材（以下、場合によってテープと
いう）を用い、２層基材の両端部に金型によってスプロ
ケットホールを打ち抜き、次いで銅層にフォトリソグラ
フ方式によって配線回路パターンを形成し、さらに必要
に応じてソルダーレジスト塗布及び硬化とメッキとを行
うことによって製造されるものである。
等からなる半導体チップ（電子部品）の実装技術には、
ＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）と呼ばれる技術が
ある。ここに用いられるチップオンフィルム基板は、ベ
ースフィルムであるポリイミド系フィルム上に銅メッキ
法や銅箔に液状ポリイミドを直接キャスティング付着さ
せたテープ状の２層基材（以下、場合によってテープと
いう）を用い、２層基材の両端部に金型によってスプロ
ケットホールを打ち抜き、次いで銅層にフォトリソグラ
フ方式によって配線回路パターンを形成し、さらに必要
に応じてソルダーレジスト塗布及び硬化とメッキとを行
うことによって製造されるものである。
【０００３】このチップオンフィルム基板では、スプロ
ケットホール周囲に銅層が有効に残存する必要がある。
この理由は、半導体チップを実装するに際してチップオ
ンフィルム基板を搬送する場合に、スプロケットホール
周囲に銅層が有効に残存していないと、スプロケットホ
ールの強度が弱く、フィルムが破れて搬送できなくなっ
たり、位置精度が悪くなったりする。スプロケットホー
ル周囲に銅層が有効に残存し、スプロケットホールを補
強しておけば、スプロケットホールに搬送用ガイドピン
を挿入してこれを引っ張られても、搬送中にフィルムが
変形したり、破れたりすることがない。
ケットホール周囲に銅層が有効に残存する必要がある。
この理由は、半導体チップを実装するに際してチップオ
ンフィルム基板を搬送する場合に、スプロケットホール
周囲に銅層が有効に残存していないと、スプロケットホ
ールの強度が弱く、フィルムが破れて搬送できなくなっ
たり、位置精度が悪くなったりする。スプロケットホー
ル周囲に銅層が有効に残存し、スプロケットホールを補
強しておけば、スプロケットホールに搬送用ガイドピン
を挿入してこれを引っ張られても、搬送中にフィルムが
変形したり、破れたりすることがない。
【０００４】従来、スプロケットホール周囲に銅層を有
効に残存させる方法として、下記（１）及び（２）の方
法が提案されている。
効に残存させる方法として、下記（１）及び（２）の方
法が提案されている。
【０００５】（１）全幅レジスト塗布法 スプロケットホール打ち抜き後に、テープの全幅にフォ
トソルダーレジストを塗布し、乾燥後、露光機により所
定のパターンをイメージング形成する。その後現像し、
エッチングすればスプロケットホール周囲も銅層が残存
することになる。
トソルダーレジストを塗布し、乾燥後、露光機により所
定のパターンをイメージング形成する。その後現像し、
エッチングすればスプロケットホール周囲も銅層が残存
することになる。
【０００６】しかし、この方法では、露光の際の位置決
めピンがスプロケットホールに挿入され、このピンがス
プロケット周囲に塗布しているフォトレジストに当たっ
てレジストを破ったり、欠いたりすることがある。この
場合には、レジスト破片がテープ上に再付着してショー
トの原因となったり、露光機のステージに散らばって別
の製品に転移しパターンショートを引き起こし、歩留を
低下させてしまう問題があった。
めピンがスプロケットホールに挿入され、このピンがス
プロケット周囲に塗布しているフォトレジストに当たっ
てレジストを破ったり、欠いたりすることがある。この
場合には、レジスト破片がテープ上に再付着してショー
トの原因となったり、露光機のステージに散らばって別
の製品に転移しパターンショートを引き起こし、歩留を
低下させてしまう問題があった。
【０００７】このような状態のスプロケットホール部Ｂ
の斜視図を図４に、またその部分拡大図を図５にそれぞ
れ示す。図４及び図５においては、スプロケットホール
２周囲のレジスト３の一部がレジスト欠け８を生じ、銅
層が露出した状態となっている。
の斜視図を図４に、またその部分拡大図を図５にそれぞ
れ示す。図４及び図５においては、スプロケットホール
２周囲のレジスト３の一部がレジスト欠け８を生じ、銅
層が露出した状態となっている。
【０００８】（２）切り出し法 図６に示すように、４８ｍｍ幅のテープを作製するため
に、７０ｍｍ幅のテープを出発材料とし、露光時には位
置決めピンを全面レジスト３塗布領域（４８ｍｍ幅）の
スプロケットホール２ではなく、７０ｍｍ幅用の別のス
プロケットホール（この周囲はレジストを塗布していな
い）に挿入させることで、上記レジスト欠けを防止し、
最終工程でスリットあるいは金型で４８ｍｍ幅に切り出
す方法が提案されている。
に、７０ｍｍ幅のテープを出発材料とし、露光時には位
置決めピンを全面レジスト３塗布領域（４８ｍｍ幅）の
スプロケットホール２ではなく、７０ｍｍ幅用の別のス
プロケットホール（この周囲はレジストを塗布していな
い）に挿入させることで、上記レジスト欠けを防止し、
最終工程でスリットあるいは金型で４８ｍｍ幅に切り出
す方法が提案されている。
【０００９】しかし、この方法は、材料ロスが非常に多
く、コスト高につながるという問題がある。
く、コスト高につながるという問題がある。
【００１０】従って、本発明の目的は、ショートの発生
等によるパターン不良を増加させることなく、また材料
ロスの発生も少なく、スプロケットホール周囲に銅層を
有効に残存させることができるチップオンフイルム基板
の製造方法を提供することにある。
等によるパターン不良を増加させることなく、また材料
ロスの発生も少なく、スプロケットホール周囲に銅層を
有効に残存させることができるチップオンフイルム基板
の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】本発明者らは、検討の結
果、チップオンフイルム基板の製造において、フォトレ
ジスト塗布を配線回路パターン形成部のみに行い、かつ
現像後、スプロケットホール部のみにレジストを形成す
ることによって、エッチングにおいてもスプロケットホ
ール周囲の銅層が有効に保護され、上記目的が達成し得
ることを知見した。
果、チップオンフイルム基板の製造において、フォトレ
ジスト塗布を配線回路パターン形成部のみに行い、かつ
現像後、スプロケットホール部のみにレジストを形成す
ることによって、エッチングにおいてもスプロケットホ
ール周囲の銅層が有効に保護され、上記目的が達成し得
ることを知見した。
【００１２】本発明は、上記知見に基づきなされたもの
で、ポリイミド系フィルム上に銅層を直接付着させたテ
ープ状の２層基材にスプロケットホールを形成し、次い
で銅層側にフォトレジスト塗布、乾燥、露光、現像、エ
ッチング、フォトレジスト剥離、除去して、配線回路パ
ターンを形成し、さらに必要に応じてソルダーレジスト
塗布、硬化及びメッキを行うチップオンフイルム基板の
製造方法において、上記フォトレジスト塗布が、配線回
路パターン形成部のみになされ、かつ上記現像後、上記
スプロケットホール部のみにレジストを形成し、その後
乾燥し、次いで上記エッチングを行うことを特徴とする
チップオンフイルム基板の製造方法を提供するものであ
る。
で、ポリイミド系フィルム上に銅層を直接付着させたテ
ープ状の２層基材にスプロケットホールを形成し、次い
で銅層側にフォトレジスト塗布、乾燥、露光、現像、エ
ッチング、フォトレジスト剥離、除去して、配線回路パ
ターンを形成し、さらに必要に応じてソルダーレジスト
塗布、硬化及びメッキを行うチップオンフイルム基板の
製造方法において、上記フォトレジスト塗布が、配線回
路パターン形成部のみになされ、かつ上記現像後、上記
スプロケットホール部のみにレジストを形成し、その後
乾燥し、次いで上記エッチングを行うことを特徴とする
チップオンフイルム基板の製造方法を提供するものであ
る。
【００１３】
【発明の実施の形態】以下、本発明のチップオンフイル
ム基板の製造方法の実施の形態について詳細に説明す
る。
ム基板の製造方法の実施の形態について詳細に説明す
る。
【００１４】本発明では、ベースフィルムであるポリイ
ミド系フィルム上に銅をメッキしたり、銅箔上に液状ポ
リイミドをキャスティングして銅層とベースフィルムを
直接付着させたテープ状の２層基材（テープ）を用い
る。この２層基材は、フィルム厚が３８〜５０μｍ、銅
厚が６〜１２μｍの直付け（接着剤無し）基材である。
基材の幅は、３５ｍｍ、４８ｍｍ、７０ｍｍが標準仕様
であるが、ここでは４８ｍｍ幅のについて説明する。こ
のようなテープ状の２層基材としては、エスパネックス
（商品名：フィルム３８μｍ厚、銅層厚１２μｍ、新日
鉄化学社製）、エスパーフレックス（商品名：ベースフ
ィルムＫａＥＮ３８μｍ厚、銅層厚８μｍ、住友金属鉱
山社製）等が使用できる。
ミド系フィルム上に銅をメッキしたり、銅箔上に液状ポ
リイミドをキャスティングして銅層とベースフィルムを
直接付着させたテープ状の２層基材（テープ）を用い
る。この２層基材は、フィルム厚が３８〜５０μｍ、銅
厚が６〜１２μｍの直付け（接着剤無し）基材である。
基材の幅は、３５ｍｍ、４８ｍｍ、７０ｍｍが標準仕様
であるが、ここでは４８ｍｍ幅のについて説明する。こ
のようなテープ状の２層基材としては、エスパネックス
（商品名：フィルム３８μｍ厚、銅層厚１２μｍ、新日
鉄化学社製）、エスパーフレックス（商品名：ベースフ
ィルムＫａＥＮ３８μｍ厚、銅層厚８μｍ、住友金属鉱
山社製）等が使用できる。
【００１５】このテープ状の２層基材の幅方向の両端部
に、金型で打ち抜いて等間隔にスプロケットホールを形
成する。このスプロケットホールは、１．４２ｍｍ角、
１．９８１ｍｍ角が通常用いられる。
に、金型で打ち抜いて等間隔にスプロケットホールを形
成する。このスプロケットホールは、１．４２ｍｍ角、
１．９８１ｍｍ角が通常用いられる。
【００１６】次いで、基材の銅層側にフォトレジストを
配線回路パターン形成部、すなわちスプロケットホール
にかからない幅で塗布し、次にフォトレジストを加熱乾
燥し、硬化する。このフォトレジスト塗布は、基材幅が
４８ｍｍであれば４３ｍｍ幅程度（スプロケットホール
寸法１．４２ｍｍ角の場合）、基材幅が３５ｍｍであれ
ば３０ｍｍ幅程度（スプロケットホール寸法１．４２ｍ
ｍ角の場合）に塗布する。塗布は、ロールコーターを用
いて連続的に塗布され、次にフォトレジストはトンネル
炉通過中に加熱乾燥し、硬化される。
配線回路パターン形成部、すなわちスプロケットホール
にかからない幅で塗布し、次にフォトレジストを加熱乾
燥し、硬化する。このフォトレジスト塗布は、基材幅が
４８ｍｍであれば４３ｍｍ幅程度（スプロケットホール
寸法１．４２ｍｍ角の場合）、基材幅が３５ｍｍであれ
ば３０ｍｍ幅程度（スプロケットホール寸法１．４２ｍ
ｍ角の場合）に塗布する。塗布は、ロールコーターを用
いて連続的に塗布され、次にフォトレジストはトンネル
炉通過中に加熱乾燥し、硬化される。
【００１７】その後、所定の回路を描画したフォトマス
クを露光機にセットし、フォトレジストに紫外線を照射
することでパターンをイメージングする。次いで、アル
カリにて露光パターンを現像し、不要なレジストを剥
離、除去することによってレジスト回路が形成される。
露光はピンで位置決めされるが、ピンが挿入されるスプ
ロケットホール周囲はフォトレジストが塗布されていな
いので、スプロケットホール周囲のフォトレジストの破
損は生じない。
クを露光機にセットし、フォトレジストに紫外線を照射
することでパターンをイメージングする。次いで、アル
カリにて露光パターンを現像し、不要なレジストを剥
離、除去することによってレジスト回路が形成される。
露光はピンで位置決めされるが、ピンが挿入されるスプ
ロケットホール周囲はフォトレジストが塗布されていな
いので、スプロケットホール周囲のフォトレジストの破
損は生じない。
【００１８】次に、スプロケットホール部のみにレジス
トを形成し、その後レジストを加熱、乾燥し硬化する。
ここで用いられるレジストとしては、フォトレジスト、
フォトソルダーレジスト又はアクリル樹脂、ノボラック
樹脂等のエッチングレジストが使用可能である。これら
のレジストは、いずれもアルカリ（ＮａＯＨ等）に溶解
するので、エッチング後にレジストがアルカリによって
容易に剥離、除去できる。
トを形成し、その後レジストを加熱、乾燥し硬化する。
ここで用いられるレジストとしては、フォトレジスト、
フォトソルダーレジスト又はアクリル樹脂、ノボラック
樹脂等のエッチングレジストが使用可能である。これら
のレジストは、いずれもアルカリ（ＮａＯＨ等）に溶解
するので、エッチング後にレジストがアルカリによって
容易に剥離、除去できる。
【００１９】このようなレジストの形成は、通常のロー
ルコータを用いたレジストの塗布のみならず、テープ状
のレジストフィルムをスプロケットホール部に連続的に
ラミネートしてもかまわない。例えば、２５μｍ厚のド
ライフィルムを４ｍｍ幅にスリットしたものをスプロケ
ットホール部に連続的にラミネートし、スプロケットホ
ール周囲の銅層を被覆した後、エッチングすれば銅層が
残存する。このドライフィルムはアルカリで容易に剥
離、除去することができる。
ルコータを用いたレジストの塗布のみならず、テープ状
のレジストフィルムをスプロケットホール部に連続的に
ラミネートしてもかまわない。例えば、２５μｍ厚のド
ライフィルムを４ｍｍ幅にスリットしたものをスプロケ
ットホール部に連続的にラミネートし、スプロケットホ
ール周囲の銅層を被覆した後、エッチングすれば銅層が
残存する。このドライフィルムはアルカリで容易に剥
離、除去することができる。
【００２０】このような状態の２層基材（テープ）の平
面図の一例を図１に示す。同図において、１は２層基
材、２はスプロケットホール、３は塗布されたレジス
ト、Ａは配線回路パターン形成部、Ｂはスプロケットホ
ール部をそれぞれ示す。同図において、２層基材１のテ
ープ幅は上述のように４８ｍｍであり、配線回路パター
ン形成部Ａの幅は４０．６ｍｍである。この配線回路パ
ターン形成部Ａには、回路パターンがフォトレジストに
よって形成されている。一方、両端のスプロケットホー
ル部Ｂの幅は、それぞれ３．７ｍｍであり、１．４２ｍ
ｍ角のスプロケットホール２が等間隔で設けられてお
り、またスプロケットホール部Ｂ全面にレジスト３が形
成されている。なお、スプロケットホールが上記のよう
に１．４２ｍｍ角の場合には、スプロケットホール部Ｂ
の幅は３．５ｍｍ以上であればよく、スプロケットホー
ルが１．９８１ｍｍ角の場合には、スプロケットホール
部Ｂの幅は４．５ｍｍ以上であればよい。
面図の一例を図１に示す。同図において、１は２層基
材、２はスプロケットホール、３は塗布されたレジス
ト、Ａは配線回路パターン形成部、Ｂはスプロケットホ
ール部をそれぞれ示す。同図において、２層基材１のテ
ープ幅は上述のように４８ｍｍであり、配線回路パター
ン形成部Ａの幅は４０．６ｍｍである。この配線回路パ
ターン形成部Ａには、回路パターンがフォトレジストに
よって形成されている。一方、両端のスプロケットホー
ル部Ｂの幅は、それぞれ３．７ｍｍであり、１．４２ｍ
ｍ角のスプロケットホール２が等間隔で設けられてお
り、またスプロケットホール部Ｂ全面にレジスト３が形
成されている。なお、スプロケットホールが上記のよう
に１．４２ｍｍ角の場合には、スプロケットホール部Ｂ
の幅は３．５ｍｍ以上であればよく、スプロケットホー
ルが１．９８１ｍｍ角の場合には、スプロケットホール
部Ｂの幅は４．５ｍｍ以上であればよい。
【００２１】このように、２層基材１のスプロケットホ
ール部Ｂのみにレジストを形成するロールコーターの概
略図を図２に示す。同図において、４１〜４８はガイド
ロール、５はコーティングロール、５１はレジスト付着
部、６はレジスト溶液、７はトンネル炉をそれぞれ示
す。また、コーティングロール５の寸法及び形状を図３
に示す。
ール部Ｂのみにレジストを形成するロールコーターの概
略図を図２に示す。同図において、４１〜４８はガイド
ロール、５はコーティングロール、５１はレジスト付着
部、６はレジスト溶液、７はトンネル炉をそれぞれ示
す。また、コーティングロール５の寸法及び形状を図３
に示す。
【００２２】図２に示されるように、アルカリにて露光
パターンを現像し、不要なレジストが剥離、除去された
２層基材１は、ガイドロール４１〜４６を経てコーティ
ングロール５に導かれる。コーティングロール５は、レ
ジスト溶液６を所定位置に付着させ、２層基材１のスプ
ロケットホール部Ｂにレジストを塗布する。コーティン
グロール５は、図３に示されるように、段差によってレ
ジスト付着部５１が設けられている。このレジスト付着
部５１を図３に記載されているような寸法に調整するこ
とによって、２層基材のスプロケットホール部のみにレ
ジストが塗布されることになる。レジストの塗布厚みは
２〜５μｍ、塗布幅はスプロケットホール部のみにレジ
ストが形成される幅であり、配線回路パターンの形状、
寸法によって適宜選択される。図３では４．３ｍｍとさ
れており、一般的には上述のように４ｍｍ前後である。
パターンを現像し、不要なレジストが剥離、除去された
２層基材１は、ガイドロール４１〜４６を経てコーティ
ングロール５に導かれる。コーティングロール５は、レ
ジスト溶液６を所定位置に付着させ、２層基材１のスプ
ロケットホール部Ｂにレジストを塗布する。コーティン
グロール５は、図３に示されるように、段差によってレ
ジスト付着部５１が設けられている。このレジスト付着
部５１を図３に記載されているような寸法に調整するこ
とによって、２層基材のスプロケットホール部のみにレ
ジストが塗布されることになる。レジストの塗布厚みは
２〜５μｍ、塗布幅はスプロケットホール部のみにレジ
ストが形成される幅であり、配線回路パターンの形状、
寸法によって適宜選択される。図３では４．３ｍｍとさ
れており、一般的には上述のように４ｍｍ前後である。
【００２３】コーティングロール５によって、スプロケ
ットホール部のみにレジストが塗布された２層基材１
は、ガイドロール４７、４８を経てトンネル炉７に導入
され、レジストは加熱乾燥し、硬化される。
ットホール部のみにレジストが塗布された２層基材１
は、ガイドロール４７、４８を経てトンネル炉７に導入
され、レジストは加熱乾燥し、硬化される。
【００２４】次に、このスプロケットホール部にもレジ
ストが形成された２層基材１は、塩化第二銅溶液で銅層
の露出部分がエッチングされる。この時、スプロケット
ホール部はレジストが塗布されているので、この部分の
銅層はエッチングによって除去されない。
ストが形成された２層基材１は、塩化第二銅溶液で銅層
の露出部分がエッチングされる。この時、スプロケット
ホール部はレジストが塗布されているので、この部分の
銅層はエッチングによって除去されない。
【００２５】そして、アルカリで配線回路パターン部上
に残ったフォトレジストを剥離、除去する。このアルカ
リによって、スプロケットホール部上に設けられたレジ
ストも併せて剥離、除去される。
に残ったフォトレジストを剥離、除去する。このアルカ
リによって、スプロケットホール部上に設けられたレジ
ストも併せて剥離、除去される。
【００２６】その後、必要に応じてソルダーレジストイ
ンクを所定の領域に印刷し、配線回路パターンを被覆
し、無電解スズメッキが施され、チップオンフィルム基
板が得られる。もちろん、上記ソルダーレジストの印刷
は、無電解スズメッキ工程の後に行ってもよい。
ンクを所定の領域に印刷し、配線回路パターンを被覆
し、無電解スズメッキが施され、チップオンフィルム基
板が得られる。もちろん、上記ソルダーレジストの印刷
は、無電解スズメッキ工程の後に行ってもよい。
【００２７】
【実施例】以下、実施例に基づいて本発明を具体的に説
明する。
明する。
【００２８】〔実施例１〕４８ｍｍ幅のエスパネックス
（商品名：フィルム３８μｍ厚、銅層厚１２μｍ、新日
鉄化学社製）基材（テープ状の２層基材）に、１．４２
ｍｍ角のスプロケットホールを金型でパンチング形成
後、フォトレジスト（ＦＲ−２００：シブレーファーイ
スト社製）をロールコーターを用いて銅層表面の４３ｍ
ｍ幅（配線回路パターン形成部）に連続塗布し、１００
℃に設定したトンネル炉を通過させ加熱、乾燥し、レジ
ストを硬化した。
（商品名：フィルム３８μｍ厚、銅層厚１２μｍ、新日
鉄化学社製）基材（テープ状の２層基材）に、１．４２
ｍｍ角のスプロケットホールを金型でパンチング形成
後、フォトレジスト（ＦＲ−２００：シブレーファーイ
スト社製）をロールコーターを用いて銅層表面の４３ｍ
ｍ幅（配線回路パターン形成部）に連続塗布し、１００
℃に設定したトンネル炉を通過させ加熱、乾燥し、レジ
ストを硬化した。
【００２９】次に、露光機（ウシオ電機社製）により所
定のパターンを描画したフォトマスクを通して紫外線照
射し、フォトレジスト皮膜を感光させ、回路をイメージ
ング形成した。露光後、アルカリ（ＫＯＨ溶液）で現像
し、レジスト回路を形成した。
定のパターンを描画したフォトマスクを通して紫外線照
射し、フォトレジスト皮膜を感光させ、回路をイメージ
ング形成した。露光後、アルカリ（ＫＯＨ溶液）で現像
し、レジスト回路を形成した。
【００３０】このレジスト回路が形成された２層基材の
両端部のスプロケットホール部のみに、図２に示すロー
ルコーターにより上記フォトレジスト（ＦＲ−２００）
を塗布した。塗布幅は片側４．３ｍｍとし、１．２ｍ／
分でテープを通過させ、コーティングロールの回転数は
２ｒｐｍとし、レジスト温度は２０℃、粘度１８ｃｐで
塗布し、４μｍ程度の塗布厚が得られた。
両端部のスプロケットホール部のみに、図２に示すロー
ルコーターにより上記フォトレジスト（ＦＲ−２００）
を塗布した。塗布幅は片側４．３ｍｍとし、１．２ｍ／
分でテープを通過させ、コーティングロールの回転数は
２ｒｐｍとし、レジスト温度は２０℃、粘度１８ｃｐで
塗布し、４μｍ程度の塗布厚が得られた。
【００３１】フォトレジスト塗布後、１００℃に設定さ
れたトンネル炉をテープが通過することでレジストは加
熱され乾燥し、硬化する。加熱時間は２分程度である。
れたトンネル炉をテープが通過することでレジストは加
熱され乾燥し、硬化する。加熱時間は２分程度である。
【００３２】次に、エッチング装置により配線回路パタ
ーンを形成した。エッチング液は塩化第二銅と塩酸に過
酸化水素を加えた溶液である。エッチング後、アルカリ
（ＮａＯＨ）により、全てのフォトレジストを剥離、除
去した。
ーンを形成した。エッチング液は塩化第二銅と塩酸に過
酸化水素を加えた溶液である。エッチング後、アルカリ
（ＮａＯＨ）により、全てのフォトレジストを剥離、除
去した。
【００３３】このようにして得られたチップオンフィル
ム基材のスプロケットホール近傍の模式図を図７に示
す。図７に示されるように、スプロケットホール２周囲
には、銅層９が完全に残存しており、パターン不良もな
く、歩留も良好であった。
ム基材のスプロケットホール近傍の模式図を図７に示
す。図７に示されるように、スプロケットホール２周囲
には、銅層９が完全に残存しており、パターン不良もな
く、歩留も良好であった。
【００３４】〔比較例１〕 （全幅レジスト塗布法）上記４８ｍｍ幅のエスパネック
ス基材（テープ状２層基材）に、１．４２ｍｍ角のスプ
ロケットホールを金型でパンチング形成後、上記フォト
レジスト（ＦＲ−２００）をロールコーターを用いて銅
層表面の全幅（４８ｍｍ）に連続塗布し、１００℃に設
定したトンネル炉を通過させ加熱、乾燥し、レジストを
硬化した。
ス基材（テープ状２層基材）に、１．４２ｍｍ角のスプ
ロケットホールを金型でパンチング形成後、上記フォト
レジスト（ＦＲ−２００）をロールコーターを用いて銅
層表面の全幅（４８ｍｍ）に連続塗布し、１００℃に設
定したトンネル炉を通過させ加熱、乾燥し、レジストを
硬化した。
【００３５】その後、実施例１に準じて露光、現像、エ
ッチング、フォトレジスト剥離、除去して、配線回路パ
ターンを形成した。但し、現像後、スプロケットホール
部のみのレジストの塗布形成は行わなかった。
ッチング、フォトレジスト剥離、除去して、配線回路パ
ターンを形成した。但し、現像後、スプロケットホール
部のみのレジストの塗布形成は行わなかった。
【００３６】このようにして得られたチップオンフィル
ム基材のスプロケットホール近傍の模式図を図８に示
す。図８に示されるように、スプロケットホール２周囲
には、銅層がエッチングにより一部溶解し、ポリイミド
系フィルム１０が露出していた。この理由は、この部分
のフォトレジストが露光時にピンにより欠けため、エッ
チングによってこの部分の銅層が溶解したためである。
欠けたフォトレジストは配線回路パターン形成部に再付
着し、ショートを引き起こす原因となる。
ム基材のスプロケットホール近傍の模式図を図８に示
す。図８に示されるように、スプロケットホール２周囲
には、銅層がエッチングにより一部溶解し、ポリイミド
系フィルム１０が露出していた。この理由は、この部分
のフォトレジストが露光時にピンにより欠けため、エッ
チングによってこの部分の銅層が溶解したためである。
欠けたフォトレジストは配線回路パターン形成部に再付
着し、ショートを引き起こす原因となる。
【００３７】
【発明の効果】本発明の製造方法によって、ショートの
発生等によるパターン不良を増加させることなく、また
材料ロスの発生も少なく、スプロケットホール周囲に銅
層を有効に残存させたチップオンフィルム基板が得られ
る。
発生等によるパターン不良を増加させることなく、また
材料ロスの発生も少なく、スプロケットホール周囲に銅
層を有効に残存させたチップオンフィルム基板が得られ
る。
【図１】図１は、本発明のチップオンフィルム基板の製
造方法において、２層基材のスプロケットホール部にレ
ジストを形成した状態を示す平面図である。
造方法において、２層基材のスプロケットホール部にレ
ジストを形成した状態を示す平面図である。
【図２】図２は、スプロケットホール部にレジストを形
成する際に用いられるロールコータの概略図である。
成する際に用いられるロールコータの概略図である。
【図３】図３は、ロールコーターのコーティングロール
の寸法及び形状を示す断面図である。
の寸法及び形状を示す断面図である。
【図４】図４は、従来法（全幅レジスト塗布法）におい
て、露光後におけるスプロケットホール部のフォトレジ
ストの被覆状態を示す斜視図である。
て、露光後におけるスプロケットホール部のフォトレジ
ストの被覆状態を示す斜視図である。
【図５】図５は、図４の部分拡大図である。
【図６】図６は、他の従来法（切り出し法）において、
スプロケットホール部にレジストを形成する方法を示す
斜視図である。
スプロケットホール部にレジストを形成する方法を示す
斜視図である。
【図７】図７は、本発明の製造方法により得られたチッ
プオンフィルム基板のスプロケットホール近傍の模式図
である。
プオンフィルム基板のスプロケットホール近傍の模式図
である。
【図８】図８は、従来の製造方法により得られたチップ
オンフィルム基板のスプロケットホール近傍の模式図で
ある。
オンフィルム基板のスプロケットホール近傍の模式図で
ある。
１：２層基材（テープ） ２：スプロケットホール ３：レジスト ４１〜４８：ガイドロール ５：コーティングロール ５１：レジスト付着部 ６：レジスト溶液 ７：トンネル炉 ８：レジスト欠け ９：銅層 １０：ポリイミド系フィルム Ａ：配線回路パターン形成部 Ｂ：スプロケットホール部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小澤 行弘 埼玉県上尾市原市1333−２ 三井金属鉱業 株式会社総合研究所内 Ｆターム(参考） 5E339 AA02 AB02 AC05 AC06 AD01 AD03 BC02 BE11 CC01 CC10 CD01 CE12 CE16 CE19 CF16 CF17 EE04 GG10 5F044 MM40 MM48
Claims (4)
- 【請求項１】 ポリイミド系フィルム上に銅層を直接付
着させたテープ状の２層基材にスプロケットホールを形
成し、次いで銅層側にフォトレジスト塗布、乾燥、露
光、現像、エッチング、フォトレジスト剥離、除去し
て、配線回路パターンを形成し、さらに必要に応じてソ
ルダーレジスト塗布、硬化及びメッキを行うチップオン
フイルム基板の製造方法において、 上記フォトレジスト塗布が、配線回路パターン形成部の
みになされ、かつ上記現像後、上記スプロケットホール
部のみにレジストを形成し、その後乾燥し、次いで上記
エッチングを行うことを特徴とするチップオンフイルム
基板の製造方法。 - 【請求項２】 上記スプロケットホール部に形成される
レジストが、フォトレジスト、フォトソルダーレジスト
又はエッチングレジストである請求項１記載のチップオ
ンフイルム基板の製造方法。 - 【請求項３】 上記スプロケットホール部へのレジスト
形成手段が、ロールコーターを用いたレジストの塗布で
ある請求項１又は２記載のチップオンフイルム基板の製
造方法。 - 【請求項４】 上記スプロケットホール部へのレジスト
形成手段が、レジストフイルムのラミネートである請求
項１又は２記載のチップオンフイルム基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000298088A JP2002110749A (ja) | 2000-09-29 | 2000-09-29 | チップオンフィルム基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000298088A JP2002110749A (ja) | 2000-09-29 | 2000-09-29 | チップオンフィルム基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002110749A true JP2002110749A (ja) | 2002-04-12 |
Family
ID=18780097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000298088A Pending JP2002110749A (ja) | 2000-09-29 | 2000-09-29 | チップオンフィルム基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002110749A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100479477B1 (ko) * | 2002-07-06 | 2005-03-31 | 하나 마이크론(주) | 칩 온 필름용 캐리어 테이프 및 칩 온 필름 장치 |
| JP2016004843A (ja) * | 2014-06-13 | 2016-01-12 | 住友金属鉱山株式会社 | フレキシブル配線板の製造方法 |
| JP2016004844A (ja) * | 2014-06-13 | 2016-01-12 | 住友金属鉱山株式会社 | フレキシブル配線板の製造方法 |
-
2000
- 2000-09-29 JP JP2000298088A patent/JP2002110749A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100479477B1 (ko) * | 2002-07-06 | 2005-03-31 | 하나 마이크론(주) | 칩 온 필름용 캐리어 테이프 및 칩 온 필름 장치 |
| JP2016004843A (ja) * | 2014-06-13 | 2016-01-12 | 住友金属鉱山株式会社 | フレキシブル配線板の製造方法 |
| JP2016004844A (ja) * | 2014-06-13 | 2016-01-12 | 住友金属鉱山株式会社 | フレキシブル配線板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3384775B2 (ja) | プリント回路カード、及び、その製造方法 | |
| JP3186256B2 (ja) | Ｔａｂ用フレキシブル回路基板の製造方法 | |
| JP2007142092A (ja) | 高密度配線基板の製法およびそれを用いて製造した高密度配線基板、電子装置ならびに電子機器 | |
| JP2002110749A (ja) | チップオンフィルム基板の製造方法 | |
| JP3080366B2 (ja) | 無電解金属めっき法及び回路化構造体 | |
| JPH1140619A (ja) | フープ状フレキシブル基板製造における基板変形防止装置 | |
| JPH07142841A (ja) | プリント配線板の製造方法 | |
| JP2002289651A (ja) | チップオンフィルム基板及びその製造方法 | |
| JP2663987B2 (ja) | 二層フィルムキャリアの製造方法 | |
| JP3525761B2 (ja) | フレキシブルプリント配線板の製造方法 | |
| CN111279804B (zh) | 制造印刷电路板和层压结构的方法 | |
| JPH06177505A (ja) | 印刷配線板の製造方法 | |
| JP2000332062A (ja) | Ｔａｂ用薄膜テープキャリアの製造法 | |
| KR100693481B1 (ko) | 인쇄회로기판의 제조방법 | |
| JP4961749B2 (ja) | 半導体実装基板の製造方法 | |
| JPH10135599A (ja) | フレキシブルプリント配線板の製造方法 | |
| JP2002237504A (ja) | チップオンフイルム基材の製造方法 | |
| JP2000181074A (ja) | 感光層の露光方法 | |
| JP2517277B2 (ja) | プリント配線板の製造方法 | |
| JPH0574865A (ja) | テープキヤリアの製造方法 | |
| JP2006156856A (ja) | Ｃｏｆテープの製造方法、およびｃｏｆテープ | |
| JP2589470B2 (ja) | 半導体装置の製造方法 | |
| JP2669411B2 (ja) | 印刷配線板の製造方法 | |
| JPH06169146A (ja) | プリント基板のレジスト形成方法 | |
| JP2002314228A (ja) | 配線回路基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070906 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090717 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091208 |