JP2002107905A - パターン形成方法、薄膜トランジスタマトリクス基板の製造方法および露光マスク - Google Patents
パターン形成方法、薄膜トランジスタマトリクス基板の製造方法および露光マスクInfo
- Publication number
- JP2002107905A JP2002107905A JP2000295275A JP2000295275A JP2002107905A JP 2002107905 A JP2002107905 A JP 2002107905A JP 2000295275 A JP2000295275 A JP 2000295275A JP 2000295275 A JP2000295275 A JP 2000295275A JP 2002107905 A JP2002107905 A JP 2002107905A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- region
- exposure
- forming
- bus line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
Abstract
(57)【要約】
【課題】 複数枚の露光マスクを用いて全体のパターン
群を形成する際に、繋ぎ合わせを行う境界部で、パター
ンの縮小などが発生しない、所望の良好なパターン形成
を行うことが可能なパターン形成方法を提供する。 【解決手段】 基本となる第１のパターンが繰り返し配
列されたパターン群を複数の露光マスクを用いて形成す
るパターン形成方法であって、第１の露光マスクで露光
される第１の領域と、第２の露光マスクで露光される第
２の領域との間に挟まれた第３の領域を、第１の露光マ
スク及び第２の露光マスクで相補的に露光するに際し、
第３の領域を露光する繰り返し単位パターンを第１のパ
ターンとは異なるパターンとする。
群を形成する際に、繋ぎ合わせを行う境界部で、パター
ンの縮小などが発生しない、所望の良好なパターン形成
を行うことが可能なパターン形成方法を提供する。 【解決手段】 基本となる第１のパターンが繰り返し配
列されたパターン群を複数の露光マスクを用いて形成す
るパターン形成方法であって、第１の露光マスクで露光
される第１の領域と、第２の露光マスクで露光される第
２の領域との間に挟まれた第３の領域を、第１の露光マ
スク及び第２の露光マスクで相補的に露光するに際し、
第３の領域を露光する繰り返し単位パターンを第１のパ
ターンとは異なるパターンとする。
Description
【０００１】
【発明の属する技術分野】本発明は、パターン形成方法
及びＴＦＴ（薄膜トランジスタ）マトリクス基板の製造
方法に関し、より詳しくは、パターンをつなぎ合わせて
一つの全体パターンを形成するパターン形成方法と、そ
のパターン形成方法を用いた薄膜トランジスタ基板の製
造方法に関する。
及びＴＦＴ（薄膜トランジスタ）マトリクス基板の製造
方法に関し、より詳しくは、パターンをつなぎ合わせて
一つの全体パターンを形成するパターン形成方法と、そ
のパターン形成方法を用いた薄膜トランジスタ基板の製
造方法に関する。
【０００２】
【従来の技術】近年、パソコンのディスプレイや壁掛け
テレビとして、ＴＦＴマトリクス型カラー液晶表示装置
が普及してきた。そして、それに伴い、液晶表示装置は
大画面化が進められてきている。
テレビとして、ＴＦＴマトリクス型カラー液晶表示装置
が普及してきた。そして、それに伴い、液晶表示装置は
大画面化が進められてきている。
【０００３】この表示装置を安価に製造するためには、
より少ない工程で、かつ歩留り良く、ＴＦＴマトリクス
を形成することが重要であり、多数のパターンを同時に
転写できるレチクル（露光マスク）を用いたフォトリソ
グラフィー技術が主流となっている。通常、一つのパタ
ーニング工程あたり一つのレチクル（一つの層と称す
る。）が用いられる。
より少ない工程で、かつ歩留り良く、ＴＦＴマトリクス
を形成することが重要であり、多数のパターンを同時に
転写できるレチクル（露光マスク）を用いたフォトリソ
グラフィー技術が主流となっている。通常、一つのパタ
ーニング工程あたり一つのレチクル（一つの層と称す
る。）が用いられる。
【０００４】ところが、大画面のものになってくると基
板が大型化してくるため、露光装置の構造上、一つの層
の全体のパターンを一度に転写することが困難になって
くる。このため、一つの層の全体のパターン領域を複数
の部分領域に分割してその部分領域毎に複数のレチクル
を作成する。そして、全体のパターンを形成する場合に
は、同じレジスト膜に対して露光すべき部分領域以外の
他の領域を遮光し、部分領域毎に別々に露光して全体の
パターンを形成するようにしている。
板が大型化してくるため、露光装置の構造上、一つの層
の全体のパターンを一度に転写することが困難になって
くる。このため、一つの層の全体のパターン領域を複数
の部分領域に分割してその部分領域毎に複数のレチクル
を作成する。そして、全体のパターンを形成する場合に
は、同じレジスト膜に対して露光すべき部分領域以外の
他の領域を遮光し、部分領域毎に別々に露光して全体の
パターンを形成するようにしている。
【０００５】図４に、簡略化したＴＦＴマトリクス基板
５０を示す。図４では画素数を簡略化して示しており、
ＴＦＴ３６により駆動される基本画素単位４０が縦６行
×横９列のマトリクス状に配置されている。構成を簡単
に説明すると、ガラス基板３０上に、ゲートバスライン
３２とドレインバスライン３４が互いに垂直となるよう
に配置され、ゲートバスライン３２とドレインバスライ
ン３４の交点付近にＴＦＴ３６（構成は後述）が配置さ
れる。ＴＦＴ３６のゲートがゲートバスライン３２に接
続され、ドレインがドレインバスライン３４に接続され
る。さらに、ＴＦＴ３６のソース電極が画素電極３８に
接続される。この互いに接続されるＴＦＴ３６、画素電
極３８、ゲートバスライン３２及びドレインバスライン
３４からなる単位領域を、ここでは基本画素単位、ある
いは、その領域内のパターンを基本単位パターンと呼
ぶ。
５０を示す。図４では画素数を簡略化して示しており、
ＴＦＴ３６により駆動される基本画素単位４０が縦６行
×横９列のマトリクス状に配置されている。構成を簡単
に説明すると、ガラス基板３０上に、ゲートバスライン
３２とドレインバスライン３４が互いに垂直となるよう
に配置され、ゲートバスライン３２とドレインバスライ
ン３４の交点付近にＴＦＴ３６（構成は後述）が配置さ
れる。ＴＦＴ３６のゲートがゲートバスライン３２に接
続され、ドレインがドレインバスライン３４に接続され
る。さらに、ＴＦＴ３６のソース電極が画素電極３８に
接続される。この互いに接続されるＴＦＴ３６、画素電
極３８、ゲートバスライン３２及びドレインバスライン
３４からなる単位領域を、ここでは基本画素単位、ある
いは、その領域内のパターンを基本単位パターンと呼
ぶ。
【０００６】この図４に示すようなＴＦＴマトリクスを
二枚のレチクルを用いて形成する場合、第１〜第４列の
領域（左領域）と第５〜第９列の領域（右領域）の２つ
の領域に、直線的な境界線で単純に二分割する方法が考
えられる。ここで、図５の平面図及び図６の断面図（図
５のＡ−Ａ線断面図）から分かるように、ＴＦＴ３６は
位置合わせ精度を考慮してゲート電極３２（ゲートバス
ライン３２が兼ねる）とソース電極３６Ｓ及びドレイン
電極３６Ｄがオーバラップするように形成されているた
め、ゲート電極３２とソース電極３６Ｓの間に浮遊容量
Ｃｇｓが生じる。そこで、上記左領域と右領域を別々に
位置合わせすると、左領域ＴＦＴ３６と右領域のＴＦＴ
３６でソース電極３６Ｓとゲート電極３２との重なり幅
が異なってくる場合がある。この場合、左領域と右領域
のＴＦＴ３６のＣｇｓが異なるため、各領域でソース電
圧に差が生じ、ひいては、透過率の差を生みだす。これ
により、二つの領域間で輝度差が生じて表示ムラとなっ
てしまう。なお、上記の例では、左右に分割したが、実
際には画素数が多いため、左右方向の分割のみではなく
上下方向での分割もあり、あらゆる方向で位置合わせず
れが生じる可能性がある。
二枚のレチクルを用いて形成する場合、第１〜第４列の
領域（左領域）と第５〜第９列の領域（右領域）の２つ
の領域に、直線的な境界線で単純に二分割する方法が考
えられる。ここで、図５の平面図及び図６の断面図（図
５のＡ−Ａ線断面図）から分かるように、ＴＦＴ３６は
位置合わせ精度を考慮してゲート電極３２（ゲートバス
ライン３２が兼ねる）とソース電極３６Ｓ及びドレイン
電極３６Ｄがオーバラップするように形成されているた
め、ゲート電極３２とソース電極３６Ｓの間に浮遊容量
Ｃｇｓが生じる。そこで、上記左領域と右領域を別々に
位置合わせすると、左領域ＴＦＴ３６と右領域のＴＦＴ
３６でソース電極３６Ｓとゲート電極３２との重なり幅
が異なってくる場合がある。この場合、左領域と右領域
のＴＦＴ３６のＣｇｓが異なるため、各領域でソース電
圧に差が生じ、ひいては、透過率の差を生みだす。これ
により、二つの領域間で輝度差が生じて表示ムラとなっ
てしまう。なお、上記の例では、左右に分割したが、実
際には画素数が多いため、左右方向の分割のみではなく
上下方向での分割もあり、あらゆる方向で位置合わせず
れが生じる可能性がある。
【０００７】この表示ムラを解決する方法として、特開
平９−２３６９３０号公報等に、異なる露光マスクで形
成する単位パターン群の繋ぎ合わせ部において、異なる
露光マスクに係る単位パターンを入り混じって並ばせる
パターン形成方法が開示されている。
平９−２３６９３０号公報等に、異なる露光マスクで形
成する単位パターン群の繋ぎ合わせ部において、異なる
露光マスクに係る単位パターンを入り混じって並ばせる
パターン形成方法が開示されている。
【０００８】図７は、上記文献に記載された従来技術の
概略を示す図であり、二つの（一組の）レチクルを示し
ている。レチクルＲＴａ３，ＲＴｂ３は、縦６行×横６
列のＴＦＴマトリクスを形成するためのものである。な
お、実際には複数層の露光工程があり各層で露光パター
ンは異なるが、ここでは説明の簡単化のために、基本画
素単位７２が分かるように、ゲートバスライン６６、ド
レインバスライン、ＴＦＴ７０及び画素電極の簡略パタ
ーンを図示した。
概略を示す図であり、二つの（一組の）レチクルを示し
ている。レチクルＲＴａ３，ＲＴｂ３は、縦６行×横６
列のＴＦＴマトリクスを形成するためのものである。な
お、実際には複数層の露光工程があり各層で露光パター
ンは異なるが、ここでは説明の簡単化のために、基本画
素単位７２が分かるように、ゲートバスライン６６、ド
レインバスライン、ＴＦＴ７０及び画素電極の簡略パタ
ーンを図示した。
【０００９】横６列のＴＦＴマトリクスは、２列ごと
に、第１の領域（第１列，第２列）、第２の領域（第５
列，第６列）及び第３の領域（第３列，第４列）に分け
られ、第３の領域が２つのレチクルでパターンを形成す
る際の繋ぎ合わせ部である境界部となる。よって、レチ
クルＲＴａ３には、第１の領域に対応する領域１００に
基本画素単位７２を露光するためのパターン形成領域７
８が設けられ、第３の領域に対応する領域３００ａ´
に、パターン形成領域７８と、露光を行わないパターン
非形成領域である遮光領域７６が千鳥状に設けられてい
る。また、レチクルＲＴａ３には、第２の領域に対応す
る領域２００に基本画素単位７２を露光するためのパタ
ーン形成領域７８が設けられ、第３の領域に対応する領
域３００ａ´に、パターン形成領域７８と、露光を行わ
ないパターン非形成領域である遮光領域７６がレチクル
ＲＴａ３とは逆の千鳥状に（相補うように）設けられて
いる。したがって、第３の領域の基本画素単位７２は、
レチクルＲＴａ３，ＲＴｂ３の一方を用いた時に露光さ
れてパターンが形成され、他方を用いた時には遮光領域
により露光されない。
に、第１の領域（第１列，第２列）、第２の領域（第５
列，第６列）及び第３の領域（第３列，第４列）に分け
られ、第３の領域が２つのレチクルでパターンを形成す
る際の繋ぎ合わせ部である境界部となる。よって、レチ
クルＲＴａ３には、第１の領域に対応する領域１００に
基本画素単位７２を露光するためのパターン形成領域７
８が設けられ、第３の領域に対応する領域３００ａ´
に、パターン形成領域７８と、露光を行わないパターン
非形成領域である遮光領域７６が千鳥状に設けられてい
る。また、レチクルＲＴａ３には、第２の領域に対応す
る領域２００に基本画素単位７２を露光するためのパタ
ーン形成領域７８が設けられ、第３の領域に対応する領
域３００ａ´に、パターン形成領域７８と、露光を行わ
ないパターン非形成領域である遮光領域７６がレチクル
ＲＴａ３とは逆の千鳥状に（相補うように）設けられて
いる。したがって、第３の領域の基本画素単位７２は、
レチクルＲＴａ３，ＲＴｂ３の一方を用いた時に露光さ
れてパターンが形成され、他方を用いた時には遮光領域
により露光されない。
【００１０】このように、境界部を設けて、異なる露光
マスクにかかる単位パターンを境界部内で入り混じるよ
うに配置することで、異なる露光マスクで形成されたパ
ターン間で輝度差が生じても、その明確な境界を認識す
ることが困難となる。
マスクにかかる単位パターンを境界部内で入り混じるよ
うに配置することで、異なる露光マスクで形成されたパ
ターン間で輝度差が生じても、その明確な境界を認識す
ることが困難となる。
【００１１】
【発明が解決しようとする課題】図８及び図９は、図７
に示したパターン形成方法を具体的なパターン形成に適
用する時に使用されるレチクルの一部を示している。レ
チクルＲＴａ４，ＲＴｂ４は、図４に示すような横方向
に９列並んだＴＦＴマトリクスのパターンを形成するも
のであり、それぞれ、第１列，第２列が第１の領域、第
８列，第９列が第２の領域、第３列〜第７列が第３の領
域となる。
に示したパターン形成方法を具体的なパターン形成に適
用する時に使用されるレチクルの一部を示している。レ
チクルＲＴａ４，ＲＴｂ４は、図４に示すような横方向
に９列並んだＴＦＴマトリクスのパターンを形成するも
のであり、それぞれ、第１列，第２列が第１の領域、第
８列，第９列が第２の領域、第３列〜第７列が第３の領
域となる。
【００１２】図８に示すレチクルＲＴａ４は、第１の領
域及び第３の領域にパターンを形成するもので、第１の
領域（第１列，第２列）に対応する部分には、基本画素
単位７２に対応するパターン形成領域７８が設けられて
いる。また、第３の領域（第３列〜第７列）に対応する
部分には、基本画素単位７２の領域に対応するパターン
形成領域７８と同様に基本画素単位７２の領域に対応す
る遮光領域７６が千鳥状に設けられている。
域及び第３の領域にパターンを形成するもので、第１の
領域（第１列，第２列）に対応する部分には、基本画素
単位７２に対応するパターン形成領域７８が設けられて
いる。また、第３の領域（第３列〜第７列）に対応する
部分には、基本画素単位７２の領域に対応するパターン
形成領域７８と同様に基本画素単位７２の領域に対応す
る遮光領域７６が千鳥状に設けられている。
【００１３】一方、図９に示すレチクルＲＴｂ４は、第
２の領域及び第３の領域にパターンを形成するもので、
第３の領域（第８列，第９列）に対応する部分には、基
本画素単位７２に対応するパターン形成領域７８が設け
られている。また、第３の領域（第３列〜第７列）に対
応する部分には、基本画素単位７２の領域に対応するパ
ターン形成領域７８と同様に基本画素単位７２の領域に
対応する遮光領域７６がレチクルＲＴａ４とは相補的に
千鳥状に設けられている。
２の領域及び第３の領域にパターンを形成するもので、
第３の領域（第８列，第９列）に対応する部分には、基
本画素単位７２に対応するパターン形成領域７８が設け
られている。また、第３の領域（第３列〜第７列）に対
応する部分には、基本画素単位７２の領域に対応するパ
ターン形成領域７８と同様に基本画素単位７２の領域に
対応する遮光領域７６がレチクルＲＴａ４とは相補的に
千鳥状に設けられている。
【００１４】レチクルＲＴａ４，ＲＴｂ４は、具体的に
は、ＴＦＴマトリクスの製造工程におけるドレイン電
極、ソース電極、ドレインバスライン及び蓄積容量の対
向電極をパターニングする際に使用されるものである。
つまり、詳細な工程は後述するが、図８及び図９におけ
る対向電極４２とソース電極３６Ｓ、ドレイン電極３６
Ｄおよびドレインバスライン３４は、同一工程でパター
ニングされるものである。そして、基本画素単位７２
（パターン形成領域７８）内には、対向電極４２、ソー
ス電極３６Ｓ、ドレイン電極３６Ｄおよびドレインバス
ライン３４に対応する遮光パターンが形成されている。
は、ＴＦＴマトリクスの製造工程におけるドレイン電
極、ソース電極、ドレインバスライン及び蓄積容量の対
向電極をパターニングする際に使用されるものである。
つまり、詳細な工程は後述するが、図８及び図９におけ
る対向電極４２とソース電極３６Ｓ、ドレイン電極３６
Ｄおよびドレインバスライン３４は、同一工程でパター
ニングされるものである。そして、基本画素単位７２
（パターン形成領域７８）内には、対向電極４２、ソー
ス電極３６Ｓ、ドレイン電極３６Ｄおよびドレインバス
ライン３４に対応する遮光パターンが形成されている。
【００１５】図１０において、（ａ）図は図８において
丸印で囲った部分の拡大図であり、（ｂ）図は（ａ）図
のＸ−Ｘ線における断面図である。
丸印で囲った部分の拡大図であり、（ｂ）図は（ａ）図
のＸ−Ｘ線における断面図である。
【００１６】図１０（ａ）より、遮光領域７６が左に、
パターン形成領域７８が右に隣接して配置される部分で
は、遮光領域７６の遮光パターンの右側に、その遮光パ
ターンのエッジに沿って延びる、所望のドレインバスラ
インパターンに対応するパターン形成領域７８の遮光パ
ターンが近接配置されている。さらにその右側に所望の
蓄積容量の対向電極パターンに対応する所望の遮光パタ
ーンが形成されている。また、図１０（ｂ）より、レチ
クルＲＴａ４は、ガラス等の透明な基板８０にクロム等
の遮光性の金属膜等で遮光パターンが形成されている。
パターン形成領域７８が右に隣接して配置される部分で
は、遮光領域７６の遮光パターンの右側に、その遮光パ
ターンのエッジに沿って延びる、所望のドレインバスラ
インパターンに対応するパターン形成領域７８の遮光パ
ターンが近接配置されている。さらにその右側に所望の
蓄積容量の対向電極パターンに対応する所望の遮光パタ
ーンが形成されている。また、図１０（ｂ）より、レチ
クルＲＴａ４は、ガラス等の透明な基板８０にクロム等
の遮光性の金属膜等で遮光パターンが形成されている。
【００１７】次に、図１１より、遮光領域７６が右側
に、パターン形成領域７８が左に隣接して配置される部
分では、遮光領域７６の遮光パターンの左側に、パター
ン形成領域７８の所望の対向電極パターンに対応する遮
光パターンが形成されている。また、レチクルＲＴｂ４
もレチクルＲＴａ４と同様に、ガラス等の透明な基板８
０にクロム等の遮光性の金属膜等で遮光パターンが形成
されている。
に、パターン形成領域７８が左に隣接して配置される部
分では、遮光領域７６の遮光パターンの左側に、パター
ン形成領域７８の所望の対向電極パターンに対応する遮
光パターンが形成されている。また、レチクルＲＴｂ４
もレチクルＲＴａ４と同様に、ガラス等の透明な基板８
０にクロム等の遮光性の金属膜等で遮光パターンが形成
されている。
【００１８】図１２は、図１１に示したレチクルＲＴｂ
４の遮光パターンに図１０のレチクルＲＴａ４のパター
ン形成領域の遮光パターンを重ね合わせた図である。レ
チクルＲＴａ４のデータバスラインに対応する遮光パタ
ーンのエッジと、レチクルＲＴｂ４の遮光領域の遮光パ
ターンのエッジとの間隔Ｌは、所望パターン、すなわ
ち、対向電極とデータバスラインのパターン間隔Ｇに関
係する。したがって、パターンが微細になり間隔Ｇがよ
り狭くなると間隔Ｌも小さくなる。さらに、レチクルの
位置合わせずれによっても間隔Ｌが小さくなる場合があ
る。
４の遮光パターンに図１０のレチクルＲＴａ４のパター
ン形成領域の遮光パターンを重ね合わせた図である。レ
チクルＲＴａ４のデータバスラインに対応する遮光パタ
ーンのエッジと、レチクルＲＴｂ４の遮光領域の遮光パ
ターンのエッジとの間隔Ｌは、所望パターン、すなわ
ち、対向電極とデータバスラインのパターン間隔Ｇに関
係する。したがって、パターンが微細になり間隔Ｇがよ
り狭くなると間隔Ｌも小さくなる。さらに、レチクルの
位置合わせずれによっても間隔Ｌが小さくなる場合があ
る。
【００１９】間隔Ｌが小さくなると、一方のレチクル
（例えばレチクルＲＴｂ４）で露光を行っている時に遮
光領域７６の遮光パターンのパターンエッジから回折光
が回り込み、本来露光すべきでない領域まで露光してし
まうことになる。したがって、例えばデータバスライン
であれば、所望のパターン幅より縮小した細いパターン
となってしまうことがあった。
（例えばレチクルＲＴｂ４）で露光を行っている時に遮
光領域７６の遮光パターンのパターンエッジから回折光
が回り込み、本来露光すべきでない領域まで露光してし
まうことになる。したがって、例えばデータバスライン
であれば、所望のパターン幅より縮小した細いパターン
となってしまうことがあった。
【００２０】本発明は、上記の従来技術の問題点に鑑み
てなされたものであり、複数枚の露光マスクを用いて全
体のパターン群を形成する際に、繋ぎ合わせを行う境界
部で、パターンの縮小などが発生しない、所望の良好な
パターン形成を行うことが可能なパターン形成方法、お
よび、ＴＦＴマトリクス基板の形成方法を提供すること
を目的とする。
てなされたものであり、複数枚の露光マスクを用いて全
体のパターン群を形成する際に、繋ぎ合わせを行う境界
部で、パターンの縮小などが発生しない、所望の良好な
パターン形成を行うことが可能なパターン形成方法、お
よび、ＴＦＴマトリクス基板の形成方法を提供すること
を目的とする。
【００２１】
【課題を解決するための手段】本発明の第１の観点によ
れば、上記課題は以下の特徴を持つパターン形成方法に
よって解決される。
れば、上記課題は以下の特徴を持つパターン形成方法に
よって解決される。
【００２２】すなわち、基本単位となる第１のパターン
が繰り返し配列されたパターン群を複数の露光マスクを
用いて形成するパターン形成方法であって、第１の露光
マスクで露光される第１の領域と、第２の露光マスクで
露光される第２の領域との間に挟まれた第３の領域を、
第１の露光マスク及び第２の露光マスクで相補的に露光
するに際し、第３の領域を露光する繰り返し単位パター
ンを第１のパターンとは異なるパターンとしたパターン
形成方法である。
が繰り返し配列されたパターン群を複数の露光マスクを
用いて形成するパターン形成方法であって、第１の露光
マスクで露光される第１の領域と、第２の露光マスクで
露光される第２の領域との間に挟まれた第３の領域を、
第１の露光マスク及び第２の露光マスクで相補的に露光
するに際し、第３の領域を露光する繰り返し単位パター
ンを第１のパターンとは異なるパターンとしたパターン
形成方法である。
【００２３】本発明の第１の観点によれば、第３の領域
を露光する時には露光マスクにパターン形成領域と遮光
領域を設けるが、パターン形成領域の所望のパターン
が、他のマスクで露光を行うときの遮光領域により影響
を受けないパターンとなり、不必要な露光によるパター
ンの縮小化などが生じないため、所望のパターンを得ら
れる。
を露光する時には露光マスクにパターン形成領域と遮光
領域を設けるが、パターン形成領域の所望のパターン
が、他のマスクで露光を行うときの遮光領域により影響
を受けないパターンとなり、不必要な露光によるパター
ンの縮小化などが生じないため、所望のパターンを得ら
れる。
【００２４】また、本発明の第２の観点によれば、上記
課題は以下の特徴を持つ薄膜トランジスタマトリクス基
板の製造方法によって解決される。
課題は以下の特徴を持つ薄膜トランジスタマトリクス基
板の製造方法によって解決される。
【００２５】すなわち、上記第１の観点によるパターン
形成方法を用いて、ゲートバスライン及びドレインバス
ラインの少なくともいずれかを形成する工程を有する薄
膜トランジスタマトリクス基板の製造方法である。
形成方法を用いて、ゲートバスライン及びドレインバス
ラインの少なくともいずれかを形成する工程を有する薄
膜トランジスタマトリクス基板の製造方法である。
【００２６】本発明の第２の観点によれば、ゲートバス
ラインやドレインバスラインなどは基本画素単位の領域
内で端部に配置されている。したがって、第３の領域に
繰り返し配置されるパターン形成領域を基本画素単位の
パターンで設けると、複数の露光マスクで露光している
うちに、ゲートバスラインやドレインバスラインのパタ
ーンが影響を受けてしまうが、基本画素単位とは異なる
パターンとすれば影響を受けることなく、所望のパター
ンを得られる。
ラインやドレインバスラインなどは基本画素単位の領域
内で端部に配置されている。したがって、第３の領域に
繰り返し配置されるパターン形成領域を基本画素単位の
パターンで設けると、複数の露光マスクで露光している
うちに、ゲートバスラインやドレインバスラインのパタ
ーンが影響を受けてしまうが、基本画素単位とは異なる
パターンとすれば影響を受けることなく、所望のパター
ンを得られる。
【００２７】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。
施の形態を説明する。
【００２８】図１は本発明の基本原理を示すものであ
り、一組のレチクル（露光マスク）ＲＴａ１，ＲＴｂ１
を示している。
り、一組のレチクル（露光マスク）ＲＴａ１，ＲＴｂ１
を示している。
【００２９】レチクルＲＴａ１，ＲＴｂ１は、縦６行×
横６列のＴＦＴマトリクスを形成するものである。な
お、実際には複数層の露光工程があり各層で露光パター
ンは異なるが、ここでは説明の簡単化のために、基本画
素単位１０が分かるように、ゲートバスライン１６、ド
レインバスライン１８、ＴＦＴ１２及び画素電極１４を
示す簡略パターンを図示した。
横６列のＴＦＴマトリクスを形成するものである。な
お、実際には複数層の露光工程があり各層で露光パター
ンは異なるが、ここでは説明の簡単化のために、基本画
素単位１０が分かるように、ゲートバスライン１６、ド
レインバスライン１８、ＴＦＴ１２及び画素電極１４を
示す簡略パターンを図示した。
【００３０】横６列のＴＦＴマトリクスは、２列ごと
に、第１の領域（第１列，第２列）、第２の領域（第５
列，第６列）及び第３の領域（第３列，第４列）に分け
られ、第３の領域が２つのレチクルでパターンを形成す
る際の繋ぎ合わせ部である境界部となっている。よっ
て、レチクルＲＴａ１には、第１の領域に対応する領域
１００に、基本となる第１のパターンである基本画素単
位１０のパターン（基本単位パターン１０ともいう）を
露光するためのパターン形成領域が設けられている。ま
た、第３の領域に対応する領域３００ａには、３種類の
パターン形成領域２２，２２ａ，２２ｂ、露光を行わな
いパターン非形成領域である３種類の遮光領域２０，２
０ａ，２０ｂが設けられている。本発明のパターン形成
領域及び遮光領域は、従来のような基本単位パターン１
０とは異なっている。すなわち、パターン形成領域２２
は、１つの基本単位パターン１０の右半分のパターンと
隣接するもう１つの基本単位パターンの左半分のパター
ンを合わせたものとなっている。さらに、パターン形成
領域２２ａは基本単位パターン１０の右半分のみのパタ
ーンとなっており、パターン形成領域２２ｂは基本単位
パターン１０の左半分のみのパターンとなっている。そ
して、遮光領域２０，２０ａ，２０ｂは、それぞれパタ
ーン形成領域２２，２２ａ，２２ｂに対応する領域を遮
光するものとなっている。
に、第１の領域（第１列，第２列）、第２の領域（第５
列，第６列）及び第３の領域（第３列，第４列）に分け
られ、第３の領域が２つのレチクルでパターンを形成す
る際の繋ぎ合わせ部である境界部となっている。よっ
て、レチクルＲＴａ１には、第１の領域に対応する領域
１００に、基本となる第１のパターンである基本画素単
位１０のパターン（基本単位パターン１０ともいう）を
露光するためのパターン形成領域が設けられている。ま
た、第３の領域に対応する領域３００ａには、３種類の
パターン形成領域２２，２２ａ，２２ｂ、露光を行わな
いパターン非形成領域である３種類の遮光領域２０，２
０ａ，２０ｂが設けられている。本発明のパターン形成
領域及び遮光領域は、従来のような基本単位パターン１
０とは異なっている。すなわち、パターン形成領域２２
は、１つの基本単位パターン１０の右半分のパターンと
隣接するもう１つの基本単位パターンの左半分のパター
ンを合わせたものとなっている。さらに、パターン形成
領域２２ａは基本単位パターン１０の右半分のみのパタ
ーンとなっており、パターン形成領域２２ｂは基本単位
パターン１０の左半分のみのパターンとなっている。そ
して、遮光領域２０，２０ａ，２０ｂは、それぞれパタ
ーン形成領域２２，２２ａ，２２ｂに対応する領域を遮
光するものとなっている。
【００３１】また、レチクルＲＴｂ１には、第２の領域
に対応する領域２００に、基本となる第１のパターンで
ある基本画素単位１０のパターン（基本単位パターン１
０ともいう）を露光するためのパターン形成領域が設け
られている。また、第３の領域に対応する領域３００ａ
には、レチクルＲＴａ１と同様に３種類のパターン形成
領域２２，２２ａ，２２ｂ、露光を行わないパターン非
形成領域である３種類の遮光領域２０，２０ａ，２０ｂ
が設けられている。
に対応する領域２００に、基本となる第１のパターンで
ある基本画素単位１０のパターン（基本単位パターン１
０ともいう）を露光するためのパターン形成領域が設け
られている。また、第３の領域に対応する領域３００ａ
には、レチクルＲＴａ１と同様に３種類のパターン形成
領域２２，２２ａ，２２ｂ、露光を行わないパターン非
形成領域である３種類の遮光領域２０，２０ａ，２０ｂ
が設けられている。
【００３２】レチクルＲＴａ１及びレチクルＲＴｂ１の
それぞれに形成される遮光領域２０，２０ａ，２０ｂ、
および、パターン形成領域２２，２２ａ，２２ｂは、相
補的な位置に配置されており、図１の例では、各レチク
ル内では千鳥状に配置されている。
それぞれに形成される遮光領域２０，２０ａ，２０ｂ、
および、パターン形成領域２２，２２ａ，２２ｂは、相
補的な位置に配置されており、図１の例では、各レチク
ル内では千鳥状に配置されている。
【００３３】図２及び３は本発明の一実施例である、Ｔ
ＦＴマトリクス基板の製造方法に用いられる一組のレチ
クル（露光マスク）の一部を示す図であり、図７に示す
ような横方向に９列の画素が並んだＴＦＴマトリクス基
板のパターンを形成する場合に使用される。また、図７
において、第１列，第２列が第１の領域１００、第８
列，第９列が第２の領域２００、第３列〜第７列が境界
部の第３の領域３００となる。
ＦＴマトリクス基板の製造方法に用いられる一組のレチ
クル（露光マスク）の一部を示す図であり、図７に示す
ような横方向に９列の画素が並んだＴＦＴマトリクス基
板のパターンを形成する場合に使用される。また、図７
において、第１列，第２列が第１の領域１００、第８
列，第９列が第２の領域２００、第３列〜第７列が境界
部の第３の領域３００となる。
【００３４】なお、図２及び図３のレチクルＲＴａ２，
ＲＴｂ２は、後述する製造工程において、ＴＦＴのソー
ス／ドレイン電極、ドレインバスライン及び蓄積容量の
対向電極をパターニングする際に用いられる。
ＲＴｂ２は、後述する製造工程において、ＴＦＴのソー
ス／ドレイン電極、ドレインバスライン及び蓄積容量の
対向電極をパターニングする際に用いられる。
【００３５】図２に示すレチクルＲＴａ２は、第１の領
域１００及び第３の領域３００にパターンを形成するも
ので、第１の領域（第１列，第２列）に対応する部分に
は、基本単位パターン１０に対応するパターン形成領域
１０−１が設けられている。パターン形成領域１０−１
には、ＴＦＴのソース／ドレイン電極、ドレインバスラ
イン及び蓄積容量の対向電極に対応するパターンが設け
られており、ドレインバスラインに対応するパターンが
領域内の縁部に設けられている。
域１００及び第３の領域３００にパターンを形成するも
ので、第１の領域（第１列，第２列）に対応する部分に
は、基本単位パターン１０に対応するパターン形成領域
１０−１が設けられている。パターン形成領域１０−１
には、ＴＦＴのソース／ドレイン電極、ドレインバスラ
イン及び蓄積容量の対向電極に対応するパターンが設け
られており、ドレインバスラインに対応するパターンが
領域内の縁部に設けられている。
【００３６】また、第３の領域（第３列〜第７列）に対
応する部分には、３種類のパターン形成領域２２−１，
２２ａ−１，２２ｂ−１、及び、露光を行わないパター
ン非形成領域である３種類の遮光領域２０−１，２０ａ
−１，２０ｂ−１が設けられている。
応する部分には、３種類のパターン形成領域２２−１，
２２ａ−１，２２ｂ−１、及び、露光を行わないパター
ン非形成領域である３種類の遮光領域２０−１，２０ａ
−１，２０ｂ−１が設けられている。
【００３７】パターン形成領域２２−１には、隣合う２
つのパターン形成領域１０−１のパターンが分割されて
半分ずつのパターンを合わせたパターンが設けられてお
り、ドレインバスラインに対応するパターンが領域内の
中央部に配置され、遮光パターンエッジからは離れて配
置されている。また、パターン形成領域２２ａ−１に
は、パターン形成領域１０−１の右半分のパターン、す
なわち、ソース／ドレイン電極、ドレインバスライン及
び対向電極の一部のパターンが設けられている。パター
ン形成領域２２ｂ−１には、パターン形成領域１０−１
の左半分のパターン、すなわち、対向電極の一部のパタ
ーンが設けられている。
つのパターン形成領域１０−１のパターンが分割されて
半分ずつのパターンを合わせたパターンが設けられてお
り、ドレインバスラインに対応するパターンが領域内の
中央部に配置され、遮光パターンエッジからは離れて配
置されている。また、パターン形成領域２２ａ−１に
は、パターン形成領域１０−１の右半分のパターン、す
なわち、ソース／ドレイン電極、ドレインバスライン及
び対向電極の一部のパターンが設けられている。パター
ン形成領域２２ｂ−１には、パターン形成領域１０−１
の左半分のパターン、すなわち、対向電極の一部のパタ
ーンが設けられている。
【００３８】また、遮光領域２０−１，２０ａ−１，２
０ｂ−１は、それぞれパターン形成領域２２−１，２２
ａ−１，２２ｂ−１に対応する領域を遮光するものとな
っており、パターン形成領域２２−１，２２ａ−１，２
２ｂ−１、及び、遮光領域２０−１，２０ａ−１，２０
ｂ−１は千鳥状に配置されている。
０ｂ−１は、それぞれパターン形成領域２２−１，２２
ａ−１，２２ｂ−１に対応する領域を遮光するものとな
っており、パターン形成領域２２−１，２２ａ−１，２
２ｂ−１、及び、遮光領域２０−１，２０ａ−１，２０
ｂ−１は千鳥状に配置されている。
【００３９】一方、図３に示すレチクルＲＴａ２は、第
２の領域２００及び第３の領域３００にパターンを形成
するもので、第２の領域（第８列，第９列）に対応する
部分には、基本単位パターン１０に対応するパターン形
成領域１０−１が設けられている。パターン形成領域１
０−１には、図２のレチクルＲＴａ２のパターン形成領
域１０−１と同様なパターンが設けられている。また、
第３の領域（第３列〜第７列）に対応する部分には、３
種類のパターン形成領域２２−１，２２ａ−１，２２ｂ
−１、及び、露光を行わないパターン非形成領域である
３種類の遮光領域２０−１，２０ａ−１，２０ｂ−１が
設けられているが、これも図２のレチクルＲＴａ２と同
様なパターンが設けられている。
２の領域２００及び第３の領域３００にパターンを形成
するもので、第２の領域（第８列，第９列）に対応する
部分には、基本単位パターン１０に対応するパターン形
成領域１０−１が設けられている。パターン形成領域１
０−１には、図２のレチクルＲＴａ２のパターン形成領
域１０−１と同様なパターンが設けられている。また、
第３の領域（第３列〜第７列）に対応する部分には、３
種類のパターン形成領域２２−１，２２ａ−１，２２ｂ
−１、及び、露光を行わないパターン非形成領域である
３種類の遮光領域２０−１，２０ａ−１，２０ｂ−１が
設けられているが、これも図２のレチクルＲＴａ２と同
様なパターンが設けられている。
【００４０】また、レチクルＲＴａ２及びレチクルＲＴ
ｂ２のそれぞれに形成される遮光領域２０−１，２０ａ
−１，２０ｂ−１、および、パターン形成領域２２−
１，２２ａ−１，２２ｂ−１は、相補的な位置に配置さ
れており、図２及び図３の例では、各レチクル内では千
鳥状に配置されている。
ｂ２のそれぞれに形成される遮光領域２０−１，２０ａ
−１，２０ｂ−１、および、パターン形成領域２２−
１，２２ａ−１，２２ｂ−１は、相補的な位置に配置さ
れており、図２及び図３の例では、各レチクル内では千
鳥状に配置されている。
【００４１】上記実施の形態では、基本単位パターンを
分割して組み合わせているので、他方のレチクルの遮光
パターンによる回折光の影響を受けやすいパターン、例
えば、ドレインバスラインのパターンのように細長く、
本来、基本単位パターン内ではエッジ近傍に配置される
ようなパターンを、パターン形成領域の中央近傍に配置
することが可能である。よって、図１５での間隔Ｌを大
きくとることができ、遮光パターンのエッジから回折し
てくる光の影響を受けずに済む。よって、形状が良好な
所望のパターンを得ることができる。
分割して組み合わせているので、他方のレチクルの遮光
パターンによる回折光の影響を受けやすいパターン、例
えば、ドレインバスラインのパターンのように細長く、
本来、基本単位パターン内ではエッジ近傍に配置される
ようなパターンを、パターン形成領域の中央近傍に配置
することが可能である。よって、図１５での間隔Ｌを大
きくとることができ、遮光パターンのエッジから回折し
てくる光の影響を受けずに済む。よって、形状が良好な
所望のパターンを得ることができる。
【００４２】さらに、上記実施の形態では、本来、一体
の連続パターンであるものを分割しているので、分割さ
れたそれぞれのパターンは遮光領域の遮光パターンと接
続された遮光パターンとなる。レチクルの位置合わせ精
度や遮光パターンの形状についてのマージンに余裕がで
きる。
の連続パターンであるものを分割しているので、分割さ
れたそれぞれのパターンは遮光領域の遮光パターンと接
続された遮光パターンとなる。レチクルの位置合わせ精
度や遮光パターンの形状についてのマージンに余裕がで
きる。
【００４３】次に、図２及び図３のレチクルＲＴａ２，
ＲＴｂ２が使用される、ＴＦＴマトリクス基板の製造方
法について説明する。
ＲＴｂ２が使用される、ＴＦＴマトリクス基板の製造方
法について説明する。
【００４４】図８は、図７のＴＦＴマトリクス基板５０
の基本画素単位４０を示す図であり、図９は図８におけ
るＡ−Ａ線での断面図である。
の基本画素単位４０を示す図であり、図９は図８におけ
るＡ−Ａ線での断面図である。
【００４５】画素４０は、ゲートバスライン３２とドレ
インバスライン３４が基板３０上に絶縁膜を介して直交
して設けられ、その交点付近にＴＦＴ３６が形成され
る。ＴＦＴ３６のドレイン電極３６Ｄは、ドレインバス
ライン３４から延びゲート電極を兼ねるゲートバスライ
ン３２上に、ゲート絶縁膜や半導体膜等を介して配置さ
れる。さらにソース電極３６Ｓがドレイン電極３６Ｄに
対向するように離間して配置される。ソース電極３６Ｓ
はコンタクトホール４４を介して画素電極３８と接続さ
れる。画素領域の中心部近傍には、ゲートバスラインと
同層に設けられた蓄積容量バスライン４１が配置され
る。蓄積容量バスライン４１上に、ゲート絶縁膜や動作
半導体膜等を介して対抗電極４２が設けられる。また、
ここで蓄積容量が形成される。対抗電極４２はコンタク
トホールを介して画素電極３８と接続される。
インバスライン３４が基板３０上に絶縁膜を介して直交
して設けられ、その交点付近にＴＦＴ３６が形成され
る。ＴＦＴ３６のドレイン電極３６Ｄは、ドレインバス
ライン３４から延びゲート電極を兼ねるゲートバスライ
ン３２上に、ゲート絶縁膜や半導体膜等を介して配置さ
れる。さらにソース電極３６Ｓがドレイン電極３６Ｄに
対向するように離間して配置される。ソース電極３６Ｓ
はコンタクトホール４４を介して画素電極３８と接続さ
れる。画素領域の中心部近傍には、ゲートバスラインと
同層に設けられた蓄積容量バスライン４１が配置され
る。蓄積容量バスライン４１上に、ゲート絶縁膜や動作
半導体膜等を介して対抗電極４２が設けられる。また、
ここで蓄積容量が形成される。対抗電極４２はコンタク
トホールを介して画素電極３８と接続される。
【００４６】次に、図９の断面図も参照しながら、製造
工程を説明する。
工程を説明する。
【００４７】まず、ガラス基板３０上にクロム等の金属
層を堆積し、第１のフォト工程によりパターニングし
て、ゲートバスライン３２及び蓄積容量バスライン４１
を形成する。
層を堆積し、第１のフォト工程によりパターニングし
て、ゲートバスライン３２及び蓄積容量バスライン４１
を形成する。
【００４８】次に、窒化シリコン膜からなるゲート絶縁
膜５２、アモルファスシリコン層、窒化シリコン膜を連
続的に堆積し、第２のフォト工程により、上層の窒化シ
リコン膜をゲートバスライン３２上に残し、チャネルス
トッパ５６を形成する。
膜５２、アモルファスシリコン層、窒化シリコン膜を連
続的に堆積し、第２のフォト工程により、上層の窒化シ
リコン膜をゲートバスライン３２上に残し、チャネルス
トッパ５６を形成する。
【００４９】次に、ｎ+ 型アモルファスシリコン層、ク
ロム等の金属膜を堆積し、第３のフォト工程で、金属
膜、ｎ+ 型アモルファスシリコン層及びアモルファスシ
リコン層までをパターニングして、動作半導体層５４
Ｔ、ｎ+ 型アモルファスシリコン層５８Ｄ及び金属層６
０Ｄからなるドレイン電極、ｎ+ 型アモルファスシリコ
ン層５８Ｓ及び金属層６０Ｓからなるソース電極３６
Ｓ、ｎ+ 型アモルファスシリコン層５８Ｃ及び金属層６
０Ｃからなる蓄積容量の対向電極４２が形成される。ま
た、図９には図示されないドレインバスラインも同時に
形成される。
ロム等の金属膜を堆積し、第３のフォト工程で、金属
膜、ｎ+ 型アモルファスシリコン層及びアモルファスシ
リコン層までをパターニングして、動作半導体層５４
Ｔ、ｎ+ 型アモルファスシリコン層５８Ｄ及び金属層６
０Ｄからなるドレイン電極、ｎ+ 型アモルファスシリコ
ン層５８Ｓ及び金属層６０Ｓからなるソース電極３６
Ｓ、ｎ+ 型アモルファスシリコン層５８Ｃ及び金属層６
０Ｃからなる蓄積容量の対向電極４２が形成される。ま
た、図９には図示されないドレインバスラインも同時に
形成される。
【００５０】図２及び図３のレチクルＲＴａ２，ＲＴｂ
２は、この第３のフォト工程で使用される。具体的に
は、上記工程で金属膜を堆積した後、全面にレジストが
塗布される。その後、まずレチクルＲＴａ２を使用し、
ＴＦＴマトリクスの第１の領域１００及び第３の領域を
露光する。次いで、レチクルＲＴｂ２を使用し、第２の
領域及び第３の領域を露光する。そしてレジストを現像
し、エッチングによりパターニングを行う。
２は、この第３のフォト工程で使用される。具体的に
は、上記工程で金属膜を堆積した後、全面にレジストが
塗布される。その後、まずレチクルＲＴａ２を使用し、
ＴＦＴマトリクスの第１の領域１００及び第３の領域を
露光する。次いで、レチクルＲＴｂ２を使用し、第２の
領域及び第３の領域を露光する。そしてレジストを現像
し、エッチングによりパターニングを行う。
【００５１】次いで、窒化シリコン膜からなる保護膜６
２を形成し、第４のフォト工程により、コンタクトホー
ル４４，４６を形成する。
２を形成し、第４のフォト工程により、コンタクトホー
ル４４，４６を形成する。
【００５２】次いで、ＩＴＯからなる透明導電膜を堆積
し、第５のフォト工程により、ＩＴＯを画素電極３８の
形状にパターニングする。
し、第５のフォト工程により、ＩＴＯを画素電極３８の
形状にパターニングする。
【００５３】そして、配向膜６４を全面に形成して、Ｔ
ＦＴマトリクス基板が完成する。さらに、ＩＴＯからな
る共通電極、さらに必要に応じてカラーフィルタが形成
された対向基板（ＣＦ基板）を貼りあわせ、液晶を注入
すれば液晶パネルとなる。
ＦＴマトリクス基板が完成する。さらに、ＩＴＯからな
る共通電極、さらに必要に応じてカラーフィルタが形成
された対向基板（ＣＦ基板）を貼りあわせ、液晶を注入
すれば液晶パネルとなる。
【００５４】
【発明の効果】以上、詳述したように、本発明によれ
ば、複数の露光マスクによりパターンを繋ぎ合わせる境
界部において、遮光パターンエッジ部の回折光による影
響を受けやすい所望のパターンを、影響を受けにくい位
置に移動させているのと同じであるため、回折光による
パターンの細りなどを回避することが可能となり、よっ
て、良好なパターン形成を実現できると言う効果があ
る。
ば、複数の露光マスクによりパターンを繋ぎ合わせる境
界部において、遮光パターンエッジ部の回折光による影
響を受けやすい所望のパターンを、影響を受けにくい位
置に移動させているのと同じであるため、回折光による
パターンの細りなどを回避することが可能となり、よっ
て、良好なパターン形成を実現できると言う効果があ
る。
【図１】本発明の原理を示す図である。
【図２】本発明の一実施形態のレチクルを示す図であ
る。（その１）
る。（その１）
【図３】本発明の一実施形態のレチクルを示す図であ
る。（その２）。
る。（その２）。
【図４】ＴＦＴマトリクス基板を示す図である。
【図５】画素領域を示す図である。
【図６】図５でのＡ−Ａ線断面図示す図である。
【図７】従来例を示す図である。
【図８】従来例のレチクルを示す図である。（その１）
【図９】従来例のレチクルを示す図である。（その２）
【図１０】従来の問題点を説明する図。（その１）
【図１１】従来の問題点を説明する図。（その２）
【図１２】従来の問題点を説明する図。（その３）
ＲＴａ１，ＲＴａ２，ＲＴａ３，ＲＴａ４ レチクル ＲＴｂ１，ＲＴｂ２，ＲＴｂ３，ＲＴｂ４ レチクル １０，４０ 基本単位パターン ２０，２０ａ，２０ｂ 遮光領域 ２２，２２ａ，２２ｂ パターン形成領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６１２Ｄ ６２７Ｃ Ｆターム(参考） 2H092 JA26 JB69 KA05 KA12 KA18 KB24 MA16 NA29 2H095 BB02 BC09 2H097 AA12 LA12 5F046 AA11 AA25 5F110 AA28 BB02 CC07 DD02 EE04 FF03 GG02 GG15 HK04 HK09 HK16 HK21 HL07 NN02 NN16 NN24 NN72 QQ01
Claims (5)
- 【請求項１】 基本となる第１のパターンが繰り返し配
列されたパターン群を複数の露光マスクを用いて形成す
るパターン形成方法であって、 第１の露光マスクで露光される第１の領域と、第２の露
光マスクで露光される第２の領域との間に挟まれた第３
の領域を、前記第１の露光マスク及び前記第２の露光マ
スクで相補的に露光するに際し、前記第３の領域を露光
する繰り返し単位パターンを前記第１のパターンとは異
なるパターンとしたことを特徴とするパターン形成方
法。 - 【請求項２】 前記単位パターンは、前記第１のパター
ンを分割したパターンであることを特徴とする請求項１
記載のパターン形成方法。 - 【請求項３】 前記単位パターンは、一の前記第１のパ
ターンを分割した一部分と、隣接する他の前記第１のパ
ターンを分割した一部分をあわせたパターンであること
を特徴とする請求項１記載のパターン形成方法。 - 【請求項４】 請求項１乃至請求項４のいずれかに記載
のパターン形成方法を用いて、ゲートバスライン及びド
レインバスラインの少なくともいずれかを形成する工程
を有することを特徴とする薄膜トランジスタマトリクス
基板の製造方法。 - 【請求項５】 境界部を重ね合わせてパターンを繋ぎ合
わせ、基本となる第１のパターンが繰り返し配列された
パターン群を形成する複数枚からなる露光マスクであっ
て、 境界部のパターン形成領域は前記複数枚の露光マスクで
相補的に形成され、前記パターン形成領域の露光パター
ンは前記第１のパターンとは異なることを特徴とする露
光マスク。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000295275A JP4619508B2 (ja) | 2000-09-27 | 2000-09-27 | パターン形成方法、薄膜トランジスタマトリクス基板の製造方法および露光マスク |
| KR1020010058015A KR100658123B1 (ko) | 2000-09-27 | 2001-09-19 | 패턴 형성 방법, 박막트랜지스터 매트릭스 기판의 제조방법 및 노광 마스크 |
| US09/961,871 US6653177B2 (en) | 2000-09-27 | 2001-09-24 | Patterning method, thin film transistor matrix substrate manufacturing method, and exposure mask |
| TW090123615A TW539919B (en) | 2000-09-27 | 2001-09-25 | Patterning method, thin film transistor matrix substrate manufacturing method, and exposure mask |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000295275A JP4619508B2 (ja) | 2000-09-27 | 2000-09-27 | パターン形成方法、薄膜トランジスタマトリクス基板の製造方法および露光マスク |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002107905A true JP2002107905A (ja) | 2002-04-10 |
| JP4619508B2 JP4619508B2 (ja) | 2011-01-26 |
Family
ID=18777725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000295275A Expired - Fee Related JP4619508B2 (ja) | 2000-09-27 | 2000-09-27 | パターン形成方法、薄膜トランジスタマトリクス基板の製造方法および露光マスク |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6653177B2 (ja) |
| JP (1) | JP4619508B2 (ja) |
| KR (1) | KR100658123B1 (ja) |
| TW (1) | TW539919B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9245930B2 (en) | 2011-09-02 | 2016-01-26 | Joled Inc. | Method of manufacturing display panel |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4365594B2 (ja) * | 2003-01-27 | 2009-11-18 | シャープ株式会社 | パターン形成方法、薄膜トランジスタ基板の製造方法、液晶表示装置の製造方法、及び露光マスク |
| KR101085139B1 (ko) * | 2004-12-03 | 2011-11-21 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR101143005B1 (ko) * | 2004-12-14 | 2012-05-08 | 삼성전자주식회사 | 마스크 및 이를 이용한 반도체 소자의 제조 방법 및 박막트랜지스터 표시판의 제조 방법 |
| CN102929097A (zh) * | 2012-10-17 | 2013-02-13 | 深圳市华星光电技术有限公司 | 光罩、tft玻璃基板及其制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0250130A (ja) * | 1988-08-12 | 1990-02-20 | Hitachi Ltd | 液晶ディスプレイおよびその製造方法 |
| JPH09101541A (ja) * | 1995-10-05 | 1997-04-15 | Toshiba Corp | 表示装置用アレイ基板及びその製造方法 |
| JPH09236930A (ja) * | 1995-12-26 | 1997-09-09 | Fujitsu Ltd | パターン形成方法、一組の露光マスク、薄膜トランジスタマトリクス装置及びその製造方法、液晶表示装置及びその製造方法 |
| JPH1010702A (ja) * | 1996-06-19 | 1998-01-16 | Mitsubishi Electric Corp | 半導体装置の製法および該製法に用いられるフォトマスク |
| JPH11258629A (ja) * | 1998-03-12 | 1999-09-24 | Toshiba Electronic Engineering Corp | 液晶表示装置の製造方法 |
| JP2000066235A (ja) * | 1998-08-20 | 2000-03-03 | Mitsubishi Electric Corp | 液晶表示装置およびその製造方法 |
| JP2002107758A (ja) * | 2000-09-21 | 2002-04-10 | Internatl Business Mach Corp <Ibm> | 液晶表示装置の製造方法、表示装置の製造方法、及び液晶表示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5795686A (en) * | 1995-12-26 | 1998-08-18 | Fujitsu Limited | Pattern forming method and method of manufacturing liquid crystal display device |
-
2000
- 2000-09-27 JP JP2000295275A patent/JP4619508B2/ja not_active Expired - Fee Related
-
2001
- 2001-09-19 KR KR1020010058015A patent/KR100658123B1/ko not_active IP Right Cessation
- 2001-09-24 US US09/961,871 patent/US6653177B2/en not_active Expired - Lifetime
- 2001-09-25 TW TW090123615A patent/TW539919B/zh not_active IP Right Cessation
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0250130A (ja) * | 1988-08-12 | 1990-02-20 | Hitachi Ltd | 液晶ディスプレイおよびその製造方法 |
| JPH09101541A (ja) * | 1995-10-05 | 1997-04-15 | Toshiba Corp | 表示装置用アレイ基板及びその製造方法 |
| JPH09236930A (ja) * | 1995-12-26 | 1997-09-09 | Fujitsu Ltd | パターン形成方法、一組の露光マスク、薄膜トランジスタマトリクス装置及びその製造方法、液晶表示装置及びその製造方法 |
| JPH1010702A (ja) * | 1996-06-19 | 1998-01-16 | Mitsubishi Electric Corp | 半導体装置の製法および該製法に用いられるフォトマスク |
| JPH11258629A (ja) * | 1998-03-12 | 1999-09-24 | Toshiba Electronic Engineering Corp | 液晶表示装置の製造方法 |
| JP2000066235A (ja) * | 1998-08-20 | 2000-03-03 | Mitsubishi Electric Corp | 液晶表示装置およびその製造方法 |
| JP2002107758A (ja) * | 2000-09-21 | 2002-04-10 | Internatl Business Mach Corp <Ibm> | 液晶表示装置の製造方法、表示装置の製造方法、及び液晶表示装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9245930B2 (en) | 2011-09-02 | 2016-01-26 | Joled Inc. | Method of manufacturing display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| TW539919B (en) | 2003-07-01 |
| JP4619508B2 (ja) | 2011-01-26 |
| US20020039841A1 (en) | 2002-04-04 |
| KR20020025018A (ko) | 2002-04-03 |
| US6653177B2 (en) | 2003-11-25 |
| KR100658123B1 (ko) | 2006-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100391157B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| JP4854181B2 (ja) | 多重ドメイン液晶表示装置及びその薄膜トランジスタ基板 | |
| US6653028B2 (en) | Photo mask for fabricating a thin film transistor liquid crystal display | |
| US8917371B2 (en) | Liquid crystal display comprising two pixel regions juxtaposed along a signal line and separated by a gap wherein a pixel electrode is formed in one pixel region and a common electrode is formed in the other pixel region | |
| US20070187691A1 (en) | Thin film transistor array panel and liquid crystal display including the panel | |
| JP5133512B2 (ja) | 液晶表示装置及びその製造方法 | |
| US8269937B2 (en) | Substrate for liquid crystal display device including peripheral lines having openings and fabricating method thereof | |
| KR100387143B1 (ko) | 패턴형성방법및액정표시장치의제조방법 | |
| JP2005018079A (ja) | 薄膜トランジスタ表示板及びこれを含む液晶表示装置 | |
| JP3592419B2 (ja) | 液晶表示パネル | |
| JPH09236930A (ja) | パターン形成方法、一組の露光マスク、薄膜トランジスタマトリクス装置及びその製造方法、液晶表示装置及びその製造方法 | |
| KR100329210B1 (ko) | 액정표시장치의 제조방법 | |
| US6853408B2 (en) | CF on TFT liquid crystal display having reduced dot defects | |
| JP4619508B2 (ja) | パターン形成方法、薄膜トランジスタマトリクス基板の製造方法および露光マスク | |
| KR20020011573A (ko) | 액정 표시 장치 및 그의 제조 방법 | |
| US7279257B2 (en) | Pattern forming method, method of manufacturing thin film transistor substrate, method of manufacturing liquid crystal display and exposure mask | |
| JP4221074B2 (ja) | 液晶表示装置の製造方法 | |
| US20140017602A1 (en) | Photo mask and method of manufacturing in-plane switching mode liquid crystal display device using the same | |
| JP2003156831A (ja) | マスク、マスクの製造方法、及びマスクの製造装置 | |
| JP2002182242A (ja) | 液晶表示装置の製造方法 | |
| JP2629743B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100870012B1 (ko) | 액정 표시 장치 | |
| JP5346494B2 (ja) | 表示装置およびその製造方法 | |
| KR100811641B1 (ko) | 액정 표시 장치 및 그의 제조 방법 | |
| JP2004061618A (ja) | マスク製造方法、マスクパターンレイアウトプログラムを記憶した記憶媒体、及びマスク製造装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040527 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040601 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061011 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091019 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100823 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100901 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101027 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4619508 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |