KR100658123B1 - 패턴 형성 방법, 박막트랜지스터 매트릭스 기판의 제조방법 및 노광 마스크 - Google Patents

패턴 형성 방법, 박막트랜지스터 매트릭스 기판의 제조방법 및 노광 마스크 Download PDF

Info

Publication number
KR100658123B1
KR100658123B1 KR1020010058015A KR20010058015A KR100658123B1 KR 100658123 B1 KR100658123 B1 KR 100658123B1 KR 1020010058015 A KR1020010058015 A KR 1020010058015A KR 20010058015 A KR20010058015 A KR 20010058015A KR 100658123 B1 KR100658123 B1 KR 100658123B1
Authority
KR
South Korea
Prior art keywords
pattern
region
exposure mask
forming
bus line
Prior art date
Application number
KR1020010058015A
Other languages
English (en)
Other versions
KR20020025018A (ko
Inventor
다키자와히데아키
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20020025018A publication Critical patent/KR20020025018A/ko
Application granted granted Critical
Publication of KR100658123B1 publication Critical patent/KR100658123B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 복수매의 노광 마스크를 사용하여 전체의 패턴 군(群)을 형성할 때에, 연결을 행하는 경계부에서 패턴의 축소 등이 발생하지 않고, 원하는 양호한 패턴 형성을 행하는 것이 가능한 패턴 형성 방법을 제공하는 것을 과제로 한다.
본 발명은 기본으로 되는 제 1 패턴이 반복 배열된 패턴 군을 복수의 노광 마스크를 사용하여 형성하는 패턴 형성 방법으로서, 제 1 노광 마스크에 의해 노광되는 제 1 영역과 제 2 노광 마스크에 의해 노광되는 제 2 영역 사이에 끼워진 제 3 영역을 제 1 노광 마스크 및 제 2 노광 마스크에 의해 상보적으로 노광시킬 때, 제 3 영역을 노광시키는 반복 단위 패턴을 제 1 패턴과는 상이한 패턴으로 한다.
박막 트랜지스터, 노광 마스크

Description

패턴 형성 방법, 박막트랜지스터 매트릭스 기판의 제조 방법 및 노광 마스크{PATTERN FORMING METHOD, METHOD FOR MANUFACTURING MATRIX SUBSTRATE OF THIN FILM TRANSISTOR, AND LIGHT EXPOSURE MASK}
도 1은 본 발명의 원리를 나타내는 도면.
도 2는 본 발명의 일 실시형태의 레티클(reticle)을 나타내는 제 1 도면.
도 3은 본 발명의 일 실시형태의 레티클을 나타내는 제 2 도면.
도 4는 TFT 매트릭스 기판을 나타내는 도면.
도 5는 화소 영역을 나타내는 도면.
도 6은 도 5에서의 A-A선 단면도를 나타내는 도면.
도 7은 종래예를 나타내는 도면.
도 8은 종래예의 레티클을 나타내는 제 1 도면.
도 9는 종래예의 레티클을 나타내는 제 2 도면.
도 10은 종래의 문제점을 설명하는 제 1 도면.
도 11은 종래의 문제점을 설명하는 제 2 도면.
도 12는 종래의 문제점을 설명하는 도면(그 3).
* 도면의 주요부분에 대한 부호의 설명
RTa1, RTa2, RTa3, RTa4 : 레티클(reticle)
RTb1, RTb2, RTb3, RTb4 : 레티클
10, 40 : 기본 단위 패턴
20, 20a, 20b : 차광 영역
22, 22a, 22b : 패턴 형성 영역
본 발명은 패턴 형성 방법 및 TFT(박막 트랜지스터) 매트릭스 기판의 제조 방법에 관한 것으로, 보다 상세하게는, 패턴을 서로 연결하여 하나의 전체 패턴을 형성하는 패턴 형성 방법과 그 패턴 형성 방법을 사용한 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
최근, 퍼스널 컴퓨터의 디스플레이 또는 벽걸이 텔레비전으로서 TFT 매트릭스형 컬러 액정표시장치가 보급되고 있다. 그리고, 그것에 따라 액정표시장치는 대화면화가 진행되고 있다.
이 표시장치를 저렴하게 제조하기 위해서는, 보다 적은 공정에 의해 양호한 제조수율로 TFT 매트릭스를 형성하는 것이 중요하고, 다수 패턴을 동시에 전사(轉寫)할 수 있는 레티클(노광 마스크)을 사용한 포토리소그래피 기술이 주류를 이루고 있다. 통상, 하나의 패터닝 공정당 1개의 레티클(하나의 층이라고 칭함)이 사용된다.
그런데, 대화면의 것으로 되면 기판이 대형화되기 때문에, 노광장치의 구조 상 1개 층의 전체 패턴을 동시에 전사하는 것이 곤란해진다. 따라서, 1개 층의 전체 패턴 영역을 복수의 부분 영역으로 분할하여 그 부분 영역마다 복수의 레티클을 형성한다. 그리고, 전체 패턴을 형성할 경우에는, 동일한 레지스트막에 대하여 노광시켜야 하는 부분 영역 이외의 다른 영역을 차광시키고, 부분 영역마다 각각 별도로 노광시켜 전체 패턴을 형성하도록 하고 있다.
도 4에 간략화한 TFT 매트릭스 기판(50)을 나타낸다. 도 4에서는 화소 수를 간략화하여 나타내고 있으며, TFT(36)에 의해 구동되는 기본 화소 단위(40)가 세로 6행 ×가로 9열의 매트릭스 형태로 배치되어 있다. 구성을 간단하게 설명하면, 유리기판(30) 상에 게이트 버스 라인(32)과 드레인 버스 라인(34)이 서로 수직으로 되도록 배치되고, 게이트 버스 라인(32)과 드레인 버스 라인(34)의 교점 부근에 TFT(36)(구성은 후술)가 배치된다. TFT(36)의 게이트가 게이트 버스 라인(32)에 접속되고, 드레인이 드레인 버스 라인(34)에 접속된다. 또한, TFT(36)의 소스 전극이 화소 전극(38)에 접속된다. 이 서로 접속되는 TFT(36), 화소 전극(38), 게이트 버스 라인(32) 및 드레인 버스 라인(34)으로 이루어진 단위 영역을 여기서는 기본 화소 단위라고 부르거나, 또는 그 영역 내의 패턴을 기본 단위 패턴이라고 부른다.
이 도 4에 나타낸 바와 같은 TFT 매트릭스를 2개의 레티클을 사용하여 형성할 경우, 제 1열 내지 제 4열의 영역(왼쪽 영역)과 제 5열 내지 제 9열의 영역(오른쪽 영역)으로 직선적인 경계선에 의해 단순하게 2분할하는 방법을 생각할 수 있다. 여기서, 도 5의 평면도 및 도 6의 단면도(도 5의 A-A선 단면도)로부터 알 수 있듯이, TFT(36)는 위치 맞춤 정확도를 고려하여 게이트 전극(32)(게이트 버스 라인(32)이 겸함)과 소스 전극(36S) 및 드레인 전극(36D)이 겹치도록 형성되어 있기 때문에, 게이트 전극(32)과 소스 전극(36S) 사이에 부유(浮遊) 용량 Cgs가 생긴다. 그래서, 상기 왼쪽 영역과 오른쪽 영역을 각각 별도로 위치 맞춤하면, 왼쪽 영역 TFT(36)와 오른쪽 영역 TFT(36)에서 소스 전극(36S)과 게이트 전극(32)의 겹침 폭이 상이해지는 경우가 있다. 이 경우, 왼쪽 영역 TFT와 오른쪽 영역 TFT(36)의 Cgs가 상이하기 때문에, 각 영역에서 소스 전압에 차가 생기고, 더 나아가서는 투과율의 차를 초래한다. 이것에 의해, 2개의 영역 사이에서 휘도 차가 생겨 표시 불균일로 된다. 또한, 상기의 예에서는 좌우로 분할했으나, 실제로는 화소 수가 많기 때문에, 좌우방향의 분할뿐만 아니라 상하방향에서의 분할도 있어, 모든 방향에서 위치 맞춤 어긋남이 발생할 가능성이 있다.
이 표시 불균일을 해결하는 방법으로서, 일본국 특개평9-236930호 공보 등에 서로 다른 노광 마스크에 의해 형성하는 단위 패턴 군의 연결부에서 서로 다른 노광 마스크에 따른 단위 패턴을 뒤섞어서 배열시키는 패턴 형성 방법이 개시되어 있다.
도 7은 상기 문헌에 기재된 종래기술의 개략을 나타내는 도면으로서, 2개의(1세트의) 레티클을 나타내고 있다. 레티클(RTa3, RTb3)은 세로 6행 ×가로 6열의 TFT 매트릭스를 형성하기 위한 것이다. 또한, 실제로는 복수층의 노광 공정이 있어 각층에서 노광 패턴은 상이하지만, 여기서는 설명의 간단화를 위해, 기본 화소 단위(72)를 알 수 있도록 게이트 버스 라인(66), 드레인 버스 라인, TFT(70) 및 화소 전극의 간략 패턴을 도시했다.
가로 6열의 TFT 매트릭스는 2열마다 제 1 영역(제 1열, 제 2열), 제 2 영역(제 5열, 제 6열) 및 제 3 영역(제 3열, 제 4열)으로 나뉘고, 제 3 영역이 2개의 레티클에 의해 패턴을 형성할 때의 연결부인 경계부로 된다. 따라서, 레티클(RTa3)에는 제 1 영역에 대응하는 영역(10O)에 기본 화소 단위(72)를 노광시키기 위한 패턴 형성 영역(78)이 설치되고, 제 3 영역에 대응하는 영역(300a')에 패턴 형성 영역(78)과 노광을 행하지 않는 패턴 비(非)형성 영역인 차광 영역(76)이 지그재그 형상으로 설치되어 있다. 또한, 레티클(RTa3)에는 제 2 영역에 대응하는 영역(200)에 기본 화소 단위(72)를 노광시키기 위한 패턴 형성 영역(78)이 설치되고, 제 3 영역에 대응하는 영역(300a')에 패턴 형성 영역(78)과 노광을 행하지 않는 패턴 비형성 영역인 차광 영역(76)이 레티클(RTa3)과는 반대의 지그재그 형상으로(서로 보충하도록) 설치되어 있다. 따라서, 제 3 영역의 기본 화소 단위(72)는 레티클(RTa3, RTb3)의 한쪽을 사용했을 때에 노광되어 패턴이 형성되고, 다른쪽을 사용했을 때에는 차광 영역에 의해 노광되지 않는다.
이와 같이, 경계부를 설치하여 서로 다른 노광 마스크에 따른 단위 패턴을 경계부 내에서 뒤섞이도록 배치시킴으로써, 서로 다른 노광 마스크에 의해 형성된 패턴 사이에서 휘도 차가 생겨도 그 명확한 경계를 인식하는 것이 곤란해진다.
도 8 및 도 9는 도 7에 나타낸 패턴 형성 방법을 구체적인 패턴 형성에 적용시킬 때에 사용되는 레티클의 일부를 나타내고 있다. 레티클(RTa4, RTb4)은 도 4 에 나타낸 바와 같은 횡방향으로 9열 배열된 TFT 매트릭스의 패턴을 형성하는 것이고, 각각 제 1열 및 제 2열이 제 1 영역, 제 8열 및 제 9열이 제 2 영역, 제 3열 내지 제 7열이 제 3 영역으로 된다.
도 8에 나타낸 레티클(RTa4)은 제 1 영역 및 제 3 영역에 패턴을 형성하는 것이며, 제 1 영역(제 1열, 제 2열)에 대응하는 부분에는 기본 화소 단위(72)에 대응하는 패턴 형성 영역(78)이 설치되어 있다. 또한, 제 3 영역(제 3열 내지 제 7열)에 대응하는 부분에는 기본 화소 단위(72)의 영역에 대응하는 패턴 형성 영역(78)과 동일하게 기본 화소 단위(72)의 영역에 대응하는 차광 영역(76)이 지그재그 형상으로 설치되어 있다.
한편, 도 9에 나타낸 레티클(RTb4)은 제 2 영역 및 제 3 영역에 패턴을 형성하는 것이며, 제 3 영역(제 8열, 제 9열)에 대응하는 부분에는 기본 화소 단위(72)에 대응하는 패턴 형성 영역(78)이 설치되어 있다. 또한, 제 3 영역(제 3열 내지 제 7열)에 대응하는 부분에는 기본 화소 단위(72)의 영역에 대응하는 패턴 형성 영역(78)과 동일하게 기본 화소 단위(72)의 영역에 대응하는 차광 영역(76)이 레티클(RTa4)과는 상보적(相補的)으로 지그재그 형상으로 설치되어 있다.
레티클(RTa4, RTb4)은, 구체적으로는, TFT 매트릭스의 제조 공정에서의 드레인 전극, 소스 전극, 드레인 버스 라인 및 축적 용량의 대향 전극을 패터닝할 때에 사용되는 것이다. 즉, 상세한 공정은 후술하나, 도 8 및 도 9에서의 대향 전극(42)과 소스 전극(36S), 드레인 전극(36D) 및 드레인 버스 라인(34)은 동일한 공정에 의해 패터닝되는 것이다. 그리고, 기본 화소 단위(72)(패턴 형성 영역(78)) 내에는 대향 전극(42), 소스 전극(36S), 드레인 전극(36D) 및 드레인 버스 라인(34)에 대응하는 차광 패턴이 형성되어 있다.
도 10의 (A)는 도 8에서 원형으로 둘러싼 부분의 확대도이고, 도 10의 (B)는 도 10의 (A)의 X-X선에서의 단면도이다.
도 10의 (A)에 나타낸 바와 같이, 차광 영역(76)이 왼쪽에, 패턴 형성 영역(78)이 오른쪽에 인접하여 배치되는 부분에서는, 차광 영역(76)의 차광 패턴 오른쪽으로 그 차광 패턴의 에지를 따라 연장되고, 원하는 드레인 버스 라인 패턴에 대응하는 패턴 형성 영역(78)의 차광 패턴이 근접 배치되어 있다. 또한, 그 오른쪽에 원하는 축적 용량의 대향 전극 패턴에 대응하는 원하는 차광 패턴이 형성되어 있다. 또한, 도 10의 (B)에 나타낸 바와 같이, 레티클(RTa4)은 유리 등의 투명한 기판(80)에 크롬 등의 차광성 금속막 등으로 차광 패턴이 형성되어 있다.
다음으로, 도 11에 나타낸 바와 같이, 차광 영역(76)이 오른쪽에, 패턴 형성 영역(78)이 왼쪽에 인접하여 배치되는 부분에서는, 차광 영역(76)의 차광 패턴 왼쪽에 패턴 형성 영역(78)의 원하는 대향 전극 패턴에 대응하는 차광 패턴이 형성되어 있다. 또한, 레티클(RTb4)도 레티클(RTa4)과 동일하게, 유리 등의 투명한 기판(80)에 크롬 등의 차광성 금속막 등으로 차광 패턴이 형성되어 있다.
도 12는 도 11에 나타낸 레티클(RTb4)의 차광 패턴에 도 10의 레티클(RTa4)의 패턴 형성 영역의 차광 패턴을 겹치게한 도면이다. 레티클(RTa4)의 데이터 버스 라인에 대응하는 차광 패턴의 에지와 레티클(RTb4)의 차광 영역의 차광 패턴 에지와의 간격 L은 원하는 패턴, 즉, 대향 전극과 데이터 버스 라인의 패턴 간격 G와 관계된다. 따라서, 패턴이 미세해져 간격 G가 보다 좁아지면 간격 L도 작아진다. 또한, 레티클의 위치 맞춤 어긋남에 의해서도 간격 L이 작아지는 경우가 있다.
간격 L이 작아지면, 한쪽 레티클(예를 들어, 레티클(RTb4))에 의해 노광을 행하고 있을 때에 차광 영역(76)의 차광 패턴의 패턴 에지로부터 회절광이 들어가, 본래 노광시켜서는 안되는 영역까지 노광시키게 된다. 따라서, 예를 들어, 데이터 버스 라인일 경우, 원하는 패턴 폭보다 축소된 좁은 패턴으로 되는 경우가 있었다.
본 발명은 상기 종래기술의 문제점을 감안하여 안출된 것으로, 복수매의 노광 마스크를 사용하여 전체의 패턴 군을 형성할 때에, 연결을 행하는 경계부에서 패턴의 축소 등이 발생하지 않고, 원하는 양호한 패턴 형성을 행하는 것이 가능한 패턴 형성 방법 및 TFT 매트릭스 기판의 형성 방법을 제공하는 것을 목적으로 한다.
본 발명의 제 1 관점에 의하면, 상기 과제는 이하의 특징을 갖는 패턴 형성 방법에 의해 해결된다.
즉, 기본 단위로 되는 제 1 패턴이 반복 배열된 패턴 군을 복수의 노광 마스크를 사용하여 형성하는 패턴 형성 방법으로서, 제 1 노광 마스크에 의해 노광되는 제 1 영역과 제 2 노광 마스크에 의해 노광되는 제 2 영역 사이에 끼워진 제 3 영역을 제 1 노광 마스크 및 제 2 노광 마스크에 의해 상보적으로 노광시킬 때, 제 3 영역을 노광시키는 반복 단위 패턴을 제 1 패턴과는 상이한 패턴으로 한 패턴 형성 방법이다.
본 발명의 제 1 관점에 의하면, 제 3 영역을 노광시킬 때에는 노광 마스크에 패턴 형성 영역과 차광 영역을 설치하나, 패턴 형성 영역의 원하는 패턴이 다른 마스크에 의해 노광을 행할 때의 차광 영역에 의해 영향을 받지 않는 패턴으로 되어, 불필요한 노광에 의한 패턴의 축소화 등이 발생하지 않기 때문에, 원하는 패턴을 얻을 수 있다.
또한, 본 발명의 제 2 관점에 의하면, 상기 과제는 이하의 특징을 갖는 박막 트랜지스터 매트릭스 기판의 제조 방법에 의해 해결된다.
즉, 상기 제 1 관점에 의한 패턴 형성 방법을 이용하여, 게이트 버스 라인 및 드레인 버스 라인 중 적어도 어느 하나를 형성하는 공정을 갖는 박막 트랜지스터 매트릭스 기판의 제조 방법이다.
본 발명의 제 2 관점에 의하면, 게이트 버스 라인 또는 드레인 버스 라인 등은 기본 화소 단위의 영역 내에서 단부(端部)에 배치되어 있다. 따라서, 제 3 영역에 반복 배치되는 패턴 형성 영역을 기본 화소 단위의 패턴으로 설치하면, 복수의 노광 마스크에 의해 노광시키고 있는 동안, 게이트 버스 라인 또는 드레인 버스 라인의 패턴이 영향을 받게 되나, 기본 화소 단위와는 상이한 패턴으로 하면 영향을 받지 않고, 원하는 패턴을 얻을 수 있다.
이하, 도면을 참조하여 본 발명의 실시형태를 설명한다.
도 1은 본 발명의 기본 원리를 나타내는 것으로, 1세트의 레티클(노광 마스크)(RTa1, RTb1)을 나타내고 있다.
레티클(RTa1, RTb1)은 세로 6행 × 가로 6열의 TFT 매트릭스를 형성하는 것 이다. 또한, 실제로는 복수층의 노광 공정이 있어 각층에서 노광 패턴은 상이하지만, 여기서는 설명의 간단화를 위해, 기본 화소 단위(10)를 알 수 있도록 게이트 버스 라인(16), 드레인 버스 라인(18), TFT(12) 및 화소 전극(14)을 나타내는 간략 패턴을 도시했다.
가로 6열의 TFT 매트릭스는 2열마다 제 1 영역(제 1열, 제 2열), 제 2 영역(제 5열, 제 6열) 및 제 3 영역(제 3열, 제 4열)으로 나뉘고, 제 3 영역이 2개의 레티클에 의해 패턴을 형성할 때의 연결부인 경계부로 되어 있다. 따라서, 레티클(RTa1)에는 제 1 영역에 대응하는 영역(10O)에 기본으로 되는 제 1 패턴인 기본 화소 단위(10)의 패턴(기본 단위 패턴(10)이라고도 함)을 노광시키기 위한 패턴 형성 영역이 설치되어 있다. 또한, 제 3 영역에 대응하는 영역(300a)에는 3종류의 패턴 형성 영역(22, 22a, 22b)과 노광을 행하지 않는 패턴 비형성 영역인 3종류의 차광 영역(20, 20a, 20b)이 설치되어 있다. 본 발명의 패턴 형성 영역 및 차광 영역은 종래와 같은 기본 단위 패턴(10)과는 상이하다. 즉, 패턴 형성 영역(22)은 하나의 기본 단위 패턴(10)의 오른쪽 반분 패턴과 인접하는 또 하나의 기본 단위 패턴의 왼쪽 반분 패턴을 합친 것으로 되어 있다. 또한, 패턴 형성 영역(22a)은 기본 단위 패턴(10)의 오른쪽 반분만의 패턴으로 되어 있고, 패턴 형성 영역(22b)은 기본 단위 패턴(10)의 왼쪽 반분만의 패턴으로 되어 있다. 그리고, 차광 영역(20, 20a, 20b)은 각각 패턴 형성 영역(22, 22a, 22b)에 대응하는 영역을 차광시키는 것으로 되어 있다.
또한, 레티클(RTb1)에는 제 2 영역에 대응하는 영역(200)에 기본으로 되는 제 1 패턴인 기본 화소 단위(10)의 패턴(기본 단위 패턴(10)이라고도 함)을 노광시키기 위한 패턴 형성 영역이 설치되어 있다. 또한, 제 3 영역에 대응하는 영역(300a)에는 레티클(RTa1)과 동일하게 3종류의 패턴 형성 영역(22, 22a, 22b)과 노광을 행하지 않는 패턴 비형성 영역인 3종류의 차광 영역(20, 20a, 20b)이 설치되어 있다.
레티클(RTa1) 및 레티클(RTb1)의 각각에 형성되는 차광 영역(20, 20a, 20b) 및 패턴 형성 영역(22, 22a, 22b)은 상보적인 위치에 배치되어 있고, 도 1의 예에서는 각 레티클 내에서 지그재그 형상으로 배치되어 있다.
도 2 및 도 3은 본 발명의 일 실시예의 TFT 매트릭스 기판의 제조 방법에 사용되는 1세트의 레티클(노광 마스크) 일부를 나타내는 도면이고, 도 7에 나타낸 바와 같은 횡방향으로 9열의 화소가 배열된 TFT 매트릭스 기판의 패턴을 형성할 경우에 사용된다. 또한, 도 7에서 제 1열 및 제 2열이 제 1 영역(100), 제 8열 및 제 9열이 제 2 영역(200), 제 3열 내지 제 7열이 경계부의 제 3 영역(300)으로 된다.
또한, 도 2 및 도 3의 레티클(RTa2, RTb2)은 후술하는 제조 공정에서 TFT의 소스/드레인 전극, 드레인 버스 라인 및 축적 용량의 대향 전극을 패터닝할 때에 사용된다.
도 2에 나타낸 레티클(RTa2)은 제 1 영역(100) 및 제 3 영역(300)에 패턴을 형성하는 것으로, 제 1 영역(제 1열, 제 2열)에 대응하는 부분에는 기본 단위 패턴(10)에 대응하는 패턴 형성 영역(10-1)이 설치되어 있다. 패턴 형성 영역(10-1)에는 TFT의 소스/드레인 전극, 드레인 버스 라인 및 축적 용량의 대향 전극에 대 응하는 패턴이 형성되어 있고, 드레인 버스 라인에 대응하는 패턴이 영역 내의 에지부에 형성되어 있다.
또한, 제 3 영역(제 3열 내지 제 7열)에 대응하는 부분에는 3종류의 패턴 형성 영역(22-1, 22a-1, 22b-1) 및 노광을 행하지 않는 패턴 비형성 영역인 3종류의 차광 영역(20-1, 20a-1, 20b-1)이 설치되어 있다.
패턴 형성 영역(22-1)에는 서로 인접하는 2개의 패턴 형성 영역(10-1)의 패턴이 분할되어 반분씩의 패턴을 합친 패턴이 형성되어 있고, 드레인 버스 라인에 대응하는 패턴이 영역 내의 중앙부에 배치되며, 차광 패턴 에지로부터는 떨어져 배치되어 있다. 또한, 패턴 형성 영역(22a-1)에는 패턴 형성 영역(10-1)의 오른쪽 반분 패턴, 즉, 소스/드레인 전극, 드레인 버스 라인 및 대향 전극의 일부 패턴이 형성되어 있다. 패턴 형성 영역(22b-1)에는 패턴 형성 영역(10-1)의 왼쪽 반분 패턴, 즉, 대향 전극의 일부 패턴이 형성되어 있다.
또한, 차광 영역(20-1, 20a-1, 20b-1)은 각각 패턴 형성 영역(22-1, 22a-1, 22b-1)에 대응하는 영역을 차광시키는 것으로 되어 있고, 패턴 형성 영역(22-1, 22a-1, 22b-1) 및 차광 영역(20-1, 20a-1, 20b-1)은 지그재그 형상으로 배치되어 있다.
한편, 도 3에 나타낸 레티클(RTa2)은 제 2 영역(200) 및 제 3 영역(300)에 패턴을 형성하는 것으로, 제 2 영역(제 8열, 제 9열)에 대응하는 부분에는 기본 단위 패턴(10)에 대응하는 패턴 형성 영역(10-1)이 설치되어 있다. 패턴 형성 영역(10-1)에는 도 2의 레티클(RTa2)의 패턴 형성 영역(10-1)과 동일한 패턴이 형 성되어 있다.
또한, 제 3 영역(제 3열 내지 제 7열)에 대응하는 부분에는 3종류의 패턴 형성 영역(22-1, 22a-1. 22b-1) 및 노광을 행하지 않는 패턴 비형성 영역인 3종류의 차광 영역(20-1, 20a-1, 20b-1)이 설치되어 있으나, 이것도 도 2의 레티클(RTa2)과 동일한 패턴이 형성되어 있다.
또한, 레티클(RTa2) 및 레티클(RTb2)의 각각에 형성되는 차광 영역(20-1, 20a-1, 20b-1) 및 패턴 형성 영역(22-1, 22a-1, 22b-1)은 상보적인 위치에 배치되어 있고, 도 2 및 도 3의 예에서는 각 레티클 내에서 지그재그 형상으로 배치되어 있다.
상기 실시형태에서는 기본 단위 패턴을 분할하여 조합시키고 있기 때문에, 다른쪽 레티클의 차광 패턴에 의한 회절광의 영향을 받기 쉬운 패턴, 예를 들어, 드레인 버스 라인의 패턴과 같이 좁고 길며, 본래 기본 단위 패턴 내에서는 에지 근방에 배치되는 것과 같은 패턴을 패턴 형성 영역의 중앙 근방에 배치시키는 것이 가능하다. 따라서, 도 15에서의 간격 L을 크게 취할 수 있고, 차광 패턴의 에지로부터 회절되는 광의 영향을 받지 않게 된다. 따라서, 형상이 양호한 원하는 패턴을 얻을 수 있다.
또한, 상기 실시형태에서는 본래 일체의 연속 패턴인 것을 분할하고 있기 때문에, 분할된 각각의 패턴은 차광 영역의 차광 패턴과 접속된 차광 패턴으로 된다. 레티클의 위치 맞춤 정확도 또는 차광 패턴 형상에 대한 마진에 여유가 생긴다.
다음으로, 도 2 및 도 3의 레티클(RTa2, RTb2)이 사용되는 TFT 매트릭스 기 판의 제조 방법에 대해서 설명한다.
도 8은 도 7의 TFT 매트릭스 기판(50)의 기본 화소 단위(40)를 나타내는 도면이고, 도 9는 도 8에서의 A-A선 단면도이다.
화소(40)는 게이트 버스 라인(32)과 드레인 버스 라인(34)이 기판(30) 상에 절연막을 개재시켜 직교하여 설치되고, 그 교점 부근에 TFT(36)가 형성된다. TFT(36)의 드레인 전극(36D)은 드레인 버스 라인(34)으로부터 연장되고 게이트 전극을 겸하는 게이트 버스 라인(32) 상에 게이트 절연막 또는 반도체막 등을 개재시켜 배치된다. 또한, 소스 전극(36S)이 드레인 전극(36D)에 대향하도록 이간(離間)하여 배치된다. 소스 전극(36S)은 콘택트 홀(44)을 통하여 화소 전극(38)과 접속된다. 화소 영역의 중심부 근방에는 게이트 버스 라인과 동층에 설치된 축적 용량 버스 라인(41)이 배치된다. 축적 용량 버스 라인(41) 상에 게이트 절연막 또는 동작 반도체막 등을 개재시켜 대항 전극(42)이 설치된다. 또한, 여기서 축적 용량이 형성된다. 대향 전극(42)은 콘택트 홀을 통하여 화소 전극(38)과 접속된다.
다음으로, 도 9의 단면도도 참조하면서 제조 공정을 설명한다.
먼저, 유리기판(30) 상에 크롬 등의 금속층을 퇴적시키고, 제 1 포토리소그래피 공정에 의해 패터닝하여, 게이트 버스 라인(32) 및 축적 용량 버스 라인(41)을 형성한다.
다음으로, 질화실리콘막으로 이루어진 게이트 절연막(52), 비정질 실리콘층, 질화실리콘막을 연속적으로 퇴적시키고, 제 2 포토리소그래피 공정에 의해 상층의 질화실리콘막을 게이트 버스 라인(32) 상에 남기며, 채널 스톱퍼(56)를 형성한다.
다음으로, n+형 비정질 실리콘층, 크롬 등의 금속막을 퇴적시키고, 제 3 포토리소그래피 공정에 의해 금속막, n+형 비정질 실리콘층 및 비정질 실리콘층까지를 패터닝하여, 동작 반도체층(54T), n+형 비정질 실리콘층(58D) 및 금속층(60D)으로 이루어진 드레인 전극, n+형 비정질 실리콘층(58S) 및 금속층(60S)으로 이루어진 소스 전극(36S), n+형 비정질 실리콘층(58C) 및 금속층(60C)으로 이루어진 축적 용량의 대향 전극(42)이 형성된다. 또한, 도 9에는 드레인 버스 라인(도시 생략)도 동시에 형성된다.
도 2 및 도 3의 레티클(RTa2, RTb2)은 이 제 3 포토리소그래피 공정에서 사용된다. 구체적으로는, 상기 공정에 의해 금속막을 퇴적시킨 후, 전면(全面)에 레지스트가 도포된다. 그 후, 먼저 레티클(RTa2)을 사용하고, TFT 매트릭스의 제 1 영역(100) 및 제 3 영역을 노광시킨다. 이어서, 레티클(RTb2)을 사용하고, 제 2 영역 및 제 3 영역을 노광시킨다. 그리고, 레지스트를 현상하고, 에칭에 의해 패터닝을 행한다.
이어서, 질화실리콘막으로 이루어진 보호막(62)을 형성하고, 제 4 포토리소그래피 공정에 의해 콘택트 홀(44, 46)을 형성한다.
이어서, ITO로 이루어진 투명도전막을 퇴적시키고, 제 5 포토리소그래피 공정에 의해 ITO를 화소 전극(38) 형상으로 패터닝한다.
그리고, 배향막(64)을 전면에 형성하여 TFT 매트릭스 기판이 완성된다. 또 한, ITO로 이루어진 공통 전극, 필요에 따라 컬러 필터가 형성된 대향 기판(CF 기판)을 부착시키고, 액정을 주입하면 액정 패널로 된다.
상술한 바와 같이, 본 발명에 의하면, 복수의 노광 마스크에 의해 패턴을 연결하는 경계부에서 차광 패턴 에지부의 회절광에 의한 영향을 받기 쉬운 원하는 패턴을 영향을 받기 어려운 위치로 이동시키고 있는 것과 동일하기 때문에, 회절광에 의한 패턴의 축소 등을 회피하는 것이 가능해지고, 따라서, 양호한 패턴 형성을 실현할 수 있다는 효과가 있다.

Claims (5)

  1. 기본으로 되는 제 1 패턴이 반복 배열된 패턴 군을 복수의 노광 마스크를 사용하여 형성하는 패턴 형성 방법으로서,
    제 1 노광 마스크에 의해 노광되는 제 1 영역과 제 2 노광 마스크에 의해 노광되는 제 2 영역 사이에 끼워진 제 3 영역을 상기 제 1 노광 마스크 및 상기 제 2 노광 마스크에 의해 상보적으로 노광시킬 때, 상기 제 3 영역을 노광시키는 반복 단위 패턴을 상기 제 1 패턴과는 상이한 패턴으로 한 것을 특징으로 하는 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 단위 패턴은 상기 제 1 패턴을 분할한 패턴인 것을 특징으로 하는 패턴 형성 방법.
  3. 제 1 항에 있어서,
    상기 단위 패턴은 하나의 상기 제 1 패턴을 분할한 일 부분과 인접하는 다른 상기 제 1 패턴을 분할한 일 부분을 합친 패턴인 것을 특징으로 하는 패턴 형성 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 기재된 패턴 형성 방법을 이용하여, 게이트 버스 라인 및 드레인 버스 라인 중 적어도 어느 하나를 형성하는 공정을 갖는 것을 특징으로 하는 박막 트랜지스터 매트릭스 기판의 제조 방법.
  5. 경계부를 겹쳐서 패턴을 연결하고, 기본으로 되는 제 1 패턴이 반복 배열된 패턴 군을 형성하는 복수매로 이루어진 노광 마스크로서,
    경계부의 패턴 형성 영역은 상기 복수매의 노광 마스크에 의해 상보적으로 형성되고, 상기 패턴 형성 영역의 노광 패턴은 상기 제 1 패턴과는 상이한 것을 특징으로 하는 노광 마스크.
KR1020010058015A 2000-09-27 2001-09-19 패턴 형성 방법, 박막트랜지스터 매트릭스 기판의 제조방법 및 노광 마스크 KR100658123B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000295275A JP4619508B2 (ja) 2000-09-27 2000-09-27 パターン形成方法、薄膜トランジスタマトリクス基板の製造方法および露光マスク
JPJP-P-2000-00295275 2000-09-27

Publications (2)

Publication Number Publication Date
KR20020025018A KR20020025018A (ko) 2002-04-03
KR100658123B1 true KR100658123B1 (ko) 2006-12-15

Family

ID=18777725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010058015A KR100658123B1 (ko) 2000-09-27 2001-09-19 패턴 형성 방법, 박막트랜지스터 매트릭스 기판의 제조방법 및 노광 마스크

Country Status (4)

Country Link
US (1) US6653177B2 (ko)
JP (1) JP4619508B2 (ko)
KR (1) KR100658123B1 (ko)
TW (1) TW539919B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4365594B2 (ja) * 2003-01-27 2009-11-18 シャープ株式会社 パターン形成方法、薄膜トランジスタ基板の製造方法、液晶表示装置の製造方法、及び露光マスク
KR101085139B1 (ko) * 2004-12-03 2011-11-21 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101143005B1 (ko) * 2004-12-14 2012-05-08 삼성전자주식회사 마스크 및 이를 이용한 반도체 소자의 제조 방법 및 박막트랜지스터 표시판의 제조 방법
JP5879575B2 (ja) 2011-09-02 2016-03-08 株式会社Ｊｏｌｅｄ 表示パネルの製造方法
CN102929097A (zh) * 2012-10-17 2013-02-13 深圳市华星光电技术有限公司 光罩、tft玻璃基板及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0250130A (ja) * 1988-08-12 1990-02-20 Hitachi Ltd 液晶ディスプレイおよびその製造方法
JPH09101541A (ja) * 1995-10-05 1997-04-15 Toshiba Corp 表示装置用アレイ基板及びその製造方法
US5795686A (en) * 1995-12-26 1998-08-18 Fujitsu Limited Pattern forming method and method of manufacturing liquid crystal display device
JPH09236930A (ja) * 1995-12-26 1997-09-09 Fujitsu Ltd パターン形成方法、一組の露光マスク、薄膜トランジスタマトリクス装置及びその製造方法、液晶表示装置及びその製造方法
JP3375828B2 (ja) * 1996-06-19 2003-02-10 三菱電機株式会社 半導体装置の製法および該製法に用いられるフォトマスク
JP3998317B2 (ja) * 1998-03-12 2007-10-24 東芝電子エンジニアリング株式会社 液晶表示装置の製造方法
JP3774570B2 (ja) * 1998-08-20 2006-05-17 三菱電機株式会社 液晶表示装置およびその製造方法
JP4401551B2 (ja) * 2000-09-21 2010-01-20 エーユー オプトロニクス コーポレイション 液晶表示装置の製造方法、表示装置の製造方法、及び液晶表示装置

Also Published As

Publication number Publication date
US6653177B2 (en) 2003-11-25
JP4619508B2 (ja) 2011-01-26
KR20020025018A (ko) 2002-04-03
TW539919B (en) 2003-07-01
US20020039841A1 (en) 2002-04-04
JP2002107905A (ja) 2002-04-10

Similar Documents

Publication Publication Date Title
KR100391157B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JP3375966B2 (ja) 表示素子及びその製造方法
US5668650A (en) Thin film transistor panel having an extended source electrode
US8269938B2 (en) Fringe field switching mode liquid crystal display device and fabrication method thereof
JP2005018079A (ja) 薄膜トランジスタ表示板及びこれを含む液晶表示装置
US7440063B2 (en) Fabrication method of fringe field switching mode liquid crystal display device
KR100387143B1 (ko) 패턴형성방법및액정표시장치의제조방법
JP2004348130A (ja) 薄膜トランジスタ表示板及びこれを含む液晶表示装置
KR20100031976A (ko) 어레이 기판 및 이의 제조 방법
JP3592419B2 (ja) 液晶表示パネル
KR20090034579A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100329210B1 (ko) 액정표시장치의 제조방법
KR100271706B1 (ko) 액티브 매트릭스형 액정표시소자 및 그 제조방법
KR100658123B1 (ko) 패턴 형성 방법, 박막트랜지스터 매트릭스 기판의 제조방법 및 노광 마스크
KR100324913B1 (ko) 표시장치용 어레이 기판 및 그 제조방법
JP4221074B2 (ja) 液晶表示装置の製造方法
KR100529575B1 (ko) 액정 표시 장치의 기판 제조 방법
KR101068285B1 (ko) 액정표시장치 노광 마스크 패턴 및 노광 방법
KR101346881B1 (ko) 포토 마스크 및 이를 이용한 수평전계형 액정표시장치의 제조방법
KR20120007323A (ko) 고 개구율을 갖는 액정표시장치 및 그 제조 방법
CN110824756A (zh) 显示装置
KR100992121B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
EP4280037A1 (en) Array substrate and display device
KR20010009748A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100949498B1 (ko) 액정표시장치용 마스크 및 이를 이용한 액정표시장치의노광 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee