JP2002094210A - コンデンサの実装構造 - Google Patents

コンデンサの実装構造

Info

Publication number
JP2002094210A
JP2002094210A JP2000282196A JP2000282196A JP2002094210A JP 2002094210 A JP2002094210 A JP 2002094210A JP 2000282196 A JP2000282196 A JP 2000282196A JP 2000282196 A JP2000282196 A JP 2000282196A JP 2002094210 A JP2002094210 A JP 2002094210A
Authority
JP
Japan
Prior art keywords
electrode
capacitor
unit
substrate
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000282196A
Other languages
English (en)
Other versions
JP4130525B2 (ja
Inventor
Kenji Kijima
研二 木島
Kihei Nakajima
喜平 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000282196A priority Critical patent/JP4130525B2/ja
Priority to US09/954,213 priority patent/US6563691B2/en
Publication of JP2002094210A publication Critical patent/JP2002094210A/ja
Application granted granted Critical
Publication of JP4130525B2 publication Critical patent/JP4130525B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10818—Flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 【課題】セラミックコンデンサの単位容量を低インダク
タンスで小型に直並列させてコンパクトな形態で大容量
化を図ることができるコンデンサの実装構造を提供す
る。 【解決手段】セラミックで形成したコンデンサエレメン
ト２に端子３，４を設けてなる複数の単位コンデンサ１
と、絶縁層１１を挟んでその両側に電極１２，１３を設
けてなる３層構造の基板１０とを具備し、基板１０の一
方の電極１２に複数の開口１５を形成し、これら開口１
５内に他方の電極１３に導通するボス１６を配置させ、
複数の単位コンデンサ１を一方の電極１２の上に配設す
るとともに、その各単位コンデンサ１の一方の端子３を
一方の電極１２に接触させ、他方の端子４をボス１６を
介して他方の電極１３に接触させて各単位コンデンサ１
を電気的に並列に接続する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、例えばパワー半
導体素子を含む回路に設けられるコンデンサの実装構造
に関する。
【０００２】
【従来の技術】一般に、パワー半導体素子をスイッチン
グ素子として使用する場合、その半導体素子にはコンデ
ンサを含むスナバ回路や平滑回路が設けられる。
【０００３】スナバ回路においては、半導体素子のコレ
クタとエミッタに、コンデンサとダイオードの直列回路
を並列に設け、半導体素子のスイッチング時のサージ電
圧を吸収する。
【０００４】平滑回路においては、一般に３相インバー
タ等のスイッチング主回路の入力側に設け、電圧変動を
抑制する。
【０００５】
【発明が解決しようとする課題】スナバ回路のインダク
タンスは、サージ電圧を低減するため極力小さくする必
要がある。しかしながら、電流・電圧の大きな大容量装
置ほどコンデンサが大型化し、また配線長が増大し、イ
ンダクタンスを低減させることが困難となっている。
【０００６】コンデンサとしては、フィルムコンデンサ
（オイル式、乾式）が良く使用されるが、その小型化に
は限界があり、インダクタンスの低減にも限界を生じて
いる。
【０００７】平滑回路の場合、高電圧ではフィルムコン
デンサが、主回路電圧３ＫＶ程度以下では電解コンデン
サが使用されている。特に中低圧に適用される電解コン
デンサにおいては、コンデンサの体積が大きく、また配
線長が長く、インダクタンスの低減が困難となり、また
装置外形の増大を招いている。
【０００８】一方、コンデンサとしてのセラミックコン
デンサにおいては、誘電率が高く小型化でき、焼結体で
あるから構造に自由度があり、電極を含め低インダクタ
ンス構造を取り易く、材質が無機質であるから不燃性・
安定性に優れている等の特徴があるが、焼結体であるた
め大容量化には単位容量の直並列構成が必要となる。
【０００９】最近では高耐圧・大容量化が進み、例えば
スナバ回路用では１ＫＶ／１μＦ程度、平滑回路用では
６００Ｖ／数１０〜１００１μＦ程度のものがでてきて
いる。したがって、その単位容量を低インダクタンスで
小型に直並列させるための実装構造が求められている。
【００１０】そこで、この発明の目的は、セラミックコ
ンデンサの単位容量を低インダクタンスで小型に直並列
させてコンパクトな形態で大容量化を図ることができる
コンデンサの実装構造を提供することにある。
【００１１】
【課題を解決するための手段】このような目的を達成す
るために、請求項１に記載の発明は、セラミックで形成
したコンデンサエレメントに正負用の一対の端子を設け
てなる複数の単位コンデンサと、絶縁層を挟んでその両
側に電極を設けてなる３層構造の基板とを具備し、前記
基板の一方の電極に複数の開口を形成し、これら開口内
に他方の電極に導通するボスを配置させ、前記複数の単
位コンデンサを前記一方の電極の上に配設するととも
に、その各単位コンデンサの一方の端子を前記一方の電
極に接触させ、他方の端子を前記ボスを介して他方の電
極に接触させて各単位コンデンサを電気的に並列に接続
してなることを特徴としている。
【００１２】請求項２に記載の発明は、セラミックで形
成したコンデンサエレメントに正負用の一対の端子を設
けてなる複数の単位コンデンサと、絶縁層を挟んでその
両側に電極を設けてなる３層構造の基板とを具備し、前
記基板の両方の電極にそれぞれ複数の開口を形成し、一
方の電極の開口内には他方の電極に導通するボスを配置
させ、他方の電極の開口内には一方の電極に導通するボ
スを配置させ、前記複数の単位コンデンサを基板の両面
側の各電極の上に配設するとともに、一方の電極の上に
配設した各単位コンデンサにおいてはその一方の端子を
一方の電極に接触させ、他方の端子を一方の電極の開口
内に配置させた前記ボスを介して他方の電極に接触さ
せ、他方の電極の上に配設した各単位コンデンサにおい
てはその一方の端子を他方の電極の開口内に配置させた
前記ボスを介して一方の電極に接触させ、他方の端子を
他方の電極に接触させて各単位コンデンサを電気的に並
列に接続してなることを特徴としている。
【００１３】請求項３に記載の発明は、セラミックで形
成したコンデンサエレメントに正負用の一対の端子を設
けてなる単位コンデンサと、絶縁層を挟んでその両側に
電極を設けてなる３層構造の基板とを具備し、前記基板
の両電極をその一端部で互いに導通させると共に、その
一方の電極をバリヤにより複数の電極域に分断し、前記
複数の単位コンデンサをその隣り合う電極域に順次跨っ
て配置するように配設し、その各単位コンデンサの一方
の端子をその互いに隣り合う一方の電極域に、他方の端
子を他方の電極域にそれぞれ接触させて各単位コンデン
サを電気的に直列に接続してなることを特徴としてい
る。
【００１４】請求項４に記載の発明は、セラミックで形
成したコンデンサエレメントに正負用の一対の端子を設
けてなる単位コンデンサと、絶縁層を挟んでその両側に
電極を設けてなる３層構造の基板とを具備し、前記基板
の両電極をその一端部で互いに導通させると共に、その
両電極をそれぞれバリヤにより複数の電極域に分断し、
前記複数の単位コンデンサを基板の両面側における互い
に隣り合う電極域に順次跨って配置するように配設し、
その各単位コンデンサの一方の端子をその隣り合う一方
の電極域に、他方の端子を他方の電極域にそれぞれ接触
させて各単位コンデンサを電気的に直列に接続してなる
ことを特徴としている。
【００１５】請求項５に記載の発明は、請求項１ないし
４に記載の発明において、各単位コンデンサの端子は、
それぞれ半田付けにより基板の電極やボスに固定してあ
ることを特徴としている。
【００１６】請求項６に記載の発明は、請求項１ないし
４に記載の発明において、各単位コンデンサの端子は、
それぞれねじ止めにより基板の電極やボスに固定してあ
ることを特徴としている。
【００１７】請求項７に記載の発明は、同一の基板の上
に、単位コンデンサを取り付けると共に、この単位コン
デンサの近傍に位置してダイオード素子を半田付けによ
り取り付けてスイッチング素子のスナバ回路を構成して
なることを特徴としている。
【００１８】請求項８に記載の発明は、同一の基板の上
に、単位コンデンサを取り付けると共に、この単位コン
デンサの近傍に位置してスイッチング素子を半田付けに
より取り付けてスイッチング素子の平滑回路を構成して
なることを特徴としている。
【００１９】請求項９に記載の発明は、セラミックで形
成したコンデンサエレメントに正負用の一対の端子を設
けてなる複数の単位コンデンサを、その同極の端子同士
が互いに対向するように積層し、その互いに対向する同
極の端子相互をそれぞれ導電性スペーサで接続して各単
位コンデンサを電気的に並列に接続してなることを特徴
としている。
【００２０】請求項１０に記載の発明は、セラミックで
形成したコンデンサエレメントに正負用の一対の端子を
設けてなる複数の単位コンデンサを、その異極の端子同
士が互いに対向するように積層し、その各層間において
各単位コンデンサの一方側における異極の端子相互と他
方側における異極の端子相互とを、その各層ごとに交互
に導電性スペーサと絶縁性スペーサとで接続して各単位
コンデンサを電気的に直列に接続してなることを特徴と
している。
【００２１】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。
【００２２】図１には単位コンデンサ１を示してあり、
この単位コンデンサ１はチタン酸バリウム等のセラミッ
クを用いて直方体状のエレメント２を焼結により製造
し、そのエレメント２の両端部にそれぞれ金属製の正負
用の端子３，４を接合してなる。
【００２３】各端子３，４は平板状をなし、その一端部
には接続用の足部３ａ，４ａが一体に形成されている。
【００２４】図２には、複数の単位コンデンサ１を基板
１０に実装した状態を示してある。基板１０は、絶縁層
１１を挟んでその両側に第１の電極１２と第２の電極１
３とを取り付けた３層構造に構成されている。
【００２５】そして第１の電極１２には一方向に並んで
複数の開口１５が形成され、また第２の電極１３にはそ
の各開口１５に対応する部分において、ボス１６が一体
的に設けられ、これらボス１６がそれぞれ絶縁層１１を
貫通してその対応する開口１５内に突出し、これらボス
１６の上面が第１の電極１２の上面と面一に保たれてい
る。
【００２６】各単位コンデンサ１は第１の電極１２の上
に前記開口１５に対応する一方向に並んで設けられてい
る。これら単位コンデンサ１はその一方の正の端子３の
足部３ａを第１の電極１２に接触させ、他方の負の端子
４の足部４ａをその対応する開口１５内のボス１６に接
触させており、これにより各単位コンデンサ１の正の端
子３が第１の電極１２を介して互いに導通し、負の端子
４がボス１６および第２の電極１３を介して互いに導通
する電気的な並列状態に接続されている。
【００２７】単位コンデンサの各端子３，４は半田付け
により、或いはねじ止めにより第１の電極１２およびボ
ス１６に固定されている。
【００２８】このような構成においては、単位コンデン
サ１のエレメント２がセラミックであるから高誘電率を
得られ、またセラミックのブロックをそのまま使用し、
ケースを省いているから小型化、低インダクタンス化を
図れる。
【００２９】そして各単位コンデンサ１の一方の端子３
を３層構造の基板１０の第１の電極１２に接触させて固
定し、他方の端子４を第２の電極１３に導通するボス１
６に接触させて固定する構造により各単位コンデンサ１
を並列に接続させてあるから、配線の低インダクタンス
化が可能で、またその単位コンデンサ１の並列数の増減
により容量を変えることができる。
【００３０】単位コンデンサの各端子３，４は半田付け
により、或いはねじ止めにより第１の電極１２およびボ
ス１６に固定するが、半田付けの場合には表面実装が可
能で製作が容易となり、またねじ止めの場合は機械的強
度が増しヒートサイクルに強くなる。
【００３１】図３には第２の実施形態を示してあり、こ
の実施形態は３層構造の基板１０の両面側に単位コンデ
ンサ１を複数ずつ設けて並列接続させた場合の例であ
る。
【００３２】すなわち、基板１の第１の電極１２の上に
は前記第１の実施形態の場合と同様に複数の単位コンデ
ンサ１が設けられている。そして基板１０の下面側の第
２の電極１３には一方向に並んで複数の開口１５ａが形
成されていると共に、第１の電極１２にはその各開口１
５ａに対応して複数のボス１６ａが一体的に設けられ、
これらボス１６ａがそれぞれ絶縁層１１を貫通してその
対応する開口１５ａ内に突出している。
【００３３】基板１０の下面側の各単位コンデンサ１は
その一方の正の端子３の足部３ａがボス１６ａに接触固
定され、他方の負の端子４の足部４ａが第２の電極１３
に接触固定されており、これにより基板１０の両面側に
設けられた各単位コンデンサ１が電気的に並列して接続
する状態となっている。
【００３４】この場合にも前記実施形態と同様の効果が
得られるが、特にこの場合には、基板１０の片面側にの
み単位コンデンサ１を設ける場合に比べ、その個数を増
やして容量を倍増でき、また単位コンデンサ１の個数を
同じとすれば、実装面積を半減することができる。
【００３５】図４には第３の実施形態を示してあり、こ
の実施形態においては３層構造の基板１０の第１の電極
１２と第２の電極１３とがその一端部において互いに導
通していると共に、第１の電極１２が絶縁層１１に一体
的に設けられたバリヤ１１ａにより複数の独立した電極
域１２ａに分断されている。
【００３６】そして基板１０の第１の電極１２の上に複
数の単位コンデンサ１が一方向に並んで設けられてい
る。各単位コンデンサ１は順次バリヤ１６ａを跨ぐよう
に配置され、その一方の端子３がバリヤ１ａで分断され
て互いに隣り合う一方の電極域１２ａに、他方の端子４
が他方の電極域１２ａにそれぞれ接触固定され、これに
より単位コンデンサ１が電気的に直列に接続されてい
る。
【００３７】この構成により低インダクタンス化および
小型化を図れ、また絶縁層１１の厚さと単位コンデンサ
１の直列個数によりコンデンサとしての耐電圧を設定す
ることができる。
【００３８】また、この直列接続の場合においても、基
板１０の下側の第２の電極も複数の電極域に分断し、基
板１０の下側にも複数の単位コンデンサ１を取り付けて
容量および耐電圧を増す構造とすることが可能である。
【００３９】図５および図６は第４の実施形態であり、
図５にはスナバ回路を、図６にはその実装構造を示して
ある。このスナバ回路はスイッチング素子としての半導
体素子２１と単位コンデンサ１とダイオード２２とで構
成され、半導体素子２１のコレクタとエミッタとの間に
単位コンデンサ１とダイオード２２が直列に接続されて
いる。
【００４０】図６に示すように、基板１０は絶縁層１１
の上に電極１２を設けてなり、この基板１０の電極１２
の上に単位コンデンサ１が取り付けられている。単位コ
ンデンサ１はセラミック製のエレメント２の両端部に端
子３，４を接合して構成されている。
【００４１】そしてこの単位コンデンサ１の近傍に位置
して基板１０の電極１２にダイオード２２がモリブデン
等の低熱膨張スペーサ２３を用いる半田付けにより直接
取り付けられている。すなわち、ダイオード２２の直近
にその素子耐圧に合わせた小型の単位コンデンサ１が設
けられている。そして単位コンデンサ１が配線２４を介
して半導体素子２１のコレクタに、ダイオード２２が配
線２５を介して半導体素子２１のエミッタにそれぞれ導
通して半導体素子２のスイッチング時のサージ電圧（電
流変化×回路インダクタンス）を抑制することができる
構造となっている。
【００４２】この構成によりスナバ回路の小型化および
低インダクタンス化を図ることができる。
【００４３】図７および図８は第５の実施形態であり、
図７には平滑回路を、図８にはその実装構造を示してあ
る。この平滑回路は上下アーム一対のスイッチング素子
２７，２８と単位コンデンサ１とで構成されている。
【００４４】単位コンデンサ１は基板１０の電極１２の
上に取り付けられ、この単位コンデンサ１の近傍に位置
して電極１２に上アームのスイッチング素子２７および
下アームのスイッチング素子２８がそれぞれ半田付けに
より直接取り付けられている。各スイッチング素子２
７，２８にヒートシンク２９が取り付けられている。
【００４５】基板１０の電極１２はバリヤ１１ａにより
単位コンデンサ１および上アームスイッチング素子２７
を含む電極域１２ａと、下アームスイッチング素子２８
を含む電極域１２ｂとに分断され、上アームスイッチン
グ素子２７と下アームスイッチング素子２８とが配線３
０を介して導通し、上アームスイッチング素子２７と単
位コンデンサ１とが前記電極域１２ａを介して導通し、
下アームスイッチング素子２８と単位コンデンサ１とが
配線３１を介して導通する構造となっている。
【００４６】この構成により平滑回路の小型化および低
インダクタンス化を図ることができる。
【００４７】図９には第６の実施形態を示してあり、こ
の実施形態においては、単位コンデンサ１のセラミック
製のエレメント２が偏平状をなし、このエレメント２の
両側面に水平に延びる正負用の端子４，５が設けられて
いる。
【００４８】そしてこのような複数の単位コンデンサ１
が上下に積層され、その積層により互いに対向した各単
位コンデンサ１における正の端子３の相互および負の端
子４の相互がそれぞれ導電性スペーサ３５により電気的
および機械的に結合されて各単位コンデンサ１が電気的
に並列に接続されている。
【００４９】このような構成においては、配線を用いる
ことなく単位コンデンサ１の数に応じた任意の容量の小
型のコンデンサを得ることができる。
【００５０】図１０には第７の実施形態を示してあり、
この実施形態においても、単位コンデンサ１のセラミッ
ク製のエレメント２が偏平状をなし、このエレメント２
の両側面に水平に延びる正負用の端子３，４が設けられ
ている。
【００５１】そしてこのような複数の単位コンデンサ１
が上下に積層されているが、この実施形態の場合には、
その各層の単位コンデンサ１が交互にその向きを逆方向
に向けて各層の単位コンデンサ１の正の端子３と負の端
子４とが交互に互いに対向する状態となっている。そし
てその各層間ごとで正と負の端子３，４の相互が導電性
スペーサにより電気的および機械的に結合されていると
共に、負と正の端子４，３の相互が絶縁性スペーサによ
り機械的に結合されて各単位コンデンサ１が電気的に直
列に接続されている。
【００５２】このような構成においては、配線を用いる
ことなく単位コンデンサ１の数に応じた任意の耐電圧の
小型のコンデンサを得ることができる。
【００５３】
【発明の効果】以上述べたようにこの発明によれば、セ
ラミックコンデンサの単位容量を低インダクタンスで小
型に直並列させてコンパクトな実装構造を提供すること
ができる。
【図面の簡単な説明】
【図１】この発明の一実施形態を示す単位コンデンサの
側面図。
【図２】その単位コンデンサの実装構造を示す断面図。
【図３】この発明の第２の実施形態を示す実装構造の断
面図。
【図４】この発明の第３の実施形態を示す実装構造の断
面図。
【図５】この発明の第４の実施形態を示すスナバ回路
図。
【図６】そのスナバ回路の実装構造を示す断面図。
【図７】この発明の第５の実施形態を示す平滑回路図。
【図８】その平滑回路の実装構造を示す断面図。
【図９】この発明の第６の実施形態を示す実装構造の断
面図。
【図１０】この発明の第７の実施形態を示す実装構造の
断面図。
【符号の説明】
１…単位コンデンサ ２…エレメント ３，４…端子 １０…基板 １１…絶縁層 １１ａ…バリヤ １２，１３…電極 １５，１５ａ…開口 １６，１６ａ…ボス ２１…半導体素子 ２２…ダイオード ２７，２７…スイッチング素子 ３５，３６…導電性スペーサ ３７…絶縁性スペーサ

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】セラミックで形成したコンデンサエレメン
    トに正負用の一対の端子を設けてなる複数の単位コンデ
    ンサと、絶縁層を挟んでその両側に電極を設けてなる３
    層構造の基板とを具備し、前記基板の一方の電極に複数
    の開口を形成し、これら開口内に他方の電極に導通する
    ボスを配置させ、前記複数の単位コンデンサを前記一方
    の電極の上に配設するとともに、その各単位コンデンサ
    の一方の端子を前記一方の電極に接触させ、他方の端子
    を前記ボスを介して他方の電極に接触させて各単位コン
    デンサを電気的に並列に接続してなることを特徴とする
    コンデンサの実装構造。
  2. 【請求項２】セラミックで形成したコンデンサエレメン
    トに正負用の一対の端子を設けてなる複数の単位コンデ
    ンサと、絶縁層を挟んでその両側に電極を設けてなる３
    層構造の基板とを具備し、前記基板の両方の電極にそれ
    ぞれ複数の開口を形成し、一方の電極の開口内には他方
    の電極に導通するボスを配置させ、他方の電極の開口内
    には一方の電極に導通するボスを配置させ、前記複数の
    単位コンデンサを基板の両面側の各電極の上に配設する
    とともに、一方の電極の上に配設した各単位コンデンサ
    においてはその一方の端子を一方の電極に接触させ、他
    方の端子を一方の電極の開口内に配置させた前記ボスを
    介して他方の電極に接触させ、他方の電極の上に配設し
    た各単位コンデンサにおいてはその一方の端子を他方の
    電極の開口内に配置させた前記ボスを介して一方の電極
    に接触させ、他方の端子を他方の電極に接触させて各単
    位コンデンサを電気的に並列に接続してなることを特徴
    とするコンデンサの実装構造。
  3. 【請求項３】セラミックで形成したコンデンサエレメン
    トに正負用の一対の端子を設けてなる単位コンデンサ
    と、絶縁層を挟んでその両側に電極を設けてなる３層構
    造の基板とを具備し、前記基板の両電極をその一端部で
    互いに導通させると共に、その一方の電極をバリヤによ
    り複数の電極域に分断し、前記複数の単位コンデンサを
    その隣り合う電極域に順次跨って配置するように配設
    し、その各単位コンデンサの一方の端子をその互いに隣
    り合う一方の電極域に、他方の端子を他方の電極域にそ
    れぞれ接触させて各単位コンデンサを電気的に直列に接
    続してなることを特徴とするコンデンサの実装構造。
  4. 【請求項４】セラミックで形成したコンデンサエレメン
    トに正負用の一対の端子を設けてなる単位コンデンサ
    と、絶縁層を挟んでその両側に電極を設けてなる３層構
    造の基板とを具備し、前記基板の両電極をその一端部で
    互いに導通させると共に、その両電極をそれぞれバリヤ
    により複数の電極域に分断し、前記複数の単位コンデン
    サを基板の両面側における互いに隣り合う電極域に順次
    跨って配置するように配設し、その各単位コンデンサの
    一方の端子をその隣り合う一方の電極域に、他方の端子
    を他方の電極域にそれぞれ接触させて各単位コンデンサ
    を電気的に直列に接続してなることを特徴とするコンデ
    ンサの実装構造。
  5. 【請求項５】各単位コンデンサの端子は、それぞれ半田
    付けにより基板の電極やボスに固定してあることを特徴
    とする請求項１ないし４のいずれかに記載のコンデンサ
    の実装構造。
  6. 【請求項６】各単位コンデンサの端子は、それぞれねじ
    止めにより基板の電極やボスに固定してあることを特徴
    とする請求項１ないし４のいずれかに記載のコンデンサ
    の実装構造。
  7. 【請求項７】同一の基板の上に、単位コンデンサを取り
    付けると共に、この単位コンデンサの近傍に位置してダ
    イオード素子を半田付けにより取り付けてスイッチング
    素子のスナバ回路を構成してなることを特徴とするコン
    デンサの実装構造。
  8. 【請求項８】同一の基板の上に、単位コンデンサを取り
    付けると共に、この単位コンデンサの近傍に位置してス
    イッチング素子を半田付けにより取り付けてスイッチン
    グ素子の平滑回路を構成してなることを特徴とするコン
    デンサの実装構造。
  9. 【請求項９】セラミックで形成したコンデンサエレメン
    トに正負用の一対の端子を設けてなる複数の単位コンデ
    ンサを、その同極の端子同士が互いに対向するように積
    層し、その互いに対向する同極の端子相互をそれぞれ導
    電性スペーサで接続して各単位コンデンサを電気的に並
    列に接続してなることを特徴とするコンデンサの実装構
    造。
  10. 【請求項１０】セラミックで形成したコンデンサエレメ
    ントに正負用の一対の端子を設けてなる複数の単位コン
    デンサを、その異極の端子同士が互いに対向するように
    積層し、その各層間において各単位コンデンサの一方側
    における異極の端子相互と他方側における異極の端子相
    互とを、その各層ごとに交互に導電性スペーサと絶縁性
    スペーサとで接続して各単位コンデンサを電気的に直列
    に接続してなることを特徴とするコンデンサの実装構
    造。
JP2000282196A 2000-09-18 2000-09-18 コンデンサの実装構造 Expired - Fee Related JP4130525B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000282196A JP4130525B2 (ja) 2000-09-18 2000-09-18 コンデンサの実装構造
US09/954,213 US6563691B2 (en) 2000-09-18 2001-09-18 Mounting structure for capacitors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000282196A JP4130525B2 (ja) 2000-09-18 2000-09-18 コンデンサの実装構造

Publications (2)

Publication Number Publication Date
JP2002094210A true JP2002094210A (ja) 2002-03-29
JP4130525B2 JP4130525B2 (ja) 2008-08-06

Family

ID=18766748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000282196A Expired - Fee Related JP4130525B2 (ja) 2000-09-18 2000-09-18 コンデンサの実装構造

Country Status (2)

Country Link
US (1) US6563691B2 (ja)
JP (1) JP4130525B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009050139A (ja) * 2007-07-26 2009-03-05 Rohm Co Ltd Ｄｃ／ｄｃコンバータ及びこれを用いた駆動装置
JP2012243999A (ja) * 2011-05-20 2012-12-10 Canon Inc 部品実装方法および基板
US8405321B2 (en) 2007-07-26 2013-03-26 Rohm Co., Ltd. Drive unit, smoothing circuit, DC/DC converter
JP2014045068A (ja) * 2012-08-27 2014-03-13 Murata Mfg Co Ltd コンデンサ実装部品の鳴きの低減方法、コンデンサ実装部品の製造方法、コンデンサ実装部品、コンデンサ実装部品の変位分布図作成方法及びコンデンサ実装部品の変位分布図作成装置
CN105007684A (zh) * 2015-06-30 2015-10-28 广东欧珀移动通信有限公司 基于大容量叠层电容的pcb板布局的方法和pcb板结构
JP2018057139A (ja) * 2016-09-28 2018-04-05 高周波熱錬株式会社 スナバ回路及びパワー半導体モジュール並びに誘導加熱用電源装置
TWI658686B (zh) * 2016-08-22 2019-05-01 日商高周波熱錬股份有限公司 功率半導體模組、緩衝電路及感應加熱電源裝置
WO2019180914A1 (ja) * 2018-03-23 2019-09-26 三菱マテリアル株式会社 電子部品実装モジュール

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6842327B1 (en) * 2003-08-05 2005-01-11 Impinj, Inc. High-voltage CMOS-compatible capacitors
US7856209B1 (en) 2003-12-08 2010-12-21 Airtight Networks, Inc. Method and system for location estimation in wireless networks
US7536723B1 (en) 2004-02-11 2009-05-19 Airtight Networks, Inc. Automated method and system for monitoring local area computer networks for unauthorized wireless access
TW200820384A (en) * 2006-10-23 2008-05-01 Advanced Semiconductor Eng Semiconductor device having a passive device
JP4924698B2 (ja) * 2009-11-11 2012-04-25 Ｔｄｋ株式会社 電子部品実装構造
JP5455727B2 (ja) * 2010-03-17 2014-03-26 株式会社ケーヒン コンデンサモジュール
JP2012135065A (ja) * 2010-12-17 2012-07-12 Fujitsu Ltd 電源供給装置、情報処理装置
US9379368B2 (en) 2011-07-11 2016-06-28 California Institute Of Technology Electrochemical systems with electronically conductive layers
US8787003B2 (en) * 2011-10-12 2014-07-22 Infineon Technologies Ag Low inductance capacitor module and power system with low inductance capacitor module
US9025311B1 (en) * 2012-04-25 2015-05-05 Kemet Electronics Corporation Very large ceramic capacitor with mechanical shock resistance
US10714724B2 (en) 2013-11-18 2020-07-14 California Institute Of Technology Membranes for electrochemical cells
KR102149789B1 (ko) * 2015-01-20 2020-08-31 삼성전기주식회사 적층 세라믹 전자 부품

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4442473A (en) * 1982-07-13 1984-04-10 Westinghouse Electric Corp. Multi-section power capacitor with internal fusing arrangement
US5493259A (en) * 1992-10-13 1996-02-20 The Whitaker Corporation High voltage, low pass filtering connector with multiple ground planes
US5875091A (en) * 1997-01-07 1999-02-23 Siemens Nixdorf Informationssysteme Aktiengesellschaft Busbars with filter capacitors
DE69936008T2 (de) * 1998-01-07 2008-01-10 Tdk Corp. Keramischer Kondensator
JP3383588B2 (ja) 1998-08-04 2003-03-04 株式会社東芝 電力変換装置
JP2000058372A (ja) 1998-08-04 2000-02-25 Toshiba Corp セラミックコンデンサ実装構造

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009050139A (ja) * 2007-07-26 2009-03-05 Rohm Co Ltd Ｄｃ／ｄｃコンバータ及びこれを用いた駆動装置
US8405321B2 (en) 2007-07-26 2013-03-26 Rohm Co., Ltd. Drive unit, smoothing circuit, DC/DC converter
US8723442B2 (en) 2007-07-26 2014-05-13 Rohm Co., Ltd. Drive unit, smoothing circuit, DC/DC converter
JP2012243999A (ja) * 2011-05-20 2012-12-10 Canon Inc 部品実装方法および基板
JP2014045068A (ja) * 2012-08-27 2014-03-13 Murata Mfg Co Ltd コンデンサ実装部品の鳴きの低減方法、コンデンサ実装部品の製造方法、コンデンサ実装部品、コンデンサ実装部品の変位分布図作成方法及びコンデンサ実装部品の変位分布図作成装置
CN105007684A (zh) * 2015-06-30 2015-10-28 广东欧珀移动通信有限公司 基于大容量叠层电容的pcb板布局的方法和pcb板结构
TWI658686B (zh) * 2016-08-22 2019-05-01 日商高周波熱錬股份有限公司 功率半導體模組、緩衝電路及感應加熱電源裝置
JP2018057139A (ja) * 2016-09-28 2018-04-05 高周波熱錬株式会社 スナバ回路及びパワー半導体モジュール並びに誘導加熱用電源装置
WO2019180914A1 (ja) * 2018-03-23 2019-09-26 三菱マテリアル株式会社 電子部品実装モジュール
US11315868B2 (en) 2018-03-23 2022-04-26 Mitsubishi Materials Corporation Electronic-component-mounted module design to reduce linear expansion coefficient mismatches

Also Published As

Publication number Publication date
US20020034059A1 (en) 2002-03-21
JP4130525B2 (ja) 2008-08-06
US6563691B2 (en) 2003-05-13

Similar Documents

Publication Publication Date Title
JP4130525B2 (ja) コンデンサの実装構造
US7031141B2 (en) Solid electrolytic capacitor and electric circuit
KR100964043B1 (ko) 전자부품
WO2005076298A1 (ja) 固体電解コンデンサ
KR101691707B1 (ko) 스위칭소자 유닛
KR101702398B1 (ko) 방열 구조를 갖는 dc-링크 커패시터 모듈
KR20060113778A (ko) 고체 전해 콘덴서
WO2017168992A1 (ja) 半導体装置
JP2002170739A (ja) 積層セラミックコンデンサモジュール
JP2003133172A (ja) スナバコンデンサ
JP2007202103A5 (ja)
JP2022526411A (ja) 電子スイッチングユニット
JP2000173860A (ja) 複合コンデンサ
JP3511569B2 (ja) 積層コンデンサ
JPH11273984A (ja) セラミック電子部品
JP2587851Y2 (ja) 積層コンデンサ
JP4671347B2 (ja) 固体電解コンデンサ
US20230032223A1 (en) Power module with an integrated aluminium snubber capacitor
JPH054446U (ja) コンデンサ
JP4811091B2 (ja) 電解コンデンサ
JP2003124059A (ja) コンデンサ及び電源装置
JPS59194417A (ja) 電気二重層コンデンサ
JP2001057407A (ja) ヒートシンク配置装置
JP2872743B2 (ja) 固体電解コンデンサ
JP2021114492A (ja) 電子部品装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050607

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080522

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110530

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110530

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120530

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120530

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130530

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130530

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140530

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees