JP2002093871A

JP2002093871A - 半導体製造装置および半導体装置の製造方法

Info

Publication number: JP2002093871A
Application number: JP2000284556A
Authority: JP
Inventors: Satoru Sakai; 哲酒井; Atsushi Hiraiwa; 篤平岩
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2000-09-20
Filing date: 2000-09-20
Publication date: 2002-03-29

Abstract

(57)【要約】【課題】膜厚測定精度を向上させる。【解決手段】半導体基板上にゲート絶縁膜を形成した
後、そのゲート絶縁膜の膜厚や膜質等を光学的に測定す
る直前または測定中に、半導体基板の表面の水分や有機
物等のような膜厚測定に対する外乱要因を除去するよう
にした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体製造装置お
よび半導体装置の製造技術に関し、特に、半導体装置の
製造工程において半導体基板上に形成された薄膜を光学
的に測定する技術に適用して有効な技術に関するもので
ある。

【０００２】

【従来の技術】本発明者らが検討した薄膜の厚さ測定技
術は、例えば半導体基板上に形成されたゲート絶縁膜の
厚さや膜質等を測定する技術である。その技術によれ
ば、実際の製品を製造するための半導体基板またはその
半導体基板と同工程時に着工したダミーの半導体基板上
のゲート絶縁膜の厚さや膜質を、クリーンルーム中にお
いて偏光解析器（エリプソメータ）を用いて測定してい
る。

【０００３】なお、膜厚の測定技術については、例えば
特開平７−１９８３０８号公報に記載があり、エリプソ
メータを用いた薄膜測定技術について開示されている。

【０００４】

【発明が解決しようとする課題】ところで、半導体基板
をクリーンルーム中に放置すると、放置時間の経過に伴
い、半導体基板上に付着する有機物や水分等が増加する
ことが知られている（文献：社団法人電子情報通信学
会信学技報ＥＤ９６−１１，ＳＤＭ９６−１１，ｐ
７５〜ｐ８２（１９９６−０４）参照）。

【０００５】そこで、本発明者らは、その半導体基板上
に付着する有機物や水分等の付着物についてさらに研究
を重ねた結果、それら付着物は、光学的な膜厚計測に影
響を与えるという課題があることを初めて見出した。こ
の課題は、測定対象の膜の薄膜化に伴い問題となってい
る。特に、近年、半導体装置においては、素子の微細化
や高性能化に伴いゲート絶縁膜の厚さが極めて薄くなり
つつあるので、膜厚測定値の誤差が無視できなくなって
きており、半導体装置の開発やプロセス管理の面から
も、ゲート絶縁膜の厚さを如何に正確に測定するかが重
要な課題となっている。

【０００６】本発明の目的は、膜厚測定精度を向上させ
ることのできる技術を提供することにある。

【０００７】また、本発明の他の目的は、膜厚測定の誤
差を小さくすることのできる技術を提供することにあ
る。

【０００８】また、本発明の他の目的は、半導体装置の
プロセス管理を向上させることのできる技術を提供する
ことにある。

【０００９】また、本発明の他の目的は、半導体装置の
信頼性を向上させることのできる技術を提供することに
ある。

【００１０】また、本発明の他の目的は、半導体装置の
歩留まりを向上させることのできる技術を提供すること
にある。

【００１１】また、本発明の他の目的は、半導体装置の
性能を向上させることのできる技術を提供することにあ
る。

【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１３】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。

【００１４】１．本発明は、半導体基板上の所定の膜の
厚さ、膜質またはそれらの両方を光学的に測定するのに
先立ち、前記半導体基板の表面における前記測定に対す
る外乱要因物を除去するものである。

【００１５】２．本発明は、半導体基板上に形成された
所定の膜の厚さ、膜質またはそれらの両方を光学的に測
定する測定部と、前記測定部に半導体基板を搬入するた
めの搬送部とを有し、前記測定部または前記搬送部のい
ずれか一方に、前記半導体基板の表面における前記測定
に対する外乱要因物を除去する外乱除去手段を設けたも
のである。

【００１６】３．本発明は、前記項１または２におい
て、前記測定部が、前記半導体基板の測定面に対して第
１の光を照射する光源と、前記第１の光の照射によって
半導体基板の測定面から反射された第２の光を受光する
受光部と、前記受光部で受光された光情報を電気的な情
報に変換する光電変換部と、前記光電変換部からの電気
的な情報に基づいて膜厚、膜質またはそれらの両方を解
析する解析部とを有するものである。

【００１７】４．本発明は、半導体基板上に所定の膜を
形成した後、前記所定の膜の厚さ、膜質またはそれらの
両方を光学的に測定する工程を有し、前記測定に先立っ
て、または、測定中に、前記半導体基板の表面における
測定に対する外乱要因物を除去するものである。

【００１８】５．本発明は、（ａ）半導体基板上にゲー
ト絶縁膜を形成した後、前記ゲート絶縁膜の厚さ、膜質
またはそれらの両方を光学的に測定する工程と、（ｂ）
前記（ａ）工程後、前記ゲート絶縁膜上にゲート電極を
形成する工程とを有し、前記測定に先立って、または、
測定中に、前記半導体基板の表面における前記測定に対
する外乱要因物を除去するものである。

【００１９】６．本発明は、（ａ）半導体基板上の下部
電極上に容量絶縁膜を形成した後、前記容量絶縁膜の厚
さ、膜質またはそれらの両方を光学的に測定する工程
と、（ｂ）前記（ａ）工程の後、前記容量絶縁膜上に上
部電極を形成する工程とを有し、前記測定に先立って、
または、測定中に、前記半導体基板の表面における前記
測定に対する外乱要因物を除去するものである。

【００２０】７．本発明は、前記項１〜６のいずれかに
おいて、前記外乱要因物が、有機物または水分とするも
のである。

【００２１】８．本発明は、前記項７のいずれかにおい
て、前記有機物を除去する手段が、紫外線照射またはオ
ゾンガスの導入とするものである。

【００２２】９．本発明は、前記項７において、前記水
分を除去する手段が、半導体基板の加熱処理、乾燥した
不活性ガス（例えば窒素またはアルゴン等）の導入また
は処理室内の低圧化とするものである。

【００２３】１０．本発明は、半導体基板上に所定の膜
を形成した後、前記半導体基板を大気中に搬出する前
に、前記所定の膜の膜厚、膜質またはそれらの両方を光
学的に検出し、測定する工程を有するものである。

【００２４】１１．本発明は、（ａ）半導体基板上にゲ
ート絶縁膜を形成する工程と、（ｂ）前記（ａ）工程の
後、前記半導体基板を大気中に搬出する前に、前記ゲー
ト絶縁膜の膜厚、膜質またはそれらの両方を光学的に測
定する工程と、（ｃ）前記（ｂ）工程の後、前記ゲート
絶縁膜上にゲート電極を形成する工程とを有するもので
ある。

【００２５】１２．本発明は、（ａ）半導体基板上の下
部電極上に容量絶縁膜を形成する工程と、（ｂ）前記
（ａ）工程の後、前記半導体基板を大気中に搬出する前
に、前記容量絶縁膜の膜厚、膜質またはそれらの両方を
光学的に測定する工程と、（ｃ）前記（ｂ）工程の後、
前記容量絶縁膜上に上部電極を形成する工程とを有する
ものである。

【００２６】１３．本発明は、半導体基板上に所定の膜
を形成した後、前記所定の膜の膜厚、膜質またはそれら
の両方を光学的に測定する工程を有し、前記所定の膜の
形成工程後から測定工程が終了するまでの間、前記測定
に対する外乱要因物が半導体基板の表面に付着しない雰
囲気とするものである。

【００２７】

【発明の実施の形態】本願発明の実施の形態を説明する
にあたり、本願における用語の基本的な意味を説明する
と次の通りである。

【００２８】本願において半導体装置というときは、特
に単結晶シリコン基板上に作られるものだけでなく、特
にそうでない旨が明示された場合を除き、ＳＯＩ(Silic
on On Insulator)基板やＴＦＴ(Thin Film Transistor)
液晶製造用基板などといった他の基板上に作られるもの
を含むものとする。

【００２９】また、半導体ウエハまたは半導体基板と
は、半導体装置の製造に用いるシリコンその他の半導体
単結晶基板（一般にほぼ平面円形状）、サファイア基
板、ガラス基板、その他の絶縁、反絶縁または半導体基
板等並びにそれらの複合的基板を言う。

【００３０】以下の実施の形態においては便宜上その必
要があるときは、複数のセクションまたは実施の形態に
分割して説明するが、特に明示した場合を除き、それら
はお互いに無関係なものではなく、一方は他方の一部ま
たは全部の変形例、詳細、補足説明等の関係にある。

【００３１】また、以下の実施の形態において、要素の
数等（個数、数値、量、範囲等を含む）に言及する場
合、特に明示した場合および原理的に明らかに特定の数
に限定される場合等を除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でも良い。

【００３２】さらに、以下の実施の形態において、その
構成要素（要素ステップ等も含む）は、特に明示した場
合および原理的に明らかに必須であると考えられる場合
等を除き、必ずしも必須のものではないことは言うまで
もない。

【００３３】同様に、以下の実施の形態において、構成
要素等の形状、位置関係等に言及するときは、特に明示
した場合および原理的に明らかにそうでないと考えられ
る場合等を除き、実質的にその形状等に近似または類似
するもの等を含むものとする。このことは、上記数値お
よび範囲についても同様である。

【００３４】また、実施の形態を説明するための全図に
おいて同一機能を有するものは同一の符号を付し、その
繰り返しの説明は省略する。

【００３５】また、本実施の形態においては、電界効果
トランジスタを例示するＭＩＳ・ＦＥＴ（Metal Insula
tor Semiconductor Field Effect Transistor）をＭＩ
Ｓと略し、ｐチャネル型のＭＩＳ・ＦＥＴをｐＭＩＳと
略し、ｎチャネル型のＭＩＳ・ＦＥＴをｎＭＩＳと略
す。

【００３６】以下、本発明の実施の形態を図面に基づい
て詳細に説明する。

【００３７】（実施の形態１）本実施の形態１における
測定装置（半導体製造装置）の全体構成の一例を図１に
示す。

【００３８】測定装置１は、例えば半導体ウエハ等のよ
うな被測定基板２の被測定面における透明な薄膜の厚さ
や質等を光学的に測定する装置であり、膜厚測定部３お
よび搬送部４を有している。

【００３９】膜厚測定部３のステージ５は、被測定基板
２を載置するための載置台である。本実施の形態１にお
いては、このステージ５に、被測定基板２を、例えば最
高で１００℃程度まで加熱することが可能な加熱機構が
設けられている。この加熱機構は、被測定基板２に形成
された透明な薄膜の厚さ測定前または測定中に、被測定
基板２を加熱することにより、被測定基板２の表面の水
分（外乱要因物）を除去するための手段である。

【００４０】このような水分の除去手段は、上記手段に
限定されるものではなく種々変更可能であり、例えば上
記測定前または測定中に測定室内に乾燥した不活性ガス
（例えば窒素、アルゴン、ヘリウム、ネオン、クリプト
ン、キセノンまたはラドン）を導入するような機構を設
けても良い。また、測定前または測定中に測定室内の大
気を真空引きし、測定室内の圧力を、例えば１．３３ｋ
Ｐａ程度またはそれ以下に下げる機構を設けることによ
り、被測定基板２の表面の水分を除去しても良い。さら
に、これらの手段のいずれかまたは両方と、上記加熱機
構とを組み合わせても良い。

【００４１】また、膜厚測定部３のオゾン発生部６は、
被測定基板２に形成された透明な薄膜の厚さ測定前また
は測定中に、オゾン（Ｏ₃）ガスを被測定基板２の表面
に吹きかけることにより、被測定基板２の表面の有機物
（外乱要因物）を除去するための手段である。このよう
な有機物の除去手段は、上記手段に限定されるものでは
なく種々変更可能であり、例えば上記測定前または測定
中に大気中において被測定基板２の測定面に紫外線（Ｕ
Ｖ）を照射する機構を設けても良い。この紫外線照射
は、大気中であっても良いし、上記したオゾンガスを導
入しながらでも良い。

【００４２】また、膜厚測定部３の測定光学系は、例え
ば偏光解析法（エリプソメトリ）を用いた測定光学系で
あり、光源７ａと、受光部７ｂと、受光部７ｂに電気的
に接続された解析部７ｃとを有している。光源７ａは、
レーザ光等のような単色光または可視光線を放射するこ
とが可能となっている。また、受光部７ｂには、例えば
ＣＣＤ（Charge Coupled Device）や光電子増倍管が使
用されている。基本的には、例えば次のようにして透明
な薄膜の厚さや膜質等を測定する。まず、光源７ａから
傾き（例えば４５°）の分かった直線偏光を、被測定基
板２の測定面に入射して、その測定面から反射された光
（楕円偏光）を受光部７ｂで検出する。受光部７ｂで
は、その光の情報を電気的な情報に変換して解析部７ｃ
に伝送する。解析部７ｃでは、その反射光の楕円率（楕
円の長軸短軸の長さの比）および楕円の傾きθを測定す
ることで、ΦおよびΔを算出し、上記薄膜の厚さおよび
質等を測定することが可能となっている。なお、Φは、
反射光のうち、入射面に平行な振動成分（ｐ成分）と、
垂直な振動成分（ｓ成分）との両成分光の振幅成分、Δ
は、ｐ成分とｓ成分との両成分光間の位相差を表す。ま
た、図２は、被測定基板２に形成された透明な絶縁膜８
の厚さおよび質等の測定時における入射光Ａと反射光Ｂ
との状態を模式的に示している。

【００４３】さらに、具体的な膜厚測定部３の一例で
は、図３に示すように、光源７ａと、受光部７ｂとの間
に、偏光子７ｄ、１／４波長板７ｅおよび検光子７ｆが
光の経路に沿って光源７ａ側から順に配置されている。
この場合は、光源７ａから単色光を放射し、被測定基板
２から反射された楕円偏光を、１／４波長板７ｅを通し
て一旦、直線偏光に戻し、その時の１／４波長板７ｅの
主軸の傾きから楕円の傾きを、また、得られた直線偏光
の傾きから楕円率を求めている。このような測定部以外
に、例えばウオラストーンプリズムによって反射光をｐ
成分とｓ成分とに分け、その大きさを直接測定する分離
光路型の光学系を持つ膜厚測定部を用いても良い。

【００４４】一方、図１に示した測定装置１の搬送部４
は、ステージ９と、搬送アーム１０とを有している。ス
テージ９は、被測定基板２の載置面に水平に回転可能な
状態で設置されている。ステージ９の近傍には、ノッチ
センサ１１が取り付けられており、ステージ９上に載置
された被測定基板２の位置合わせを行えるようになって
いる。被測定基板２が半導体基板の場合、半導体基板の
外周の一部にノッチと称する窪みが形成されている。ノ
ッチセンサ１１は、そのノッチの位置を検出するとで、
半導体基板の位置を合わせる。搬送アーム１０は、各部
に被測定基板２を移送するための機構である。被測定基
板２は、ウエハカセット１１に収容された状態で搬送部
４に搬入搬出される。ウエハカセット１１は、複数枚の
被測定基板２を収容することが可能となっている。

【００４５】次に、本発明を、例えばＣＭＩＳ（Comple
mentary MIS）−ＬＳＩ（Large Scale Integrated circ
uit）の製造方法に適用した場合を図４〜図７によって
説明する。なお、図４〜図７は、半導体装置の製造工程
中における要部断面図である。

【００４６】まず、図４に示すように、例えば１〜１０
Ωcm程度の比抵抗を有するｐ型の単結晶シリコンからな
る半導体基板（この段階では、例えば平面略円形状の半
導体ウエハ；被測定基板）２Ｓに深さ３５０nm程度の素
子分離溝１３ａをフォトリソグラフィとドライエッチン
グを用いて形成した後、溝の内部を含む基板１上にＣＶ
Ｄ法で酸化シリコン（ＳｉＯ₂）膜１３ｂを堆積する。
続いて溝の上部の酸化シリコン膜１３ｂを化学機械研磨
（Chemical Mechanical Polish：ＣＭＰ）によってその
表面を平坦化する。これにより、溝型の素子分離部１３
（トレンチアイソレーション）を形成する。その後、図
５に示すように、基板２Ｓに、例えばホウ素およびリン
をイオン打ち込みすることによって、ｐ型ウエル１４お
よびｎ型ウエル１５を形成する。

【００４７】次いで、基板２Ｓをスチーム酸化すること
によって、ｐ型ウエル１４およびｎ型ウエル１５の表面
に、例えば膜厚６ｎｍ程度の酸化シリコン膜からなるゲ
ート絶縁膜８ａを形成する。ゲート絶縁膜８ａの膜厚
は、６ｎｍ程度に限定されるものではなく種々変更可能
であり、例えば４ｎｍ程度、あるいは、それよりも薄い
２．５ｎｍや２．０ｎｍ程度でも良い。後述の本発明を
用いた薄膜の膜厚測定技術においては、測定対象の膜の
厚さが薄くても、高い膜厚測定精度を得ることができ
る。続いて、基板２Ｓを、上記図１の測定装置１に搬入
し、ゲート絶縁膜８ａの厚さや膜質を測定する。

【００４８】ここでは、ゲート絶縁膜８ａを形成した複
数枚の基板２をウエハカセット１２に収容した後、その
ウエハカセット１２を搬送部４に搬入する。続いて、搬
送部４では、ウエハカセット１２内の１枚の基板２Ｓを
搬送アーム１０によって取り出し、ステージ９上に載置
する。その後、ステージ９に載置された基板２Ｓの位置
を、ステージ９の近傍のノッチセンサ１１によって検出
する。そして、その検出情報に基づいてステージ９を回
転させて基板２Ｓの位置を合わせる。

【００４９】位置合わせ終了後、基板２Ｓを、搬送アー
ム１０によって膜厚測定部３のステージ５上に載置す
る。ステージ５は、予め加熱されているので、このステ
ージ５上に基板２Ｓを載置することにより、基板２Ｓの
表面の水分を除去することが可能となる。水分除去方法
としては、前記したように測定室内を乾燥した不活性ガ
ス（例えば窒素ガス）雰囲気としても良いし、低圧にし
ても良い。続いて、例えばオゾン発生部６から基板２Ｓ
の測定面に対してオゾンを吹き付け基板２Ｓの表面の有
機物を除去（ＣＯ₂にして除去）しながら、基板２Ｓの
ゲート絶縁膜８ａの膜厚および膜質等を測定する。有機
物除去方法としては、前記したように紫外線を照射する
方法を採用または併用しても良い。以上のような測定方
法により、ゲート絶縁膜８ａの膜厚の膜質の測定精度を
大幅に向上させることができる。この膜厚測定後、被測
定基板２を、搬送アーム１０によってウエハカセット１
１内に収容する。

【００５０】ゲート絶縁膜８ａは、酸化シリコン膜に代
えて酸窒化シリコン膜で構成しても良い。酸窒化シリコ
ン膜は、酸化シリコン膜に比べて膜中における界面準位
の発生を抑制したり、電子トラップを低減したりする効
果が高いので、ゲート絶縁膜８ａのホットキャリア耐性
を向上でき、絶縁耐性を向上させることができる。ま
た、酸窒化シリコン膜は、酸化シリコン膜に比べて不純
物が貫通し難いので、ゲート絶縁膜８ａを酸窒化シリコ
ン膜で構成することにより、ゲート電極材料中の不純物
が半導体基板側に拡散することに起因するしきい値電圧
の変動を抑制することができる。

【００５１】酸窒化シリコン膜を形成するには、例えば
基板２ＳをＮＯ、ＮＯ₂またはＮＨ₃といった含窒素ガス
雰囲気中で熱処理すれば良い。また、ｐ型ウエル１４お
よびｎ型ウエル１５のそれぞれの表面に酸化シリコンか
らなるゲート絶縁膜８ａを形成した後、基板２Ｓを上記
した含窒素ガス雰囲気中で熱処理し、ゲート絶縁膜８ａ
と基板２Ｓとの界面に窒素を偏析させることによって
も、上記と同様の効果を得ることができる。

【００５２】また、ゲート絶縁膜８ａを、例えば窒化シ
リコン膜の単体膜あるいは酸化シリコン膜と窒化シリコ
ン膜との複合絶縁膜で形成しても良い。酸化シリコンか
らなるゲート絶縁膜８ａを二酸化シリコン換算膜厚で５
nm未満、特に３nm未満まで薄くすると、直接トンネル電
流の発生やストレス起因のホットキャリア等による絶縁
耐圧の低下が顕在化する。窒化シリコン膜は、酸化シリ
コン膜よりも誘電率が高いためにその二酸化シリコン換
算膜厚は実際の膜厚よりも薄くなる。すなわち、窒化シ
リコン膜を有する場合には、物理的に厚くても、相対的
に薄い二酸化シリコン膜と同等の容量を得ることができ
る。従って、ゲート絶縁膜８ａを窒化シリコン膜の単体
膜あるいはそれと酸化シリコンとの複合膜で構成するこ
とにより、その実効膜厚を、酸化シリコン膜で構成され
たゲート絶縁膜よりも厚くすることができるので、トン
ネル漏れ電流の発生やホットキャリアによる絶縁耐圧の
低下を改善することができる。

【００５３】このような酸化シリコン膜以外の材料で構
成されるゲート絶縁膜の膜厚や膜質も、上記と同様にし
て測定できる。なお、酸化シリコン膜以外の材料を用い
た場合は、その膜厚を二酸化シリコン換算膜厚で表現す
ることが行われており、その場合は、実際の膜厚と異な
る場合がある。ここで、単一絶縁膜または複合絶縁膜の
二酸化シリコン換算膜厚ｄrとは、対象となる絶縁膜の
比誘電率をεi、その膜厚をｄi、二酸化シリコンの比誘
電率をεsとしたときに、ｄｒ＝Σ（εi／εs）ｄｉで
定義される膜厚である。

【００５４】例えば酸化シリコン（ＳｉＯ²）および窒
化シリコン（Ｓｉ³Ｎ⁴）の誘電率は、それぞれ４〜４．
２および８である。そこで、窒化シリコンの誘電率を酸
化シリコンの誘電率の２倍として計算すると、例えば膜
厚６nmの窒化シリコン膜の二酸化シリコン換算膜厚は３
nmとなる。すなわち、膜厚６nmの窒化シリコン膜からな
るゲート絶縁膜と膜厚３nmの酸化シリコン膜からなるゲ
ート絶縁膜とは容量が等しい。また、膜厚２nmの酸化シ
リコン膜と膜厚２nmの窒化シリコン膜（換算膜厚＝１n
m）との複合膜からなるゲート絶縁膜の容量は、膜厚３n
mの単一酸化シリコン膜からなるゲート絶縁膜の容量と
同じである。

【００５５】次に、図６に示すように、ゲート絶縁膜８
ａ上に、例えば低抵抗多結晶シリコン膜上にＷＮ（窒化
タングステン）膜およびＷ（タングステン）膜を積み重
ねてなるゲート電極１６を形成する。多結晶シリコン膜
はＣＶＤ法により、ＷＮ膜およびＷ膜はスパッタ法によ
り形成できる。ゲート電極１６は、低抵抗多結晶シリコ
ン膜上にＷシリサイド膜またはコバルト（Ｃｏ）シリサ
イド膜を堆積した積層膜などを使って形成しても良い。
また、ゲート電極７の材料として多結晶または単結晶の
シリコン（Ｓｉ）とゲルマニウム（Ｇｅ）との合金を用
いても良い。このようなゲート電極１６を形成した後、
イオン打ち込みすることによって、ｐ型ウエル１４に低
不純物濃度のｎ^-型半導体領域１７ａを、ｎ型ウエル１
５に低不純物濃度のｐ^-型半導体領域１８ａを形成す
る。

【００５６】次に、図７に示すように、たとえば窒化シ
リコン膜をＣＶＤ法で堆積し、これを異方的にエッチン
グすることによって、ゲート電極１６の側壁にサイドウ
ォールスペーサ１９を形成する。この後、イオン打ち込
みすることによって、ｐ型ウエル１４に高不純物濃度の
ｎ⁺型半導体領域１７ｂ（ソース、ドレイン）を形成
し、ｎ型ウエル１５に高不純物濃度のｐ⁺型半導体領域
１８ｂ（ソース、ドレイン）を形成する。なお、ｎ^-型
半導体領域１７ａ、ｎ⁺型半導体領域１７ｂには、例え
ばリンまたはヒ素を、ｐ^-型半導体領域およびｐ⁺型半導
体領域１８ｂには、例えばボロンを打ち込まれている。
ここまでの工程で、ｎＭＩＳＱｎおよびｐＭＩＳＱｐが
完成する。その後、チタン、コバルト等の金属膜を堆積
し、熱処理の後に未反応の金属膜を除去することによ
り、ｎ⁺型半導体領域１４（ソース、ドレイン）の表面
およびｐ⁺型半導体領域１５（ソース、ドレイン）の表
面にシリサイド層を形成しても良い。

【００５７】このような本実施の形態によれば、ゲート
絶縁膜８ａの膜厚や膜質の測定精度を大幅に向上でき
る。図８は、本発明者らの実験結果によって得られたも
ので、大気中に放置した時間と酸化膜の厚さとの関係を
示している。何ら処理をしない場合は、時間の経過とと
もに酸化膜の膜厚が厚くなることが分かる。そこで、本
実施の形態のようにオゾンアッシャ処理を施すと、膜厚
の測定誤差を大幅に小さくできることが分かる。例えば
１１５分経過後の膜厚の測定誤差は、何ら処理しない場
合、０．８Å程度あるのに対し、本実施の形態のオゾン
アッシャ処理を施した場合、０．２Å程度に低減でき
る。

【００５８】このように、本実施の形態１によれば、以
下の効果が得られる。 (1).ゲート絶縁膜８ａの厚さおよび質等の測定精度を向
上させることが可能となる。 (2).ゲート絶縁膜８ａの厚さおよび質等の測定誤差を小
さくすることが可能となる。 (3)．上記(1)または(2)により、ＭＩＳを有する半導体
装置のプロセス管理を向上させることが可能となる。 (4)．上記(1)または(2)により、ＭＩＳを有する半導体
装置の信頼性を向上させることが可能となる。 (5)．上記(1)または(2)により、ＭＩＳを有する半導体
装置の歩留まりを向上させることが可能となる。 (6)．上記(1)または(2)により、ＭＩＳを有する半導体
装置の性能を向上させることが可能となる。

【００５９】（実施の形態２）前記実施の形態１におい
ては、膜厚の測定系内において、被測定基板に付着した
水分や有機物を除去する場合について説明したが、本実
施の形態２においては、搬送部内において、その水分や
有機物を除去する場合について説明する。

【００６０】図９は、本実施の形態２における測定装置
１の全体構成の一例を示している。本実施の形態２にお
いては、搬送部４にオゾン発生部６が設けられており、
ステージ９に載置された被測定基板２の表面にオゾンを
吹き付けることが可能な構造となっている。また、搬送
部４内のステージ９には、被測定基板２の表面の水分を
除去するための加熱機構が設けられている。被測定基板
２の水分を除去するために、搬送部４内に、前記実施の
形態１と同様に、乾燥した不活性ガスを導入しても良
い。また、搬送部４内の圧力を前記実施の形態１と同様
に低圧にしても良い。なお、膜厚測定部３は、一般的な
光学的膜厚測定系となっている。

【００６１】本実施の形態２においては、例えば次のよ
うにする。まず、被測定基板２を搬送部４内のステージ
９上に載置し、位置合わせを行った後、その搬送部４内
において被測定基板２の表面の水分および有機物等を除
去する。すなわち、被測定基板２をステージ９の加熱機
構で加熱することで被測定基板２の水分を除去する。ま
た、被測定基板２の表面にオゾンを吹き付けることで、
被測定基板２の有機物を除去する。続いて、その被測定
基板２を搬送アーム１０によって膜厚測定部３のステー
ジ５上に載置して、被測定基板２の透明な薄膜の厚さや
質等を前記実施の形態１と同様に光学的に測定する。し
たがって、本実施の形態２においても、前記実施の形態
１と同様の効果を得ることが可能となる。

【００６２】（実施の形態３）本実施の形態３において
は、被測定基板上に透明な薄膜を形成した後、その被測
定基板を大気に曝すことなく、被測定基板上の透明な薄
膜の厚さや質等を光学的に測定する場合について説明す
る。

【００６３】図１０は、本実施の形態３の半導体製造装
置２０の全体構成の一例を示している。半導体製造装置
２０は、成膜処理と、成膜処理によって形成された膜の
厚さや室等の測定とを同一製造装置内において行うこと
が可能なマルチチャンバ型の構造となっている。

【００６４】半導体製造装置２０は、中央の搬送室２１
と、その外周のカセット室２２ａ，２２ｂと、プロセス
チャンバ２３ａ，２３ｂと、冷却チャンバ２４ａ，２４
ｂとを有している。搬送室２１内には、搬送アーム２１
ａが設けられている。搬送アーム２１ａは、搬送室２１
の中心を軸として回転し、かつ、その軸からカセット室
２２ａ，２２ｂ、プロセスチャンバ２３ａ，２３ｂおよ
び冷却チャンバ２４ａ，２４ｂの方向に直線的に移動す
ることが可能な状態で設置されており、この搬送アーム
２１ａによって半導体基板２Ｓを各部に搬送することが
可能な構造となっている。搬送室２１内を、真空引き
し、かつ、前記不活性ガス（例えば窒素ガス）雰囲気と
することも可能となっている。

【００６５】カセット室２２ａ，２２ｂは、前記ウエハ
カセットを収容するロード、アンロード室である。カセ
ット室２２ａ，２２ｂは、ロード・ロック機構を備えて
おり、室内を前記不活性ガス（例えば窒素ガス）雰囲気
とすることも可能となっている。プロセスチャンバ２３
ａ，２３ｂは、例えば半導体基板２Ｓ上にゲート絶縁膜
を形成するための成膜処理室である。冷却チャンバ２４
ａ，２４ｂは、主として成膜処理が終了した半導体基板
２Ｓを冷却するための処理部でる。本実施の形態３にお
いては、この冷却チャンバ２４ａ，２４ｂ内に、前記膜
厚測定部が設けられている。すなわち、冷却チャンバ２
４ａ，２４ｂ内には、光源７ａおよび受光部７ｂ等が配
置され、半導体基板２Ｓ上に形成されたゲート絶縁膜の
膜厚や膜質等を測定することが可能となっている。な
お、符号２５は、冷却チャンバ２４ａ，２４ｂ内のステ
ージを示している。

【００６６】次に、本実施の形態３の半導体装置の製造
方法を説明する。

【００６７】まず、複数枚の半導体基板２Ｓ（前記図４
の工程を経て、活性領域上の絶縁膜を除去した後の半導
体基板２Ｓ）を収容したウエハカセットをカセット室２
２ａ，２２ｂ内に搬入する。続いて、ウエハカセット内
の１枚の半導体基板２Ｓを、搬送アーム２１ａによって
取り出し、プロセスチャンバ２３ａ内に搬入する。同様
にして、ウエハカセット内の１枚の半導体基板２Ｓを、
プロセスチャンバ２３ｂ内に搬入する。搬送室２１内
は、真空引きされ前記不活性ガス（例えば窒素ガス）雰
囲気にされている。

【００６８】次いで、プロセスチャンバ２３ａ，２３ｂ
の各々において、半導体基板２Ｓの主面上にゲート絶縁
膜を形成した後、プロセスチャンバ２３ａ，２３ｂ内の
半導体基板２Ｓを、搬送アーム２１ａによって取り出
し、それぞれ冷却チャンバ２４ａ，２４ｂ内のステージ
２５上に載置する。すなわち、本実施の形態３において
は、ゲート絶縁膜を形成した後の半導体基板２Ｓを、大
気に曝すことなく不活性ガス雰囲気中を搬送させて冷却
チャンバ２４ａ，２４ｂ内に搬入する。

【００６９】続いて、冷却チャンバ２４ａ，２４ｂ内に
おいては、成膜処理後の半導体基板２Ｓを冷却すると同
時に、前記実施の形態１と同じように、半導体基板２Ｓ
上のゲート絶縁膜の膜厚や膜質等を光学的に測定する。
このように、本実施の形態３においては、成膜処理から
膜厚測定までの間に、半導体基板２Ｓが大気に曝される
ことがなく、半導体基板２Ｓの表面に水分や有機物が付
着しないので、ゲート絶縁膜の膜厚の変動（膜厚の増
加）を生じさせることなく、ゲート絶縁膜の膜厚や膜質
等を測定することができる。したがって、前記実施の形
態１で得られた効果と同様の効果を得ることが可能とな
っている。

【００７０】その後、冷却および測定が終了した冷却チ
ャンバ２４ａ，２４ｂ内の半導体基板２Ｓを、搬送アー
ム２１ａによって取り出し、再びカセット室２２ａ，２
２ｂ内のウエハカセット内に搬入する。このような一連
の処理を半導体基板２Ｓ毎に繰り返す。

【００７１】（実施の形態４）前記実施の形態１〜３に
おいては、ゲート絶縁膜の膜厚や膜質等を測定する場合
について説明したが、これに限定されるものではなく種
々適用可能である。本実施の形態４は、その一例を説明
するものであって、本発明を、例えばキャパシタの容量
絶縁膜の膜厚測定に適用した場合について説明する。

【００７２】図１１〜図１３は、本実施の形態４のＤＲ
ＡＭ（Dynamic Random Access Memory）を有する半導体
装置の製造工程中における半導体基板の要部断面図を示
している。なお、シリコン基板部分は省略する。

【００７３】図１１に示すように、絶縁膜２６は、例え
ば酸化シリコン膜からなり、その上面には、下部電極２
７が形成されている。下部電極２７は、例えば低抵抗多
結晶シリコン膜からなり、絶縁膜２６に穿孔されたスル
ーホール２８内の孔内配線部２９を通じて下層のメモリ
セル選択ＭＩＳの一方のソース・ドレイン用の半導体領
域と電気的に接続されている。

【００７４】このような絶縁膜２６上に、図１２に示す
ように、例えば窒化シリコン膜（Ｓｉ₃Ｎ₄）の単体膜ま
たはその上に酸化タンタル膜（Ｔａ₂Ｏ₅）を積層してな
る積層膜からなる容量絶縁膜３０をＣＶＤ（Chemical V
apor Deposition）法等によって形成する。また、容量
絶縁膜３０の材料は、これらに限定されるものではなく
種々変更可能であり、例えばＰＺＴ（Ｐｂ（ＺｒＴｉ）
Ｏ₃）やＢＳＴ（（ＢａＳｒ）ＴｉＯ₃）等のような強誘
電体材料としても良い。なお、これらの強誘電体材料の
場合は、下部電極２７の材料として、例えばプラチナ、
ルテニウムまたは所定の導体膜上にプラチナやルテニウ
ムを成膜する構造とすることが好ましい。

【００７５】続いて、前記実施の形態１〜３のいずれか
の技術を用いて、容量絶縁膜３０の膜厚および膜質等を
測定する。したがって、本実施の形態４においても、前
記実施の形態１〜３と同様の効果を得ることができる。
特に、上記のように容量絶縁膜３０の材料を強誘電体材
料とした場合、強誘電体材料は、水分や有機物等の影響
を受けやすいので、膜厚測定に際して本発明の技術思想
を用いることが効果的である。

【００７６】その後、図１３に示すように、容量絶縁膜
３０上に、例えば窒化チタン等のような導体膜をＣＶＤ
法およびスパッタリング法等によって堆積した後、これ
を通常のフォトリソグラフィ技術およびドライエッチン
グ技術によってパターニングすることにより上部電極３
１を形成する。なお、容量絶縁膜３０の材料を強誘電体
材料とした場合は、上部電極３１の材料として、例えば
プラチナやルテニウムあるいは、その上に所定の導体膜
を堆積した積層構造とすることが好ましい。これ以降
は、通常のＤＲＡＭの製造工程と同様として良いので説
明を省略する。

【００７７】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態１〜４に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。

【００７８】例えば前記実施の形態１，２においては、
測定装置の膜厚測定部と搬送部とを一体的な構造として
いるが、別体としても良い。

【００７９】また、前記実施の形態４においては、容量
絶縁膜としてＤＲＡＭの容量絶縁膜を一例としたが、こ
れに限定されるものではなく種々変更可能であり、例え
ば昇圧回路を構成するキャパシタの容量絶縁膜における
膜厚等の測定に本発明を適用することもできる。

【００８０】また、前記実施の形態１〜４においては、
実際の製品を製造する半導体基板上の膜の厚さを測定す
る場合について説明したが、これに限定されるものでは
なく、例えば製品製造のための半導体基板とは別にダミ
ーの半導体基板を用意し、そのダミーの半導体基板上に
形成された透明な薄膜の厚さや質等を光学的に測定する
ようにしても良い。

【００８１】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＣＭＩ
Ｓ回路を有する半導体装置およびＤＲＡＭを有する半導
体装置に適用した場合について説明したが、それに限定
されるものではなく、例えばＳＲＡＭ（Static Random
Access Memory）またはフラッシュメモリ（ＥＥＰＲＯ
Ｍ；Electric Erasable Programmable Read Only Memor
y）等のようなメモリ回路を有する半導体装置、マイク
ロプロセッサ等のような論理回路を有する半導体装置あ
るいは上記メモリ回路と論理回路とを同一半導体基板に
設けている混載型の半導体装置にも適用できる。

【００８２】

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。 (1).本発明によれば、半導体基板の表面における外乱要
因物を除去した後、または、外乱要因物が半導体基板の
表面に付着しない状態で、前記半導体基板上の所定の膜
の厚さ、膜質またはその両方を光学的に測定することに
より、所定の膜の厚さ測定精度を向上させることが可能
となる。 (2).本発明によれば、半導体基板の表面における外乱要
因物を除去した後、または、外乱要因物が半導体基板の
表面に付着しない状態で、前記半導体基板上の所定の膜
の厚さ、膜質またはその両方を光学的に測定することに
より、所定の膜における厚さの測定誤差を小さくするこ
とが可能となる。 (3)．上記(1)または(2)により、半導体装置のプロセス
管理を向上させることが可能となる。 (4)．上記(1)または(2)により、半導体装置の信頼性を
向上させることが可能となる。 (5)．上記(1)または(2)により、半導体装置の歩留まり
を向上させることが可能となる。 (6)．上記(1)または(2)により、半導体装置の性能を向
上させることが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施の形態である半導体製造装置の
全体構成の一例を示す説明図である。

【図２】図１の半導体製造装置により被測定基板上の透
明な薄膜の厚さを測定している最中の被測定基板の要部
断面図である。

【図３】図１の半導体製造装置の具体的な構成例の説明
図である。

【図４】本発明の一実施の形態である半導体装置の製造
工程中における要部断面図である。

【図５】図４に続く半導体装置の製造工程中における要
部断面図である。

【図６】図５に続く半導体装置の製造工程中における要
部断面図である。

【図７】図６に続く半導体装置の製造工程中における要
部断面図である。

【図８】何ら処理しない場合、本実施の形態の処理をし
た場合とにおける半導体基板上の酸化膜の膜厚と経過時
間との関係を示したグラフ図である。

【図９】本発明の他の実施の形態である半導体製造装置
の全体構成の一例を示す説明図である。

【図１０】本発明のさらに他の実施の形態である半導体
製造装置の全体構成の一例を示す説明図である。

【図１１】本発明の他の実施の形態である半導体装置の
製造工程中における要部断面図である。

【図１２】図１１に続く半導体装置の製造工程中におけ
る要部断面図である。

【図１３】図１２に続く半導体装置の製造工程中におけ
る要部断面図である。

【符号の説明】

１測定装置（半導体製造装置）２被測定基板２Ｓ半導体基板３膜厚測定部４搬送部５ステージ６オゾン発生部７ａ光源７ｂ受光部７ｃ解析部７ｄ偏光子７ｅ１／４波長板７ｆ検光子８絶縁膜（所定の膜）８ａゲート絶縁膜（所定の膜）９ステージ１０搬送アーム１１ノッチセンサ１２ウエハカセット１３素子分離部１３ａ分離溝１３ｂ酸化シリコン膜１４ｐ型ウエル１５ｎ型ウエル１６ゲート電極１７ａｎ^-型半導体領域１７ｂｎ⁺型半導体領域１８ａｐ^-型半導体領域１８ｂｐ⁺型半導体領域１９サイドウォールスペーサ２０半導体製造装置２１搬送室２１ａ搬送アーム２２ａ，２２ｂカセット室２３ａ，２３ｂプロセスチャンバ２４ａ，２４ｂ冷却チャンバ２５ステージ２６絶縁膜２７下部電極２８スルーホール２９孔内配線部３０容量絶縁膜（所定の膜）３１上部電極Ｑp ｐＭＩＳＱn ｎＭＩＳ

フロントページの続きＦターム(参考） 2F065 AA30 CC17 CC31 DD11 DD15 FF49 FF67 GG04 GG22 HH09 HH12 JJ08 JJ17 JJ26 LL33 LL34 LL36 LL47 PP11 TT02 TT04 TT06 4M106 AA01 BA05 BA06 CA48 DH03 DH12 DH32 DH44 DH56 DJ01 DJ07 DJ11 DJ20

Claims

【特許請求の範囲】

【請求項１】半導体基板上の所定の膜の厚さ、膜質ま
たはそれらの両方を光学的に測定する測定部と、前記測
定に先立って、または、測定中に、前記半導体基板の表
面における前記測定に対する外乱要因物を除去する外乱
除去手段とを有することを特徴とする半導体製造装置。
【請求項２】半導体基板上の所定の膜の厚さ、膜質ま
たはそれらの両方を光学的に測定する測定部と、前記測
定に先立って、または、測定中に、前記半導体基板の表
面の有機物、水分またはそれらの両方を除去する外乱除
去手段とを有することを特徴とする半導体製造装置。
【請求項３】半導体基板上に形成された所定の膜の厚
さ、膜質またはそれらの両方を光学的に測定する測定部
と、前記測定部に半導体基板を搬入するための搬送部と
を有し、前記測定部または前記搬送部のいずれか一方に、前記測
定に先立って、または、測定中に、前記半導体基板の表
面における前記測定に対する外乱要因物を除去する外乱
除去手段を設けたことを特徴とする半導体製造装置。
【請求項４】半導体基板上に所定の膜を形成した後、
前記所定の膜の厚さ、膜質またはそれらの両方を光学的
に測定する測定工程を有し、前記測定に先立って、または、測定中に、前記半導体基
板の表面における前記測定に対する外乱要因物を除去す
ることを特徴とする半導体装置の製造方法。
【請求項５】（ａ）半導体基板上に所定の膜を形成す
る工程と、（ｂ）前記所定の膜を形成した後、前記半導
体基板を大気中に搬出する前に、前記所定の膜の膜厚、
膜質またはそれらの両方を光学的に測定する工程とを有
することを特徴とする半導体装置の製造方法。