JP3893868B2 - 電界効果トランジスタの製造方法、並びに、半導体デバイスの製造方法及びその装置 - Google Patents

電界効果トランジスタの製造方法、並びに、半導体デバイスの製造方法及びその装置 Download PDF

Info

Publication number
JP3893868B2
JP3893868B2 JP2000310968A JP2000310968A JP3893868B2 JP 3893868 B2 JP3893868 B2 JP 3893868B2 JP 2000310968 A JP2000310968 A JP 2000310968A JP 2000310968 A JP2000310968 A JP 2000310968A JP 3893868 B2 JP3893868 B2 JP 3893868B2
Authority
JP
Japan
Prior art keywords
film
manufacturing
semiconductor device
processed
atmosphere
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000310968A
Other languages
English (en)
Other versions
JP2002118160A (ja
Inventor
龍夫 松土
与洋 太田
哲二 安田
昌和 市川
隆史 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Hitachi Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Tokyo Electron Ltd
Hitachi Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, Hitachi Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Tokyo Electron Ltd
Priority to JP2000310968A priority Critical patent/JP3893868B2/ja
Priority to US09/974,195 priority patent/US6747748B2/en
Publication of JP2002118160A publication Critical patent/JP2002118160A/ja
Application granted granted Critical
Publication of JP3893868B2 publication Critical patent/JP3893868B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、電界効果トランジスタの製造方法、並びに、半導体デバイスの製造方法及びその装置に関する。
【０００２】
【従来の技術】
近年、半導体集積回路の高集積化の進展に伴い、ＭＯＳデバイスにおいても構成要素であるトランジスタ等の素子の微細化、高性能化が要求されている。ただし、トランジスタ等の素子の微細化によってデバイス全体の信頼性が損なわれてはならない。そこで、トランジスタ等の素子を構成する各要素の微細化と信頼性の向上とが併せて求められている。
【０００３】
特に、ＭＯＳデバイスの重要な構成要素であるゲート絶縁膜については、薄膜化しつつ絶縁耐圧を確保するため、従来のシリコン酸化膜に代えてより誘電率の高い高誘電体膜が用いられつつある。ただし、シリコン基板上に高誘電体膜を直接形成すると、ゲート絶縁膜の品質が低下し、リーク電流が増加したり、さらに、Ｓｉ／絶縁膜の界面付近のモビリティ低下をきたす。このため、ゲート絶縁膜の形成方法としては、基板上に薄いシリコン酸化膜を形成し、その上に高誘電体膜を形成する方法が検討されている。
【０００４】
２層膜を構成するシリコン酸化膜が厚すぎると、ゲート絶縁膜全体が厚くなり、微細化の要請に反する。一方、シリコン酸化膜が薄すぎると、リーク電流が多くなってしまう。このため、シリコン酸化膜の膜厚の制御は、非常に重要である。近時では、素子の微細化により、数Å（数原子層分の厚さ）という非常に薄い酸化膜が求められるようになっている。
ところが、従来、膜厚の測定に用いられているエリプソメトリ法による薄膜の測定の信頼性は１０数Å程度であり、それよりも薄い膜の厚さを正確には測定することはできない。
【０００５】
【発明が解決しようとする課題】
数原子層に相当する薄膜の厚さを測定する手法として、反射率差分光法（Reflectance Difference Spectroscopy：ＲＤＳ）が知られており、この技術を用いて、ＧａＡｓ結晶の表面での結晶成長の厚さを測定する方法が、米国特許第4,931,132号に記載されている。この測定方法は、エピタキシャル成長のように、形成済みの原子層の上に、新たな原子層が形成されるようなものの膜厚の測定には、新たな原子層が測定対象面に存在するため、原子層レベルで測定可能である。
【０００６】
しかし、一般に、ゲート酸化膜は、熱酸化で形成され、シリコン基板の内側に原子層の形成が進み、その表面には変化が起きない。このため、同様の方法による測定は困難であると考えられていた。
【０００７】
このような背景のもと、今回、本発明人らの鋭意努力の結果、上記したようなシリコン基板の内側へと原子層が形成される様子が、反射率差分光法により観測可能であり、かつ、この観測データに基づいて、シリコン酸化膜の形成を原子層のオーダで制御可能であることが判明した。
【０００８】
従って、本発明の目的は、上記反射率差分光法を用いて、原子層オーダでの膜形成の制御が可能な、電界効果トランジスタの製造方法、並びに、半導体デバイスの製造方法及びその装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点に係る電界効果トランジスタの製造方法は、
半導体基板と、該基板上に形成され、絶縁膜単独或いは絶縁膜と誘電膜との２層構造を有するゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極とを備える電界効果トランジスタの製造方法において、
半導体基板を所定のガス雰囲気中で加熱することにより、ガスと半導体との反応を前記半導体基板の表面から内側に進めることにより、半導体基板の表面から内面側に向かって絶縁膜を成長させる成膜ステップと、
前記成膜ステップを実行しながら、前記半導体基板の表面に測定光を照射し、前記半導体基板に照射された測定光の、前記半導体基板と成長した前記絶縁膜との界面から反射された反射光の直交する２方向に偏光成分の反射率差を求め、求めた反射率差を示す信号のピークの数に基づいて、前記半導体基板の表面から内側に進む反応により前記半導体基板の表面領域に形成された前記絶縁膜の原子層の数を求める原子層数測定ステップと、
前記原子層数測定ステップで求められた原子層の数に基づいて、前記反応のエンドポイントを検出し、前記成膜ステップを停止させる制御ステップと、
前記絶縁膜の上に、前記絶縁膜よりも誘電率の大きい誘電膜を形成するステップと、
前記誘電膜の上にゲート電極を形成するステップと、
を備えることを特徴とする。
【００１０】
すなわち、所定ガス中での加熱処理により半導体基板の表面にゲート絶縁膜を形成する成膜ステップにおいて、基板表面から内側へと成長する絶縁膜の形成を反射率差分光法を用いて原子層単位でモニタし、所定の膜厚が形成された時点で加熱処理を終了するよう制御することができる。その後、加熱処理により形成されたゲート絶縁膜の上に高誘電体膜を形成し、さらに、その上にゲート電極を形成することにより、高微細化され、かつ、信頼性の高い電界効果トランジスタを製造することができる。
【００１１】
上記構成の製造方法において、
前記半導体基板はシリコン基板であり、
所定のガス雰囲気は、酸素を含む雰囲気、窒素を含む雰囲気又は酸素或いは含酸素化合物及び窒素或いは含窒素化合物を含む雰囲気であり、
前記成膜ステップは、熱酸化膜、熱窒化膜又は熱酸窒化膜を形成するステップであり、
前記原子層数測定ステップは、絶縁膜が２乃至２０原子層のうちの所定の層だけ形成されたことを検出するものであってもよい。
【００１２】
つまり、酸素又は窒素或いは酸素（系及び含酸素化合物）と窒素（含窒素化合物）を含むガス中での熱酸化処理によりシリコン半導体基板の表面に酸化膜又は窒化膜或いは熱酸窒化膜のゲート絶縁膜を形成する成膜ステップにおいて、シリコン基板表面から内側へと成長する絶縁膜の形成を反射率差分光法を用いて原子層単位でモニタし、２〜２０原子層のうちの、所定の膜厚が形成された時点で熱処理を終了するよう制御することができる。その後、熱処理により形成されたゲート絶縁膜の上に高誘電体膜を形成し、さらに、その上にゲート電極を形成することにより、高微細化され、かつ、信頼性の高い電界効果トランジスタを製造することができる。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、本発明の第２の観点に係る半導体デバイスの製造方法は、
被処理体の内側に向かって反応を進めることにより、被処理体の表面領域に膜を形成する成膜ステップと、
前記被処理体の表面に測定光を照射する照射ステップと、
前記被処理体に照射された測定光の反射光の、直交する２方向の偏光成分の反射率差を求める反射率差算出ステップと、
前記反射率差算出ステップで求めた反射率差を示す信号のピークの数に基づいて前記膜の原子層の数を求める原子層数測定ステップと、
前記原子層数測定ステップで求められた原子層の数に基づいて、前記成膜ステップを制御する制御ステップと、
を備えることを特徴とする。
【００１４】
これにより、被処理体の表面領域に膜を形成する成膜ステップにおいて、被処理体の表面から内側へと成長する膜の形成を反射率差分光法を用いてモニタし、処理を制御することができるので、高微細化され、かつ、信頼性の高い半導体デバイスを製造することができる。
【００１５】
上記構成の製造方法において、
前記成膜ステップは、所定雰囲気下で被処理体を加熱することにより、雰囲気中の化学物質と被処理体との反応を進めることにより、被処理体の表面領域に薄膜を形成するステップであり、
前記反射率差算出ステップは、前記反射光の前記２方向の偏光成分の反射率の差を、該２方向の偏光成分の反射率の相加平均で除した値を求めるステップを含んでもよい。
【００１６】
これにより、所定雰囲気中での加熱処理により被処理体の表面領域に薄膜を形成する成膜ステップにおいて、被処理体の表面から化学反応により進行する膜形成中に、反射率差分光法を用いて膜の厚さをその場計測により求めて、処理を制御することができる。
【００１８】
これにより、反射率差分光法を用いて、被処理体の表面領域に形成された膜の、深さ方向への膜形成の進行をモニタすることができる。
【００１９】
上記構成の製造方法において、
前記制御ステップは、求めた原子層の数に基づいて、前記成膜ステップによる成膜処理を停止するステップを含んでもよい。
【００２０】
これにより、反射率差分光法を用いて、被処理体の表面領域に膜を形成する深さ方向への膜形成の進行を制御することができる。
【００２１】
上記構成の製造方法において、
前記成膜ステップは、所定のガス中で被処理体を加熱することにより、該ガスと被処理体との反応膜を表面領域に形成する工程を含んでもよい。
【００２２】
つまり、上記成膜ステップは、加熱により被処理体の表面に成膜する処理工程に適用することができる。
【００２３】
上記構成の製造方法において、
前記半導体基板はシリコン基板であり、
所定のガス雰囲気は、酸素を含む雰囲気、窒素を含む雰囲気又は酸素或いは含酸素化合物及び窒素或いは含窒素化合物を含む雰囲気であり、
前記成膜ステップは、熱酸化膜、熱窒化膜又は熱酸窒化膜を形成するステップであり、
前記原子層数測定ステップは、絶縁膜が２乃至２０原子層のうちの所定の層だけ形成されたことを検出するようにしてもよい。
【００２４】
つまり、酸素又は窒素或いは酸素（系及び含酸素化合物）と窒素（含窒素化合物）を含むガス中での処理によりシリコン半導体基板の表面に酸化膜又は窒化膜或いは熱酸窒化膜を形成する成膜ステップにおいて、シリコン基板表面から内側へと進行する膜形成反応を、反射率差分光法を用いて、２〜２０層の原子層を形成させることができる。
【００２５】
【課題を解決するための手段】
上記目的を達成するため、本発明の第３の観点に係る半導体デバイスの製造装置は、
被処理体を所定のガスを含む雰囲気中で熱処理する処理チャンバと、
前記処理チャンバ内の前記被処理体に測定光を照射し、前記被処理体で反射された反射光の直交する２方向の偏光成分の反射率差を示す信号を生成し、反射率差信号のピークの数に基づいて、膜の原子層の数を求める光学的測定システムと、
前記処理チャンバと前記光学的測定システムに接続され、前記処理チャンバに、前記所定のガスを含む雰囲気中で熱処理を開始させ、熱処理中に、前記光学的測定システムからの原子層の数に基づいて、形成された膜の厚さを測定し、膜厚が所定値に達したことを検出すると、前記熱処理を終了させる制御手段と、
を備えることを特徴とする。
【００２６】
上記構成の装置により、所定ガス雰囲気中での熱処理により被処理体の表面領域に膜を形成する成膜ステップにおいて、形成される膜の厚さを反射率差分光法を用いてモニタし、処理を制御することができるので、高微細化され、かつ、信頼性の高い半導体デバイスを製造することができる。
【００２７】
上記構成の製造装置において、
前記処理チャンバと他の処理チャンバとを収容し、これらの前記複数の処理チャンバを含む空間を大気から遮断した雰囲気に維持するように取り囲む共通容器と、
前記共通容器内で被処理体を搬送するための搬送手段と、
をさらに備え、クラスタリングされていてもよい。
【００２８】
すなわち、半導体デバイスに上記成膜処理を行う処理チャンバの他に、成膜処理の前後にこの半導体デバイスに他の処理を施す処理チャンバを、大気から遮断した雰囲気でクラスタリングすることにより、処理される半導体デバイスを大気に曝すことなく、一連の成膜処理を行うことができ、生産効率を向上させることができる。
【００２９】
【発明の実施の形態】
本発明の実施の形態にかかる半導体デバイスの製造装置について、以下図面を参照して説明する。
図１は、本実施の形態に係る、ウェハＷ上にゲート絶縁膜、すなわち、シリコン酸化（ＳｉＯ２）膜を形成する、半導体デバイスの製造装置の構成を示す。本実施の形態の製造装置は、酸化膜形成を行う処理チャンバと、予備洗浄チャンバと、高誘電体膜を形成する処理チャンバと、アニール処理を行う処理チャンバとがクラスタリングされた構成である。
【００３０】
図１に示すように、本実施の形態の製造装置は、ウェハ処理システム１１と、システムコントローラ１２と、光学的測定システム１３と、から構成される。
ウェハ処理システム１１は、洗浄用チャンバ１０１と、高速酸化用（Rapid Thermal Oxidation：ＲＴＯ）チャンバ１０２と、化学的気相成長用（Chemical Vapor Deposition：ＣＶＤ）チャンバ１０３と、アニール用チャンバ１０４と、ロードロック室１０５と、ローダモジュール１０６と、から構成される。
【００３１】
洗浄用チャンバ１０１は、フッ酸（ＨＦ）ベーパ処理、紫外線−塩素処理等により、酸化処理前のウェハＷ上に存在する自然酸化膜を除去するために設けられる。
ＲＴＯチャンバ１０２は、内部にハロゲンランプ等の光源を用いた加熱ランプを備え、固定して戴置されたウェハＷをこの加熱ランプにより加熱して、ウェハＷ上のシリコン（Ｓｉ）層の表面を酸化してシリコン酸化（ＳｉＯ２）膜を形成する。
ＣＶＤチャンバ１０３は、ウェハＷにＣＶＤ処理を施し、ＳｉＯ２膜上に高誘電率絶縁膜、例えば、ＺｒＳｉＯ２膜を形成する。
アニール用チャンバ１０４は、成膜されたウェハＷにアニール処理を施し、膜を安定化、高品質化する。
ローダモジュール１０６及びロードロック室１０５は、各チャンバ間及び製造装置内へのウェハＷの搬出入を最適化して処理可能に構成されている。
複数のチャンバ及びロードロック室１０５は、大気から遮断された減圧雰囲気下の空間を取り囲む共通容器として機能しており、クラスタリングされた製造装置を構成している。
【００３２】
システムコントローラ１２は、ウェハ処理システム１１及び光学的測定システム１３を制御し、ウェハＷの製造装置内への搬入、洗浄用チャンバ１０１での洗浄処理、ＲＴＯチャンバ１０２での酸化処理、ＣＶＤチャンバ１０３でのＣＶＤ処理、アニール用チャンバ１０４での洗浄処理、ウェハＷの搬出までの全工程にわたる、製造装置全体の制御を行う。
【００３３】
光学的測定システム１３は、光学的測定ユニット２０１と、光ドライバ２０２と、第１のロックインアンプ２０３と、第２のロックインアンプ２０４と、分析処理ユニット２０５と、から構成される。光学的測定システム１３は、後述する反射率差分光法に従って、ウェハＷ表面に測定光を垂直に照射して、その反射光の所定の２方向の偏光成分の反射率を測定し、この２つの反射率の差に基づいてウェハＷ表面の特性、特に、ＳｉＯ２膜の厚さを光学的に評価する。
【００３４】
図２に光学的測定ユニット２０１の構成を示す。
図に示すように、光学的測定ユニット２０１は、ＲＴＯチャンバ１０２の窓２１４の近傍に設置されている。ここで、窓２１４は、例えば、石英窓であり、窓２１４を介してＲＴＯチャンバ１０２内に戴置されたウェハＷの表面に垂直に光を照射可能なように、ウェハＷに対面するように設置されている。
【００３５】
光学的測定ユニット２０１は、光源２０６と、コリメートレンズ２０７と、第１及び第２の反射鏡２０８、２０９と、デポーラライザ２１０と、ビームスプリッタ２１１と、第１及び第２の光センサ２１２、２１３と、から構成される。
【００３６】
光源２０６は、単一波長光を発生するレーザダイオード、例えば、紫色レーザダイオード（波長３９５ｎｍ付近）である。光ドライバ２０２は、分析処理ユニット２０５の指令に従って電流及び温度を制御して光源２０６を制御する。
コリメートレンズ２０７は、光源２０６から生成されたレーザ光の光路に配設され、生成されたレーザ光を平行光線に直す。コリメートレンズ２０７を通過した照射光は、第１の反射鏡２０８により反射され、ＲＴＯチャンバ１０２の窓２１４を通過して、ＲＴＯチャンバ１０２内に戴置されたウェハＷの中心に垂直（〜９０±２°）に照射される。
デポーラライザ２１０は、第１の反射鏡２０８から窓２１４に至る光路上に配設され、元々偏光しているレーザ光を無偏光化する。
【００３７】
ビームスプリッタ２１１は、偏光ビームスプリッタであり、ウェハＷ表面から略垂直に反射された反射光のうち、所定方向の偏光成分を反射させて第１の光センサ２１２に入射させ、また、所定方向に直交する方向の偏光成分を第２の光センサ２１３へと通過させることにより、直交する２方向の偏光成分を取り出す。
【００３８】
第１及び第２の光センサ２１２、２１３は、フォトダイオード等の光センサである。第１の光センサ２１２は、ビームスプリッタ２１１により反射された一方の偏光成分を受光可能に設けられ、第１のロックインアンプ２０３に接続されている。第２の光センサ２１３は、第２の反射鏡２０９を介して、ビームスプリッタ２１１を通過したもう一方の偏光成分を受光可能に備えられ、第２のロックインアンプ２０４に接続されている。
【００３９】
第１及び第２のロックインアンプ２０３、２０４は、光ドライバ２０２に接続され、光センサ２１２、２１３からの光強度データを信号化する。第１及び第２のロックインアンプ２０３、２０４は、それぞれ、各偏光成分の反射率を示す信号Ｓ１、Ｓ２を分析処理ユニット２０５に送出する。
【００４０】
分析処理ユニット２０５は、第１及び第２のロックインアンプ２０３、２０４からの信号から、下記数式１に従って反射率差の変化割合Δｒ〜／ｒ〜を算出し、この反射率差の変化割合から膜厚を評価する。分析処理システムは、得られた膜厚データをシステムコントローラ１２へと送出する。
【００４１】
【数１】
Figure 0003893868
【００４２】
以下、上記構成の光学的測定システム１３の膜厚測定時における処理の流れを説明する。
光源２０６で生成された光は、コリメートレンズ２０７を通り、第１の反射鏡２０８で反射され、デポーラライザ２１０で無偏光化されてウェハＷの被処理面に垂直に照射される。ウェハＷから反射された光はビームスプリッタ２１１により所定の２方向の成分が取り出される。ビームスプリッタ２１１で反射された成分は第１の光センサ２１２で受光し、ビームスプリッタ２１１を通過した偏光成分は、第２の反射鏡２０９で反射されて第２の光センサ２１３で受光する。
【００４３】
第１及び第２の光センサ２１２、２１３で検出された各偏光成分の強度データは、第１及び第２のロックインアンプ２０３、２０４へとそれぞれ送られる。第１及び第２のロックインアンプ２０３、２０４は、受信した強度データに所定の処理を施し、各偏光成分の反射率を示す信号Ｓ１、Ｓ２を、それぞれ、分析処理ユニット２０５へと送出する。
【００４４】
分析処理ユニット２０５は第１及び第２のロックインアンプ２０３、２０４から受信した信号Ｓ１、Ｓ２から上記数式１に従って反射率差の変化割合を算出し、算出した複素反射率差データからウェハＷ表面に形成された酸化膜の厚さを評価する。分析処理ユニット２０５は、得られた膜厚データをシステムコントローラ１２に送出する。システムコントローラ１２は分析処理ユニット２０５からの膜厚データをモニタして成膜工程を制御する。
【００４５】
−反射率差分光法の原理−
ここで、反射率差分光法（Reflectance Difference Spectroscopy：ＲＤＳ）の測定原理について簡単に説明する。反射率差分光法は、試料表面に対して垂直に入射した偏光の複素反射率について、偏光方向に応じて変化する部分を測定する手法である。試料のバルク部分の光学的応答が等方的な場合の、表面又は界面の構造に極めて敏感な線形光学測定法である。反射率差分光法についての詳細は、『固体物理』、第３４巻、第２号、１９頁〜２９頁（１９９９年）等に記載されている。また、ＧａＡｓ結晶の表面での結晶成長の評価に上記反射率差分光法を用いたものが、米国特許第4,931,132号に記載されている。
【００４６】
まず、例として、図３に示すように、光学的異方性を示す試料Ｗの表面に、入射光偏光子Ｐにより偏光化した直線偏光を照射し、その偏光方向とｙ軸とが平行となるようにｘｙ座標系を定義する。このとき、光照射される試料Ｗは、この試料Ｗの表面の持つ異方性の主軸ａ及びこれに垂直な主軸ｂがｙ軸に対してそれぞれ４５°の角度となるよう配置される。すなわち、入射光が試料Ｗに対しａ方向成分とｂ方向成分とで等しい強度及び位相で照射されるよう配置される。
【００４７】
試料Ｗから反射された光の複素反射率ｒ〜＝ｒｅ−ｉθにおいて、振幅ｒだけに異方性があるとき、例えば、主軸ａ方向の反射率の振幅ｒａが、もう一方の主軸ｂ方向の反射率の振幅ｒｂよりも大きく、ｒａ＞ｒｂであるとき、反射光は直線偏光であり、その電界方向はｙ軸に対して反時計回りにずれる。一方、位相だけに異方性があるとき、例えば、ａ軸方向の光の電場の位相がｂ軸に対して遅れると（θａ＞θｂ）、反射光はｙ軸からａ軸方向に回転する楕円偏光になる。一般に、振幅と位相の両方が異方性を持つと、図３に示すように、反射光は長軸が入射偏光方向からずれた楕円偏光になる。このように、光学的異方性を示す試料Ｗの表面から反射された光には、異方性軸に平行な成分とこれに垂直な成分とにおいて反射率に差が観測される。従って、このような反射率の差を測定することにより異方性を有する表面の状態についての見知が得られる。
【００４８】
ここで、複素反射率差Δｒ〜／ｒ〜は、主軸ａ方向の複素反射率ｒ〜 ａ及び主軸ｂ方向の複素反射率ｒ〜 ｂを用いて下記数式２のように定義される。
【００４９】
【数２】
Figure 0003893868
【００５０】
一般に、試料の表面或いは界面の対称性が２回対称以下であれば、複素反射率差Δｒ〜／ｒ〜が観察可能であり、すなわち、ゼロでないΔｒ〜／ｒ〜が許される。例えば、ダイヤモンド構造或いは閃亜鉛鉱構造の再構成されていない表面では、（１１１）面は３回対称であるので、常にΔｒ〜／ｒ〜＝０であり、一方、（１１０）面及び（００１）面は２回対称であるので、Δｒ〜／ｒ〜≠０を示しうる。従って、結晶成長などにより表面又は界面の再構成が起き、（１１０）面、（−１１０）面といった２回対称以下の対称性を有する表面又は界面が形成されれば、これに由来する特徴的な（異方的な）光学応答を観測することができる。
【００５１】
また、上記数式２は、適当に展開することにより、下記数式３のようにも書くことができる。従って、実部の振幅の異方性Δｒ／ｒ、及び、虚部の位相の異方性Δθを求めることにより被測定表面の複素反射率差Δｒ〜／ｒ〜が求められる。
【００５２】
【数３】
Figure 0003893868
【００５３】
上述のように、複素反射率差Δｒ〜／ｒ〜は、振幅の異方性Δｒ／ｒ及び位相の異方性Δθから求めることができ、その手法としては、図３に示すような、光弾性変調器（ＰＥＭ）を用いた方法が知られている。この方法では、試料Ｗの異方性表面から反射された偏光をＰＥＭにより所定の周波数に変調させ、この変調された偏光について、さらに検光子Ａを用いて所定の角度の成分を取り出し、適当な検出系により変調成分を検出する。このように検出された、変調された偏光成分の強度を示す信号からΔｒ／ｒ及びΔθを求めることができる。しかし、実際には、位相の異方性Δθは、窓や光学部品等の持つ異方性の影響を受けやすいので、Δｒ／ｒのみを計測するのが好ましい。
【００５４】
上記説明したような反射率差分光法を用いた表面分析に関する知見を基に、本発明人らが鋭意努力した結果、シリコン（Ｓｉ）表面又は界面の酸化により、シリコン酸化（ＳｉＯ２）膜がレイヤ・バイ・レイヤ（１原子層毎）で形成される際、１原子層の酸化毎にＳｉＯ２／Ｓｉ界面の光学的異方性が変化する様子が上記反射率差分光法を用いて観測可能であることが判明した。
【００５５】
より詳細には、Ｓｉ（００１）表面又は界面の酸化は、図４に示すように、エピタキシャル成長のように１原子層毎に進行する（レイヤ・バイ・レイヤ酸化）。１層酸化される毎に、フロンティアであるＳｉＯ２／Ｓｉ界面で終端されているＳｉ−Ｓｉボンドの方向は、（００１）面に射影すると、［１１０］方向（図５（ａ））と［−１１０］方向（図５（ｂ））とで交互に変化し、これらの射影の方向がシリコン表面又は界面の異方性の主軸となる。このことは、界面構造の異方性が酸化された原子層数の偶奇で９０°変化することを意味する。従って、ＳｉＯ２／Ｓｉ界面に測定光を照射し、界面からの反射光について［１１０］方向及び［−１１０］方向の成分の反射率差を調べることにより、界面の状態についての知識が得られる。また、光の反射率は、温度及び光の波長に関して線形に変化するので、酸化工程において、Ｓｉ原子層のレイヤ・バイ・レイヤ酸化の進行の様子をリアルタイムで観測することができ、すなわち、形成される膜の厚さを原子層オーダでモニタすることができる。
【００５６】
図６は、酸化によるウェハＷ上へのＳｉＯ２膜の形成時に、単一波長光を被処理表面に照射して、［１１０］方向及び［−１１０］方向の成分の反射率差を下記数式４に従って算出したときに得られる基本的なシグナルの時間変化を示す。図に示すように、ピーク一つ分で膜が一原子層分形成されていることになる。従って、実際の成膜工程において、工程の開始時点から測定を開始すれば、振幅の周期を数えることによりモニタすることができる。例えば、熱酸化工程中、膜をｎ層成長させる場合には、ピークがｎ個観測された時点で加熱、ガス供給を停止させればよい。
【００５７】
【数４】
Figure 0003893868
【００５８】
ここで、反射率差分光法を用いた上記測定において、測定する原子層の数、すなわち、ｎの大きさは、２〜２０程度であることが望ましい。というのは、酸化膜の成長に従ってＳｉ界面の被処理表面からの深度は増してゆき、これと共に界面から反射されて観測されるシグナルの強度は弱くなってゆくからである。このように、界面が深化するにつれてシグナルの測定から得られる膜厚データの確度は低下していくので、測定する原子層の範囲としては、２〜２０、好ましくは、２〜１０原子層であることが望ましい。
【００５９】
次に、上記光学的測定システム１３を含む半導体デバイスの製造装置を用いたゲート絶縁膜形成の一連の工程について説明する。
まず、システムコントローラ１２は、ローダモジュール１０６に戴置されたウェハカセットから、ウェハＷをロードロック室１０５に搬入する。搬入されたウェハＷを洗浄用チャンバ１０１に入れる。洗浄用チャンバ１０１内でウェハＷ上の自然酸化膜が希フッ酸により除去される。希フッ酸による洗浄の終わったウェハＷはＲＴＯチャンバ１０２へと送られる。
【００６０】
ＲＴＯチャンバ１０２内にウェハＷを戴置した後、ＲＴＯチャンバ１０２内を１０−６Torr程度の真空状態とし、Ｏ２（１００ｓｃｃｍ）、Ａｒ（１ｓｌｍ）を導入して３０Torr程度とする。その後、ランプをオンとして１５０℃／秒で急速加熱し、１０５０℃に達した後１０秒間、ウェハＷを加熱する。加熱工程中、システムコントローラ１２は、光学的測定システム１３から得られる膜厚データをモニタしており、所望の厚さの酸化膜が形成されたことを示すデータを受け取ると、７０℃／秒で降温する。ウェハＷが完全に冷えた後、ウェハＷをＲＴＯチャンバ１０２内から搬出してＣＶＤチャンバ１０３へと送る。
【００６１】
ＣＶＤチャンバ１０３内へとウェハＷを搬送した後、ＣＶＤチャンバ１０３内を所定の真空度とする。ＣＶＤチャンバ１０３内にＺｒ（ＯｔＢｕ）４（２ｓｃｃｍ）、ＴＥＯＳ（４ｓｃｃｍ）、Ｈ２Ｏ（１０ｓｃｃｍ）、Ｎ２（１ｓｌｍ）を導入して全圧を１Ｔｏｒｒに保つ。ウェハＷの温度を４５０℃に保って３分間ＣＶＤ処理を行い、ウェハＷ上にＺｒＳｉＯ２を成膜する。ＣＶＤ処理を施したウェハＷは、ＣＶＤチャンバ１０３内から搬出し、アニール用チャンバ１０４へと送る。
【００６２】
アニール用チャンバ１０４へ搬入したウェハＷは４００〜９００℃で加熱してアニール処理が施された後、ロードロック室１０５へと送られる。ロードロック室１０５へ送られたウェハＷは、次いでローダモジュール１０６へと送られて製造装置内から搬出されて、ゲート酸化膜形成工程は終了する。
【００６３】
上記工程により、ウェハＷ上にＳｉＯ２層を８Å（４原子層分）成膜し、ＺｒＳｉＯ２を２４Å成膜した（実行酸化膜膜厚は１３．３Å）。これにＭＯＳキャパシタを形成してリーク電流を流したところ、１０−６Ａ／ｃｍ２であり、これは、従来の方法で同等の膜厚で形成されたものと比較して６桁以上高い値である。また、界面準位密度は５ｘ１０１０ｃｍ−２（ｅＶ）−１であり、長期信頼性試験も良好であった。上記結果からわかるように、本実施の形態の半導体デバイスの製造装置により、表面に極薄膜が形成されたシリコン半導体デバイス、特に、極薄のゲート絶縁膜の形成されたＭＯＳデバイスを製造することができ、従って、高品質の半導体デバイスを製造することができる。
【００６４】
本発明は、上記の実施の形態に限られず、種々の変形、応用が可能である。以下、本発明に適用可能な上記の実施の形態の変形態様について説明する。
【００６５】
上記実施の形態では、ＲＴＯチャンバ１０２内に固定状態で戴置されたウェハＷに対し、ウェハＷ上の１点に測定光を照射してウェハＷの表面状態を評価する構成である。しかし、ウェハＷ上の複数の点で計測してウェハＷ表面上に均一な膜形成が行われているか検知可能な構成としてもよい。例えば、ＲＴＯチャンバ１０２の窓２１４を広くして、光学的測定ユニット２０１を複数配置する等してもよい。
【００６６】
上記実施の形態では、ＲＴＯチャンバ１０２内での酸化処理はウェハＷを固定して行うものであり、ウェハＷの表面状態の光学的測定は固定されたウェハＷに対するものであった。しかし、本実施の形態の構成は、ウェハＷを回転させて酸化処理を行う場合にも有効であり、ウェハＷを固定させる場合と同様にインラインでの測定が可能である。
【００６７】
回転しているウェハＷに対して測定を行う場合には、測定光を発振器等で変調し、ウェハＷの回転周波数と同期させて測定を行えばよい。この場合、ウェハＷの回転周波数と同期した周波数ωの電流を発生させて光ドライバ２０２に送り、光ドライバ２０２でレーザ光を周波数ωで変調させる。変調されたレーザ光をウェハＷの回転中心に照射すると、反射光の２つの偏光成分は第１及び第２の光センサ２１２、２１３で検出され、それぞれの検出信号は第１及び第２のロックインアンプ２０３、２０４に送出される。第１及び第２のロックインアンプ２０３、２０４には参照周波数として２ωを設定し、受信した信号のうち、この２ωに同期した信号のみ分析処理ユニット２０５にそれぞれ信号Ｓ１、Ｓ２を出力する。分析処理ユニット２０５は、この周波数２ωに同期した信号Ｓ１、Ｓ２から反射率差を算出する。上述したように、上記実施の形態と同様の構成により、回転しているウェハＷに対するプロセス中のその場計測及びインラインでの膜厚の測定及びモニタが可能となる。
【００６８】
上記実施の形態では、測定光であるレーザ光をデポーラライザ２１０により無偏光化してウェハＷ表面に照射し、ウェハＷ表面に存在する異方性軸の方向の偏光成分を検出している。しかし、測定光は、Ｓｉ（００１）表面に存在しうる［１１０］方向及び［−１１０］方向の、直交する２つの異方性軸の方向で強度及び位相が均等であればよいので、上記２方向に対して４５°傾けた直線偏光を用いた構成も可能である。この場合、図２に示す構成において、デポーラライザ２１０を４５°偏光子に変更すればよい。
【００６９】
上記実施の形態では測定光として単一波長光を用いた。しかし、前述のように、測定光としてＸｅランプ等の広波長域光を用いることも可能である。この場合、『固体物理』、第３４巻、第２号、１９頁〜２９頁（１９９９年）に記載されているような光学系を構成すればよい。
【００７０】
図７（ａ）、（ｂ）は、広波長域光であるＸｅランプを用いて測定した、Ｓｉ層を１原子層及び２原子層酸化した時の、それぞれΔｒ／ｒ及び／又はΔθに関する反射率差スペクトル線図である。図よりわかるように、１原子層酸化のスペクトルと２原子層酸化のスペクトルは、特に、３．３ｅＶ（波長で３７０ｎｍ）付近で、そのピークの向きが反転し、また、その強度は減少している。このように、予め１層酸化時、２層酸化時、というように、反射率差の、例えば、２〜４ｅＶ付近のΔｒ／ｒのスペクトルパターンを調べておけば、シリコン表面に膜がどのくらいの厚さで、すなわち、何原子層形成されているのかを知ることができる。
【００７１】
このような場合、ＲＴＯチャンバ１０２での酸化処理は、例えば、所定時間行われるように設定され、システムコントローラ１２は、ウェハＷを１枚処理する毎にウェハＷの処理表面を評価する。或いは、十分に自然酸化膜が除去されているか確認するために酸化処理の前にウェハＷ表面を評価する。従って、リアルタイムでなくても、酸化処理により形成された酸化膜の評価及びそれに基づく工程の管理が可能である。
【００７２】
上記実施の形態において、測定光は、波長が３９５ｎｍ、すなわち、３．１４ｅＶ付近の光を用いている。これは、ケイ素原子のＥ１遷移（３．３ｅＶ）の近傍であり、この付近の波長の光を用いて酸化時のモニタを行った場合に、最も顕著なスペクトルパターンの変化が観測されるからである。しかし、酸化時の温度に応じて測定光の波長を変えるなど、ケイ素の表面又は界面の状態の変化を観測することが可能であれば、いかなる波長の光も用いることができる。
【００７３】
上記実施の形態に係る半導体デバイスの製造装置では、ＲＴＯチャンバ１０２に光学的測定システム１３を適用してウェハＷに酸化処理を施し、シリコン半導体ウェハＷ上に膜厚をモニタしつつ酸化膜を形成する構成とした。しかし、上記光学的測定システム１３は、酸化膜だけでなく窒化膜又は熱酸窒化膜を形成する工程を管理することも可能である。例えば、実施の形態と同様の構成で、ＲＴＯチャンバ１０２を窒化用チャンバに変えて窒化処理を行った場合、ＮＨ３７６０Torr（アンモニア、常圧）、８５０℃、１分という条件下で、Ｓｉ３Ｎ４膜１５Åを制御よく形成することができる。
【００７４】
上記実施の形態では、クラスタリングされた製造装置内のＲＴＯチャンバ１０２に反射率差分光法を行うための光学的測定ユニット２０１を取り付けた構成としたが、本発明は斯かる実施形態に制限されるものではない。
【００７５】
例えば、希フッ酸により自然酸化膜を除去する洗浄チャンバに、光学的測定ユニット２０１を取り付け、広波長域光を用いてウェハＷ表面をスキャンして、洗浄後に完全にウェハＷの自然酸化膜が除去されているかを確認することができる。このように、ＲＴＯチャンバ１０２での酸化膜形成の前にチェックすることにより、ゲート酸化膜の不良などのトラブルの発生を確実に防止することができる。
【００７６】
また、洗浄後のウェハＷ上に酸化膜が残っていることがわかった場合には、残存している酸化膜の膜厚を除去するのに必要な時間だけ洗浄を行えばよい。すなわち、そのまま次工程を進めたのでは不良となるウェハを救済できるので、ウェハを有効に活用できる。
【００７７】
ＣＶＤチャンバ１０３に光学的測定ユニット２０１を設置してもよい。この場合、ＣＶＤ処理前のウェハＷを光学的測定ユニット２０１で測定することにより、ウェハＷの表面状態を確認することができる。また、ＣＶＤ処理により酸化膜上にある程度の層が形成されると、単一波長光を用いた場合、測定光がＳｉ／ＳｉＯ２界面に到達できなくなることから異方性シグナル（反射率差）は測定されなくなるので、異方性シグナルの消失した時間を指標とする等して、ＣＶＤ処理における膜厚管理に用いることも可能である。
【００７８】
上記実施の形態では、クラスタリングされた製造装置の構成は、洗浄用チャンバ１０１、ＲＴＯチャンバ１０２、ＣＶＤチャンバ１０３、アニール用チャンバ１０４という構成とした。しかし、異なった構成の処理チャンバをクラスタリングしてもよい。例えば、ＲＴＯの代わりにオゾン酸化、プラズマダウンフロー酸化等の酸化処理用のチャンバ、また、スパッタリング又はＣＶＤにより、酸化膜、窒化膜、ポリシリコン膜を形成するためのチャンバを設けてもよい。特に、ゲート酸化膜を形成した後に、ポリシリコン膜をこの製造装置内で形成することができれば、ゲート酸化膜が形成されたウェハＷ上に自然酸化膜が形成されない内にゲート電極を構成するポリシリコン膜を形成できるという利点がある。
【００７９】
上記実施の形態では、本発明の半導体デバイスの製造装置は、クラスタリングされた製造装置から構成されるものとした。しかし、本発明の半導体デバイスの製造装置は、クラスタリングされた製造装置に限定されるものではない。単独でＣＶＤ、スパッタリング、熱酸化、窒化又は酸窒化等の成膜処理、或いは、エッチング処理等の膜を除去する処理を行う装置内においても、反射率差分光法によるスペクトルを利用して形成される膜の厚さを測定することができる。さらに、単体の処理装置におけるバッチ処理においても、検査用のウェハＷに上述の光学的測定を行って工程の管理を行うことができる。
【００８０】
ただし、クラスタリングされた製造装置を用いた場合には、特に、一連の工程が終了するまでウェハＷを装置外に取り出すことができないので、本実施の形態のごとく、クラスタリングされた製造装置内で光学的評価を行うことで、一連の工程の途中で各工程でのトラブルの有無を判定できるという利点がある。また、ウェハＷ表面の状態が装置外部の環境条件（酸素、湿分などの存在）に影響されないので、１０Å以下の薄い厚さを有する酸化膜の厚さを、自然酸化膜の影響等を除去しながら把握することができ、より高い測定精度が得られるという利点がある。
【００８１】
上記実施の形態において、反射率差分光法を利用した光学的測定ユニット２０１の構成は、別の構成も可能である。例えば、固定されたウェハＷに対してウェハＷ表面の２本の異方性軸にそれぞれ平行な２本の偏光を照射して反射された偏光をそのまま検出する方法など、ウェハＷ表面に対して垂直に入射した光の反射率について、偏光方向に依存して変化する部分を測定することのできる構成であれば、いかなる構成であってもよい。
【００８２】
【発明の効果】
以上説明したように、本発明によれば、試料表面に対して垂直に入射した偏光の複素反射率について、偏光方向に応じて変化する部分を測定する、反射率差分光法を用いて、原子層オーダでの膜形成の制御が可能な、電界効果トランジスタの製造方法、並びに、半導体デバイスの製造方法及びその装置が提供される。さらに、上記製造装置を、上記膜形成処理を行うチャンバ以外の処理を行うチャンバとクラスタリングすることにより、一連の成膜処理を非大気雰囲気下で行うことができ、生産効率の向上が可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るクラスタリングされた半導体デバイスの製造装置の構成を示すブロック図である。
【図２】本発明の実施の形態に係る光学的処理システムの構成を示す断面図である。
【図３】反射率差分光法の基本的構成を示す図である。
【図４】シリコン界面のレイヤ・バイ・レイヤ酸化の様子を示す図である。
【図５】光学的異方性の主軸を有するシリコン表面を示す図である。
【図６】シリコン表面のレイヤ・バイ・レイヤ酸化を、単一波長光を用いてモニタした場合の反射率差の基本的な強度変化を示す図である。
【図７】１層及び２層酸化されたシリコン表面をＸｅランプでスキャンした場合の反射率差（（ａ）Δｒ／ｒ、（ｂ）Δθ）のスペクトルを示す図である。
【符号の説明】
１１ ウェハ処理システム
１２ システムコントローラ
１３ 光学的測定システム
１０１ 洗浄用チャンバ
１０２ ＲＴＯチャンバ
１０３ ＣＶＤチャンバ
１０４ アニール用チャンバ
１０５ ロードロック室
１０６ ローダモジュール
２０１ 光学的測定ユニット
２０２ 光ドライバ
２０３ 第１のロックインアンプ
２０４ 第２のロックインアンプ
２０５ 分析処理ユニット
２０６ 光源
２０７ コリメートレンズ
２０８ 第１の反射鏡
２０９ 第２の反射鏡
２１０ デポーラライザ
２１１ ビームスプリッタ
２１２ 第１の光センサ
２１３ 第２の光センサ
２１４ 窓

Claims (9)

  1. 半導体基板と、該基板上に形成され、絶縁膜単独或いは絶縁膜と誘電膜との２層構造を有するゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極とを備える電界効果トランジスタの製造方法において、
    半導体基板を所定のガス雰囲気中で加熱することにより、ガスと半導体との反応を前記半導体基板の表面から内側に進めることにより、半導体基板の表面から内面側に向かって絶縁膜を成長させる成膜ステップと、
    前記成膜ステップを実行しながら、前記半導体基板の表面に測定光を照射し、前記半導体基板に照射された測定光の、前記半導体基板と成長した前記絶縁膜との界面から反射された反射光の直交する２方向の偏光成分の反射率差を求め、求めた反射率差を示す信号のピークの数に基づいて、前記半導体基板の表面から内側に進む反応により前記半導体基板の表面領域に形成された前記絶縁膜の原子層の数を求める原子層数測定ステップと、
    前記原子層数測定ステップで求められた原子層の数に基づいて、前記反応のエンドポイントを検出し、前記成膜ステップを停止させる制御ステップと、
    前記絶縁膜の上に、前記絶縁膜よりも誘電率の大きい誘電膜を形成するステップと、
    前記誘電膜の上にゲート電極を形成するステップと、
    を備えることを特徴とする電界効果トランジスタの製造方法。
  2. 前記半導体基板はシリコン基板であり、
    所定のガス雰囲気は、酸素を含む雰囲気、窒素を含む雰囲気又は酸素或いは含酸素化合物及び窒素或いは含窒素化合物を含む雰囲気であり、
    前記成膜ステップは、熱酸化膜、熱窒化膜又は熱酸窒化膜を形成するステップであり、
    前記原子層数測定ステップは、絶縁膜が２乃至２０原子層のうちの所定の層だけ形成されたことを検出する、
    ことを特徴とする請求項１に記載の電界効果トランジスタの製造方法。
  3. 被処理体の内側に向かって反応を進めることにより、被処理体の表面領域に膜を形成する成膜ステップと、
    前記被処理体の表面に測定光を照射する照射ステップと、
    前記被処理体に照射された測定光の反射光の、直交する２方向の偏光成分の反射率差を求める反射率差算出ステップと、
    前記反射率差算出ステップで求めた反射率差を示す信号のピークの数に基づいて前記膜の原子層の数を求める原子層数測定ステップと、
    前記原子層数測定ステップで求められた原子層の数に基づいて、前記成膜ステップを制御する制御ステップと、
    を備えることを特徴とする半導体デバイスの製造方法。
  4. 前記成膜ステップは、所定雰囲気下で被処理体を加熱することにより、雰囲気中の化学物質と被処理体との反応を進めることにより、被処理体の表面領域に薄膜を形成するステップであり、
    前記反射率差算出ステップは、前記反射光の前記２方向の偏光成分の反射率の差を、該２方向の偏光成分の反射率の相加平均で除した値を求めるステップを含むことを特徴とする請求項３に記載の半導体デバイスの製造方法。
  5. 前記制御ステップは、求めた原子層の数に基づいて、前記成膜ステップによる成膜処理を停止するステップを含む、ことを特徴とする請求項３又は４に記載の半導体デバイスの製造方法。
  6. 前記成膜ステップは、所定のガス中で被処理体を加熱することにより、該ガスと被処理体との反応膜を表面領域に形成する工程を含む、
    ことを特徴とする請求項３乃至５のいずれか１項に記載の半導体デバイスの製造方法。
  7. 前記半導体基板はシリコン基板であり、
    所定のガス雰囲気は、酸素を含む雰囲気、窒素を含む雰囲気又は酸素或いは含酸素化合物及び窒素或いは含窒素化合物を含む雰囲気であり、
    前記成膜ステップは、熱酸化膜、熱窒化膜又は熱酸窒化膜を形成するステップであり、
    前記原子層数測定ステップは、絶縁膜が２乃至２０原子層のうちの所定の層だけ形成されたことを検出する、
    ことを特徴とする請求項３乃至６のいずれか１項に記載の半導体デバイスの製造方法。
  8. 被処理体を所定のガスを含む雰囲気中で熱処理する処理チャンバと、
    前記処理チャンバ内の前記被処理体に測定光を照射し、前記被処理体で反射された反射光の直交する２方向の偏光成分の反射率差を示す信号を生成し、反射率差信号のピークの数に基づいて、膜の原子層の数を求める光学的測定システムと、
    前記処理チャンバと前記光学的測定システムに接続され、前記処理チャンバに、前記所定のガスを含む雰囲気中で熱処理を開始させ、熱処理中に、前記光学的測定システムからの原子層の数に基づいて、形成された膜の厚さを測定し、膜厚が所定値に達したことを検出すると、前記熱処理を終了させる制御手段と、
    を備えることを特徴とする半導体デバイスの製造装置。
  9. 前記処理チャンバと他の処理チャンバとを収容し、これらの前記複数の処理チャンバを含む空間を大気から遮断した雰囲気に維持するように取り囲む共通容器と、
    前記共通容器内で被処理体を搬送するための搬送手段と、
    をさらに備え、クラスタリングされていることを特徴とする請求項８に記載の半導体デバイスの製造装置。
JP2000310968A 2000-10-11 2000-10-11 電界効果トランジスタの製造方法、並びに、半導体デバイスの製造方法及びその装置 Expired - Lifetime JP3893868B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000310968A JP3893868B2 (ja) 2000-10-11 2000-10-11 電界効果トランジスタの製造方法、並びに、半導体デバイスの製造方法及びその装置
US09/974,195 US6747748B2 (en) 2000-10-11 2001-10-10 Manufacturing method for a field-effect transistor, manufacturing method for a semiconductor device, and apparatus therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000310968A JP3893868B2 (ja) 2000-10-11 2000-10-11 電界効果トランジスタの製造方法、並びに、半導体デバイスの製造方法及びその装置

Publications (2)

Publication Number Publication Date
JP2002118160A JP2002118160A (ja) 2002-04-19
JP3893868B2 true JP3893868B2 (ja) 2007-03-14

Family

ID=18790822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000310968A Expired - Lifetime JP3893868B2 (ja) 2000-10-11 2000-10-11 電界効果トランジスタの製造方法、並びに、半導体デバイスの製造方法及びその装置

Country Status (2)

Country Link
US (1) US6747748B2 (ja)
JP (1) JP3893868B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3793430B2 (ja) * 2001-07-18 2006-07-05 株式会社日立製作所 近接場光を用いた光学装置
JP2004158487A (ja) * 2002-11-01 2004-06-03 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
EP1619465A1 (en) * 2004-07-19 2006-01-25 Nederlandse Organisatie Voor Toegepast-Natuurwetenschappelijk Onderzoek Tno Optical monitoring apparatus and method of monitoring optical coatings
JP4400406B2 (ja) * 2004-10-08 2010-01-20 エルピーダメモリ株式会社 半導体装置の製造方法
JP2006128547A (ja) 2004-11-01 2006-05-18 Toshiba Corp 半導体装置及びその製造方法
JP4914573B2 (ja) 2005-02-25 2012-04-11 キヤノンアネルバ株式会社 高誘電体ゲート絶縁膜及び金属ゲート電極を有する電界効果トランジスタの製造方法
JP5154250B2 (ja) * 2008-01-31 2013-02-27 ラピスセミコンダクタ株式会社 膜厚測定方法
JP4523995B2 (ja) * 2009-11-26 2010-08-11 キヤノンアネルバ株式会社 電界効果トランジスタの製造方法
JP4523994B2 (ja) * 2009-11-26 2010-08-11 キヤノンアネルバ株式会社 電界効果トランジスタの製造方法
US10651017B2 (en) * 2016-06-30 2020-05-12 Tokyo Electron Limited Method for operation instability detection in a surface wave plasma source

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4931132A (en) 1988-10-07 1990-06-05 Bell Communications Research, Inc. Optical control of deposition of crystal monolayers
NL8802920A (nl) * 1988-11-28 1990-06-18 Hoogovens Groep Bv Laagdiktemeter.
US5091320A (en) * 1990-06-15 1992-02-25 Bell Communications Research, Inc. Ellipsometric control of material growth
JPH0834198B2 (ja) * 1990-11-28 1996-03-29 信越半導体株式会社 Ｓｏｉ基板における単結晶薄膜層の膜厚制御方法
US5665214A (en) * 1995-05-03 1997-09-09 Sony Corporation Automatic film deposition control method and system
US5835221A (en) * 1995-10-16 1998-11-10 Lucent Technologies Inc. Process for fabricating a device using polarized light to determine film thickness
US6449038B1 (en) * 1999-12-13 2002-09-10 Applied Materials, Inc. Detecting a process endpoint from a change in reflectivity

Also Published As

Publication number Publication date
US6747748B2 (en) 2004-06-08
US20020115304A1 (en) 2002-08-22
JP2002118160A (ja) 2002-04-19

Similar Documents

Publication Publication Date Title
US6695947B2 (en) Device for manufacturing semiconductor device and method of manufacturing the same
US6642066B1 (en) Integrated process for depositing layer of high-K dielectric with in-situ control of K value and thickness of high-K dielectric layer
US7201174B2 (en) Processing apparatus and cleaning method
JP3329685B2 (ja) 計測装置および計測方法
US7893703B2 (en) Systems and methods for controlling deposition of a charge on a wafer for measurement of one or more electrical properties of the wafer
Queeney et al. Infrared spectroscopic analysis of an ordered Si/SiO 2 interface
JP3893868B2 (ja) 電界効果トランジスタの製造方法、並びに、半導体デバイスの製造方法及びその装置
JPH0816607B2 (ja) 薄膜処理制御方法
US7482178B2 (en) Chamber stability monitoring using an integrated metrology tool
US20050082482A1 (en) Process monitoring using infrared optical diagnostics
JP3773355B2 (ja) 半導体装置の製造装置
US6519045B2 (en) Method and apparatus for measuring very thin dielectric film thickness and creating a stable measurement environment
JPH08254415A (ja) 表面モニター方法
US20030085198A1 (en) Method of detecting etching process end point in semiconductor fabricating equipment and detector therefor
US20090000547A1 (en) Semiconductor device fabrication method and fabrication apparatus
JP2013057660A (ja) 独立光源を用いたウェハ温度測定のための方法及び装置
US20040235203A1 (en) Monitoring of nitrided oxide gate dielectrics by determination of a wet etch
EP1900858B1 (en) Epitaxial wafer and method of producing same
JP3742319B2 (ja) 膜厚測定装置および膜厚測定方法
US6509200B2 (en) Method of appraising a dielectric film, method of calibrating temperature of a heat treatment device, and method of fabricating a semiconductor memory device
JP4018829B2 (ja) 半導体装置の製造方法
JPS6250610A (ja) プラズマモニタ方法
JP3317247B2 (ja) 結晶成長装置および半導体素子の製造方法
JP2001110806A (ja) 半導体装置の製造方法及びその製造装置
JP2009021624A (ja) 処理装置及び処理装置のクリーニング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060530

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061204

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350