JP2002118160A - 電界効果トランジスタの製造方法、並びに、半導体デバイスの製造方法及びその装置 - Google Patents

電界効果トランジスタの製造方法、並びに、半導体デバイスの製造方法及びその装置

Info

Publication number
JP2002118160A
JP2002118160A JP2000310968A JP2000310968A JP2002118160A JP 2002118160 A JP2002118160 A JP 2002118160A JP 2000310968 A JP2000310968 A JP 2000310968A JP 2000310968 A JP2000310968 A JP 2000310968A JP 2002118160 A JP2002118160 A JP 2002118160A
Authority
JP
Japan
Prior art keywords
film
forming
wafer
light
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000310968A
Other languages
English (en)
Other versions
JP3893868B2 (ja
Inventor
Tatsuo Matsudo
龍夫 松土
Tomohiro Oota
与洋 太田
Tetsuji Yasuda
哲二 安田
Masakazu Ichikawa
昌和 市川
Takashi Nakayama
隆史 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Hitachi Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Tokyo Electron Ltd
Hitachi Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, Hitachi Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Tokyo Electron Ltd
Priority to JP2000310968A priority Critical patent/JP3893868B2/ja
Priority to US09/974,195 priority patent/US6747748B2/en
Publication of JP2002118160A publication Critical patent/JP2002118160A/ja
Application granted granted Critical
Publication of JP3893868B2 publication Critical patent/JP3893868B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

(57)【要約】 【課題】 原子層オーダでの膜形成の制御が可能な、電
界効果トランジスタの製造方法、並びに、半導体デバイ
スの製造方法及びその装置を提供する。 【解決手段】 熱処理によるウェハＷ表面への成膜工程
において、光源２０６の発生したレーザ光をデポーララ
イザ２１０により無偏光化してウェハＷ表面に照射す
る。ウェハＷ表面から反射された反射光について、ビー
ムスプリッタ２１１により、所定の直交する２方向の偏
光成分を取り出して光センサ２１２、２１３で受光し、
それぞれその強度を検出する。分析処理ユニット２０５
は検出された２方向成分の反射光強度データの差の変化
からウェハＷ表面に形成された膜の厚さを判定して、膜
厚データをシステムコントローラ１２に送る。システム
コントローラ１２は、この膜厚データに基づいて成膜工
程を管理する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電界効果トランジ
スタの製造方法、並びに、半導体デバイスの製造方法及
びその装置に関する。
【０００２】
【従来の技術】近年、半導体集積回路の高集積化の進展
に伴い、ＭＯＳデバイスにおいても構成要素であるトラ
ンジスタ等の素子の微細化、高性能化が要求されてい
る。ただし、トランジスタ等の素子の微細化によってデ
バイス全体の信頼性が損なわれてはならない。そこで、
トランジスタ等の素子を構成する各要素の微細化と信頼
性の向上とが併せて求められている。
【０００３】特に、ＭＯＳデバイスの重要な構成要素で
あるゲート絶縁膜については、薄膜化しつつ絶縁耐圧を
確保するため、従来のシリコン酸化膜に代えてより誘電
率の高い高誘電体膜が用いられつつある。ただし、シリ
コン基板上に高誘電体膜を直接形成すると、ゲート絶縁
膜の品質が低下し、リーク電流が増加したり、さらに、
Ｓｉ／絶縁膜の界面付近のモビリティ低下をきたす。こ
のため、ゲート絶縁膜の形成方法としては、基板上に薄
いシリコン酸化膜を形成し、その上に高誘電体膜を形成
する方法が検討されている。
【０００４】２層膜を構成するシリコン酸化膜が厚すぎ
ると、ゲート絶縁膜全体が厚くなり、微細化の要請に反
する。一方、シリコン酸化膜が薄すぎると、リーク電流
が多くなってしまう。このため、シリコン酸化膜の膜厚
の制御は、非常に重要である。近時では、素子の微細化
により、数Å（数原子層分の厚さ）という非常に薄い酸
化膜が求められるようになっている。ところが、従来、
膜厚の測定に用いられているエリプソメトリ法による薄
膜の測定の信頼性は１０数Å程度であり、それよりも薄
い膜の厚さを正確には測定することはできない。
【０００５】
【発明が解決しようとする課題】数原子層に相当する薄
膜の厚さを測定する手法として、反射率差分光法（Refl
ectance Difference Spectroscopy：ＲＤＳ）が知られ
ており、この技術を用いて、ＧａＡｓ結晶の表面での結
晶成長の厚さを測定する方法が、米国特許第4,931,132
号に記載されている。この測定方法は、エピタキシャル
成長のように、形成済みの原子層の上に、新たな原子層
が形成されるようなものの膜厚の測定には、新たな原子
層が測定対象面に存在するため、原子層レベルで測定可
能である。
【０００６】しかし、一般に、ゲート酸化膜は、熱酸化
で形成され、シリコン基板の内側に原子層の形成が進
み、その表面には変化が起きない。このため、同様の方
法による測定は困難であると考えられていた。
【０００７】このような背景のもと、今回、本発明人ら
の鋭意努力の結果、上記したようなシリコン基板の内側
へと原子層が形成される様子が、反射率差分光法により
観測可能であり、かつ、この観測データに基づいて、シ
リコン酸化膜の形成を原子層のオーダで制御可能である
ことが判明した。
【０００８】従って、本発明の目的は、上記反射率差分
光法を用いて、原子層オーダでの膜形成の制御が可能
な、電界効果トランジスタの製造方法、並びに、半導体
デバイスの製造方法及びその装置を提供することにあ
る。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の観点に係る電界効果トランジスタの
製造方法は、半導体基板と、該基板上に形成され、絶縁
膜単独或いは絶縁膜と高誘電体膜との２層構造を有する
ゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート
電極とを備える電界効果トランジスタの製造方法におい
て、半導体基板を所定のガス雰囲気中で加熱することに
より、ガスと半導体との反応を前記半導体基板の表面か
ら内側に進めることにより、半導体基板の表面から内面
側に向かって絶縁膜を成長させる成膜ステップと、前記
成膜ステップを実行しながら、前記半導体基板の表面に
測定光を照射し、前記半導体基板に照射された測定光
の、前記半導体基板と成長した前記絶縁膜との界面から
反射された反射光の直交する２方向の偏光成分の強度を
検出し、検出した強度の変化に基づいて、前記半導体基
板の表面から内側に進む反応により前記半導体基板の表
面領域に形成された前記絶縁膜の原子層単位での厚さを
求める膜厚測定ステップと、前記膜厚測定ステップで求
められた膜厚に基づいて、前記反応のエンドポイントを
検出し、前記成膜ステップを停止させる制御ステップ
と、前記絶縁膜の上に、前記絶縁膜よりも誘電率の大き
い誘電膜を形成するステップと、前記誘電膜の上にゲー
ト電極を形成するステップと、を備えることを特徴とす
る。
【００１０】すなわち、所定ガス中での加熱処理により
半導体基板の表面にゲート絶縁膜を形成する成膜ステッ
プにおいて、基板表面から内側へと成長する絶縁膜の形
成を反射率差分光法を用いて原子層単位でモニタし、所
定の膜厚が形成された時点で加熱処理を終了するよう制
御することができる。その後、加熱処理により形成され
たゲート絶縁膜の上に高誘電体膜を形成し、さらに、そ
の上にゲート電極を形成することにより、高微細化さ
れ、かつ、信頼性の高い電界効果トランジスタを製造す
ることができる。
【００１１】上記構成の製造方法において、前記半導体
基板はシリコン基板であり、所定のガス雰囲気は、酸素
又は窒素或いは酸素（系及び含酸素化合物）と窒素（含
窒素化合物）を含む雰囲気であり、成膜ステップは、熱
酸化膜又は熱窒化膜或いは熱酸窒化膜を形成するステッ
プであり、前記膜厚測定ステップは、絶縁膜が２乃至２
０原子層のうちの所定の層だけ形成されたことを検出す
るものであってもよい。
【００１２】つまり、酸素又は窒素或いは酸素（系及び
含酸素化合物）と窒素（含窒素化合物）を含むガス中で
の熱酸化処理によりシリコン半導体基板の表面に酸化膜
又は窒化膜或いは熱酸窒化膜のゲート絶縁膜を形成する
成膜ステップにおいて、シリコン基板表面から内側へと
成長する絶縁膜の形成を反射率差分光法を用いて原子層
単位でモニタし、２〜２０原子層のうちの、所定の膜厚
が形成された時点で熱処理を終了するよう制御すること
ができる。その後、熱処理により形成されたゲート絶縁
膜の上に高誘電体膜を形成し、さらに、その上にゲート
電極を形成することにより、高微細化され、かつ、信頼
性の高い電界効果トランジスタを製造することができ
る。
【００１３】上記目的を達成するため、本発明の第２の
観点に係る半導体デバイスの製造方法は、被処理体の内
側に向かって反応を進めることにより、被処理体の表面
領域に膜を形成する成膜ステップと、前記被処理体の表
面に測定光を照射する照射ステップと、前記被処理体に
照射された測定光の反射光の、直交する２方向の偏光成
分の強度を検出する検出ステップと、前記検出ステップ
で検出した反射光の直交する２方向の偏光成分の強度変
化に基づいて前記膜の厚さを求める膜厚測定ステップ
と、前記膜厚測定ステップで求められた膜厚に基づい
て、前記成膜ステップを制御する制御ステップと、を備
えることを特徴とする。
【００１４】これにより、被処理体の表面領域に膜を形
成する成膜ステップにおいて、被処理体の表面から内側
へと成長する膜の形成を反射率差分光法を用いてモニタ
し、処理を制御することができるので、高微細化され、
かつ、信頼性の高い半導体デバイスを製造することがで
きる。
【００１５】上記構成の製造方法において、前記成膜ス
テップは、所定雰囲気下で被処理体を加熱することによ
り、雰囲気中の化学物質と被処理体との反応を進めるこ
とにより、被処理体の表面領域に薄膜を形成するステッ
プであり、前記膜厚測定ステップは、前記被処理体のシ
リコン領域に照射された測定光の２方向の偏光成分の強
度から、直交する２方向の偏光成分の反射率の差を、該
２方向の偏光成分の反射率の相加平均で除した値に対応
する値を求める演算ステップを含み、前記制御ステップ
は、前記演算ステップで求められた値の変化に基づい
て、前記膜の厚さを求めるステップを含んでもよい。
【００１６】これにより、所定雰囲気中での加熱処理に
より被処理体の表面領域に薄膜を形成する成膜ステップ
において、被処理体の表面から化学反応により進行する
膜形成中に、反射率差分光法を用いて膜の厚さをその場
計測により求めて、処理を制御することができる。
【００１７】上記構成の製造方法おいて、前記制御ステ
ップは、前記演算ステップで求められた値の変化に基づ
いて、前記膜の深さ方向への原子層単位での反応の進行
の度合いを求めるステップを含んでもよい。
【００１８】これにより、反射率差分光法を用いて、被
処理体の表面領域に形成された膜の、深さ方向への膜形
成の進行をモニタすることができる。
【００１９】上記構成の製造方法において、前記制御ス
テップは、求めた膜厚に基づいて、前記成膜ステップに
よる成膜処理を停止するステップを含んでもよい。
【００２０】これにより、反射率差分光法を用いて、被
処理体の表面領域に膜を形成する深さ方向への膜形成の
進行を制御することができる。
【００２１】上記構成の製造方法において、前記成膜ス
テップは、所定のガス中で被処理体を加熱することによ
り、該ガスと被処理体との反応膜を表面領域に形成する
工程を含んでもよい。
【００２２】つまり、上記成膜ステップは、加熱により
被処理体の表面に成膜する処理工程に適用することがで
きる。
【００２３】上記構成の製造方法において、前記被処理
体はシリコンであり、前記所定の雰囲気は、酸素又は窒
素或いは酸素（系及び含酸素化合物）と窒素（含窒素化
合物）を含む雰囲気であり、前記成膜ステップは、熱酸
化膜又は熱窒化膜或いは熱酸窒化膜を形成する工程であ
り、前記膜厚測定ステップは、絶縁膜が２乃至２０原子
層のうちの所定の層だけ形成されたことを検出するよう
してもよい。
【００２４】つまり、酸素又は窒素或いは酸素（系及び
含酸素化合物）と窒素（含窒素化合物）を含むガス中で
の処理によりシリコン半導体基板の表面に酸化膜又は窒
化膜或いは熱酸窒化膜を形成する成膜ステップにおい
て、シリコン基板表面から内側へと進行する膜形成反応
を、反射率差分光法を用いて、２〜２０層の原子層を形
成させることができる。
【００２５】本発明の第３の観点に係る半導体デバイス
の製造装置は、被処理体を所定のガスを含む雰囲気中で
熱処理する処理チャンバと、前記処理チャンバ内の前記
被処理体に測定光を照射し、前記被処理体で反射された
反射光の直行する２方向の偏光成分の強度を測定し、測
定信号を出力する光学手段と、前記処理チャンバと前記
光学手段に接続され、前記処理チャンバに、前記所定の
ガスを含む雰囲気中で熱処理を開始させ、熱処理中に、
前記光学手段からの測定信号に基づいて、形成された膜
の厚さを測定し、膜厚が所定値に達したことを検出する
と、前記熱処理を終了させる制御手段と、を備えること
を特徴とする。
【００２６】上記構成の装置により、所定ガス雰囲気中
での熱処理により被処理体の表面領域に膜を形成する成
膜ステップにおいて、形成される膜の厚さを反射率差分
光法を用いてモニタし、処理を制御することができるの
で、高微細化され、かつ、信頼性の高い半導体デバイス
を製造することができる。
【００２７】上記構成の製造装置において、前記処理チ
ャンバと他の処理チャンバとを収容し、これらの前記複
数の処理チャンバを含む空間を大気から遮断した雰囲気
に維持するように取り囲む共通容器と、前記共通容器内
で被処理体を搬送するための搬送手段と、をさらに備
え、クラスタリングされていてもよい。
【００２８】すなわち、半導体デバイスに上記成膜処理
を行う処理チャンバの他に、成膜処理の前後にこの半導
体デバイスに他の処理を施す処理チャンバを、大気から
遮断した雰囲気でクラスタリングすることにより、処理
される半導体デバイスを大気に曝すことなく、一連の成
膜処理を行うことができ、生産効率を向上させることが
できる。
【００２９】
【発明の実施の形態】本発明の実施の形態にかかる半導
体デバイスの製造装置について、以下図面を参照して説
明する。図１は、本実施の形態に係る、ウェハＷ上にゲ
ート絶縁膜、すなわち、シリコン酸化（ＳｉＯ２）膜を
形成する、半導体デバイスの製造装置の構成を示す。本
実施の形態の製造装置は、酸化膜形成を行う処理チャン
バと、予備洗浄チャンバと、高誘電体膜を形成する処理
チャンバと、アニール処理を行う処理チャンバとがクラ
スタリングされた構成である。
【００３０】図１に示すように、本実施の形態の製造装
置は、ウェハ処理システム１１と、システムコントロー
ラ１２と、光学的測定システム１３と、から構成され
る。ウェハ処理システム１１は、洗浄用チャンバ１０１
と、高速酸化用（Rapid Thermal Oxidation：ＲＴＯ）
チャンバ１０２と、化学的気相成長用（Chemical Vapor
Deposition：ＣＶＤ）チャンバ１０３と、アニール用
チャンバ１０４と、ロードロック室１０５と、ローダモ
ジュール１０６と、から構成される。
【００３１】洗浄用チャンバ１０１は、フッ酸（ＨＦ）
ベーパ処理、紫外線−塩素処理等により、酸化処理前の
ウェハＷ上に存在する自然酸化膜を除去するために設け
られる。ＲＴＯチャンバ１０２は、内部にハロゲンラン
プ等の光源を用いた加熱ランプを備え、固定して戴置さ
れたウェハＷをこの加熱ランプにより加熱して、ウェハ
Ｗ上のシリコン（Ｓｉ）層の表面を酸化してシリコン酸
化（ＳｉＯ２）膜を形成する。ＣＶＤチャンバ１０３
は、ウェハＷにＣＶＤ処理を施し、ＳｉＯ２膜上に高誘
電率絶縁膜、例えば、ＺｒＳｉＯ２膜を形成する。アニ
ール用チャンバ１０４は、成膜されたウェハＷにアニー
ル処理を施し、膜を安定化、高品質化する。ローダモジ
ュール１０６及びロードロック室１０５は、各チャンバ
間及び製造装置内へのウェハＷの搬出入を最適化して処
理可能に構成されている。複数のチャンバ及びロードロ
ック室１０５は、大気から遮断された減圧雰囲気下の空
間を取り囲む共通容器として機能しており、クラスタリ
ングされた製造装置を構成している。
【００３２】システムコントローラ１２は、ウェハ処理
システム１１及び光学的測定システム１３を制御し、ウ
ェハＷの製造装置内への搬入、洗浄用チャンバ１０１で
の洗浄処理、ＲＴＯチャンバ１０２での酸化処理、ＣＶ
Ｄチャンバ１０３でのＣＶＤ処理、アニール用チャンバ
１０４での洗浄処理、ウェハＷの搬出までの全工程にわ
たる、製造装置全体の制御を行う。
【００３３】光学的測定システム１３は、光学的測定ユ
ニット２０１と、光ドライバ２０２と、第１のロックイ
ンアンプ２０３と、第２のロックインアンプ２０４と、
分析処理ユニット２０５と、から構成される。光学的測
定システム１３は、後述する反射率差分光法に従って、
ウェハＷ表面に測定光を垂直に照射して、その反射光の
所定の２方向の偏光成分の反射率を測定し、この２つの
反射率の差に基づいてウェハＷ表面の特性、特に、Ｓｉ
Ｏ２膜の厚さを光学的に評価する。
【００３４】図２に光学的測定ユニット２０１の構成を
示す。図に示すように、光学的測定ユニット２０１は、
ＲＴＯチャンバ１０２の窓２１４の近傍に設置されてい
る。ここで、窓２１４は、例えば、石英窓であり、窓２
１４を介してＲＴＯチャンバ１０２内に戴置されたウェ
ハＷの表面に垂直に光を照射可能なように、ウェハＷに
対面するように設置されている。
【００３５】光学的測定ユニット２０１は、光源２０６
と、コリメートレンズ２０７と、第１及び第２の反射鏡
２０８、２０９と、デポーラライザ２１０と、ビームス
プリッタ２１１と、第１及び第２の光センサ２１２、２
１３と、から構成される。
【００３６】光源２０６は、単一波長光を発生するレー
ザダイオード、例えば、紫色レーザダイオード（波長３
９５ｎｍ付近）である。光ドライバ２０２は、分析処理
ユニット２０５の指令に従って電流及び温度を制御して
光源２０６を制御する。コリメートレンズ２０７は、光
源２０６から生成されたレーザ光の光路に配設され、生
成されたレーザ光を平行光線に直す。コリメートレンズ
２０７を通過した照射光は、第１の反射鏡２０８により
反射され、ＲＴＯチャンバ１０２の窓２１４を通過し
て、ＲＴＯチャンバ１０２内に戴置されたウェハＷの中
心に垂直（〜９０±２°）に照射される。デポーラライ
ザ２１０は、第１の反射鏡２０８から窓２１４に至る光
路上に配設され、元々偏光しているレーザ光を無偏光化
する。
【００３７】ビームスプリッタ２１１は、偏光ビームス
プリッタであり、ウェハＷ表面から略垂直に反射された
反射光のうち、所定方向の偏光成分を反射させて第１の
光センサ２１２に入射させ、また、所定方向に直交する
方向の偏光成分を第２の光センサ２１３へと通過させる
ことにより、直交する２方向の偏光成分を取り出す。
【００３８】第１及び第２の光センサ２１２、２１３
は、フォトダイオード等の光センサである。第１の光セ
ンサ２１２は、ビームスプリッタ２１１により反射され
た一方の偏光成分を受光可能に設けられ、第１のロック
インアンプ２０３に接続されている。第２の光センサ２
１３は、第２の反射鏡２０９を介して、ビームスプリッ
タ２１１を通過したもう一方の偏光成分を受光可能に備
えられ、第２のロックインアンプ２０４に接続されてい
る。
【００３９】第１及び第２のロックインアンプ２０３、
２０４は、光ドライバ２０２に接続され、光センサ２１
２、２１３からの光強度データを信号化する。第１及び
第２のロックインアンプ２０３、２０４は、それぞれ、
各偏光成分の反射率を示す信号Ｓ１、Ｓ２を分析処理ユ
ニット２０５に送出する。
【００４０】分析処理ユニット２０５は、第１及び第２
のロックインアンプ２０３、２０４からの信号から、下
記数式１に従って反射率差の変化割合Δｒ〜／ｒ〜を算
出し、この反射率差の変化割合から膜厚を評価する。分
析処理システムは、得られた膜厚データをシステムコン
トローラ１２へと送出する。
【００４１】
【数１】
【００４２】以下、上記構成の光学的測定システム１３
の膜厚測定時における処理の流れを説明する。光源２０
６で生成された光は、コリメートレンズ２０７を通り、
第１の反射鏡２０８で反射され、デポーラライザ２１０
で無偏光化されてウェハＷの被処理面に垂直に照射され
る。ウェハＷから反射された光はビームスプリッタ２１
１により所定の２方向の成分が取り出される。ビームス
プリッタ２１１で反射された成分は第１の光センサ２１
２で受光し、ビームスプリッタ２１１を通過した偏光成
分は、第２の反射鏡２０９で反射されて第２の光センサ
２１３で受光する。
【００４３】第１及び第２の光センサ２１２、２１３で
検出された各偏光成分の強度データは、第１及び第２の
ロックインアンプ２０３、２０４へとそれぞれ送られ
る。第１及び第２のロックインアンプ２０３、２０４
は、受信した強度データに所定の処理を施し、各偏光成
分の反射率を示す信号Ｓ１、Ｓ２を、それぞれ、分析処
理ユニット２０５へと送出する。
【００４４】分析処理ユニット２０５は第１及び第２の
ロックインアンプ２０３、２０４から受信した信号
Ｓ１、Ｓ２から上記数式１に従って反射率差の変化割合
を算出し、算出した複素反射率差データからウェハＷ表
面に形成された酸化膜の厚さを評価する。分析処理ユニ
ット２０５は、得られた膜厚データをシステムコントロ
ーラ１２に送出する。システムコントローラ１２は分析
処理ユニット２０５からの膜厚データをモニタして成膜
工程を制御する。
【００４５】−反射率差分光法の原理− ここで、反射率差分光法（Reflectance Difference Spe
ctroscopy：ＲＤＳ）の測定原理について簡単に説明す
る。反射率差分光法は、試料表面に対して垂直に入射し
た偏光の複素反射率について、偏光方向に応じて変化す
る部分を測定する手法である。試料のバルク部分の光学
的応答が等方的な場合の、表面又は界面の構造に極めて
敏感な線形光学測定法である。反射率差分光法について
の詳細は、『固体物理』、第３４巻、第２号、１９頁〜
２９頁（１９９９年）等に記載されている。また、Ｇａ
Ａｓ結晶の表面での結晶成長の評価に上記反射率差分光
法を用いたものが、米国特許第4,931,132号に記載され
ている。
【００４６】まず、例として、図３に示すように、光学
的異方性を示す試料Ｗの表面に、入射光偏光子Ｐにより
偏光化した直線偏光を照射し、その偏光方向とｙ軸とが
平行となるようにｘｙ座標系を定義する。このとき、光
照射される試料Ｗは、この試料Ｗの表面の持つ異方性の
主軸ａ及びこれに垂直な主軸ｂがｙ軸に対してそれぞれ
４５°の角度となるよう配置される。すなわち、入射光
が試料Ｗに対しａ方向成分とｂ方向成分とで等しい強度
及び位相で照射されるよう配置される。
【００４７】試料Ｗから反射された光の複素反射率ｒ〜
＝ｒｅ−ｉθにおいて、振幅ｒだけに異方性があると
き、例えば、主軸ａ方向の反射率の振幅ｒａが、もう一
方の主軸ｂ方向の反射率の振幅ｒｂよりも大きく、ｒａ
＞ｒｂであるとき、反射光は直線偏光であり、その電界
方向はｙ軸に対して反時計回りにずれる。一方、位相だ
けに異方性があるとき、例えば、ａ軸方向の光の電場の
位相がｂ軸に対して遅れると（θａ＞θｂ）、反射光は
ｙ軸からａ軸方向に回転する楕円偏光になる。一般に、
振幅と位相の両方が異方性を持つと、図３に示すよう
に、反射光は長軸が入射偏光方向からずれた楕円偏光に
なる。このように、光学的異方性を示す試料Ｗの表面か
ら反射された光には、異方性軸に平行な成分とこれに垂
直な成分とにおいて反射率に差が観測される。従って、
このような反射率の差を測定することにより異方性を有
する表面の状態についての見知が得られる。
【００４８】ここで、複素反射率差Δｒ〜／ｒ〜は、主
軸ａ方向の複素反射率ｒ〜 ａ及び主軸ｂ方向の複素反射
率ｒ〜 ｂを用いて下記数式２のように定義される。
【００４９】
【数２】
【００５０】一般に、試料の表面或いは界面の対称性が
２回対称以下であれば、複素反射率差Δｒ〜／ｒ〜が観
察可能であり、すなわち、ゼロでないΔｒ〜／ｒ〜が許
される。例えば、ダイヤモンド構造或いは閃亜鉛鉱構造
の再構成されていない表面では、（１１１）面は３回対
称であるので、常にΔｒ〜／ｒ〜＝０であり、一方、
（１１０）面及び（００１）面は２回対称であるので、
Δｒ〜／ｒ〜≠０を示しうる。従って、結晶成長などに
より表面又は界面の再構成が起き、（１１０）面、（−
１１０）面といった２回対称以下の対称性を有する表面
又は界面が形成されれば、これに由来する特徴的な（異
方的な）光学応答を観測することができる。
【００５１】また、上記数式２は、適当に展開すること
により、下記数式３のようにも書くことができる。従っ
て、実部の振幅の異方性Δｒ／ｒ、及び、虚部の位相の
異方性Δθを求めることにより被測定表面の複素反射率
差Δｒ〜／ｒ〜が求められる。
【００５２】
【数３】
【００５３】上述のように、複素反射率差Δｒ〜／ｒ〜
は、振幅の異方性Δｒ／ｒ及び位相の異方性Δθから求
めることができ、その手法としては、図３に示すよう
な、光弾性変調器（ＰＥＭ）を用いた方法が知られてい
る。この方法では、試料Ｗの異方性表面から反射された
偏光をＰＥＭにより所定の周波数に変調させ、この変調
された偏光について、さらに検光子Ａを用いて所定の角
度の成分を取り出し、適当な検出系により変調成分を検
出する。このように検出された、変調された偏光成分の
強度を示す信号からΔｒ／ｒ及びΔθを求めることがで
きる。しかし、実際には、位相の異方性Δθは、窓や光
学部品等の持つ異方性の影響を受けやすいので、Δｒ／
ｒのみを計測するのが好ましい。
【００５４】上記説明したような反射率差分光法を用い
た表面分析に関する知見を基に、本発明人らが鋭意努力
した結果、シリコン（Ｓｉ）表面又は界面の酸化によ
り、シリコン酸化（ＳｉＯ２）膜がレイヤ・バイ・レイ
ヤ（１原子層毎）で形成される際、１原子層の酸化毎に
ＳｉＯ２／Ｓｉ界面の光学的異方性が変化する様子が上
記反射率差分光法を用いて観測可能であることが判明し
た。
【００５５】より詳細には、Ｓｉ（００１）表面又は界
面の酸化は、図４に示すように、エピタキシャル成長の
ように１原子層毎に進行する（レイヤ・バイ・レイヤ酸
化）。１層酸化される毎に、フロンティアであるＳｉＯ
２／Ｓｉ界面で終端されているＳｉ−Ｓｉボンドの方向
は、（００１）面に射影すると、［１１０］方向（図５
（ａ））と［−１１０］方向（図５（ｂ））とで交互に
変化し、これらの射影の方向がシリコン表面又は界面の
異方性の主軸となる。このことは、界面構造の異方性が
酸化された原子層数の偶奇で９０°変化することを意味
する。従って、ＳｉＯ２／Ｓｉ界面に測定光を照射し、
界面からの反射光について［１１０］方向及び［−１１
０］方向の成分の反射率差を調べることにより、界面の
状態についての知識が得られる。また、光の反射率は、
温度及び光の波長に関して線形に変化するので、酸化工
程において、Ｓｉ原子層のレイヤ・バイ・レイヤ酸化の
進行の様子をリアルタイムで観測することができ、すな
わち、形成される膜の厚さを原子層オーダでモニタする
ことができる。
【００５６】図６は、酸化によるウェハＷ上へのＳｉＯ
２膜の形成時に、単一波長光を被処理表面に照射して、
［１１０］方向及び［−１１０］方向の成分の反射率差
を下記数式４に従って算出したときに得られる基本的な
シグナルの時間変化を示す。図に示すように、ピーク一
つ分で膜が一原子層分形成されていることになる。従っ
て、実際の成膜工程において、工程の開始時点から測定
を開始すれば、振幅の周期を数えることによりモニタす
ることができる。例えば、熱酸化工程中、膜をｎ層成長
させる場合には、ピークがｎ個観測された時点で加熱、
ガス供給を停止させればよい。
【００５７】
【数４】
【００５８】ここで、反射率差分光法を用いた上記測定
において、測定する原子層の数、すなわち、ｎの大きさ
は、２〜２０程度であることが望ましい。というのは、
酸化膜の成長に従ってＳｉ界面の被処理表面からの深度
は増してゆき、これと共に界面から反射されて観測され
るシグナルの強度は弱くなってゆくからである。このよ
うに、界面が深化するにつれてシグナルの測定から得ら
れる膜厚データの確度は低下していくので、測定する原
子層の範囲としては、２〜２０、好ましくは、２〜１０
原子層であることが望ましい。
【００５９】次に、上記光学的測定システム１３を含む
半導体デバイスの製造装置を用いたゲート絶縁膜形成の
一連の工程について説明する。まず、システムコントロ
ーラ１２は、ローダモジュール１０６に戴置されたウェ
ハカセットから、ウェハＷをロードロック室１０５に搬
入する。搬入されたウェハＷを洗浄用チャンバ１０１に
入れる。洗浄用チャンバ１０１内でウェハＷ上の自然酸
化膜が希フッ酸により除去される。希フッ酸による洗浄
の終わったウェハＷはＲＴＯチャンバ１０２へと送られ
る。
【００６０】ＲＴＯチャンバ１０２内にウェハＷを戴置
した後、ＲＴＯチャンバ１０２内を１０−６Torr程度の
真空状態とし、Ｏ２（１００ｓｃｃｍ）、Ａｒ（１ｓｌ
ｍ）を導入して３０Torr程度とする。その後、ランプを
オンとして１５０℃／秒で急速加熱し、１０５０℃に達
した後１０秒間、ウェハＷを加熱する。加熱工程中、シ
ステムコントローラ１２は、光学的測定システム１３か
ら得られる膜厚データをモニタしており、所望の厚さの
酸化膜が形成されたことを示すデータを受け取ると、７
０℃／秒で降温する。ウェハＷが完全に冷えた後、ウェ
ハＷをＲＴＯチャンバ１０２内から搬出してＣＶＤチャ
ンバ１０３へと送る。
【００６１】ＣＶＤチャンバ１０３内へとウェハＷを搬
送した後、ＣＶＤチャンバ１０３内を所定の真空度とす
る。ＣＶＤチャンバ１０３内にＺｒ（ＯｔＢｕ）４（２
ｓｃｃｍ）、ＴＥＯＳ（４ｓｃｃｍ）、Ｈ２Ｏ（１０ｓ
ｃｃｍ）、Ｎ２（１ｓｌｍ）を導入して全圧を１Ｔｏｒ
ｒに保つ。ウェハＷの温度を４５０℃に保って３分間Ｃ
ＶＤ処理を行い、ウェハＷ上にＺｒＳｉＯ２を成膜す
る。ＣＶＤ処理を施したウェハＷは、ＣＶＤチャンバ１
０３内から搬出し、アニール用チャンバ１０４へと送
る。
【００６２】アニール用チャンバ１０４へ搬入したウェ
ハＷは４００〜９００℃で加熱してアニール処理が施さ
れた後、ロードロック室１０５へと送られる。ロードロ
ック室１０５へ送られたウェハＷは、次いでローダモジ
ュール１０６へと送られて製造装置内から搬出されて、
ゲート酸化膜形成工程は終了する。
【００６３】上記工程により、ウェハＷ上にＳｉＯ２層
を８Å（４原子層分）成膜し、ＺｒＳｉＯ２を２４Å成
膜した（実行酸化膜膜厚は１３．３Å）。これにＭＯＳ
キャパシタを形成してリーク電流を流したところ、１０
−６Ａ／ｃｍ２であり、これは、従来の方法で同等の膜
厚で形成されたものと比較して６桁以上高い値である。
また、界面準位密度は５ｘ１０１０ｃｍ−２（ｅＶ）
−１であり、長期信頼性試験も良好であった。上記結果
からわかるように、本実施の形態の半導体デバイスの製
造装置により、表面に極薄膜が形成されたシリコン半導
体デバイス、特に、極薄のゲート絶縁膜の形成されたＭ
ＯＳデバイスを製造することができ、従って、高品質の
半導体デバイスを製造することができる。
【００６４】本発明は、上記の実施の形態に限られず、
種々の変形、応用が可能である。以下、本発明に適用可
能な上記の実施の形態の変形態様について説明する。
【００６５】上記実施の形態では、ＲＴＯチャンバ１０
２内に固定状態で戴置されたウェハＷに対し、ウェハＷ
上の１点に測定光を照射してウェハＷの表面状態を評価
する構成である。しかし、ウェハＷ上の複数の点で計測
してウェハＷ表面上に均一な膜形成が行われているか検
知可能な構成としてもよい。例えば、ＲＴＯチャンバ１
０２の窓２１４を広くして、光学的測定ユニット２０１
を複数配置する等してもよい。
【００６６】上記実施の形態では、ＲＴＯチャンバ１０
２内での酸化処理はウェハＷを固定して行うものであ
り、ウェハＷの表面状態の光学的測定は固定されたウェ
ハＷに対するものであった。しかし、本実施の形態の構
成は、ウェハＷを回転させて酸化処理を行う場合にも有
効であり、ウェハＷを固定させる場合と同様にインライ
ンでの測定が可能である。
【００６７】回転しているウェハＷに対して測定を行う
場合には、測定光を発振器等で変調し、ウェハＷの回転
周波数と同期させて測定を行えばよい。この場合、ウェ
ハＷの回転周波数と同期した周波数ωの電流を発生させ
て光ドライバ２０２に送り、光ドライバ２０２でレーザ
光を周波数ωで変調させる。変調されたレーザ光をウェ
ハＷの回転中心に照射すると、反射光の２つの偏光成分
は第１及び第２の光センサ２１２、２１３で検出され、
それぞれの検出信号は第１及び第２のロックインアンプ
２０３、２０４に送出される。第１及び第２のロックイ
ンアンプ２０３、２０４には参照周波数として２ωを設
定し、受信した信号のうち、この２ωに同期した信号の
み分析処理ユニット２０５にそれぞれ信号Ｓ１、Ｓ２を
出力する。分析処理ユニット２０５は、この周波数２ω
に同期した信号Ｓ１、Ｓ２から反射率差を算出する。上
述したように、上記実施の形態と同様の構成により、回
転しているウェハＷに対するプロセス中のその場計測及
びインラインでの膜厚の測定及びモニタが可能となる。
【００６８】上記実施の形態では、測定光であるレーザ
光をデポーラライザ２１０により無偏光化してウェハＷ
表面に照射し、ウェハＷ表面に存在する異方性軸の方向
の偏光成分を検出している。しかし、測定光は、Ｓｉ
（００１）表面に存在しうる［１１０］方向及び［−１
１０］方向の、直交する２つの異方性軸の方向で強度及
び位相が均等であればよいので、上記２方向に対して４
５°傾けた直線偏光を用いた構成も可能である。この場
合、図２に示す構成において、デポーラライザ２１０を
４５°偏光子に変更すればよい。
【００６９】上記実施の形態では測定光として単一波長
光を用いた。しかし、前述のように、測定光としてＸｅ
ランプ等の広波長域光を用いることも可能である。この
場合、『固体物理』、第３４巻、第２号、１９頁〜２９
頁（１９９９年）に記載されているような光学系を構成
すればよい。
【００７０】図７（ａ）、（ｂ）は、広波長域光である
Ｘｅランプを用いて測定した、Ｓｉ層を１原子層及び２
原子層酸化した時の、それぞれΔｒ／ｒ及び／又はΔθ
に関する反射率差スペクトル線図である。図よりわかる
ように、１原子層酸化のスペクトルと２原子層酸化のス
ペクトルは、特に、３．３ｅＶ（波長で３７０ｎｍ）付
近で、そのピークの向きが反転し、また、その強度は減
少している。このように、予め１層酸化時、２層酸化
時、というように、反射率差の、例えば、２〜４ｅＶ付
近のΔｒ／ｒのスペクトルパターンを調べておけば、シ
リコン表面に膜がどのくらいの厚さで、すなわち、何原
子層形成されているのかを知ることができる。
【００７１】このような場合、ＲＴＯチャンバ１０２で
の酸化処理は、例えば、所定時間行われるように設定さ
れ、システムコントローラ１２は、ウェハＷを１枚処理
する毎にウェハＷの処理表面を評価する。或いは、十分
に自然酸化膜が除去されているか確認するために酸化処
理の前にウェハＷ表面を評価する。従って、リアルタイ
ムでなくても、酸化処理により形成された酸化膜の評価
及びそれに基づく工程の管理が可能である。
【００７２】上記実施の形態において、測定光は、波長
が３９５ｎｍ、すなわち、３．１４ｅＶ付近の光を用い
ている。これは、ケイ素原子のＥ１遷移（３．３ｅＶ）
の近傍であり、この付近の波長の光を用いて酸化時のモ
ニタを行った場合に、最も顕著なスペクトルパターンの
変化が観測されるからである。しかし、酸化時の温度に
応じて測定光の波長を変えるなど、ケイ素の表面又は界
面の状態の変化を観測することが可能であれば、いかな
る波長の光も用いることができる。
【００７３】上記実施の形態に係る半導体デバイスの製
造装置では、ＲＴＯチャンバ１０２に光学的測定システ
ム１３を適用してウェハＷに酸化処理を施し、シリコン
半導体ウェハＷ上に膜厚をモニタしつつ酸化膜を形成す
る構成とした。しかし、上記光学的測定システム１３
は、酸化膜だけでなく窒化膜又は熱酸窒化膜を形成する
工程を管理することも可能である。例えば、実施の形態
と同様の構成で、ＲＴＯチャンバ１０２を窒化用チャン
バに変えて窒化処理を行った場合、ＮＨ３７６０Torr
（アンモニア、常圧）、８５０℃、１分という条件下
で、Ｓｉ３Ｎ４膜１５Åを制御よく形成することができ
る。
【００７４】上記実施の形態では、クラスタリングされ
た製造装置内のＲＴＯチャンバ１０２に反射率差分光法
を行うための光学的測定ユニット２０１を取り付けた構
成としたが、本発明は斯かる実施形態に制限されるもの
ではない。
【００７５】例えば、希フッ酸により自然酸化膜を除去
する洗浄チャンバに、光学的測定ユニット２０１を取り
付け、広波長域光を用いてウェハＷ表面をスキャンし
て、洗浄後に完全にウェハＷの自然酸化膜が除去されて
いるかを確認することができる。このように、ＲＴＯチ
ャンバ１０２での酸化膜形成の前にチェックすることに
より、ゲート酸化膜の不良などのトラブルの発生を確実
に防止することができる。
【００７６】また、洗浄後のウェハＷ上に酸化膜が残っ
ていることがわかった場合には、残存している酸化膜の
膜厚を除去するのに必要な時間だけ洗浄を行えばよい。
すなわち、そのまま次工程を進めたのでは不良となるウ
ェハを救済できるので、ウェハを有効に活用できる。
【００７７】ＣＶＤチャンバ１０３に光学的測定ユニッ
ト２０１を設置してもよい。この場合、ＣＶＤ処理前の
ウェハＷを光学的測定ユニット２０１で測定することに
より、ウェハＷの表面状態を確認することができる。ま
た、ＣＶＤ処理により酸化膜上にある程度の層が形成さ
れると、単一波長光を用いた場合、測定光がＳｉ／Ｓｉ
Ｏ２界面に到達できなくなることから異方性シグナル
（反射率差）は測定されなくなるので、異方性シグナル
の消失した時間を指標とする等して、ＣＶＤ処理におけ
る膜厚管理に用いることも可能である。
【００７８】上記実施の形態では、クラスタリングされ
た製造装置の構成は、洗浄用チャンバ１０１、ＲＴＯチ
ャンバ１０２、ＣＶＤチャンバ１０３、アニール用チャ
ンバ１０４という構成とした。しかし、異なった構成の
処理チャンバをクラスタリングしてもよい。例えば、Ｒ
ＴＯの代わりにオゾン酸化、プラズマダウンフロー酸化
等の酸化処理用のチャンバ、また、スパッタリング又は
ＣＶＤにより、酸化膜、窒化膜、ポリシリコン膜を形成
するためのチャンバを設けてもよい。特に、ゲート酸化
膜を形成した後に、ポリシリコン膜をこの製造装置内で
形成することができれば、ゲート酸化膜が形成されたウ
ェハＷ上に自然酸化膜が形成されない内にゲート電極を
構成するポリシリコン膜を形成できるという利点があ
る。
【００７９】上記実施の形態では、本発明の半導体デバ
イスの製造装置は、クラスタリングされた製造装置から
構成されるものとした。しかし、本発明の半導体デバイ
スの製造装置は、クラスタリングされた製造装置に限定
されるものではない。単独でＣＶＤ、スパッタリング、
熱酸化、窒化又は酸窒化等の成膜処理、或いは、エッチ
ング処理等の膜を除去する処理を行う装置内において
も、反射率差分光法によるスペクトルを利用して形成さ
れる膜の厚さを測定することができる。さらに、単体の
処理装置におけるバッチ処理においても、検査用のウェ
ハＷに上述の光学的測定を行って工程の管理を行うこと
ができる。
【００８０】ただし、クラスタリングされた製造装置を
用いた場合には、特に、一連の工程が終了するまでウェ
ハＷを装置外に取り出すことができないので、本実施の
形態のごとく、クラスタリングされた製造装置内で光学
的評価を行うことで、一連の工程の途中で各工程でのト
ラブルの有無を判定できるという利点がある。また、ウ
ェハＷ表面の状態が装置外部の環境条件（酸素、湿分な
どの存在）に影響されないので、１０Å以下の薄い厚さ
を有する酸化膜の厚さを、自然酸化膜の影響等を除去し
ながら把握することができ、より高い測定精度が得られ
るという利点がある。
【００８１】上記実施の形態において、反射率差分光法
を利用した光学的測定ユニット２０１の構成は、別の構
成も可能である。例えば、固定されたウェハＷに対して
ウェハＷ表面の２本の異方性軸にそれぞれ平行な２本の
偏光を照射して反射された偏光をそのまま検出する方法
など、ウェハＷ表面に対して垂直に入射した光の反射率
について、偏光方向に依存して変化する部分を測定する
ことのできる構成であれば、いかなる構成であってもよ
い。
【００８２】
【発明の効果】以上説明したように、本発明によれば、
試料表面に対して垂直に入射した偏光の複素反射率につ
いて、偏光方向に応じて変化する部分を測定する、反射
率差分光法を用いて、原子層オーダでの膜形成の制御が
可能な、電界効果トランジスタの製造方法、並びに、半
導体デバイスの製造方法及びその装置が提供される。さ
らに、上記製造装置を、上記膜形成処理を行うチャンバ
以外の処理を行うチャンバとクラスタリングすることに
より、一連の成膜処理を非大気雰囲気下で行うことがで
き、生産効率の向上が可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るクラスタリングされ
た半導体デバイスの製造装置の構成を示すブロック図で
ある。
【図２】本発明の実施の形態に係る光学的処理システム
の構成を示す断面図である。
【図３】反射率差分光法の基本的構成を示す図である。
【図４】シリコン界面のレイヤ・バイ・レイヤ酸化の様
子を示す図である。
【図５】光学的異方性の主軸を有するシリコン表面を示
す図である。
【図６】シリコン表面のレイヤ・バイ・レイヤ酸化を、
単一波長光を用いてモニタした場合の反射率差の基本的
な強度変化を示す図である。
【図７】１層及び２層酸化されたシリコン表面をＸｅラ
ンプでスキャンした場合の反射率差（（ａ）Δｒ／ｒ、
（ｂ）Δθ）のスペクトルを示す図である。
【符号の説明】
１１ ウェハ処理システム １２ システムコントローラ １３ 光学的測定システム １０１ 洗浄用チャンバ １０２ ＲＴＯチャンバ １０３ ＣＶＤチャンバ １０４ アニール用チャンバ １０５ ロードロック室 １０６ ローダモジュール ２０１ 光学的測定ユニット ２０２ 光ドライバ ２０３ 第１のロックインアンプ ２０４ 第２のロックインアンプ ２０５ 分析処理ユニット ２０６ 光源 ２０７ コリメートレンズ ２０８ 第１の反射鏡 ２０９ 第２の反射鏡 ２１０ デポーラライザ ２１１ ビームスプリッタ ２１２ 第１の光センサ ２１３ 第２の光センサ ２１４ 窓
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 Ｈ０１Ｌ 29/78 ３０１Ｇ (74)上記１名の代理人 100095407 弁理士 木村 満 （外１名） (71)出願人 500473379 中山 隆史 東京都新宿区市谷田町３丁目22番１号 田 町マンション201号室 (74)上記１名の代理人 100095407 弁理士 木村 満 （外１名） (72)発明者 松土 龍夫 山梨県韮崎市穂坂町三ツ沢650 東京エレ クトロン株式会社内 (72)発明者 太田 与洋 山梨県韮崎市穂坂町三ツ沢650 東京エレ クトロン株式会社内 (72)発明者 安田 哲二 茨城県つくば市東１丁目１番４ 工業技術 院産業技術融合領域研究所内 (72)発明者 市川 昌和 東京都国分寺市東恋ヶ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 中山 隆史 東京都新宿区市谷田町３丁目22番１号田町 マンション201号室 Ｆターム(参考） 2F065 AA30 BB01 CC19 CC31 DD00 DD03 FF00 FF49 GG06 GG12 GG22 HH03 HH08 JJ01 JJ05 JJ18 LL00 LL12 LL37 NN02 PP12 QQ00 UU05 UU07 4M106 AA01 AA13 BA06 CA48 DH03 DH12 DJ18 5F040 DA00 DA30 DC01 ED01 ED03 ED04 FC00 5F045 AA20 AB31 AB32 AB33 AB34 AC12 AD08 AD12 AD14 AE07 AE09 AE23 AE29 DC51 GB09 HA24 5F058 BA20 BD04 BD05 BF02 BF62 BF64 BG10 BH01

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】半導体基板と、該基板上に形成され、絶縁
    膜単独或いは絶縁膜と誘電膜との２層構造を有するゲー
    ト絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極
    とを備える電界効果トランジスタの製造方法において、 半導体基板を所定のガス雰囲気中で加熱することによ
    り、ガスと半導体との反応を前記半導体基板の表面から
    内側に進めることにより、半導体基板の表面から内面側
    に向かって絶縁膜を成長させる成膜ステップと、 前記成膜ステップを実行しながら、前記半導体基板の表
    面に測定光を照射し、前記半導体基板に照射された測定
    光の、前記半導体基板と成長した前記絶縁膜との界面か
    ら反射された反射光の直交する２方向の偏光成分の強度
    を検出し、検出した強度の変化に基づいて、前記半導体
    基板の表面から内側に進む反応により前記半導体基板の
    表面領域に形成された前記絶縁膜の原子層単位での厚さ
    を求める膜厚測定ステップと、 前記膜厚測定ステップで求められた膜厚に基づいて、前
    記反応のエンドポイントを検出し、前記成膜ステップを
    停止させる制御ステップと、 前記絶縁膜の上に、前記絶縁膜よりも誘電率の大きい誘
    電膜を形成するステップと、 前記誘電膜の上にゲート電極を形成するステップと、 を備えることを特徴とする電界効果トランジスタの製造
    方法。
  2. 【請求項２】前記半導体基板はシリコン基板であり、 所定のガス雰囲気は、酸素又は窒素或いは酸素（系及び
    含酸素化合物）と窒素（含窒素化合物）を含む雰囲気で
    あり、 前記成膜ステップは、熱酸化膜又は熱窒化膜或いは熱酸
    窒化膜を形成するステップであり、 前記膜厚測定ステップは、絶縁膜が２乃至２０原子層の
    うちの所定の層だけ形成されたことを検出する、 ことを特徴とする請求項１に記載の電界効果トランジス
    タの製造方法。
  3. 【請求項３】被処理体の内側に向かって反応を進めるこ
    とにより、被処理体の表面領域に膜を形成する成膜ステ
    ップと、 前記被処理体の表面に測定光を照射する照射ステップ
    と、 前記被処理体に照射された測定光の反射光の、直交する
    ２方向の偏光成分の強度を検出する検出ステップと、 前記検出ステップで検出した反射光の直交する２方向の
    偏光成分の強度変化に基づいて前記膜の厚さを求める膜
    厚測定ステップと、 前記膜厚測定ステップで求められた膜厚に基づいて、前
    記成膜ステップを制御する制御ステップと、 を備えることを特徴とする半導体デバイスの製造方法。
  4. 【請求項４】前記成膜ステップは、所定雰囲気下で被処
    理体を加熱することにより、雰囲気中の化学物質と被処
    理体との反応を進めることにより、被処理体の表面領域
    に薄膜を形成するステップであり、 前記膜厚測定ステップは、前記被処理体のシリコン領域
    に照射された測定光の２方向の偏光成分の強度から、直
    交する２方向の偏光成分の反射率の差を、該２方向の偏
    光成分の反射率の相加平均で除した値に対応する値を求
    める演算ステップを含み、 前記制御ステップは、前記演算ステップで求められた値
    の変化に基づいて、前記膜の厚さを求めるステップを含
    むことを特徴とする請求項３に記載の半導体デバイスの
    製造方法。
  5. 【請求項５】前記制御ステップは、前記演算ステップで
    求められた値の変化に基づいて、前記膜の深さ方向への
    原子層単位での反応の進行の度合いを求めるステップを
    含む、ことを特徴とする請求項３又は４に記載の半導体
    デバイスの製造方法。
  6. 【請求項６】前記制御ステップは、求めた膜厚に基づい
    て、前記成膜ステップによる成膜処理を停止するステッ
    プを含む、ことを特徴とする請求項３、４又は５に記載
    の半導体デバイスの製造方法。
  7. 【請求項７】前記成膜ステップは、所定のガス中で被処
    理体を加熱することにより、該ガスと被処理体との反応
    膜を表面領域に形成する工程を含む、ことを特徴とする
    請求項３乃至６のいずれか１項に記載の半導体デバイス
    の製造方法。
  8. 【請求項８】前記被処理体はシリコンであり、 前記所定の雰囲気は、酸素又は窒素或いは酸素（系及び
    含酸素化合物）と窒素（含窒素化合物）を含む雰囲気で
    あり、 前記成膜ステップは、熱酸化膜又は熱窒化膜或いは熱酸
    窒化膜を形成する工程であり、 前記膜厚測定ステップは、絶縁膜が２乃至２０原子層の
    うちの所定の層だけ形成されたことを検出する、 ことを特徴とする請求項３乃至７のいずれか１項に記載
    の半導体デバイスの製造方法。
  9. 【請求項９】被処理体を所定のガスを含む雰囲気中で熱
    処理する処理チャンバと、 前記処理チャンバ内の前記被処理体に測定光を照射し、
    前記被処理体で反射された反射光の直行する２方向の偏
    光成分の強度を測定し、測定信号を出力する光学手段
    と、 前記処理チャンバと前記光学手段に接続され、前記処理
    チャンバに、前記所定のガスを含む雰囲気中で熱処理を
    開始させ、熱処理中に、前記光学手段からの測定信号に
    基づいて、形成された膜の厚さを測定し、膜厚が所定値
    に達したことを検出すると、前記熱処理を終了させる制
    御手段と、 を備えることを特徴とする半導体デバイスの製造装置。
  10. 【請求項１０】前記処理チャンバと他の処理チャンバと
    を収容し、これらの前記複数の処理チャンバを含む空間
    を大気から遮断した雰囲気に維持するように取り囲む共
    通容器と、 前記共通容器内で被処理体を搬送するための搬送手段
    と、をさらに備え、クラスタリングされていることを特
    徴とする請求項９に記載の半導体デバイスの製造装置。
JP2000310968A 2000-10-11 2000-10-11 電界効果トランジスタの製造方法、並びに、半導体デバイスの製造方法及びその装置 Expired - Lifetime JP3893868B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000310968A JP3893868B2 (ja) 2000-10-11 2000-10-11 電界効果トランジスタの製造方法、並びに、半導体デバイスの製造方法及びその装置
US09/974,195 US6747748B2 (en) 2000-10-11 2001-10-10 Manufacturing method for a field-effect transistor, manufacturing method for a semiconductor device, and apparatus therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000310968A JP3893868B2 (ja) 2000-10-11 2000-10-11 電界効果トランジスタの製造方法、並びに、半導体デバイスの製造方法及びその装置

Publications (2)

Publication Number Publication Date
JP2002118160A true JP2002118160A (ja) 2002-04-19
JP3893868B2 JP3893868B2 (ja) 2007-03-14

Family

ID=18790822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000310968A Expired - Lifetime JP3893868B2 (ja) 2000-10-11 2000-10-11 電界効果トランジスタの製造方法、並びに、半導体デバイスの製造方法及びその装置

Country Status (2)

Country Link
US (1) US6747748B2 (ja)
JP (1) JP3893868B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237371A (ja) * 2005-02-25 2006-09-07 Canon Anelva Corp ｈｉｇｈ−Ｋ誘電膜上に金属ゲートを蒸着する方法及び、ｈｉｇｈ−Ｋ誘電膜と金属ゲートとの界面を向上させる方法、並びに、基板処理システム
US7220681B2 (en) 2004-11-01 2007-05-22 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
JP2009180640A (ja) * 2008-01-31 2009-08-13 Oki Semiconductor Co Ltd 膜厚測定方法
JP2010093276A (ja) * 2009-11-26 2010-04-22 Canon Anelva Corp ｈｉｇｈ−Ｋ誘電膜上に金属ゲートを蒸着する方法及び、ｈｉｇｈ−Ｋ誘電膜と金属ゲートとの界面を向上させる方法、並びに、基板処理システム
JP2010114450A (ja) * 2009-11-26 2010-05-20 Canon Anelva Corp ｈｉｇｈ−Ｋ誘電膜上に金属ゲートを蒸着する方法及び、ｈｉｇｈ−Ｋ誘電膜と金属ゲートとの界面を向上させる方法、並びに、基板処理システム

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3793430B2 (ja) * 2001-07-18 2006-07-05 株式会社日立製作所 近接場光を用いた光学装置
JP2004158487A (ja) * 2002-11-01 2004-06-03 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
EP1619465A1 (en) * 2004-07-19 2006-01-25 Nederlandse Organisatie Voor Toegepast-Natuurwetenschappelijk Onderzoek Tno Optical monitoring apparatus and method of monitoring optical coatings
JP4400406B2 (ja) * 2004-10-08 2010-01-20 エルピーダメモリ株式会社 半導体装置の製造方法
US10651017B2 (en) * 2016-06-30 2020-05-12 Tokyo Electron Limited Method for operation instability detection in a surface wave plasma source

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4931132A (en) 1988-10-07 1990-06-05 Bell Communications Research, Inc. Optical control of deposition of crystal monolayers
NL8802920A (nl) * 1988-11-28 1990-06-18 Hoogovens Groep Bv Laagdiktemeter.
US5091320A (en) * 1990-06-15 1992-02-25 Bell Communications Research, Inc. Ellipsometric control of material growth
JPH0834198B2 (ja) * 1990-11-28 1996-03-29 信越半導体株式会社 Ｓｏｉ基板における単結晶薄膜層の膜厚制御方法
US5665214A (en) * 1995-05-03 1997-09-09 Sony Corporation Automatic film deposition control method and system
US5835221A (en) * 1995-10-16 1998-11-10 Lucent Technologies Inc. Process for fabricating a device using polarized light to determine film thickness
US6449038B1 (en) * 1999-12-13 2002-09-10 Applied Materials, Inc. Detecting a process endpoint from a change in reflectivity

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7220681B2 (en) 2004-11-01 2007-05-22 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
JP2006237371A (ja) * 2005-02-25 2006-09-07 Canon Anelva Corp ｈｉｇｈ−Ｋ誘電膜上に金属ゲートを蒸着する方法及び、ｈｉｇｈ−Ｋ誘電膜と金属ゲートとの界面を向上させる方法、並びに、基板処理システム
US7655549B2 (en) 2005-02-25 2010-02-02 Canon Anelva Corporation Method for depositing a metal gate on a high-k dielectric film
JP2009180640A (ja) * 2008-01-31 2009-08-13 Oki Semiconductor Co Ltd 膜厚測定方法
JP2010093276A (ja) * 2009-11-26 2010-04-22 Canon Anelva Corp ｈｉｇｈ−Ｋ誘電膜上に金属ゲートを蒸着する方法及び、ｈｉｇｈ−Ｋ誘電膜と金属ゲートとの界面を向上させる方法、並びに、基板処理システム
JP2010114450A (ja) * 2009-11-26 2010-05-20 Canon Anelva Corp ｈｉｇｈ−Ｋ誘電膜上に金属ゲートを蒸着する方法及び、ｈｉｇｈ−Ｋ誘電膜と金属ゲートとの界面を向上させる方法、並びに、基板処理システム
JP4523994B2 (ja) * 2009-11-26 2010-08-11 キヤノンアネルバ株式会社 電界効果トランジスタの製造方法
JP4523995B2 (ja) * 2009-11-26 2010-08-11 キヤノンアネルバ株式会社 電界効果トランジスタの製造方法

Also Published As

Publication number Publication date
US6747748B2 (en) 2004-06-08
JP3893868B2 (ja) 2007-03-14
US20020115304A1 (en) 2002-08-22

Similar Documents

Publication Publication Date Title
US6695947B2 (en) Device for manufacturing semiconductor device and method of manufacturing the same
US6642066B1 (en) Integrated process for depositing layer of high-K dielectric with in-situ control of K value and thickness of high-K dielectric layer
US7893703B2 (en) Systems and methods for controlling deposition of a charge on a wafer for measurement of one or more electrical properties of the wafer
US7201174B2 (en) Processing apparatus and cleaning method
Queeney et al. Infrared spectroscopic analysis of an ordered Si/SiO 2 interface
JP3329685B2 (ja) 計測装置および計測方法
US7102132B2 (en) Process monitoring using infrared optical diagnostics
JPH0816607B2 (ja) 薄膜処理制御方法
US6849470B1 (en) Apparatus and method for optical evaluation, apparatus and method for manufacturing semiconductor device, method of controlling apparatus for manufacturing semiconductor device, and semiconductor device
JP3893868B2 (ja) 電界効果トランジスタの製造方法、並びに、半導体デバイスの製造方法及びその装置
US6646752B2 (en) Method and apparatus for measuring thickness of a thin oxide layer
JP3773355B2 (ja) 半導体装置の製造装置
US20040260420A1 (en) Processing method and processing system
US20040235203A1 (en) Monitoring of nitrided oxide gate dielectrics by determination of a wet etch
US20050019964A1 (en) Method and system for determining a component concentration of an integrated circuit feature
JP4018829B2 (ja) 半導体装置の製造方法
JPS6250610A (ja) プラズマモニタ方法
JPH09246341A (ja) 半導体ウェーハの損傷評価用試料およびこの試料を用いた損傷評価方法
JP3317247B2 (ja) 結晶成長装置および半導体素子の製造方法
JP3816440B2 (ja) シリコン酸化膜の評価方法及び半導体装置の製造方法
Lambers et al. In situ detection of F2 laser-induced oxidation on hydrogen-terminated Si (111) and Si (110) surfaces by Fourier transform infrared transmission spectroscopy
WO2024070785A1 (ja) 基板評価方法及び基板処理装置
JP2009021624A (ja) 処理装置及び処理装置のクリーニング方法
JP3653622B2 (ja) ＧａＡｓ−ＡｌＧａＡｓ超格子構造層を含む化合物半導体エピタキシャルウェハの評価方法
JP2001237288A (ja) 半導体基板表面の評価方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060530

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061204

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350