JP2004528722A - プロセス層の共形性を決定する方法および装置 - Google Patents
プロセス層の共形性を決定する方法および装置 Download PDFInfo
- Publication number
- JP2004528722A JP2004528722A JP2003500963A JP2003500963A JP2004528722A JP 2004528722 A JP2004528722 A JP 2004528722A JP 2003500963 A JP2003500963 A JP 2003500963A JP 2003500963 A JP2003500963 A JP 2003500963A JP 2004528722 A JP2004528722 A JP 2004528722A
- Authority
- JP
- Japan
- Prior art keywords
- process layer
- conformality
- reflection profile
- grating structure
- profile
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 138
- 230000008569 process Effects 0.000 title claims abstract description 115
- 238000005259 measurement Methods 0.000 claims abstract description 38
- 238000012545 processing Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims description 17
- 230000001066 destructive effect Effects 0.000 description 32
- 238000000151 deposition Methods 0.000 description 25
- 235000012431 wafers Nutrition 0.000 description 24
- 230000008021 deposition Effects 0.000 description 23
- 238000005530 etching Methods 0.000 description 21
- 125000006850 spacer group Chemical group 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000007943 implant Substances 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 8
- 230000006870 function Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000001537 neural effect Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000011085 pressure filtration Methods 0.000 description 1
- 238000000513 principal component analysis Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
- G01N21/95684—Patterns showing highly reflecting parts, e.g. metallic elements
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Length Measuring Devices By Optical Means (AREA)
Abstract
Description
【0001】
本発明は、半導体デバイスの製造分野、特に、プロセス層の共形性を決定する方法および装置に関する。
【背景技術】
【0002】
半導体集積回路デバイスはマイクロプロセッサを含む多数のアプリケーションで使用される。
一般に半導体デバイスの性能は、その密度および形成されたデバイスの速度の両方による。その性能に大きな影響を及ぼす半導体デバイスの共通の要素は、トランジスタである。
ゲート長さおよびチャネル長さのような設計の特徴は、堅実に、より高い実装密度を達成し、かつデバイスの性能を改良するために減少している。
電界効果トランジスタの設計の迅速な進歩は、トランジスタが二進法のスイッチングモードで操作されるエレクトロニクスの分野での種々様々な働きに影響を与えている。
マイクロプロセッサその他同種のもののような複雑なデジタル回路は、特に速くスイッチングするトランジスタを必要とする。
従って、チャネル長さまたはゲート長さ寸法と一般に呼ばれる電界効果トランジスタのドレイン領域とソース領域の間の距離を縮小して、スイッチング・ゲート電圧が印加された後すぐに、ソースとドレイン電極間に導通チャネルが形成されるように、さらに、チャネルの電気抵抗を低下させるようする。
【0003】
トランジスタ構造は、一般的に幅寸法と呼ばれるトランジスタの縦の寸法が20μmまで拡張する一方、ドレインとソースの領域間の距離、すなわち、チャネル長さが0.2μmまたはそれより少ない値まで縮小し得るように作られている。
チャネル長さが、ソース−ドレインラインの所望のスイッチング特性を得るべく縮小されるとともに、ゲート電極の長さも縮小される。
【0004】
トランジスタは、一連のステップを通じて形成される。
一般的なトランジスタ構造100を、図1Aと図1Bを参照して説明する。
最初に、浅いトレンチ分離領域105が、基板110にトレンチをエッチングし、その後、適切な絶縁材料(例えば、二酸化ケイ素)でトレンチを埋めることによって、基板110に形成される。
次に、ゲート絶縁層115が、トレンチ分離領域105間の基板110の上に形成される。
このゲート絶縁層115は種々の材料で構成することができるが、一般的には、熱処理により成長した二酸化ケイ素の層で構成される。
その後、トランジスタ100のゲート電極120は、ゲート電極材料、一般的にポリシリコンの層をゲート絶縁層115の上に形成するステップ、ゲート電極120を定義するために既知のフォトリソグラフィ技術およびエッチング技術を使用して、ゲート電極材料の層をパターン化するステップによって、一般的に形成される。
もちろん、このような何百万ものゲート電極120が、このパターン化するプロセスの間に基板110の全表面で形成されている。
【0005】
トランジスタ100の能動領域を形成するために、一連のインプラントが行われる。それによって、様々なドーパント原子を基板に注入することができる。
一般的には、トランジスタの小さな寸法から発生するショートチャネル効果を減少させるためにハロ(halo)インプラントが行われる。また、トランジスタ100の結合キャパシタンスを小さくするためにLDD(lightly doped drain)または追加のインプラントが行なわれる。
その後、比較的高濃度のドーパント原子が、ソース/ドレイン領域の形成を完了するために、基板の中に注入されてもよい。
この「後の」インプラントは、ソース/ドレイン・インプラントと呼ばれることもある。
スペーサ125は、いくつかのインプラント領域の位置を制御するために、ゲート電極120について形成される。
スペーサ125を形成するために、絶縁材料(例えば、二酸化ケイ素)の層130が、基板110およびゲート電極120の上に形成される。
絶縁層130は、基板110が露出するまで、スペーサ125を形成するためにゲート電極120に隣接する絶縁層130の一部を完全に残すように、非等方性エッチングされる。
続いて、図示しない第二スペーサが、ソース/ドレイン・インプラントの境界を定義するために、スペーサ125上に形成され得る。
一般的には、図示しない第二スペーサは、同じ方法で、窒化ケイ素の層を使用して形成される。
【0006】
スペーサ125の最終的な幅は、少なくとも部分的には、ゲート電極120の側壁(サイドウォール)135上に堆積された絶縁層130の一部の厚みによって決定される。
スペーサ125を形成するエッチング・プロセスを終えるのに必要な時間は、基板110およびゲート電極の上表面140上に堆積された絶縁層130の部分の厚みによる。
【0007】
絶縁層130のような、層の共形性は、水平な領域の堆積物(deposition)の厚み「Y」(つまり、基板110と平行である堆積物の厚み)に対する側壁の堆積物の厚み「X」(つまり、基板110に垂直である堆積物の厚み)の間の比率として定義される。
堆積層の共形性は、堆積されている材料、および下部構造の密度によって異なる。
一般的に低密度の構造物上に堆積したプロセス層は、より高い共形性を示す。この層の共形性は、最終的にスペーサ125の幅に影響を与える。
一般的に共形性は、実際のデバイス製造時ではなく、そのプロセスの特徴付けの段階に調査される。
堆積した薄膜の共形性を決定するために一般に用いられている検査技術は、破壊的な断面技術である。
【0008】
生産工程中の堆積プロセスにおける通常のばらつきは、堆積した層の共形性に影響し得る。
生産ラインの中では、共形性を監視することはできないので、そのばらつきは他の処理ステップにまで伝播する。
例えば、絶縁層130の共形性におけるばらつきは、スペーサ125の幅のばらつき、およびインプラント領域のサイズおよび間隔に対応するばらつきを引き起こすことがある。インプラント領域におけるばらつきは、完成したデバイスの性能のばらつきを引き起こす可能性がある。
一般に、ばらつきが大きくなると、スループット、収量(イールド)および収益性を減少させる。
【0009】
本発明は、上述に記載した一またはそれ以上の問題点を、克服または少なくともその影響を減少させるためのものである。
【発明の開示】
【0010】
本発明の一つの態様は、プロセス層の共形性を決定する方法である。
この方法は、グレーティング(grating)構造およびグレーティング構造上に形成されたプロセス層を有するウェハを提供するステップ、光源で、グレーティング構造を覆うプロセス層の少なくとも一部分を照らすステップ、反射プロファイルを生成するために、グレーティング構造およびプロセス層の照らされた部分から反射された光を測定するステップ、そして反射プロファイルに基づいてプロセス層の共形性を決定するステップ、を含む。
【0011】
本発明の別の態様は、グレーティング構造およびグレーティング構造の上に形成されるプロセス層を有するウェハを受け入れるように構成されている測定ツールである。
測定ツールは、光源、検出器およびデータ処理ユニットを含む。
光源は、グレーティング構造を覆うプロセス層の少なくとも一部分を照らすように構成されている。
検出器は、反射プロファイルを生成するために、グレーティング構造およびプロセス層の照らされた部分から反射された光を測定するように構成されている。
データ処理ユニットは、生成された反射プロファイルに基づいてプロセス層の共形性を決定するように構成されている。
【0012】
本発明は、添付の図面と共に、詳細な説明を参照することによって理解することができる。図面中、類似する参照符号は、類似する要素を示す。
本発明は、様々な変形および代替形態をとることが可能であるが、この中の特定の実施例を図面に記載した例で示し、詳細に説明する。
しかしながら、本図面および詳細な説明は、発明を開示された特定の形式に制限するものではない。それどころか、添付の請求項によって定義されるような本発明の趣旨およびその範囲内にある修正例、均等物および代替物に及ぶ。
【本発明の実施形態】
【0013】
本発明の一例となる実施形態について、以下に説明する。
明確化のために、実製品のすべての特徴点が、この明細書に記述されるとは限らない。
このような実製品の開発では、開発者の特別の目的を達成するために、実施の度に変化する、システムおよびビジネスに関連するような制限に応じて、実施に特有の多数の決定を下さなければならない。
さらに、そのような開発努力は、複雑で時間を消費する可能性があるが、それにも拘わらず、この開示から利益を受ける技術分野における当業者にとってはそれが定例のことである。
【0014】
図2は、本発明の一例となる実施形態に従って、ウェハ205を処理するための一例となる処理ライン200の簡略図である。
処理ライン200は、ウェハ205にプロセス層を堆積するための堆積ツール210を有する。
図示された実施例では、プロセス層は、例えば、二酸化ケイ素または窒化ケイ素からなり、グレーティング構造(例えば、ゲート電極)の上に形成される絶縁層とすることができる。
様々な組成のプロセス層を堆積するための個々の技術は、当業者に周知である。堆積ツール210として使用するにふさわしい一般的なツールは、カリフォルニア州のサンノゼの株式会社である、Novellusシステムズ社によって提示された「コンセプト2」のような、プラズマCVD(PE−CVD)ツールである。
堆積ツール210の堆積操作におけるばらつき、およびプロセス層の基礎となるウェハ205上で形成された構造のジオメトリにおけるばらつきは、前述したようなプロセス層の共形性におけるばらつきを引き起こし得る。
【0015】
処理ライン200は、ウェハ205の上に形成されたプロセス層の共形性を測定するようにされた非破壊光波測定(scatterometry)ツール220を含む。
一般に、非破壊光波測定ツール220は、楕円偏光計または反射率計のようなオプティカル・ハードウェア、および、オプティカル・ハードウェアによって収集されたデータを処理する非破壊光波測定ソフトウェア・アプリケーションが搭載されたデータ処理ユニットを含む。
例えば、オプティカル・ハードウェアは、カリフォルニア州のフリーモントのThermawave社によって提供される「スペクトル偏光解析器」を備えたモデルOP5230またはOP5240を含んでいてもよい。
データ処理ユニットは、東京エレクトロンアメリカ社の全額出資の子会社である、テキサス州のオースティンの会社であるTimbreテクノロジーズによって製造され、Thermawave社によって販売されるプロファイル・アプリケーションサーバを含んでいてもよい。
【0016】
非破壊光波測定ツール220は、堆積ツール210の外部にあってもよいし、またはその代わりに、非破壊光波測定ツール220は、堆積ツール210内にインストールされていてもよい。
プロセス・コントローラ230は、堆積されたプロセス層の測定された共形性に基づいて、処理ライン中の他のツールの動作を制御するために提供される。
処理ラインは、さらに、スペーサ・エッチング・プロセスのようなプロセス層上で追加の処理ステップを行なうためのエッチング・ツール240を含んでいる。 エッチング・ツール240として使用するにふさわしい一般的なツールは、カリフォルニア州のフリーモントのLamリサーチ株式会社によって提供される、Rainbowエッチングシステムである。
【0017】
プロセス・コントローラ230は、堆積ツール210にフィードバック情報を供給し、続いて処理されるウェハ205の堆積プロセスの共形性を改良するために、その操作レシピ(operating recipe)を調節することができる。
プロセス・コントローラは、さらに、非破壊光波測定ツール220によって測定されている、現在のウェハ205に対するエッチング操作を制御するためにエッチング・ツール240にフィードフォワード情報を供給することができる。
これらのフィードバック制御およびフィードフォワード制御の技術について、以下に詳述する。
【0018】
図示された実施例では、プロセス・コントローラ230は、上述した機能をソフトウェアで実行すべくプログラムされたコンピュータである。
しかしながら、当業者に認識されるように、特定の機能を実行するように設計されたハードウェア制御装置が使用されてもよい。
さらに、プロセス・コントローラ230によって実行される機能は、ここに記述されるように、システムの全体にわたって設置された複数のコントローラ・デバイスによって実行されてもよい。
また、プロセス・コントローラ230は、スタンド・アロンのコントローラでもよいし、堆積ツール210のようなツールまたは非破壊光波測定ツール220に統合されていてもよいし、または、集積回路製造設備中の操作を制御するシステムの一部であってもよい。
【0019】
発明の一部および対応する詳細な説明はソフトウェア、つまりアルゴリズムおよびコンピュータメモリ内のデータ・ビットによるオペレーションのシンボリックな表現の形式で説明される。
これらの記載と表現は、当業者が他の当業者に、効率的に作用の内容を伝達するものである。
ここで使用されている用語であるアルゴリズムは、一般的に、所望の結果に結びつくステップの自己矛盾がないシーケンスと考えられる。
このステップとは、物理量の物理的な操作を伴うものである。
必ずではないが、通常、これらの量は格納すること、転送すること、組み合わせること、比較すること、または操作することができる光学的な信号、電気的な信号、または磁気信号の形式をとる。
主に慣用的な理由により、これらの信号を、ビット、値、要素、記号、文字、用語、数またはその他同種のものとして呼ぶことは、時に便利である。
【0020】
しかし、これらの言葉および同類語は、適切な物理量に対応付けられており、これらの量に使用された単に便利な標識である。
もし、特に提示されなかったならば、または議論から明白なように、「処理すること」または「コンピュータで計算すること」または「計算すること」、または「決定すること」または「表示すること」または同種の用語は、コンピュータシステムまたはその他の情報記憶装置のレジスタおよびメモリ内の物理的電子量として表されるデータを、コンピュータシステムメモリまたはレジスタ、送信装置、または表示装置内の物理量として同様に表わされる他のデータに操作、変換するコンピュータシステムまたは同様の電子計算機の動作およびプロセスに関連する。
【0021】
上述したように、プロセス・コントローラ230の機能を実行することができるようになっている一般的なソフトウェア・システムは、KLA-Tencor社によって提供されるCatalystシステムである。
Catalystシステムは、SEMI(Semiconductor Equipment and Materials International )・CIM(Computer Integrated Manufacturing )フレームワークのシステム技術を使用し、APC(Advanced Process Control)フレームワークに基づく。
CIM(SEMI E81-0699:CIMフレームワークのドメインアーキテクチャの暫定仕様)およびAPC(SEMI E93-0999:CIMフレームワークのプロセス制御コンポーネントの暫定仕様)の仕様は、SEMIから公に利用可能である。
【0022】
一実施例では、非破壊光波測定ツール220は、生産中のデバイスに形成された構造上で観察されるプロセス層の共形性を測定する。
例えば、非破壊光波測定ツール220は、ゲート電極のまわりに絶縁のスペーサを形成するためのゲート電極上に堆積された絶縁材料(例えば二酸化ケイ素または窒化ケイ素)の層の共形性を測定する。
構造のジオメトリまたは下部構造物の存在によって、非破壊光波の測定が妨害される場合がある。
従って、ウェハ205上に形成された構造(例えば、ゲート電極)と同じ一般的な構成を有するテスト構造物を使用してもよい。
テスト構造物は、通常はデバイスを形成するために使用されないウェハ205の領域、例えば、一般的に識別コードが罫書きされる周囲領域、または生産ダイ間のスクライブ・ライン中に形成されてもよい。
【0023】
図3には、ウェハ205上のテスト構造として使用され得る一般的なグレーティング構造300が示される。
グレーティング構造300は、ウェハ205上に形成された生産デバイスに含まれる構造と同じ一般的な構造(例えば、ジオメトリ、材料、高さなど)を有する。
プロセス層310は、グレーティング構造300の上に形成される。
図示された実施例では、グレーティング構造300は、基板330上に形成されたスタック320を含む。
スタック320は、ゲート絶縁層340と、ウェハ205上のデバイスの実際のトランジスタのゲート電極を形成するために使用される同じプロセス層のパターン化により形成されるポリシリコン・ゲート電極350を含む。
【0024】
図4は、グレーティング構造400、およびグレーティング構造を覆うプロセス層410を有するウェハ205を装着した、非破壊光波測定ツール220の簡略図である。
グレーティング構造400は、そのウェハ205(STI構造物は、図4には図示しない)の上の生産デバイスに形成された構造であってもよいし、またはその代わりに、グレーティング構造400は、図3に関する上記のグレーティング構造300と類似するテスト構造物であってもよい。
非破壊光波測定ツール220は、光源222と、グレーティング構造400およびプロセス層410に近い位置に置かれた検出器224を含む。
非破壊光波測定ツール220の光源222は、グレーティング構造400を覆うプロセス層410の少なくとも一部分を照らす。また、検出器224は、強度や位相のような、反射光の光学的な測定をする。
データ処理ユニット225は、検出器224から光学的な測定値を受け取り、プロセス層300の共形性を決定するためにデータを処理する。
【0025】
非破壊光波測定ツール220は、実施形態に応じて、単色光、白色光、他の波長または波長の組合せを使用することができる。
光の入射角は、さらに実施形態に応じて変化し得る。
非破壊光波測定ツール220によって分析された光は、一般的に反射された(すなわち、入射角が反射された角度と等しい)構成要素および屈折した(すなわち、入射角が反射された角度と等しくない)構成要素を含む。
本願では、「反射された」光という用語は、両方の構成要素を包含するものとして説明する。
【0026】
プロセス層410の共形性におけるばらつきは、完全に共形なプロセス層410または、少なくとも許容できる共形性を有するプロセス層410に存在する光散乱プロファイルと比較して、非破壊光波測定ツール220によって測定された反射プロファイル(例えば、強さ対波長:tan(δ)、位相対波長:sin(Ψ)である。(δ)と(Ψ)は、一般的な非破壊光波測定出力として当業者に知られている。)のばらつきを引き起こす。
【0027】
図5A、図5Bおよび図5Cは、測定された反射プロファイルに基づいてプロセス層410の共形性の特性を表すためにデータ処理ユニット225によって使用される、基準反射プロファイルのライブラリ(reference reflection profile library)232(図2を参照)に含まれることがある一般的な反射プロファイル500、510および520を示す。
全ての構造に対して予期される特定の反射プロファイルは、グレーティング構造400の特定のジオメトリ、プロセス層410の共形性、および非破壊光波測定ツール220によって使用される測定技術のパラメータ(例えば、光の帯域幅、入射角など)に依存する。
基準反射プロファイルのライブラリ232のプロファイルは、一般的に、プロセス層410の特性およびグレーティング構造400のトポロジーおよびジオメトリに基づいてマクスウェルの方程式によって理論的に計算される。
非破壊光波測定ライブラリは、Timbreテクノロジーズ社から市販されている。
基準反射プロファイルのライブラリ232のプロファイルは、サンプル・ウェハの反射プロファイルを測定し、続いて測定されたウェハの共形性を破壊的または非破壊的な検査技術によって特徴づけることによって、経験的に生成することもできる。
【0028】
図5Aの反射プロファイル500は、本質的に完全な共形性(例えば、側壁と平坦面の厚みが等しい)を備えたプロセス層410の予期されるプロファイルを表わす。
図5Bの反射プロファイル510は、わずかに縮小された側壁の厚み(すなわち、より低い共形性)を有するプロセス層410の予期されるプロファイルを表わす。また、図5Cの反射プロファイル520は、かなり共形性が低くなったプロセス層410の予期されるプロファイルを表わす。
様々な共形性の値を有するプロセス層410の反射プロファイルを、基準反射プロファイルのライブラリ232に含めることができる。
【0029】
データ処理ユニット225は、測定された反射プロファイルを基準反射プロファイルのライブラリ232と比較する。
各レファレンス・プロファイルは、例えば、関連する共形性の判定基準を有する。この判定基準は、個々の側壁の厚みと平らな表面の実際の厚みによって、または、側壁の厚みと平らな表面の厚みとの比率によって、表わされることがある。
データ処理ユニット225は、測定された反射プロファイルと最も近い基準反射プロファイルを決定する。
測定された反射プロファイルを最も近い基準反射プロファイルに一致させる技術は当業者に周知であるので、ここでは詳細に説明しない。
【0030】
別の実施例では、プロセス・コントローラ230または図示しない他の外部コントローラが、測定された反射プロファイルを基準反射プロファイルのライブラリ232と比較するように構成されていてもよい。
この場合、非破壊光波測定ツール220は、一致する基準反射プロファイルを出力する。また、プロセス・コントローラ230は、その基準反射プロファイルを関連する共形性の判定基準にリンクしてもよい。
【0031】
別の実施例では、測定された反射プロファイルを、既知の、所望の共形性の特性(例えば、1の共形性)を有するプロセス層410のために基準反射プロファイルのライブラリ232から選んだターゲット反射プロファイル(target reflection profile)と比較することができる。
例えば、ターゲット反射プロファイルは、マクスウェルの方程式を使用して、理想的または許容できる共形性プロファイルを有するプロセス層410のために計算してもよいし、また、そのターゲット反射プロファイルを、基準反射プロファイルのライブラリ232に格納することができる。
その後、未知の程度の共形性を有するプロセス層410の測定された反射プロファイルは、ターゲット反射プロファイルと比較される。この比較に基づいて、おおよその共形性の近似値を決定することができる。
すなわち、測定された反射プロファイルをターゲット反射プロファイルと比較することによって、プロセス層410の共形性を近づけることができるので、測定された反射プロファイルを、基準反射プロファイルのライブラリ232からの追加の基準反射プロファイルとさらに一致させるようなことは保証されない。
この技術を使用して、プロセス層410の共形性に関して、最初の決定がされ得る。
もちろんこのステップは、上述のように、基準反射プロファイルのライブラリ232からの基準反射プロファイルに、測定された反射プロファイルを一致させること、相関させることに加えて行なわれてもよい。
【0032】
非破壊光波測定ツール220から共形性の判定基準を受け取った後、プロセス・コントローラ230は、様々な自律した行動を起こすことができる。
本発明の一実施例では、プロセス・コントローラ230は、堆積ツール210によって処理される後続のウェハに対する堆積操作を制御するために、共形性の判定基準に基づいて、堆積ツール210の操作レシピを修正するように構成されている。
本発明の他の実施例では、プロセス・コントローラ230は、共形性の判定基準に基づいてプロセス層410のエッチングを制御するために、エッチング・ツール240の操作レシピを修正するように構成されている。
もちろん、両方の実施例は組み合わせることができる。また、プロセス・コントローラ230は、堆積ツール210の操作レシピとエッチング・ツール240の両方を同時に制御することができる。
【0033】
堆積ツール210の操作レシピの様々なパラメータは、堆積されたプロセス層410の共形性に影響するように制御することができる。
例えば、共形性に影響する周知のレシピ・パラメータは、プラズマ発生器のRFバイアス、堆積プロセスが行われる圧力および堆積を行う前のウェハ205を標準化(normalize)するために使用される時間と温度である(すなわち、一般的に、浸透時間、浸透温度と呼ばれる)。
【0034】
プロセス・コントローラ230は、その操作レシピを変更するために、堆積ツール210の制御モデルを使用することができる。
例えば、プロセス・コントローラ230は、共形性の偏差を修正するために、RFバイアス、圧力または浸透パラメータを制御する堆積ツール210中の特定の操作レシピのパラメータに、測定された共形性を関連する制御モデルを使用してもよい。
制御モデルは、周知の線形または非線形の技術を使用して経験則的に開発することができる。
制御モデルは、例えば、直線形、指数関数、加重平均などの比較的単純な方程式に基づいたモデルでもよいし、ニューラル・ネット・モデル、PCAモデル(principal component analysis model)またはPLSモデル(projection to latent structures model)のような、より複雑なモデルとしてもよい。
そのモデルの特有の実施形態は、選択されたモデリング技術次第で変化し得る。
【0035】
共形性モデルは、プロセス・コントローラ230によって生成されてもよいし、またはその代わりに、図示しない異なる処理資源によって生成され、開発した後にプロセス・コントローラ230上に格納されるようにしてもよい。
堆積ツール210を使用し、または、図示しない同様の操作特性を有する異なるツールを使用して、共形性モデルを開発するようにしてもよい。
この説明では、共形性モデルは、非破壊光波測定ツール220によって測定される堆積ツール210の実際の性能に基づき、プロセス・コントローラ230または他の処理資源によって生成され、更新されると仮定する。
共形性モデルは、堆積ツール210の多数の実行処理から集められた経験データに基づいて調整することができる。
【0036】
プロセス層410の測定された共形性に基づいて、プロセス・コントローラ230は、エッチング・ツール240の操作レシピを修正して、後続のエッチング・プロセスを制御することができる。
ゲート電極の周縁に形成されたスペーサの幅は、大部分はプロセス層410の側壁の厚みによって決定される。
しかしながら、エッチング後のスペーサの幅は、エッチング・ツール240のエッチング時間を制御することによって制御できる。
例えば、プロセス層410の側壁の厚みが所望のターゲット・スペーサの幅より厚い場合、ターゲット・スペーサの幅により近づくように、シリコン基板が露出された後も、スペーサ幅を縮小するためにエッチング・プロセスを所定の期間、継続することができる。
堆積ツール210を制御する点で、上記の共形性モデルと同様に、共形性の測定値に基づいてエッチング・ツール240のエッチング時間を制御するためにスペーサの幅モデルを生成することができる。
上述のように、スペーサ・エッチング・モデルは、単純な、方程式に基づいた制御モデル、またはより高度な予測モデルであってもよい。
【0037】
本発明の別の実施例では、プロセス・コントローラ230は、プロセス層410の共形性を決定する際に必要なプロセス層410の形成に先立つ下地としてのグレーティング構造400のプロファイルに関する、あらかじめ格納された判定基準にアクセスしてもよい。
例えば、グレーティング構造400のプロファイルは、明白な共形性に効果を及ぼすことがある。
グレーティング構造400のプロファイルがリエントラント(re-entrant)な場合、側壁の厚みが実際の厚みよりも少なくみえることがある。
同様に、グレーティング構造400のプロファイルが肯定的(positive)な場合、側壁の厚みは実際の厚みよりも大きくみえることがある。
グレーティング構造400のプロファイルを計算に入れることによって、プロセス・コントローラ230は、共形性の測定値を修正することができる。
【0038】
図6は、本発明の他の実施例による、プロセス層の共形性を決定する方法を簡略化したフローチャートを示す。
ブロック600では、グレーティング構造400およびグレーティング構造400上に形成されたプロセス層を有するウェハが提供される。
ブロック610では、グレーティング構造400を覆うプロセス層410の少なくとも一部分が、光源で照らされる。
ブロック620では、グレーティング構造400およびプロセス層410の照らされた部分から反射された光が、反射プロファイルを生成するために測定される。
ブロック630では、プロセス層410の共形性が、反射プロファイルに基づいて決定される。
【0039】
非破壊光波測定ツール220からのフィード・バックに基づいて、共形性を監視することは、上述のように、多数の長所を有する。
堆積ツール210は、プロセス層410の共形性を増加させるように制御できる。
エッチング・ツール240は、エッチング後のスペーサの幅のばらつきを減らすように制御できる。
ばらつきを減らすことは、処理ライン200上で生産されたデバイスの品質、および処理ライン200の効率の両方を高める。
【0040】
上記に示された特定の実施形態は、専ら説明のためのものであり、ここに記載された教示の利益を有する当業者には、異なるが均等な方式で修正の上、実施可能であることは明らかである。
更に、添付の請求項に記載されている他は、ここに示された構造または設計の詳細に本発明を制限するものではない。
従って、上述の特定の具体例は、代替または修正をすることができ、このような全ての変形例は、発明の要旨及び範囲内のものとして考えられる。
従って、本願で要求する保護は、添付の特許請求の範囲に記載される。
【図面の簡単な説明】
【0041】
【図1A】プロセス層がグレーティング構造上に堆積された典型的な半導体デバイスの断面図。
【図1B】プロセス層がグレーティング構造上に堆積された典型的な半導体デバイスの断面図。
【図2】本発明の一実施例によってウェハを処理する処理ラインの簡略図。
【図3】プロセス層の共形性の測定のためのテスト・グレーティング構造を含む典型的な半導体デバイスの断面図。
【図4】グレーティング構造を含むウェハを装着した、図2の非破壊光波測定ツールの簡略図。
【図5A】図4の非破壊光波測定ツールで測定されたウェハを特徴づける典型的な非破壊光波測定の曲線のライブラリを示した図。
【図5B】図4の非破壊光波測定ツールで測定されたウェハを特徴づける典型的な非破壊光波測定の曲線のライブラリを示した図。
【図5C】図4の非破壊光波測定ツールで測定されたウェハを特徴づける典型的な非破壊光波測定の曲線のライブラリを示した図。
【図6】本発明の他の実施例によってプロセス層の共形性を決定する方法を示す簡略化されたフローチャート。
Claims (10)
- グレーティング構造(400)およびこのグレーティング構造(400)上に形成されたプロセス層(410)を有するウェハ(205)を提供するステップと、
光源(222)で、前記グレーティング構造(400)を覆う前記プロセス層(410)の少なくとも一部分を照らすステップと、
反射プロファイルを生成するために、前記グレーティング構造(400)および前記プロセス層(410)の照らされた部分から反射された光を測定するステップと、
前記反射プロファイルに基づいて、前記プロセス層(410)の共形性を決定するステップとを含む、
プロセス層(410)の共形性を決定する方法。 - 前記生成された反射プロファイルを基準反射プロファイルのライブラリ(232)と比較するステップであって、各基準反射プロファイルが、関連する共形性の判定基準を有しているステップと、
前記生成された反射プロファイルに最も近い基準反射プロファイルを選択するステップと、
前記選択された基準反射プロファイルに関連する前記共形性の判定基準に基づいて、前記プロセス層(410)の共形性を決定するステップとをさらに含む、
請求項1記載の方法。 - 前記反射プロファイルを生成するステップは、前記反射光の強度と位相の少なくとも一方に基づいて、前記反射プロファイルを生成するステップを含む、
請求項1記載の方法。 - 前記プロセス層の共形性を決定するステップは、
前記生成された反射プロファイルを、ターゲット反射プロファイルと比較するステップと、
前記生成された反射プロファイルと、前記ターゲット反射プロファイルとの比較に基づいて、前記プロセス層(410)の共形性を決定するステップとをさらに含む、
請求項1記載の方法。 - 前記決定された共形性に基づいて、処理ツール(210)(240)の操作レシピの少なくとも一つのパラメータを決定するステップをさらに含む、
請求項1記載の方法。 - 前記グレーティング構造(400)は、基板と、この基板上に堆積された側壁を有するスタックとを含んでおり、
前記共形性を決定するステップは、さらに、前記側壁上に堆積されたプロセス層(410)の厚さ、および前記側壁上に堆積されたプロセス層の厚さと前記基板上に堆積されたプロセス層(410)の厚さとの比率、の少なくとも一方を決定するステップを含む、
請求項1記載の方法。 - グレーティング構造(400)およびこのグレーティング構造(400)上に形成されるプロセス層(410)を有するウェハ(205)を受け取るように構成された、測定ツール(220)であって、
前記グレーティング構造(400)を覆う前記プロセス層(410)の少なくとも一部分を照らすように構成された光源(222)と、
反射プロファイルを生成するために、前記グレーティング構造(400)および前記プロセス層(410)の照らされた部分から反射された光を測定するように構成された検出器(224)と、
生成された反射プロファイルに基づいて、前記プロセス層(410)の共形性を決定するように構成されたデータ処理ユニット(225)と、を有する、
測定ツール(220)。 - 前記データ処理ユニット(225)は、さらに、前記生成された反射プロファイルを基準反射プロファイルのライブラリ(232)と比較するように構成されており、
関連する共形性の判定基準を有する各基準反射プロファイルは、前記生成された反射プロファイルに最も近い基準反射プロファイルを選択し、前記選択された基準反射プロファイルに関連する前記共形性の判定基準に基づいて、前記プロセス層(410)の共形性を決定する、
請求項7記載の測定ツール(220)。 - 前記検出器(224)は、前記反射光の強度と位相の少なくとも一方に基づいて、前記反射プロファイルを生成するように構成されている、
請求項7記載の測定ツール(220)。 - 前記データ処理ユニット(225)は、さらに、前記生成された反射プロファイルをターゲット反射プロファイルと比較し、前記生成された反射プロファイルと前記ターゲット反射プロファイルとの比較に基づいて、前記プロセス層(410)の共形性を決定するように構成されている、
請求項7記載の測定ツール(220)。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/865,286 US6479309B1 (en) | 2001-05-25 | 2001-05-25 | Method and apparatus for determining process layer conformality |
PCT/US2002/012827 WO2002097878A2 (en) | 2001-05-25 | 2002-04-02 | Method and apparatus for determining process layer conformality |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004528722A true JP2004528722A (ja) | 2004-09-16 |
JP2004528722A5 JP2004528722A5 (ja) | 2006-01-05 |
JP4505786B2 JP4505786B2 (ja) | 2010-07-21 |
Family
ID=25345132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003500963A Expired - Fee Related JP4505786B2 (ja) | 2001-05-25 | 2002-04-02 | プロセス層の共形性を決定する方法および装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6479309B1 (ja) |
EP (1) | EP1393365B1 (ja) |
JP (1) | JP4505786B2 (ja) |
KR (1) | KR100970492B1 (ja) |
CN (1) | CN1254863C (ja) |
AU (1) | AU2002307499A1 (ja) |
TW (1) | TW557474B (ja) |
WO (1) | WO2002097878A2 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6639663B1 (en) * | 2001-05-23 | 2003-10-28 | Advanced Micro Devices, Inc. | Method and apparatus for detecting processing faults using scatterometry measurements |
US6785638B2 (en) * | 2001-08-06 | 2004-08-31 | Timbre Technologies, Inc. | Method and system of dynamic learning through a regression-based library generation process |
US6660539B1 (en) * | 2001-11-07 | 2003-12-09 | Advanced Micro Devices, Inc. | Methods for dynamically controlling etch endpoint time, and system for accomplishing same |
US6451621B1 (en) * | 2002-01-16 | 2002-09-17 | Advanced Micro Devices, Inc. | Using scatterometry to measure resist thickness and control implant |
US6960416B2 (en) * | 2002-03-01 | 2005-11-01 | Applied Materials, Inc. | Method and apparatus for controlling etch processes during fabrication of semiconductor devices |
US7225047B2 (en) * | 2002-03-19 | 2007-05-29 | Applied Materials, Inc. | Method, system and medium for controlling semiconductor wafer processes using critical dimension measurements |
US6862545B1 (en) * | 2003-04-03 | 2005-03-01 | Taiwan Semiconductor Manufacturing Co., Ltd | Linewidth measurement tool calibration method employing linewidth standard |
US6911399B2 (en) * | 2003-09-19 | 2005-06-28 | Applied Materials, Inc. | Method of controlling critical dimension microloading of photoresist trimming process by selective sidewall polymer deposition |
US7094613B2 (en) * | 2003-10-21 | 2006-08-22 | Applied Materials, Inc. | Method for controlling accuracy and repeatability of an etch process |
US6980873B2 (en) | 2004-04-23 | 2005-12-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for real-time fault detection, classification, and correction in a semiconductor manufacturing environment |
US7437404B2 (en) | 2004-05-20 | 2008-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for improving equipment communication in semiconductor manufacturing equipment |
US20060154388A1 (en) * | 2005-01-08 | 2006-07-13 | Richard Lewington | Integrated metrology chamber for transparent substrates |
US7601272B2 (en) * | 2005-01-08 | 2009-10-13 | Applied Materials, Inc. | Method and apparatus for integrating metrology with etch processing |
DE102005049365A1 (de) | 2005-03-18 | 2006-09-21 | BAM Bundesanstalt für Materialforschung und -prüfung | Kalibriereinrichtung und Farbstoffkit sowie ihre Verwendung zur Charakterisierung von Lumineszenzmesssystemen |
US7962113B2 (en) * | 2005-10-31 | 2011-06-14 | Silicon Laboratories Inc. | Receiver with multi-tone wideband I/Q mismatch calibration and method therefor |
US7469164B2 (en) * | 2006-06-26 | 2008-12-23 | Nanometrics Incorporated | Method and apparatus for process control with in-die metrology |
US20080248598A1 (en) * | 2007-04-09 | 2008-10-09 | Rohit Pal | Method and apparatus for determining characteristics of a stressed material using scatterometry |
US7663766B2 (en) * | 2007-09-05 | 2010-02-16 | Advanced Micro Devices, Inc. | Incorporating film optical property measurements into scatterometry metrology |
US7598099B2 (en) * | 2007-11-07 | 2009-10-06 | Tokyo Electron Limited | Method of controlling a fabrication process using an iso-dense bias |
KR20170138207A (ko) | 2016-06-07 | 2017-12-15 | 삼성전자주식회사 | 표면 검사 방법 |
US11189614B2 (en) | 2018-03-16 | 2021-11-30 | Intel Corporation | Process etch with reduced loading effect |
CN112729133B (zh) * | 2020-12-18 | 2023-02-24 | 广东省大湾区集成电路与系统应用研究院 | 一种基于探测光栅衍射强度测量薄膜厚度的方法及装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09511328A (ja) * | 1993-12-28 | 1997-11-11 | ウォレス ティー.ワイ. タング | 薄膜を監視するための方法および装置 |
JPH10135296A (ja) * | 1996-10-28 | 1998-05-22 | Nec Corp | 半導体装置の製造方法及び製造装置 |
JPH10303262A (ja) * | 1997-04-25 | 1998-11-13 | Sony Corp | 多層膜の膜厚測定方法及び測定装置 |
JPH1180974A (ja) * | 1997-09-03 | 1999-03-26 | Matsushita Electron Corp | エッチング速度測定方法 |
JPH11162954A (ja) * | 1997-12-01 | 1999-06-18 | Sony Corp | 光学的手段による薄膜測定方法及び装置並びに成膜装置 |
JP2000241126A (ja) * | 1999-02-25 | 2000-09-08 | Nikon Corp | 測定装置及び測定方法 |
JP2002093871A (ja) * | 2000-09-20 | 2002-03-29 | Hitachi Ltd | 半導体製造装置および半導体装置の製造方法 |
JP2002198410A (ja) * | 2000-12-27 | 2002-07-12 | Mitsubishi Electric Corp | 半導体装置の製造方法及び製造システム |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4600597A (en) * | 1984-10-29 | 1986-07-15 | Rca Corporation | Method and device for determining the contour of spin-coated thin films of material on substrate topography |
US5393624A (en) | 1988-07-29 | 1995-02-28 | Tokyo Electron Limited | Method and apparatus for manufacturing a semiconductor device |
US5880838A (en) | 1996-06-05 | 1999-03-09 | California Institute Of California | System and method for optically measuring a structure |
US5867276A (en) | 1997-03-07 | 1999-02-02 | Bio-Rad Laboratories, Inc. | Method for broad wavelength scatterometry |
JP3037922B2 (ja) * | 1997-11-07 | 2000-05-08 | 松下電子工業株式会社 | シリコン含有層の評価方法及びシリサイド層の形成工程の管理方法 |
US6245584B1 (en) | 1999-07-01 | 2001-06-12 | Advanced Micro Devices | Method for detecting adjustment error in photolithographic stepping printer |
US6051348A (en) | 1999-08-17 | 2000-04-18 | Advanced Micro Devices | Method for detecting malfunction in photolithographic fabrication track |
-
2001
- 2001-05-25 US US09/865,286 patent/US6479309B1/en not_active Expired - Fee Related
-
2002
- 2002-04-02 AU AU2002307499A patent/AU2002307499A1/en not_active Abandoned
- 2002-04-02 WO PCT/US2002/012827 patent/WO2002097878A2/en active Application Filing
- 2002-04-02 EP EP02774099A patent/EP1393365B1/en not_active Expired - Lifetime
- 2002-04-02 CN CNB028115279A patent/CN1254863C/zh not_active Expired - Fee Related
- 2002-04-02 JP JP2003500963A patent/JP4505786B2/ja not_active Expired - Fee Related
- 2002-04-02 KR KR1020037015073A patent/KR100970492B1/ko not_active IP Right Cessation
- 2002-04-30 TW TW091108912A patent/TW557474B/zh not_active IP Right Cessation
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09511328A (ja) * | 1993-12-28 | 1997-11-11 | ウォレス ティー.ワイ. タング | 薄膜を監視するための方法および装置 |
JPH10135296A (ja) * | 1996-10-28 | 1998-05-22 | Nec Corp | 半導体装置の製造方法及び製造装置 |
JPH10303262A (ja) * | 1997-04-25 | 1998-11-13 | Sony Corp | 多層膜の膜厚測定方法及び測定装置 |
JPH1180974A (ja) * | 1997-09-03 | 1999-03-26 | Matsushita Electron Corp | エッチング速度測定方法 |
JPH11162954A (ja) * | 1997-12-01 | 1999-06-18 | Sony Corp | 光学的手段による薄膜測定方法及び装置並びに成膜装置 |
JP2000241126A (ja) * | 1999-02-25 | 2000-09-08 | Nikon Corp | 測定装置及び測定方法 |
JP2002093871A (ja) * | 2000-09-20 | 2002-03-29 | Hitachi Ltd | 半導体製造装置および半導体装置の製造方法 |
JP2002198410A (ja) * | 2000-12-27 | 2002-07-12 | Mitsubishi Electric Corp | 半導体装置の製造方法及び製造システム |
Also Published As
Publication number | Publication date |
---|---|
WO2002097878A2 (en) | 2002-12-05 |
KR20040004632A (ko) | 2004-01-13 |
EP1393365A2 (en) | 2004-03-03 |
CN1254863C (zh) | 2006-05-03 |
EP1393365B1 (en) | 2012-01-11 |
JP4505786B2 (ja) | 2010-07-21 |
KR100970492B1 (ko) | 2010-07-16 |
CN1515030A (zh) | 2004-07-21 |
AU2002307499A1 (en) | 2002-12-09 |
US6479309B1 (en) | 2002-11-12 |
WO2002097878A3 (en) | 2003-10-16 |
TW557474B (en) | 2003-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4505786B2 (ja) | プロセス層の共形性を決定する方法および装置 | |
US7939450B2 (en) | Method and apparatus for spacer-optimization (S-O) | |
US7713758B2 (en) | Method and apparatus for optimizing a gate channel | |
US6383824B1 (en) | Method of using scatterometry measurements to control deposition processes | |
US7127358B2 (en) | Method and system for run-to-run control | |
US7899637B2 (en) | Method and apparatus for creating a gate optimization evaluation library | |
US8170833B2 (en) | Transforming metrology data from a semiconductor treatment system using multivariate analysis | |
US7765077B2 (en) | Method and apparatus for creating a Spacer-Optimization (S-O) library | |
US7456110B2 (en) | Method and apparatus for controlling etch selectivity | |
US6650423B1 (en) | Method and apparatus for determining column dimensions using scatterometry | |
US6433871B1 (en) | Method of using scatterometry measurements to determine and control gate electrode profiles | |
US8423320B2 (en) | Method and system for quantitative inline material characterization in semiconductor production processes based on structural measurements and related models | |
US7092096B2 (en) | Optical scatterometry method of sidewall spacer analysis | |
US6773939B1 (en) | Method and apparatus for determining critical dimension variation in a line structure | |
US6815235B1 (en) | Methods of controlling formation of metal silicide regions, and system for performing same | |
US6677170B1 (en) | Method for determining process layer thickness using scatterometry measurements | |
US7262864B1 (en) | Method and apparatus for determining grid dimensions using scatterometry | |
US6562635B1 (en) | Method of controlling metal etch processes, and system for accomplishing same | |
KR100964001B1 (ko) | 반도체 제조 공정을 제어하기 위한 고수율의 분광 스케테로메트리측정을 사용하는 방법과 이를 구현하는 시스템 | |
US6804014B1 (en) | Method and apparatus for determining contact opening dimensions using scatterometry | |
US6875622B1 (en) | Method and apparatus for determining electromagnetic properties of a process layer using scatterometry measurements |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050330 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051031 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080407 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080414 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080507 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080514 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080604 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080611 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090407 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090806 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091104 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100203 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100302 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100415 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100421 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20100902 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20101222 |
|
LAPS | Cancellation because of no payment of annual fees |