JP2002076542A - プリント回路基板 - Google Patents

プリント回路基板

Info

Publication number
JP2002076542A
JP2002076542A JP2000253184A JP2000253184A JP2002076542A JP 2002076542 A JP2002076542 A JP 2002076542A JP 2000253184 A JP2000253184 A JP 2000253184A JP 2000253184 A JP2000253184 A JP 2000253184A JP 2002076542 A JP2002076542 A JP 2002076542A
Authority
JP
Japan
Prior art keywords
detection mark
printed circuit
circuit board
wiring layer
detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000253184A
Other languages
English (en)
Inventor
Atsushi Terajima
淳 寺島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2000253184A priority Critical patent/JP2002076542A/ja
Publication of JP2002076542A publication Critical patent/JP2002076542A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】位置検出マークの読取を高精度に行なえるプリ
ント回路基板を提供する。 【解決手段】複数の配線層(10、11、12,13 )を有すると
共に表裏面に位置検出マーク(18a、21a)を設けたプ
リント回路基板1において、検出マーク(18a、21a)
と他の配線層(11、12)に設けたメッキリード(20、2
3)とをビア(19、22 )で電気的に接続し、ビア(19、22
)は検出マーク(18a、21a)の投影面内に設け、メ
ッキリード(20、23)とをビア(19、22 )を介して位置
検出マーク(18a、21a)をメッキ処理する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はプリント回路基板に
関するものである。
【0002】
【従来の技術】回路規模の増大に伴い、プリント回路基
板に搭載される電気部品数が増大し、高密度化するに伴
い電気部品の接続端子はファインピッチ化してきてい
る。それだけ高い精度でプリント回路基板に電気部品を
搭載しなければならない。高密度・高精度で電気部品を
搭載するためには、実際に、プリント回路基板上に形成
された部品搭載ランド、即ち配線回路パターンに対する
半田印刷精度と、部品の搭載位置精度の両方を向上させ
なければならない。
【0003】一般的に、プリント回路基板には位置座標
検出のための検出マークが設けられており、この位置座
標検出のための検出マークの位置を画像認識により読み
取り、プリント回路基板上の回路パターンに対する印刷
版や部品の搭載位置を決定する方法がとられている。
【0004】また、近年、有害物質廃絶の観点から、鉛
を主成分とする半田から、鉛を含まない半田に切り替え
ていかなければならない。鉛を含まない半田は融点が高
いため、より高温下において部品実装を行わなければな
らない。一般的には数十度融点が高くなると言われてい
る。
【0005】一例として、一般的な部品実装工程につい
て、図6を用いて説明する。先ず、プリント回路基板を
不図示の部品実装装置にセッティングすると、一回目の
部品実装工程が開始される。
【0006】最初に半田印刷工程に入る。予めプリント
回路基板には配線回路パターンの位置精度確認のための
検出マークが設けられており、不図示の画像認識装置が
検出マークを画像データとして読み取り、読み取った画
像の重心位置を求めて検出マークの中心位置を確定す
る。ここで確定した検出マークの中心位置が半田印刷工
程における座標基準になる。
【0007】次に、この座標基準からクリーム半田の印
刷位置を算出し、印刷版の位置調整が行われ、プリント
回路基板上にクリーム半田印刷が行われる。半田印刷工
程が終了すると、部品搭載工程に入る。部品搭載工程で
は半田印刷工程と同様に、最初に検出マークの読み取り
がおこなわれる。不図示の画像認識装置がプリント回路
基板上の検出マークを画像データとして読み取り、読み
取った画像の重心位置を求めて検出マークの中心位置を
確定する。確定した検出マークの中心位置は部品搭載工
程における座標基準とされる。
【0008】そして、この基準から電気部品の搭載座標
を算出してマウンターにより部品の搭載が行なわれる。
部品搭載工程終了後、リフロー工程に入る。この工程で
はプリント回路基板全体が加熱され、供給された半田が
溶融する。充分に加熱溶融された後、冷却工程に入り基
板全体が冷却される。所定温度以下に冷却されると、半
田が凝固して搭載された部品の半田付けが終了する。
【0009】片面実装であれば、ここで部品実装工程は
終了するが、両面実装であれば、片面側の部品実装工程
終了後に、基板を裏返して、二回目の部品実装工程に通
される。二回目の実装も一回目と同様に検出マークを読
み取り、裏面の座標基準を求めたうえで、裏面側へのク
リーム半田を印刷と部品搭載を行い、リフロー工程に通
され半田付けが行われ、両面実装が完了する。
【0010】上述の説明のように、クリーム半田印刷工
程と部品搭載工程において、半田付け精度向上のため、
プリント回路基板上に配線パターンの一部で形成された
検出マークを設け、これを画像データとして読み取り、
読み取った画像の重心位置を求めて検出マークの中心位
置を確定することにより、配線パターンの正確な位置を
求める方法をとっている。
【0011】この方法の場合、プリント回路基板上の検
出マークは配線パターン、即ち銅箔により形成されてい
るため、部品実装までの保存状態や環境次第では、錆び
や腐食により、変色する場合がある。
【0012】更に、一回目のリフロー工程時、プリント
回路基板は全体が250℃前後に加熱されるため、まだ
使用していない裏面側に設けられた検出マークが酸化し
て変色してしまうことがある。
【0013】従って、2回目のリフロー工程における検
出マークの読み取りの際に、この変色した検出マークを
使用せざるを得ないため、読み取り精度が低下する場合
がありしたり、また、変色の程度によって読み取り数値
がにばらついきが生じてしまうことがある。このため、
一般的に検出マークには、防錆処理のためのコーティン
グ剤が塗布されている。
【0014】
【発明が解決しようとする課題】しかしながら、コーテ
ィング剤により防錆処理を施すと塗布むらを生じ、検出
マークをコーティングの皮膜の上から画像として読み取
るため、むらの影響で画像の重心位置が検出マークの真
の中心位置からずれてしまい、正確な読み取りができな
いことがある。
【0015】更に、鉛フリー半田の使用を前提とすると
加熱温度が高くなるため、より一層酸化しやすくコーテ
ィング剤自体も変色してくる。
【0016】また、コーティング剤を塗布する代わり
に、金メッキ処理等により防錆処理を施すことも考えら
れるが、この場合、検出マークに対してメッキリードを
設けなければなない。
【0017】通常検出マークは、真円形状をしているた
め、中心座標は容易に求められるが、メッキリード部分
の形状が付帯していると、検出マークは真円形状ではな
くなるため、中心座標の正確な読み取りができなくな
る。
【0018】以下、従来の検出マークの構成を図7 、図
8 、図9 を用いて説明する。
【0019】31は対象となるプリント回路基板で、プ
リント回路基板31は配線層が四層により構成され、3
1Aは表面、31B は裏面である。表面31Aから順
に、第一配線層32、第二配線層33、第三配線層3
4、第四配線層35である。
【0020】36は第一配線層32と第二配線層33の
間に介在する絶縁基材である。37は第三配線層34と
第四配線層35の間に介在する絶縁基材である。38は
第二配線層33と第三配線層34の間に充填された絶縁
材である。39は第一配線層32から第四配線層35ま
で、各配線層同士の電気的導通をとるために設けられた
貫通ビアである。
【0021】40、41は表面31A側、即ち第一配線
層32と、裏面31B側、即ち第四配線層35にそれぞ
れ設けられた検出マークであり、真円形状をしている。
42は検出マーク40と41の電気的導通をとるために
設けられた貫通ビアである。43は検出マーク40と4
1の表面に防錆処理をするために設けられたメッキリー
ド(電気メッキを行なうためのリードパターン)であ
る。44は表面31A側に塗布された半田レジスト、4
5は裏面31Bに塗布された半田レジストである。
【0022】図8 に示すように、表面31A側の検出マ
ーク40にはメッキリード43が付帯しているため、検
出マーク自身が真円形状をしていてもマークの中心を正
確に読み取ることができない。
【0023】また、図9 に示すように、裏面31B側の
検出マーク41の投影面積内に設けられた貫通ビアの中
心と検出マークの中心は、必ず製造誤差としてずれが生
じるため検出マークの真の中心が読み取れなくなってし
まう。
【0024】そこで、本発明はプリント回路基板上に設
けられた検出マークに対して、防錆処理のメッキをする
ためのメッキリードを用いても、検出マークの読み取り
精度が低下せず、且つ検出マークに対してビアを付設さ
せても、読み取り誤差が生じない構造を有するプリント
回路基板を提供することにより、高密度、高精度、高耐
熱の部品実装を可能とすることを目的とする。
【0025】
【課題を解決するための手段】第1の発明は、回路パタ
ーンが形成された複数の配線層を有し、少なくとも表面
もしくは裏面の配線層の何れかに、前記回路パターンの
一部により形成された位置座標検出マークを備えたプリ
ント回路基板において、前記検出マークと他の配線層の
回路パターンとを電気的に接続する前記検出マークの投
影面内に設けられたビアと、前記検出マークが配置され
る配線層とは異なる配線層に設けられたメッキリードと
を備え、前記検出マークと前記メッキリードとは前記ビ
アを介して電気的に接続されていると共に、前記検出マ
ークにはメッキによる表面処理が施されていることを特
徴とする。
【0026】第2の発明は、上記第1の発明で、前記ビ
アは、前記検出マークが配置された配線層においては、
非貫通構造になっており、他の配線層のうち少なくとも
一配線層において貫通構造になっていることを特徴とす
る。
【0027】第3の発明は、上記いずれかの発明で、前
記検出マークには、回路内の信号ラインが接続されてい
ることを特徴とする。
【0028】第5の発明は、上記第1または第2の発明
で、前記検出マークには、回路内の電源ラインまたは、
グランドラインが接続されていることを特徴とする。
【0029】第6の発明は、上記第3または第4の発明
で、前記検出マークは、電源、グランドを含む信号ライ
ンのチェック端子であることを特徴とする。
【0030】
【発明の実施の形態】図1 から図5に本発明の実施の形
態を示す。先ず、図1から図3を用いて基板の実装状態
について説明する。1は本実施の形態に用いられるプリ
ント回路基板で、1Aは表面、1Bは裏面である。2
a、2b、2c、2dは基板取り付け穴であり、ビスな
どを用いて不図示の筐体に固定される。
【0031】プリント回路基板1は、図1に示すように
両面実装基板であり、表面1Aと裏面1Bの両面に電気
部品が実装されている。3はパッケージの裏面に格子状
の接続ランドが配列された半導体素子である。4は接続
端子がパッケージの長辺側の両端に配列された半導体素
子である。5はチップ部品群である。6は不図示のフラ
ットケーブルを接続するためのコネクターである。符号
3から6までに示す電気部品は、何れも表面1A側に実
装されている。
【0032】7はパッケージの裏面に格子状の接続ラン
ドが配列された半導体素子である。8 は接続端子がパッ
ケージの長辺側の両端に配列された半導体素子である。
9はチップ部品群である。符号7から9までに示す電気
部品は、何れも裏面1B側に実装されている。
【0033】次に、図4、図5を用いて本実施の形態に
用いられるプリント回路基板1の構造について説明す
る。
【0034】プリント回路基板1は配線層が四層により
構成されていおり、表面1A側から裏面1B 側に向かっ
て順に、第一配線層10、第二配線層11、第三配線層
12、第四配線層13が設けられている。これら四つの
配線層は何れも数μmから数十μmの厚みの銅箔で構成
されている。
【0035】14は第一配線層10と第二配線層11の
間に介在する基材であり、絶縁性を有する。15は第三
配線層12と第四配線層13の間に介在する基材であ
り、14と同様な絶縁性を有する。16は第二配線層1
1と第三配線層12の間に充填された絶縁接着材であ
る。
【0036】プリント回路基板1は、第一配線層10と
第二配線層11とこれら二つの配線層の間に挟まれた基
材14との組み合わせで構成される両面基板部分である
第一基板26と、第三配線層12と第四配線層13とこ
れら二つの配線層に挟まれた基材15との組み合わせで
構成される両面基板部分の第二基板27の二枚の両面基
板を、絶縁接着材16を用いて貼り合せて製造されてい
る。
【0037】18a、18b、18c、18dはプリン
ト回路基板1の表面1A側に設けられた四個の検出マー
クである。検出マーク18a ,18b ,18c ,18d は第一配
線層10上の配線回路パターンの一部として、エッチン
グにより真円形状に形成されている。
【0038】19は第一基板26に設けられたブライン
ドビアである。ブラインドビア19は第二配線層11側
に貫通部を有し、第一配線層10側が非貫通の構造にな
っている。ブラインドビア19は、検出マーク18a ,18
b ,18c ,18d のそれぞれの投影面内に設けられており
(図4では検出マーク18aに対応のビアのみ図示)、第
一配線層10側において非貫通構造になっているため、
表面1A側からは存在が確認できない。ブラインドビア
19は検出マーク18a ,18b ,18c ,18d の配置位置以
外にも回路上必要な箇所には随所に設けられている。
【0039】20は第二配線層11内に設けられている
メッキリードであり、ブラインドビア19を介して第一
配線層10上の検出マーク18aと電気的導通がとられ
ている。また、検出マーク18a、18b、18c、1
8dは第二配線層11を介して回路内のグランド、また
は電源ラインに接続されている。これは、静電気やノイ
ズに強くするため、独立した配線パターンを無くすため
である。もちろん、他の信号ラインに接続してもかなわ
ない。
【0040】21a、21b、21c、21dはプリン
ト回路基板1の裏面1B側に設けられた4個の検出マー
クである。検出マーク21a,21b,21c,21d は第四配線層1
3上の配線パターンの一部として、エッチングにより真
円形状に形成されている。
【0041】22は第二基板27に設けられたブライン
ドビアである。ブラインドビア22は第三配線層12側
に貫通部を有し、第四配線層13側が非貫通の構造にな
っている。ブラインドビア22は検出マーク21a,21b,21
c,21d のそれぞれの投影面内に設けられており、第四配
線層13側において非貫通構造になっているため、裏面
1B側からは存在が確認できない。
【0042】ブラインドビア22は検出マークの配置位
置以外にも、回路上必要な箇所には随所に設けられてい
る。23は第三配線層12内に設けられているメッキリ
ードであり、ブラインドビア22を介して第四配線層1
3上の検出マーク21aと電気的導通がとられている。
【0043】ブラインドビア19、22はレーザー穴明
け装置などを用いれば、レーザー照射面に対向する配線
層に対して貫通とし、照射面と反対側の配線層に対して
非貫通とすることができる。
【0044】17は第一配線層から第四配線層まで設け
られた貫通ビアであり、各配線層間の電気的導通がとら
れている。
【0045】24は半田レジストであり、表面1A側の
第一配線層上の必要な箇所をコーティングしている。2
5も半田レジストであり、裏面1B側の第四配線層上の
必要な箇所をコーティングしている。何れの半田レジス
トも検出マークの上にはコーティングされていない。
【0046】また、検出マーク18a、18b、18
c、18dはメッキリード20を介して電解メッキによ
る表面処理が施されている。検出マーク21a、21
b、21c、21dも同様に、メッキリード23を介し
て電解メッキによる表面処理が施されている。メッキの
種類は、金または半田である。
【0047】従って、これらの検出マーク表面は熱によ
る変色や湿度による腐食が生じない。更に、検出マーク
18a、21aは、ブラインドビア19、22を介して
回路内の所定の信号ラインと接続されており、部品実装
後に回路の動作をチェックするためのチェック端子にな
っている。
【0048】また、信号ラインと接続する必要がない場
合は、回路の電源ラインまたはグランドラインに接続す
ればよい。こうすることにより、プリント回路基板全体
がノイズや静電気の影響を受けにくくなる。
【0049】次に、上述したプリント回路基板1を用い
た一般的な両面部品実装の工程を、図6を用いて説明す
る。
【0050】同図において、先ず、プリント回路基板1
を部品実装装置にセッティングし、表面側の部品実装
(一回目の部品実装工程)を開始する。最初に半田印刷
工程に入る。この工程において、プリント回路基板1の
表面1Aの部品ランドに対してクリーム半田が印刷され
る。上述したとおり、プリント回路基板1の表面1Aに
は、配線パターンの位置精度確認のための四個の検出マ
ーク18a、18b、18c、18dが設けられてお
り、半田印刷工程ではこのうち対角位置にある検出マー
ク18a、18bの二個をペアとして用いる。
【0051】不図示の画像認識装置がこれら二つの検出
マーク18a,18 bを画像データとして読み取り、読み取
った画像の重心位置を求め、それぞれの検出マークの中
心位置を確定する。ここで確定した検出マークの中心位
置が印刷工程における座標基準になる。
【0052】次に、これらの座標基準からクリーム半田
の印刷位置を算出し、プリント回路基板1に対する印刷
版の位置調整が行われ、クリーム半田印刷が行なわれ
る。
【0053】半田印刷工程が終了すると、部品搭載工程
に入る。部品搭載工程では半田印刷工程と同様に、最初
に検出マークの読み取りが行なわれる。前記部品搭載工
程において、4個の検出マークのうち、他の対角上に位
置する検出マーク18c、18dの二個のペアを用い
る。不図示の画像認識装置がこれら二つの検出マーク1
8c、18dを画像データとして読み取り、読み取った
画像の重心位置を求め、それぞれの検出マーク18c、
18dの中心位置を確定する。ここで確定した検出マー
ク18c、18dの中心位置は部品搭載工程における座
標基準とされる。
【0054】次に、これらの座標基準から電気部品の搭
載座標を算出し、マウンターにより正確な位置に部品の
搭載が行なわれる。前述のとおり、半田印刷工程、部品
搭載工程の二つの工程において、検出マーク18a,18
b、18c,18 dの読み取りが行なわれる。
【0055】読み取りの対象になる4個の各検出マーク
18a,18b,18 c,18 dには金メッキまたは半田メッキが
施されているが、画像認識装置で読み取りが可能な第一
配線層10にはメッキリードが付帯されていない。従っ
て、検出マーク18a,18b,18c,18d は真円形状が保たれ、
検出マークの中心座標を正確に確定することができる。
【0056】更に、これら検出マークの投影面内には必
ずブラインドビア19が設けられているが、検出マーク
の表面側からはブラインドビア19の形状は見えないた
め、製造上ブラインドビアの中心が検出マークの中心に
対してずれていても、画像の読み取りに影響を及ぼさな
い。このようにして、部品搭載工程までが終了する。
【0057】部品搭載工程終了後、リフロー工程に入
る。この工程では、プリント回路基板1全体が250℃
前後の高温に加熱され、供給された半田が溶融する。充
分に加熱溶融された後、冷却工程に入り基板全体が冷却
される。所定温度以下に冷却されると、半田が凝固して
半田付けが終了する。片面実装であればここで一連の部
品実装工程は終了する。両面実装であれば、片面(表面
側)の部品実装工程終了後に、裏面側への部品を実装す
るため、基板を裏返して、二回目の部品実装工程に通さ
れる。
【0058】次に、二回目の部品実装工程について説明
する。この工程においても、一回目の部品実装工程と同
じ工程が繰り返さる。一回目の部品実装工程終了時、一
度基板は250℃前後の高温に加熱されているが、部品
未搭載になっている基板裏面側の検出マークの表面にも
金メッキが施されているため酸化などによる変色は発生
しない。
【0059】従って、二回目の部品実装工程においても
加熱前の検出マークの表面状態が維持できている。ま
た、裏面1B側の検出マーク21a、21b、21c、
21dは、表面1A側の検出マークと同様に、画像認識
装置で読み取りが可能な第四配線層にはメッキリードが
付帯されておらず真円形状が保たれている。
【0060】更に、これら検出マークの投影面内には必
ずブラインドビア22が設けられているが、検出マーク
の表面側からはブラインドビア22の形状は見えないた
め、画像認識装置による読み取りには影響を及ぼさな
い。
【0061】ところで、本発明の実施の形態として、配
線層が四層構造のプリント回路基板について説明した
が、二層構造のプリント回路基板でも効果は同じであ
る。また、フレキシブルプリント回路基板にも適用でき
ることは言うまでもない。
【0062】
【発明の効果】以上説明したように本発明によれば、画
像認識装置を用いてプリント回路基板上の検出マークの
位置座標を読み取り部品実装を行なう場合、読み取りの
対象となる検出マークにメッキを施しているため、保存
環境における湿度やリフロー時の高熱による酸化の影響
で変色することがない。
【0063】従って、検出マークの形状を正確に認識す
ることが可能である。
【0064】また、メッキを行なう場合に必要となるメ
ッキリードは、検出マーク自体に付帯させずに、画像認
識装置で読み取りが不可能な他の配線層に設けている。
【0065】従って、検出マークは正確な形状が保た
れ、検出マークの中心座標を正確に確定することができ
る。
【0066】更に、これら検出マークには、他の配線層
に設けられたメッキリードと電気的な接続を取るための
ブラインドビアを、検出マーク投影面内設けているが、
検出マークの配置面側で非貫通構造としているため、検
出マークの配置面側からはブラインドビアの形状は見え
ない。
【0067】従って、製造上ブラインドビアの中心が検
出マークの中心に対してずれていても、検出マークの形
状が変化することはない。
【0068】このため、画像認識装置によるの画像の読
み取りは正確に行なうことができ、高密度、高精度、 且
つ高耐熱の部品実装を可能とすることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態を示すプリント回路基板の
側面図
【図2】図1のプリント回路基板の表面における部品実
装状態図
【図3】図1のプリント回路基板の裏面における部品実
装状態図
【図4】図1のプリント回路基板の断面図
【図5】図1のプリント回路基板における検出マークの
拡大図
【図6】部品実装の工程を示す図
【図7】従来のプリント回路基板の断面図
【図8】図7のプリント回路基板の表面における検出マ
ークの拡大図
【図9】図7のプリント回路基板の裏面における検出マ
ークの拡大図
【符号の説明】
1 プリント回路基板 1A 表面 1B 裏面 2a、2b、2c、2d 基板取り付け穴 3、4、7、8 半導体素子 5、9 チップ部品群 6 コネクター 10 第一配線層 11 第二配線層 12 第三配線層 13 第四配線層 14、15 基材 16 絶縁接着材 17 貫通ビア 18a、18b、18c、18d 検出マーク 26 第一基板 27 第二基板 19、22 ブラインドビア 20 メッキリード 21a、21b、21c、21d 検出マーク 24、25 半田レジスト
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/46 H05K 3/46 N W Q Fターム(参考) 5E338 AA02 AA03 BB02 BB13 BB25 CC06 CC10 CD01 DD12 DD14 EE43 EE44 5E343 AA02 AA12 BB16 BB23 BB24 BB52 BB67 BB71 CC61 DD43 ER22 ER55 FF16 GG08 GG20 5E346 AA12 AA15 AA32 AA43 AA51 AA60 BB02 BB03 BB04 BB07 BB11 BB16 CC32 CC38 CC40 CC54 DD24 FF04 FF07 FF45 GG15 GG17 GG25 HH26 HH40

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 回路パターンが形成された複数の配線層
    を有し、少なくとも表面もしくは裏面の配線層の何れか
    に、前記回路パターンの一部により形成された位置座標
    検出マークを備えたプリント回路基板において、 前記検出マークと他の配線層の回路パターンとを電気的
    に接続する前記検出マークの投影面内に設けられたビア
    と、前記検出マークが配置される配線層とは異なる配線
    層に設けられたメッキリードとを備え、前記検出マーク
    と前記メッキリードとは前記ビアを介して電気的に接続
    されていると共に、前記検出マークにはメッキによる表
    面処理が施されていることを特徴とするプリント回路基
    板。
  2. 【請求項2】 前記ビアは、前記検出マークが配置され
    た配線層においては、非貫通構造になっており、他の配
    線層のうち少なくとも一配線層において貫通構造になっ
    ていることを特徴とする請求項1 に記載のプリント回路
    基板。
  3. 【請求項3】 前記検出マークには、回路内の信号ライ
    ンが接続されていることを特徴とする請求項1または2
    に記載のプリント回路基板。
  4. 【請求項4】 前記検出マークには、回路内の電源ライ
    ンまたは、グランドラインが接続されていることを特徴
    とする請求項1または2に記載のプリント回路基板。
  5. 【請求項5】 前記検出マークは、電源、グランドを含
    む信号ラインのチェック端子であることを特徴とする請
    求項3または4に記載のプリント回路基板。
JP2000253184A 2000-08-23 2000-08-23 プリント回路基板 Pending JP2002076542A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000253184A JP2002076542A (ja) 2000-08-23 2000-08-23 プリント回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000253184A JP2002076542A (ja) 2000-08-23 2000-08-23 プリント回路基板

Publications (1)

Publication Number Publication Date
JP2002076542A true JP2002076542A (ja) 2002-03-15

Family

ID=18742316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000253184A Pending JP2002076542A (ja) 2000-08-23 2000-08-23 プリント回路基板

Country Status (1)

Country Link
JP (1) JP2002076542A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG114558A1 (en) * 2001-06-27 2005-09-28 Shinko Electric Ind Co Wiring substrate having position information
JP2008205390A (ja) * 2007-02-22 2008-09-04 Brother Ind Ltd 回路素子実装フレキシブル配線材
JP2008218858A (ja) * 2007-03-07 2008-09-18 Sumitomo Bakelite Co Ltd 回路板
CN107949189A (zh) * 2017-11-29 2018-04-20 瑞声声学科技(苏州)有限公司 四层线路板的制作方法
JP2019001098A (ja) * 2017-06-16 2019-01-10 富士ゼロックス株式会社 光学装置の製造方法
US11252817B1 (en) 2020-09-11 2022-02-15 Kioxia Corporation Printed wiring board and memory system
WO2023054963A1 (ko) * 2021-09-29 2023-04-06 스템코 주식회사 다층 기판과 그 제조 방법 및 다층 기판을 포함하는 전자 장치

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG114558A1 (en) * 2001-06-27 2005-09-28 Shinko Electric Ind Co Wiring substrate having position information
JP2008205390A (ja) * 2007-02-22 2008-09-04 Brother Ind Ltd 回路素子実装フレキシブル配線材
JP2008218858A (ja) * 2007-03-07 2008-09-18 Sumitomo Bakelite Co Ltd 回路板
JP2019001098A (ja) * 2017-06-16 2019-01-10 富士ゼロックス株式会社 光学装置の製造方法
CN107949189A (zh) * 2017-11-29 2018-04-20 瑞声声学科技(苏州)有限公司 四层线路板的制作方法
US11252817B1 (en) 2020-09-11 2022-02-15 Kioxia Corporation Printed wiring board and memory system
WO2023054963A1 (ko) * 2021-09-29 2023-04-06 스템코 주식회사 다층 기판과 그 제조 방법 및 다층 기판을 포함하는 전자 장치

Similar Documents

Publication Publication Date Title
US5065227A (en) Integrated circuit packaging using flexible substrate
US7985926B2 (en) Printed circuit board and electronic component device
TWI397965B (zh) 印刷電路板
US20090178273A1 (en) Method of making circuitized assembly including a plurality of circuitized substrates
US8102664B2 (en) Printed circuit board and method of manufacturing the same
JP2002076542A (ja) プリント回路基板
JPH11238959A (ja) 回路板
JP2002204067A (ja) 回路基板モジュールの製造方法
JP2002111231A (ja) 多層プリント配線板
JP5351830B2 (ja) 配線回路基板およびその製造方法
JP2002198661A (ja) 多層プリント配線板
JPH05235522A (ja) ポリイミド膜の形成方法
CN116528470A (zh) 具有Hot-Bar设计的线路板及其制作方法
KR100330410B1 (ko) 인쇄회로기판
JP2570174B2 (ja) 多層プリント配線板
JPH04186731A (ja) 回路部品搭載用端子を備えた回路基板及びその製造法
JP2007189098A (ja) 板間接続用チップ部品、その製造方法およびこれを用いた配線基板の接続方法
JP2003324168A (ja) 半導体集積回路実装用プリント配線板
JPH07297555A (ja) セラミック多層配線板の製造方法
JP2006245204A (ja) 配線基板およびその製造方法
KR20010019763A (ko) 인쇄회로기판
JPH0218986A (ja) フレキシブル印刷配線板の製造法
JPH0661604A (ja) プリント配線板
JPH05206693A (ja) 接続用端子付き電子部品およびその実装方法
JP2002025641A (ja) 表面実装フレキシブルフラットケーブル及びその製造方法