JP2002063079A - 情報書き込み方法 - Google Patents

情報書き込み方法

Info

Publication number
JP2002063079A
JP2002063079A JP2000251288A JP2000251288A JP2002063079A JP 2002063079 A JP2002063079 A JP 2002063079A JP 2000251288 A JP2000251288 A JP 2000251288A JP 2000251288 A JP2000251288 A JP 2000251288A JP 2002063079 A JP2002063079 A JP 2002063079A
Authority
JP
Japan
Prior art keywords
information
storage circuit
writing
written
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000251288A
Other languages
English (en)
Other versions
JP2002063079A5 (ja
Inventor
Yasushi Ishio
康史 石尾
Akihiko Tsugawa
明彦 津川
Yoshihiro Fujimura
良裕 藤村
Kaoru Yamagami
薫 山上
Shuichi Nishijima
周一 西島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MegaChips Corp
Noritz Corp
Original Assignee
MegaChips Corp
Noritz Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MegaChips Corp, Noritz Corp filed Critical MegaChips Corp
Priority to JP2000251288A priority Critical patent/JP2002063079A/ja
Publication of JP2002063079A publication Critical patent/JP2002063079A/ja
Publication of JP2002063079A5 publication Critical patent/JP2002063079A5/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 誤った情報の書き込みを防止し、かつ、シス
テム初期化動作が容易に行える情報書き込み方法を提供
する。 【解決手段】 CPU等の制御回路からメモリやレジス
タ等の記憶回路に対し情報が書き込まれる場合に、同じ
情報を連続して複数回送出して冗長性を持たせることに
より情報の誤りを検出する。しかも、そのうち少なくと
も一回は情報のビットを反転させる(シリアルデータD
0a〜D0c)。そして、複数回送出された情報のビッ
トをすべて照合し(反転したものについては再度反転さ
せて照合を行う)、照合の結果すべて同じビット内容で
あれば、記憶回路に書き込む。また記憶回路内に書き込
みに関する設定情報を記憶する領域を設けておき、この
設定情報に応じて記憶回路への書き込みの許可/不許可
を設定する。また、記憶回路内にさらにシステム初期化
動作時の初期設定情報を記憶する領域を設けておく。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、CPU等の制御
回路からメモリやレジスタ等の記憶回路への情報の書き
込み方法に関する。
【0002】
【従来の技術】CPU等の制御回路が、メモリやレジス
タ等の記憶回路に対してシステム設定等の情報を書き込
む場合、例えば図3や図4に示すような方法で行われて
いた。
【0003】すなわち、図3の場合(書き込まれるデー
タがパラレルデータであるとき)には、チップセレクト
信号CSがアクティブの状態で、書き込み制御信号であ
るライトイネーブル信号WRの立ち上がりエッジが到来
したときに、書き込まれるべきパラレルデータD0〜D
3が制御回路により記憶回路に書き込まれていた(な
お、図3ではチップセレクト信号CSおよびライトイネ
ーブル信号WRを例としてLowアクティブとしてい
る)。
【0004】また、図4の場合(書き込まれるデータが
シリアルデータであるとき)には、チップセレクト信号
CSがアクティブの状態で、クロック信号CLKの立ち
下がりエッジが到来したときに、書き込まれるべきシリ
アルデータD0〜D3が制御回路により記憶回路に書き
込まれていた(なお、図4でもチップセレクト信号CS
を例としてLowアクティブとしている)。
【0005】
【発明が解決しようとする課題】従来の制御回路からの
記憶回路への情報の書き込み方法では、書き込まれる情
報を吟味したり確認したりすることはなかった。よっ
て、例えば外部からのノイズ等の影響で情報に誤りが含
まれていたとしても、誤ったままの情報が記憶回路に書
き込まれていた。
【0006】また、制御回路の書き込みルーチンに何ら
かの不具合が生じて不適切なタイミングで書き込み動作
が行われるようになった場合や、制御回路で書き込み動
作が行われていないにもかかわらずノイズ等の影響のた
めに記憶回路に書き込みが偶然行われてしまう場合な
ど、異常な書き込みが発生した場合にも、そのまま書き
込み動作が行われていた。そのため、書き込まれた情報
に誤りが発生することもあった。
【0007】また、メモリ等の記憶回路に書き込まれる
情報の内容がシステム設定に関する情報である場合、シ
ステム動作を初期化するときには、システムリセット信
号により制御回路は記憶回路に書き込まれた情報を消去
して、制御回路に別途接続されたROM等の他の記憶回
路から初期設定情報を読み出し、その内容を再度、記憶
回路に書き込むよう動作していた。
【0008】しかし、このようなシステム初期化動作で
は、制御回路が別の記憶回路の内容を読み出してメモリ
等の記憶回路にその内容を書き込んでいたため、制御が
複雑となり、また、システム初期化動作に要する時間も
多大なものとなっていた。
【0009】そこで、この発明の課題は、誤った情報の
書き込みを防止し、かつ、システム初期化動作が容易に
行える情報書き込み方法を提供することにある。
【0010】
【課題を解決するための手段】請求項1に記載の発明
は、制御回路からの記憶回路への情報書き込み方法であ
って、前記制御回路から同じ情報を連続して複数回送出
し、複数回送出された前記情報をすべて照合し、照合の
結果すべて同じ内容であれば、前記記憶回路に前記情報
を書き込む情報書き込み方法である。
【0011】請求項2に記載の発明は、請求項1に記載
の情報書き込み方法であって、複数回送出された前記情
報のうち少なくとも一回は前記情報のビットを反転させ
る情報書き込み方法である。
【0012】請求項3に記載の発明は、請求項1または
請求項2に記載の情報書き込み方法であって、前記記憶
回路内に、前記記憶回路への書き込みの許可/不許可の
設定情報が記憶され、前記設定情報が不許可であるとき
には前記記憶回路は書き込みを受け付けない情報書き込
み方法である。
【0013】請求項4に記載の発明は、請求項1または
請求項2に記載の情報書き込み方法であって、前記記憶
回路内に、システム初期化動作時の初期設定情報が記憶
され、システム動作を初期化する際に、前記制御回路が
前記初期設定情報を読み出して利用する情報書き込み方
法である。
【0014】
【発明の実施の形態】本発明の実施の形態は、CPU等
の制御回路からメモリやレジスタ等の記憶回路に対し情
報が書き込まれる場合に、同じ情報を連続して複数回送
出して冗長性を持たせることにより情報の誤りを検出す
る情報書き込み方法である。
【0015】図1は本実施の形態に係る情報書き込み方
法を示す図である。なお、図1では例として書き込まれ
るデータをシリアルデータであるとしている。図1に示
すように、本実施の形態においては、制御回路から記憶
回路に書き込まれる情報を連続して複数回送出し、しか
も、そのうち少なくとも一回は情報のビットを反転させ
ている(シリアルデータD0a〜D0c)。なお、図1
では例として、同じビットを3回続けて送出し、2回目
のビットを反転させる場合を示している。何回連続して
送出するか、および、何番目のビットを反転させるか、
については予め設定しておく。
【0016】そして、複数回送出された情報のビットを
すべて照合し(反転したものについては再度反転させて
照合を行う)、照合の結果すべて同じビット内容であれ
ば、記憶回路に書き込むようにする。このように、同じ
情報を連続して複数回送出して冗長性を持たせることに
より、記憶回路に書き込まれる情報の質を高めることが
できる。また、異なっておれば、例えば再送するなどし
て情報の質を高めればよい。
【0017】なお、ここで少なくとも一回、情報のビッ
トを反転させている理由は、例えば“0”のビット情報
を3回連続で送出する場合に単に“0”,“0”,
“0”と送出しただけでは、もともと“1”,“1”,
“1”の情報であったものがすべてノイズにより反転し
てしまった場合と区別がつかない、また、何らかの原因
でデータラインが“0”または“1”に固定してしまっ
た場合にも区別がつかないからである。少なくとも一
回、情報のビットを反転させておれば、このような問題
を防ぐことができる。
【0018】なお、書き込みができたか否かの確認を制
御回路が行えるようにする場合には、記憶回路に書き込
まれた情報の読み出しを行うか、あるいは、記憶回路か
らAcknowledge信号(照合確認信号)を出力させるよう
にしておけばよい。
【0019】なお、ここでは書き込まれる情報がシリア
ルデータである場合を示したが、パラレルデータの場合
も同様にすればよい。
【0020】また、ビット単位ではなくバイト単位で、
連続送出および反転を行うようにしてもよい。その場
合、例えば図2に示すように正転バイトDBaの送出
後、反転バイトDBbを送出し、再度、正転バイトDB
cを送出するようにすればよい(3回続けて送出し、2
回目のバイトを反転させる場合)。
【0021】なお、記憶回路内に書き込みに関する設定
情報を記憶する領域を設けておき、この設定情報に応じ
て、記憶回路への書き込みの許可/不許可を設定するよ
うにしておいてもよい。その場合、設定が不許可である
ときには記憶回路は書き込みを受け付けないようにして
おけばよい。また、制御回路が書き込み動作を行う際に
は、この設定情報の内容を参照し、許可されているかど
うか確認するようにしておけばよい。
【0022】そうすれば、ノイズ等による偶然の書き込
みや、制御回路の書き込みルーチンの不具合による誤っ
た書き込み動作によって、記憶回路内に誤った情報が書
き込まれるのを防ぐことができる。
【0023】また、記憶回路内にさらに、システム初期
化動作時の初期設定情報を記憶する領域を設けておき、
システム動作を初期化する際には制御回路がこの初期設
定情報を読み出して利用するようにしておけばよい。
【0024】そうすれば、制御回路が別の記憶回路の内
容を読み出しに行く必要がなく、上記の許可/不許可の
設定情報の内容を参照する場合と同様のルーチンで初期
設定情報を読み出すことができる。すなわち、同じ記憶
回路内の初期設定情報を用いてその記憶回路の初期化を
行うことができ、初期化動作を容易に行うことができ
る。
【0025】
【発明の効果】請求項1に記載の発明によれば、同じ情
報を連続して複数回送出して冗長性を持たせているの
で、記憶回路に書き込まれる情報の質を高めることがで
きる。
【0026】請求項2に記載の発明によれば、単に情報
を複数回連続で送出しただけでは、すべてノイズにより
情報が反転してしまった場合と区別がつかない、という
問題を防ぐことができる。
【0027】請求項3に記載の発明によれば、ノイズ等
による偶然の書き込みや、制御回路の書き込みルーチン
の不具合による誤った書き込み動作によって、記憶回路
内に誤った情報が書き込まれるのを防ぐことができる。
【0028】請求項4に記載の発明によれば、制御回路
が別の記憶回路の内容を読み出しに行かずとも、初期設
定情報を読み出すことができる。すなわち、同じ記憶回
路内の初期設定情報を用いてその記憶回路の初期化を行
うことができ、初期化動作を容易に行うことができる。
【図面の簡単な説明】
【図1】この発明の実施の形態に係る情報書き込み方法
を示す図である。
【図2】この発明の実施の形態に係る情報書き込み方法
を示す図である。
【図3】従来の情報書き込み方法を示す図である。
【図4】従来の情報書き込み方法を示す図である。
【符号の説明】 D0a,D0c 正転ビット D0b 反転ビット DBa,DBc 正転バイト DBb 反転バイト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 津川 明彦 兵庫県神戸市中央区江戸町93番地 株式会 社ノーリツ内 (72)発明者 藤村 良裕 兵庫県神戸市中央区江戸町93番地 株式会 社ノーリツ内 (72)発明者 山上 薫 兵庫県神戸市中央区江戸町93番地 株式会 社ノーリツ内 (72)発明者 西島 周一 兵庫県神戸市中央区江戸町93番地 株式会 社ノーリツ内 Fターム(参考) 5B018 GA01 HA40 QA16 5B054 AA01 BB11 CC02

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 制御回路からの記憶回路への情報書き込
    み方法であって、 前記制御回路から同じ情報を連続して複数回送出し、 複数回送出された前記情報をすべて照合し、 照合の結果すべて同じ内容であれば、前記記憶回路に前
    記情報を書き込む情報書き込み方法。
  2. 【請求項2】 請求項1に記載の情報書き込み方法であ
    って、 複数回送出された前記情報のうち少なくとも一回は前記
    情報のビットを反転させる情報書き込み方法。
  3. 【請求項3】 請求項1または請求項2に記載の情報書
    き込み方法であって、 前記記憶回路内に、前記記憶回路への書き込みの許可/
    不許可の設定情報が記憶され、 前記設定情報が不許可であるときには前記記憶回路は書
    き込みを受け付けない情報書き込み方法。
  4. 【請求項4】 請求項1または請求項2に記載の情報書
    き込み方法であって、 前記記憶回路内に、システム初期化動作時の初期設定情
    報が記憶され、 システム動作を初期化する際に、前記制御回路が前記初
    期設定情報を読み出して利用する情報書き込み方法。
JP2000251288A 2000-08-22 2000-08-22 情報書き込み方法 Pending JP2002063079A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000251288A JP2002063079A (ja) 2000-08-22 2000-08-22 情報書き込み方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000251288A JP2002063079A (ja) 2000-08-22 2000-08-22 情報書き込み方法

Publications (2)

Publication Number Publication Date
JP2002063079A true JP2002063079A (ja) 2002-02-28
JP2002063079A5 JP2002063079A5 (ja) 2005-12-15

Family

ID=18740710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000251288A Pending JP2002063079A (ja) 2000-08-22 2000-08-22 情報書き込み方法

Country Status (1)

Country Link
JP (1) JP2002063079A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009190408A (ja) * 2009-04-13 2009-08-27 Seiko Epson Corp カートリッジ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009190408A (ja) * 2009-04-13 2009-08-27 Seiko Epson Corp カートリッジ

Similar Documents

Publication Publication Date Title
JP2002063079A (ja) 情報書き込み方法
US7321996B1 (en) Digital data error insertion methods and apparatus
US4514847A (en) Key storage error processing system
JPH09319644A (ja) 情報処理装置
JPS61133080A (ja) デイジタル信号処理装置
JP2003316662A (ja) 内容アドレスメモリシステム
JPS6325899A (ja) 半導体メモリ装置
JPS61211786A (ja) Icカ−ド
JPH11161559A (ja) パリティチェック機能付き記憶装置
JPH0540583A (ja) 情報処理システム
JP3856016B2 (ja) 信号処理装置
EP0646921B1 (en) Information transmission system
JPH038040A (ja) 1ビット誤リ情報記憶装置
JPH03204745A (ja) メモリカード装置
JPH05150866A (ja) リセツト情報記憶回路
JPH0561777A (ja) 記憶制御回路
JPH0522360A (ja) Fifo試験診断回路
JPS5936359B2 (ja) デ−タバツフア装置
JPH0421123A (ja) Fifoレジスタ
JPH02207354A (ja) メモリシステム
JPS63192129A (ja) バツフアメモリ制御装置
JPS59146497A (ja) メモリ読出し方式
JPH0612346A (ja) バススタック検出システム
JPS59109950A (ja) 制御記憶装置のエラ−処理方式
JPH05274228A (ja) データ処理装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060725