JP2002050951A

JP2002050951A - 半導体リレー

Info

Publication number: JP2002050951A
Application number: JP2000232447A
Authority: JP
Inventors: Takashi Kishida; 貴司岸田; Masahiko Suzumura; 正彦鈴村; Yuji Suzuki; 裕二鈴木; Yoshiki Hayazaki; 嘉城早崎; Yoshifumi Shirai; 良史白井; Kimimichi Takano; 仁路高野; Takeshi Yoshida; 岳司吉田
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 2000-07-31
Filing date: 2000-07-31
Publication date: 2002-02-15

Abstract

(57)【要約】【課題】高周波信号を出力信号伝送線路に通す場合
に、波形品質を劣化し難くする。【解決手段】入力信号に応じて光信号を発光する発光
素子１と、発光素子１の光信号を受光して光起電力を発
生する受光素子２と、光起電力がゲートソース間に印加
されてドレインソース間が開閉される出力用半導体素子
３と、を備え、出力用半導体素子３は、ソース電極３ａ
及びゲート電極３ｂを同一面に設け、ソース電極３ａ表
面に接続ワイヤーを接続するとともに、ゲート電極３ｂ
表面に接続ワイヤーを接続した半導体リレーにおいて、
ソース電極３ａ表面を接続ワイヤーの断面と略一致させ
るとともに、ゲート電極３ｂ表面を接続ワイヤーの断面
と略一致させ、出力用半導体素子３の有するトランジス
タ領域３ｃとソース電極３ａ表面及びゲート電極３ｂ表
面との間を、電流方向に直交する断面積が連続的に変化
して不連続性を緩和する不連続緩和部材５により接続し
た構成にしている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高周波信号の開閉
に使用される半導体リレーに関する。

【０００２】

【従来の技術】従来、この種の半導体リレーとして図７
乃至図９に示すものが存在する。このものは、入力信号
に応じて光信号を発光する発光ダイオード（発光素子）
１０１、発光ダイオード１０１の光信号を受光して光起
電力を発生するフォトダイオードアレイ（受光素子）１
０２、フォトダイオードアレイ１０２の光起電力がゲー
トソース間に印加されてドレインソース間のインピーダ
ンスが変化する出力用ＭＯＳＦＥＴ（出力用半導体素
子）１０３、出力用ＭＯＳＦＥＴ１０３のゲートソース
間の充放電を制御する充放電制御回路１０４を備えてい
る。

【０００３】このもののフォトダイオードアレイ１０２
及び充放電制御回路１０４は、受光チップ１０５とし
て、一体化され、コモンフレーム１０６に設けられると
ともに、そのコモンフレーム１０６との間が、コモンフ
レーム接続ワイヤー１０７により接続されている。

【０００４】このものの出力用ＭＯＳＦＥＴ１０３は、
裏側の一方面にドレイン電極１０３ａを設けるととも
に、表側の他方面にソース電極１０３ｂ及びゲート電極
１０３ｃを設けた、いわゆる縦型ＭＯＳＦＥＴであり、
ソース電極１０３ｂとドレイン電極１０３ａとの間に、
チャネル領域を有したものとなっている。この出力用Ｍ
ＯＳＦＥＴ１０３は、そのドレイン電極１０３ａを出力
フレーム１０８に直接面接続し、ソース電極１０３ｂ表
面をソース電極接続ワイヤー１０９によりコモンフレー
ム１０６に接続するとともに、ゲート電極１０３ｃ表面
をゲート電極接続ワイヤー１１０により受光チップ１０
５に接続している。

【０００５】従って、出力信号伝送線路は、出力フレー
ム１０８−出力用ＭＯＳＦＥＴ１０３−ソース電極接続
ワイヤー１０９−コモンフレーム１０６−ソース電極接
続ワイヤー１０９−出力用ＭＯＳＦＥＴ１０３−出力フ
レーム１０８となる。

【０００６】次に、動作を説明する。入力信号が入力さ
れると、発光ダイオード１０１が光信号を発光する。こ
の光信号は、フォトダイオードアレイ１０２に受光され
る。フォトダイオードアレイ１０２は、発光ダイオード
１０１の発光した光信号を受光することにより、光起電
力を発生する。この光起電力は、出力用ＭＯＳＦＥＴ１
０３のゲートソース間に印加されて、出力用ＭＯＳＦＥ
Ｔ１０３のゲートソース間を充電する。出力用ＭＯＳＦ
ＥＴ１０３は、充放電制御回路１０４により制御される
ことにより、ゲートソース間が効率良く充電され、ドレ
インソース間が導通する。

【０００７】入力信号が入力されなくると、発光ダイオ
ード１０１が光信号を発光しなくなり、フォトダイオー
ドアレイ１０２が光起電力を発生しなくなる。出力用Ｍ
ＯＳＦＥＴ１０３は、そのゲートソース間に充電されて
いた電荷が、充放電制御回路１０４を通って放電され、
ドレインソース間が遮断される。

【０００８】

【発明が解決しようとする課題】上記した従来の半導体
リレーにあっては、出力信号伝送線路の一部に、ソース
電極接続ワイヤー１０９を含んでいるために、ソース電
極１０３ｂ表面とソース電極接続ワイヤー１０９との接
続部分という、インピーダンス不連続箇所を有したもの
となっている。

【０００９】従って、高周波（略１００Ｈｚ以上）信号
を出力信号伝送線路に通す場合に、、インピーダンス不
連続箇所間で信号反射が起きてしまい、高速立ち上がり
波形の立ち上がり形状が鈍ったり、波打ったりして、波
形品質が劣化するという問題点があった。

【００１０】また、この従来の半導体リレーにあって
は、ソース電極１０３ｂとドレイン電極１０３ａとの間
にチャネル領域を有し、このチャネル領域が開閉されて
電流が流れることにより、ソース電極１０３ｂとドレイ
ン電極１０３ａとの間が開閉されるものとなっている。
このように、出力用ＭＯＳＦＥＴ１０３の両面に別々に
設けられた両電極、すなわちソース電極１０３ｂとドレ
イン電極１０３ａとの間で、局地的に電流が流れるよう
になっているから、特性インピーダンスのばらつきが生
じ易くなっている。

【００１１】従って、特性インピーダンスのばらつきに
起因して、高速立ち上がり波形の立ち上がり形状が鈍っ
たり、波打ったりして、波形品質が劣化するという問題
点があった。

【００１２】本発明は、上記の点に着目してなされたも
ので、その目的とするところは、高周波信号を出力信号
伝送線路に通す場合に、波形品質が劣化し難い半導体リ
レーを提供することにある。

【００１３】

【課題を解決するための手段】上記した課題を解決する
ために、請求項１記載の半導体リレーは、入力信号に応
じて光信号を発光する発光素子と、発光素子の光信号を
受光して光起電力を発生する受光素子と、受光素子の光
起電力がゲートソース間に印加されてドレインソース間
のインピーダンスが変化する出力用半導体素子と、を備
え、前記出力用半導体素子は、ソース電極及びゲート電
極を同一面に設け、ソース電極表面にソース電極接続ワ
イヤーを接続するとともに、ゲート電極表面にゲート電
極接続ワイヤーを接続した半導体リレーにおいて、前記
ソース電極表面を前記ソース電極接続ワイヤーの断面と
略一致させるとともに、前記ゲート電極表面を前記ゲー
ト電極接続ワイヤーの断面と略一致させ、前記出力用半
導体素子の有するトランジスタ領域と前記ソース電極表
面及び前記ゲート電極表面との間を、電流方向に直交す
る断面積が連続的に変化して不連続性を緩和する不連続
緩和部材により接続した構成にしている。

【００１４】請求項２記載の半導体リレーは、入力信号
に応じて光信号を発光する発光素子と、発光素子の光信
号を受光して光起電力を発生する受光素子と、受光素子
の光起電力がゲートソース間に印加されてドレインソー
ス間のインピーダンスが変化する出力用半導体素子と、
を備えた半導体装置において、前記出力用半導体素子
は、ドレイン電極、ソース電極及びゲート電極を同一面
に設け、ドレイン電極に接続したドレイン配線部とソー
ス電極に接続したソース配線部とを、互いの間に、ゲー
ト電極に接続したゲート配線部を有して平面視点対称に
対向配置した構成にしている。

【００１５】請求項３記載の半導体リレーは、請求項２
記載の半導体リレーにおいて、前記ドレイン配線部及び
前記ソース配線部をいずれも櫛状として、櫛歯部分によ
り互いを挟み込む構成にしている。

【００１６】

【発明の実施の形態】本発明の第１実施形態を図１及び
図２に基づいて以下に説明する。

【００１７】１は発光ダイオード（発光素子）で、入力
端子１０ａ，１０ａ間に入力される入力信号に応じて、
光信号を発光する。

【００１８】２はフォトダイオードアレイ（受光素子）
で、複数個のフォトダイオード２ａが直列接続されてな
り、発光ダイオード１からの光信号を受光して、光起電
力を発生する。

【００１９】３は出力用ＭＯＳＦＥＴ（出力用半導体素
子）で、いずれもエンハンスメントモードであり、ま
た、いずれも、裏側の一方面にドレイン電極を設けると
ともに表側の他方面にソース電極３ａ及びゲート電極３
ｂを設けた、いわゆる縦型ＭＯＳＦＥＴとなっている。
この出力用ＭＯＳＦＥＴ３は、そのドレイン電極が、出
力端子に導電的に面接着されて、出力端子１０ｂと電気
的に接続される。

【００２０】この出力用ＭＯＳＦＥＴ３は、図２に示す
回路図を構成するよう、ソース電極３ａ表面にソース電
極接続ワイヤー（図示せず）が接続されるとともに、ゲ
ート電極３ｂ表面にゲート電極接続ワイヤー（図示せ
ず）が接続される。ソース電極接続ワイヤーが接続され
るソース電極３ａ表面は、ソース電極接続ワイヤーの断
面と略一致させて、断面積がソース電極接続ワイヤーと
略同程度となっている。また、ゲート電極接続ワイヤー
が接続されるゲート電極３ｂ表面は、ゲート電極接続ワ
イヤーの断面と略一致させて、断面積がゲート電極接続
ワイヤーと略同程度となっている。

【００２１】さらに、出力用ＭＯＳＦＥＴ３の有するト
ランジスタ領域３ｃとソース電極３ａ表面及びゲート電
極３ｂ表面との間を、トランジスタ領域３ｃにかけて幅
寸法が徐々に大きく変化して、言い換えれば電流方向に
直交する断面積が連続的に変化して不連続性を緩和する
薄膜状の不連続緩和部材４により接続している。

【００２２】５は充放電制御回路で、フォトダイオード
アレイ２と一体化されて一つの受光チップ（図示せず）
とされ、フォトダイオードアレイ２が光起電力を発生し
ているときは、出力用ＭＯＳＦＥＴ３のゲートソース間
に電荷を充電するよう制御するとともに、フォトダイオ
ードアレイ２が光起電力を発生していないときは、出力
用ＭＯＳＦＥＴ３のゲートソース間に充電された電荷の
放電経路となる。

【００２３】次に、動作を説明する。入力端子１０ａ，
１０ａ間に入力信号が入力されると、発光ダイオード１
が光信号を発光する。この光信号は、フォトダイオード
アレイ２に受光される。フォトダイオードアレイ２は、
発光ダイオード１の発光した光信号を受光することによ
り、光起電力を発生する。この光起電力は、出力用ＭＯ
ＳＦＥＴ３のゲートソース間に印加されて、出力用ＭＯ
ＳＦＥＴ３のゲートソース間を充電する。出力用ＭＯＳ
ＦＥＴ３は、充放電制御回路５により制御されることに
より、ゲートソース間が効率良く充電され、ドレインソ
ース間が導通する。

【００２４】入力端子１０ａ，１０ａ間に入力信号が入
力されなくると、発光ダイオード１が光信号を発光しな
くなり、フォトダイオードアレイ２が光起電力を発生し
なくなる。出力用ＭＯＳＦＥＴ３は、そのゲートソース
間に充電されていた電荷が、充放電制御回路５を通って
放電され、ドレインソース間が遮断される。

【００２５】かかる半導体リレーにあっては、ソース電
極３ａ表面がソース電極接続ワイヤーの断面と略一致し
ているから、ソース電極３ａ表面とソース電極接続ワイ
ヤーとの接続面における不連続性が緩和され、ゲート電
極３ｂ表面がゲート電極接続ワイヤーの断面と略一致し
ているから、ゲート電極３ｂ表面とゲート電極接続ワイ
ヤーの断面との接続面における不連続性が緩和されてお
り、さらに、出力用ＭＯＳＦＥＴ３の有するトランジス
タ領域とソース電極３ａ表面及びゲート電極３ｂ表面と
の間を、電流方向に直交する断面積が連続的に変化して
不連続性を緩和する不連続緩和部材４により接続してい
るから、トランジスタ領域とソース電極３ａ表面及びゲ
ート電極３ｂ表面との間における不連続性が緩和されて
いる。よって、ソース電極接続ワイヤー及びゲート電極
ワイヤーとトランジスタ領域との間の不連続性が緩和さ
れるので、高周波信号を通過させる際に、高周波信号の
波形品質が損なわれ難くなる。

【００２６】次に、本発明の第２実施形態を図３及び図
４に基づいて以下に説明する。なお、第１実施形態と実
質的に同一の機能を有する部材には同一の符号を付し、
第１実施形態と異なるところのみ記す。第１実施形態で
は、不連続緩和部材４は、トランジスタ領域にかけて幅
寸法が徐々に大きく変化した薄膜状であるが、本実施形
態では、トランジスタ領域にかけて太さが徐々に大きく
変化した角錐台状となっており、その角錐台状の不連続
緩和部材４の頂上部に、ソース電極３ａ及びゲート電極
３ｂが設けられている。

【００２７】かかる半導体リレーにあっては、第１実施
形態と同様の効果を奏することができる。

【００２８】次に、本発明の第３実施形態を図５に基づ
いて以下に説明する。なお、第１実施形態と実質的に同
一の機能を有する部材には同一の符号を付し、第１実施
形態と異なるところのみ記す。第１実施形態では、出力
用ＭＯＳＦＥＴ３は、裏側の一方面にドレイン電極を設
けるとともに表側の他方面にソース電極３ａ及びゲート
電極３ｂを設けた、いわゆる縦型ＭＯＳＦＥＴである
が、本実施形態では、出力用ＭＯＳＦＥＴ３は、同一面
に、ドレイン電極、ソース電極及びゲート電極を設け
た、いわゆる横型ＭＯＳＦＥＴとなっている。

【００２９】このものの出力用ＭＯＳＦＥＴ３のドレイ
ン電極に接続したドレイン配線部６は、幹部６ａ及びそ
の幹部６ａの片側から枝別れした櫛歯部６ｂよりなる櫛
状であって、ドレイン電極から離れるほど、幹部６ａを
より細くしている。また、このものの出力用ＭＯＳＦＥ
Ｔ３のソース電極に接続したソース配線部７も、ドレイ
ン配線部６と同一形状に形成され、幹部７ａ及び櫛歯部
７ｂよりなる櫛状となっている。これらのドレイン配線
部６及びソース配線部７は、いずれも外縁部が直線状で
あって、曲線部分を有したものとなっていない。

【００３０】また、これらのドレイン配線部６及びソー
ス配線部７は、櫛歯部６ｂ，７ｂにより互いを挟み込む
ように、トランジスタ領域上で平面視点対称に対向配置
されて、互いの間に、ゲート電極に接続されたゲート配
線部８を有するようにしている。このゲート配線部８
は、実際にチャネル領域をＯＮ／ＯＦＦする互いに離散
したＵ字状のチャネル開閉部（図５の破線）８ａと、そ
のチャネル開閉部８ａの端部を相互に連結する連結部
（図５の実線）８ｂとで構成される。

【００３１】かかる半導体リレーにあっては、互いの間
にゲート配線部８を有して平面視点対称に対向配置され
たドレイン配線部６とソース配線部７との間では、対向
部分全体に亙って、電流が均一に流れるようになり、局
所的に電流が流れることはないから、電流の流れる経路
の特性インピーダンスの変化が少なくなって、高周波信
号を通過させる際に、高周波信号の波形品質が損なわれ
難くなる。

【００３２】また、ドレイン配線部６及びソース配線部
７をいずれも櫛状として、櫛歯部６ａ，７ａにより互い
を挟み込むようにしているから、対向部分が増加して、
対向部分全体に亙って、電流がさらに均一に流れるよう
になるので、高周波信号の波形品質が損なわれ難くなる
という効果をさらに奏することができる。

【００３３】また、これらのドレイン配線部６及びソー
ス配線部７は、いずれも外縁部が直線状であって、曲線
部分を有したものとななっていないから、チャネル領域
を通過する過程で、局所的な電流集中が発生することは
なく、出力信号伝送経路の特性インピーダンスの変化が
少なくなっているので、高周波信号の波形品質が損なわ
れ難くなるという効果をさらに奏することができる。

【００３４】また、これらのドレイン配線部６及びソー
ス配線部７は、櫛状であるから、出力信号伝送経路が有
する屈曲部分を最小限度に抑えることができ、出力信号
伝送経路の特性インピーダンスの変化が少なくなってい
るので、高周波信号の波形品質が損なわれ難くなるとい
う効果をさらに奏することができる。

【００３５】また、ドレイン配線部６とソース配線部７
を含んでなる出力信号伝送経路は、いずれの櫛歯部６
ｂ，７ｂを辿って略同一の経路長となるので、経路長の
差異に起因した波形品質の劣化を防止することができ
る。

【００３６】次に、本発明の第４実施形態を図６に基づ
いて以下に説明する。なお、第３実施形態と実質的に同
一の機能を有する部材には同一の符号を付し、第３実施
形態と異なるところのみ記す。本実施形態は、基本的に
は第３実施形態と同様であるが、２つの出力用ＭＯＳＦ
ＥＴ３，３を集積して１チップとした構成としている。

【００３７】このものの出力用ＭＯＳＦＥＴ３は、ドレ
イン配線部６を２つ有し、いずれのドレイン配線部６
も、第３実施形態と同様に、幹部６ａ及びその幹部６ａ
の片側から枝別れした櫛歯部６ｂよりなる櫛状としてい
るが、ソース配線部７を、幹部７ａ及びその幹部７ａの
両側側から枝別れした櫛歯部７ｂよりなる櫛状としてい
る。

【００３８】かかる半導体リレーにあっては、第３実施
形態の効果に加えて、２つの出力用ＭＯＳＦＥＴ３，３
を集積して１チップとしているから、２つの出力用ＭＯ
ＳＦＥＴ３，３そのものの間の接続経路を短くすること
ができ、高周波信号を通過させる際に、インピーダンス
マッチングが容易になるので、高周波信号を通過させる
際に、高周波信号の波形品質が損なわれ難くなる

【００３９】

【発明の効果】請求項１記載の半導体リレーは、ソース
電極表面がソース電極接続ワイヤーの断面と略一致して
いるから、ソース電極表面とソース電極接続ワイヤーと
の接続面における不連続性が緩和され、ゲート電極表面
がゲート電極接続ワイヤーの断面と略一致しているか
ら、ゲート電極表面とゲート電極接続ワイヤーの断面と
の接続面における不連続性が緩和されており、さらに、
出力用半導体素子の有するトランジスタ領域とソース電
極表面及びゲート電極表面との間を、電流方向に直交す
る断面積が連続的に変化して不連続性を緩和する不連続
緩和部材により接続しているから、トランジスタ領域と
ソース電極表面及びゲート電極表面との間における不連
続性が緩和されている。よって、ソース電極接続ワイヤ
ー及びゲート電極ワイヤーとトランジスタ領域との間の
不連続性が緩和されるので、高周波信号を通過させる際
に、高周波信号の波形品質が損なわれ難くなる。

【００４０】請求項２記載の半導体リレーは、互いの間
にゲート配線部を有して平面視点対称に対向配置された
ドレイン配線部とソース配線部との間では、対向部分全
体に亙って、電流が均一に流れるようになり、局所的に
電流が流れることはないから、電流の流れる経路の特性
インピーダンスの変化が少なくなり、高周波信号を通過
させる際に、高周波信号の波形品質が損なわれ難くな
る。

【００４１】請求項３記載の半導体リレーは、請求項２
記載の半導体リレーの効果に加えて、ドレイン配線部及
びソース接続部をいずれも櫛状として、櫛歯部分により
互いを挟み込むようにしているから、対向部分が増加し
て、対向部分全体に亙って、電流がさらに均一に流れる
ようになるので、高周波信号の波形品質が損なわれ難く
なるという効果をさらに奏することができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態の出力用ＭＯＳＦＥＴの
平面図である。

【図２】同上の回路図である。

【図３】本発明の第２実施形態の出力用ＭＯＳＦＥＴの
平面図である。

【図４】同上の出力用ＭＯＳＦＥＴの正面図である。

【図５】本発明の第３実施形態のドレイン配線部及びソ
ース配線部を示す部分平面図である。

【図６】本発明の第４実施形態のドレイン配線部及びソ
ース配線部を示す部分平面図である。

【図７】従来例の回路図である。

【図８】同上の出力側フレーム及びコモンフレームを示
す平面図である。

【図９】同上の出力側ＭＯＳＦＥＴの断面図である。

【符号の説明】

１発光ダイオード（発光素子）２フォトダイオードアレイ（受光素子）３出力用ＭＯＳＦＥＴ（出力用半導体素子）３ａソース電極３ｂゲート電極３ｃトランジスタ領域４不連続緩和部材６ドレイン配線部６ｂ櫛歯部７ソース配線部７ｂ櫛歯部８ゲート配線部

───────────────────────────────────────────────────── フロントページの続き (72)発明者鈴木裕二大阪府門真市大字門真1048番地松下電工株式会社内 (72)発明者早崎嘉城大阪府門真市大字門真1048番地松下電工株式会社内 (72)発明者白井良史大阪府門真市大字門真1048番地松下電工株式会社内 (72)発明者高野仁路大阪府門真市大字門真1048番地松下電工株式会社内 (72)発明者吉田岳司大阪府門真市大字門真1048番地松下電工株式会社内Ｆターム(参考） 5F089 AA01 CA12 EA06 FA05 FA06 5J050 AA48 BB21 CC12 DD08 EE15 EE17 FF04 FF10

Claims

【特許請求の範囲】

【請求項１】入力信号に応じて光信号を発光する発光
素子と、発光素子の光信号を受光して光起電力を発生す
る受光素子と、受光素子の光起電力がゲートソース間に
印加されてドレインソース間のインピーダンスが変化す
る出力用半導体素子と、を備え、前記出力用半導体素子
は、ソース電極及びゲート電極を同一面に設け、ソース
電極表面にソース電極接続ワイヤーを接続するととも
に、ゲート電極表面にゲート電極接続ワイヤーを接続し
た半導体リレーにおいて、前記ソース電極表面を前記ソース電極接続ワイヤーの断
面と略一致させるとともに、前記ゲート電極表面を前記
ゲート電極接続ワイヤーの断面と略一致させ、前記出力
用半導体素子の有するトランジスタ領域と前記ソース電
極表面及び前記ゲート電極表面との間を、電流方向に直
交する断面積が連続的に変化して不連続性を緩和する不
連続緩和部材により接続したことを特徴とする半導体リ
レー。
【請求項２】入力信号に応じて光信号を発光する発光
素子と、発光素子の光信号を受光して光起電力を発生す
る受光素子と、受光素子の光起電力がゲートソース間に
印加されてドレインソース間のインピーダンスが変化す
る出力用半導体素子と、を備えた半導体リレーにおい
て、前記出力用半導体素子は、ドレイン電極、ソース電極及
びゲート電極を同一面に設け、ドレイン電極に接続した
ドレイン配線部とソース電極に接続したソース配線部と
を、互いの間に、ゲート電極に接続したゲート配線部を
有して平面視点対称に対向配置したことを特徴とする半
導体リレー。
【請求項３】前記ドレイン配線部及び前記ソース配線
部をいずれも櫛状として、櫛歯部分により互いを挟み込
むようにした請求項２記載の半導体リレー。