JP2005005779A

JP2005005779A - 半導体リレー

Info

Publication number: JP2005005779A
Application number: JP2003163895A
Authority: JP
Inventors: Toru Mugiuda; 徹麦生田; Takeshi Hashimoto; 健橋本; Shinsuke Ko; 真祐高
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 2003-06-09
Filing date: 2003-06-09
Publication date: 2005-01-06

Abstract

【課題】高周波信号を出力信号の伝送経路に通す場合に、波形品質が損なわれにくい半導体リレーを提供する。
【解決手段】発光ダイオード４と、受光チップ７と、一対の出力用ＭＯＳＦＥＴ１ａ，１ｂとから構成され、発光ダイオード４は入力信号に応じて光信号を生成し、受光チップ７内のフォトダイオードアレイ５は発光ダイオード４の光信号を受光して光起電力を発生し、受光チップ７内の充放電制御回路６は光起電力による出力用ＭＯＳＦＥＴ１ａ，１ｂの各ゲート−ソース間の充放電を効率よく制御する。出力用ＭＯＳＦＥＴ１ａ，１ｂの各ゲート電極３は、ゲート接続部材１３ａ、ゲート線路２３を介して互いに接続し、各ソース電極２はソース電極間接続部材１５によって互いに接続しており、出力用ＭＯＳＦＥＴ１ａのソース電極２のみがソース接続部材１２ａによってソース線路２２に接続されている。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、高周波信号の開閉に使用される半導体リレーに関するものである。
【０００２】
【従来の技術】
従来、半導体リレーとしては図１４、図１５に示す構造を有するものがある。このものは、入力信号に応じて光信号を発光する発光ダイオード（発光素子）１０４、発光ダイオード１０４の光信号を受光して光起電力を発生するフォトダイオードアレイ（受光素子）１０５、フォトダイオードアレイ１０５の光起電力がゲート−ソース電極間に印加されてドレイン−ソース電極間のインピーダンスが変化する一対の出力用ＭＯＳＦＥＴ（出力用半導体素子）１０１ａ，１０１ｂ、出力用ＭＯＳＦＥＴ１０１ａ，１０１ｂのゲート−ソース電極間の充放電を制御する充放電制御回路１０６を備えている。
【０００３】
このフォトダイオードアレイ１０５及び充放電制御回路１０６は、受光チップ１０７として一体化され、ソース線路１２２に設けられている。また、出力用ＭＯＳＦＥＴ１０１ａ，１０１ｂは、出力線路１２１に直接、面接続されている。
【０００４】
この出力用ＭＯＳＦＥＴ１０１ａ，１０１ｂは、ソース電極及びゲート電極を互いに接続するとともに、ドレイン−ソース電極間が逆直列接続されて対をなしている。また、これらの出力用ＭＯＳＦＥＴ１０１ａ，１０１ｂは、それぞれのソース電極が、ソース接続部材１１２ａにより、ソース線路１２２に接続されており、ソース線路１２２及びソース接続部材１１２ａを介して互いのソース電極が接続されるとともに、ソース電極間接続部材１１５によっても出力用ＭＯＳＦＥＴ１０１ａ，１０１ｂの各ソース電極間が直接接続されている。
【０００５】
したがって、出力用ＭＯＳＦＥＴ１０１ａ，１０１ｂによって導通・遮断を制御される出力信号の伝送線路は、出力線路１２１−出力用ＭＯＳＦＥＴ１０１ａ−ソース電極間接続部材１１５−出力用ＭＯＳＦＥＴ１０１ｂ−出力線路１２１を通過する第１の信号伝送経路と、出力線路１２１−出力用ＭＯＳＦＥＴ１０１ａ−ソース接続部材１１２ａ−ソース線路１２２−ソース接続部材１１２ａ−出力用ＭＯＳＦＥＴ１０１ｂ−出力線路１２１を通過する第２の信号伝送経路の２つの伝送経路が存在する。
【０００６】
またフォトダイオードアレイ１０５のカソード側は、ソース接続部材１１２ｂによりソース線路１２２に接続されている。さらに出力用ＭＯＳＦＥＴ１０１ａ，１０１ｂは、各々のゲート電極がゲート接続部材１１３により受光チップ１０７と接続され、両ゲート電極が受光チップ１０７の内部で互いに接続されている。
【０００７】
次に、動作を説明する。まず発光ダイオード１０４は入力信号が入力されると光信号を発光する。この光信号は、フォトダイオードアレイ１０５に受光される。フォトダイオードアレイ１０５は、発光ダイオード１０４の発光した光信号を受光することにより、光起電力を発生する。この光起電力は、出力用ＭＯＳＦＥＴ１０１ａ，１０１ｂの各ゲート−ソース電極間に印加されて、出力用ＭＯＳＦＥＴ１０１ａ，１０１ｂの各ゲート−ソース電極間を充電する。出力用ＭＯＳＦＥＴ１０１ａ，１０１ｂは、充放電制御回路１０６によってゲート−ソース電極間が効率良く充電され、ドレイン−ソース電極間が導通する。
【０００８】
入力信号が入力されなくなると、発光ダイオード１０４が光信号を発光しなくなり、フォトダイオードアレイ１０５が光起電力を発生しなくなる。出力用ＭＯＳＦＥＴ１０１ａ，１０１ｂは、そのゲート−ソース電極間に充電されていた電荷が、充放電制御回路１０６を通って放電され、ドレイン−ソース電極間が遮断される。
【０００９】
この半導体リレーの構造では、出力用ＭＯＳＦＥＴ１０１ａ，１０１ｂの各々のソース電極に、フォトダイオードアレイ１０５で発生した電圧信号が各ソース接続部材１１２ａを介して略同長の伝送経路で入力される。このようにフォトダイオードアレイ１０５から出力用ＭＯＳＦＥＴ１０１ａ，１０１ｂの各ソース電極までの距離を略同長とすると、フォトダイオードアレイ１０５で発生する電圧信号がＭＯＦＥＴ１０１ａ，１０１ｂに伝わるまでの各電圧降下がＭＯＳＦＥＴ１０１ａ、１０１ｂでほぼ等しくなる。つまり、フォトダイオードアレイ１０５で発生した電圧信号がほぼ同じ大きさで出力用ＭＯＳＦＥＴ１０１ａ，１０１ｂに各々伝達する。
【００１０】
また、フォトダイオードアレイ１０５から出力用ＭＯＳＦＥＴ１０１ａ，１０１ｂまでの各距離を略同長とすることで、フォトダイオードアレイ１０５から出力用ＭＯＳＦＥＴ１０１ａ，１０１ｂに電圧信号が伝達する各時間に差がなくなる。（例えば、特許文献１参照）
【００１１】
【特許文献１】
特開２００２−５０９５０号公報（段落番号［００１５］〜［００２６］、図１，図２）
【００１２】
【発明が解決しようとする課題】
上記従来の半導体リレーにおいて、出力信号の伝送経路は、ソース電極間接続部材１１５を通過する第１の信号伝送経路と、ソース接続部材１１２ａ及びソース線路１２２を通過する第２の信号伝送経路との２つの伝送経路が存在している。そのため、高周波信号（５００ＭＨｚ以上）を出力信号の伝送経路に通した場合、この２つの信号伝送経路（マルチパス）のために高速な波形の立ち上がり形状が鈍ったり、波打ったりして波形品質が損なわれるという問題点があった。
【００１３】
また、伝送経路の誘導成分及び抵抗成分によって、高周波信号の波形の立ち上がり形状が鈍ったり、波打ったりして波形品質が損なわれるという問題点もあった。
【００１４】
本発明は、上記事由に鑑みてなされたものであり、その目的は、高周波信号を出力信号の伝送経路に通す場合に、波形品質が損なわれにくい半導体リレーを提供することにある。
【００１５】
【課題を解決するための手段】
請求項１の発明は、入力信号に応じて光信号を発光する発光素子と、発光素子の光信号を受光して光起電力を発生する受光素子と、光起電力によって駆動される一対の出力用半導体素子とを備え、一対の出力用半導体素子は、各々一方の面に設けたドレイン電極を出力線路に直接面接続するとともに、各々他方の面にソース電極を設けて、各ソース電極同士及び各ゲート電極同士を互いに接続し、受光素子の光起電力が各ゲート−ソース電極間に印加されて各ドレイン−ソース電極間のインピーダンスが変化する半導体リレーにおいて、各ソース電極間を直接接続するソース電極接続部材と、一対の出力用半導体素子のうちいずれか一方の出力用半導体素子のソース電極をソース線路に接続するソース接続部材とを具備することを特徴とする。
【００１６】
請求項２の発明は、入力信号に応じて光信号を発光する発光素子と、発光素子の光信号を受光して光起電力を発生する受光素子と、光起電力によって駆動される一対の出力用半導体素子とを備え、一対の出力用半導体素子は、各々一方の面に設けたドレイン電極を出力線路に直接面接続するとともに、各々他方の面に設けたソース電極をソース線路に接続して、各ソース電極同士及び各ゲート電極同士を互いに接続し、受光素子の光起電力が各ゲート−ソース電極間に印加されて各ドレイン−ソース電極間のインピーダンスが変化する半導体リレーにおいて、各ソース電極間を直接接続する複数のソース電極接続部材を具備することを特徴とする。
【００１７】
請求項３の発明は、請求項２において、前記ソース電極接続部材はワイヤ形状に形成され、ソース電極接続部材のセカンドボンディング部を前記一対の出力用半導体素子のうちいずれか一方の出力用半導体素子のソース電極に集中させないことを特徴とする。
【００１８】
請求項４の発明は、請求項１乃至３いずれかにおいて、出力線路、ソース線路、及び入力線路をリードフレームで形成して前記発光素子を入力線路に接続し、入力線路及び出力線路に外部接続用の端子を設けるとともに、前記発光素子と受光素子とを一体に封止する透明封止部材と、前記一対の出力用半導体素子と透明封止部材とを一体に封止する外部封止部材とを具備することを特徴とする。
【００１９】
請求項５の発明は、請求項１乃至３いずれかにおいて、一方の面に出力線路を形成し、他方の面にグラウンド線路を形成し、出力線路とグラウンド線路とが対となってマイクロストリップラインを形成して、前記発光素子、受光素子、一対の出力用半導体素子を実装したプリント基板と、発光素子と受光素子とを一体に封止する透明封止部材と、一対の出力用半導体素子と透明封止部材とを一体に封止する外部封止部材とを具備することを特徴とする。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００２１】
（実施形態１）
本実施形態の半導体リレーは、図２に示すように、発光ダイオード（発光素子）４と、受光チップ７と、一対の出力用ＭＯＳＦＥＴ（出力用半導体素子）１ａ，１ｂとからなっており、受光チップ７はフォトダイオードアレイ（受光素子）５と充放電制御回路６とが一体に構成されているもので、その平面図を図１に示す。
【００２２】
発光ダイオード４は一対の入力線路２４のうち一方に直接接続されており、他方の入力線路２４には発光ダイオード接続部材１４を介して接続されており、入力端子２４ａ間から入力線路２４を介して入力される入力信号に応じて光信号を生成する。
【００２３】
発光ダイオード４の光信号を受光して光起電力を発生するフォトダイオードアレイ５は複数個のフォトダイオード５ａが直列接続されてなり、充放電制御回路６と一体に設けられた受光チップ７としてソース線路２２に配置されている。そしてフォトダイオードアレイ５を含む受光チップ７が発光ダイオード４からの光信号を効率よく受光できるように、発光ダイオード４と受光チップ７とは互いに対向して配置されるとともに、発光ダイオード４と受光チップ７とは共に透明樹脂８ａにより一体に封止され、その透明樹脂８ａの外側は光を遮断する外部薄膜８ｂによって覆われている。
【００２４】
充放電制御回路６は、前述のようにフォトダイオードアレイ５と共に受光チップ７内に配置されている。この充放電制御回路６は、フォトダイオードアレイ５が光起電力を発生しているときは、出力用ＭＯＳＦＥＴ１ａ，１ｂの各ゲート−ソース電極間に効率よく電荷を充電するよう制御するとともに、フォトダイオードアレイ５が光起電力を発生していないときは出力用ＭＯＳＦＥＴ１ａ，１ｂのゲート−ソース電極間に充電された電荷の放電経路となる。
【００２５】
図３は出力用ＭＯＳＦＥＴ１ａ，１ｂ近傍の平面図であり、出力用ＭＯＳＦＥＴ１ａ，１ｂは、いずれも裏面にドレイン電極を設け、表面にソース電極２及びゲート電極３を設けており、ドレイン電極は出力線路２１に直接面接着され、電気的に接続している。また各ゲート電極３は、ゲート接続部材１３ａによってゲート線路２３に接続され、出力用ＭＯＳＦＥＴ１ａ，１ｂの各ゲート電極３はゲート線路２３を介して互いに接続している。このゲート線路２３はゲート接続部材１３ｂによって受光チップ７の電極に接続される。さらに、各ソース電極２はソース電極間接続部材１５によって互いに接続されており、出力用ＭＯＳＦＥＴ１ａのソース電極２のみがソース接続部材１２ａによってソース線路２２に接続されている。ソース線路２２には受光チップ７が直接配置されており、ソース線路２２はソース接続部材１２ｂによって受光チップ７の電極に接続されている。
【００２６】
このように出力用ＭＯＳＦＥＴ１ａ，１ｂは各ソース電極２が互いに接続され、各ゲート電極３も互いに接続されるとともに、出力用ＭＯＳＦＥＴ１ａのドレイン電極−出力用ＭＯＳＦＥＴ１ａのソース電極−出力用ＭＯＳＦＥＴ１ｂのソース電極−出力用ＭＯＳＦＥＴ１ｂのドレイン電極の順に接続した逆直列接続に構成されており、フォトダイオードアレイ５の光起電力が出力用ＭＯＳＦＥＴ１ａ，１ｂの各ゲート−ソース電極間に印加されると、各ドレイン−ソース電極間のインピーダンスが変化する。また従来例とは異なり、出力線路２１間にはソース線路２２等の他の信号経路（パターン、リードフレーム等）は配置せず、出力用ＭＯＳＦＥＴ１ａ，１ｂは自動実装が可能な限り接近させて実装している。
【００２７】
また、出力線路２１、ソース線路２２、ゲート線路２３、入力線路２４は各々リードフレームで形成されており、各線路を基板上にパターン化するのに比べてワイヤ等の接続部材を取り付けやすく、安価で小型の半導体リレーを作ることができる。
【００２８】
図４は半導体リレーをパッケージした後の平面図であり、外部封止部材９内で、出力線路２１、ソース線路２２、ゲート線路２３、入力線路２４を各々支持し、発光ダイオード４及び受光チップ７を共に封止した透明樹脂８ａ、外部薄膜８ｂと、出力用ＭＯＳＦＥＴ１ａ、１ｂとを一体にパッケージしている。
【００２９】
以下本実施形態の動作を説明する。入力線路２４間に入力信号が入力されると、発光ダイオード４が光信号を出力する。この光信号は、フォトダイオードアレイ５に受光される。フォトダイオードアレイ５は、発光ダイオード４の発光した光信号を受光することにより、光起電力を発生する。この光起電力は、一方の出力用ＭＯＳＦＥＴ１ａにはソース接続部材１２ａを介して、他方の出力用ＭＯＳＦＥＴ１ｂにはソース接続部材１２ａとソース電極間接続部材１５とを介して各ゲート−ソース電極間に印加され、各ゲート−ソース電極間を充電する。出力用ＭＯＳＦＥＴ１ａ，１ｂは、充放電制御回路６によってゲート−ソース電極間が効率良く充電され、ドレイン−ソース電極間が導通する。
【００３０】
上記動作では、フォトダイオードアレイ５から出力用ＭＯＳＦＥＴ１ａのソース電極２までの経路と、フォトダイオードアレイ５から出力用ＭＯＳＦＥＴ１ｂのソース電極２までの経路とが異なっているが、出力線路２１間にはソース線路２２等の他の信号経路（パターン、リードフレーム等）は配置せず、出力用ＭＯＳＦＥＴ１ａ，１ｂは自動実装が可能な限り接近させて実装しているので、フォトダイオードアレイ５から出力用ＭＯＳＦＥＴ１ａ，１ｂの各ソース電極２までの各電圧降下量の差と、信号の伝達時間の差とを最小限に抑えている。
【００３１】
入力線路２４に入力信号が入力されなくなると、発光ダイオード４が光信号を発光しなくなり、フォトダイオードアレイ５が光起電力を発生しなくなる。出力用ＭＯＳＦＥＴ１ａ，ｂは、そのゲート−ソース電極間に充電されていた電荷が、充放電制御回路６を通って放電され、ドレイン−ソース電極間が遮断される。
【００３２】
このような半導体リレーは、出力用ＭＯＳＦＥＴ１ａ，１ｂによって導通・遮断を制御される出力信号の伝送経路が、出力線路２１−出力用ＭＯＳＦＥＴ１ａ−ソース電極間接続部材１５−出力用ＭＯＳＦＥＴ１ｂ−出力線路２１を通過する１つのみとなり、２つの信号伝送経路を有する従来例で問題となったマルチパスを防止することができる。したがって、高周波信号（略５００ＭＨｚ以上）を出力信号の伝送経路に通した場合、複数の伝送経路を通過することで発生する高周波信号の干渉を防ぐことができ、図５に本実施形態の出力信号波形Ａと従来例の出力信号波形Ｂとを示すように、本実施形態では高周波信号の波形品質が損なわれにくくなる。
【００３３】
（実施形態２）
本実施形態の半導体リレーの出力用ＭＯＳＦＥＴ１ａ，１ｂ近傍の平面図は図６に示される。実施形態１と同一の機能を有する部材には同一の符号を付し、実施形態１と異なる点のみを以下説明する。本実施形態では、出力用ＭＯＳＦＥＴ１ａ，１ｂの各ソース電極２は２本の略同長のソース電極間接続部材１５によって互いに接続される。さらに出力用ＭＯＳＦＥＴ１ａ，１ｂの各ソース電極２がソース接続部材１２ａによってソース線路２２に各々接続されており、従来例と同様に、出力用ＭＯＳＦＥＴ１ａ，１ｂによって導通・遮断を制御される出力信号の伝送線路は、出力線路２１−出力用ＭＯＳＦＥＴ１ａ−ソース電極間接続部材１５−出力用ＭＯＳＦＥＴ１ｂ−出力線路２１を通過する第１の信号伝送経路と、出力線路２１−出力用ＭＯＳＦＥＴ１ａ−ソース接続部材１２ａ−ソース線路２２−ソース接続部材１２ａ−出力用ＭＯＳＦＥＴ１ｂ−出力線路２１を通過する第２の信号伝送経路の２つの伝送経路が存在する。
【００３４】
しかし上記のように２本のソース電極間接続部材１５を用いることによって、出力用ＭＯＳＦＥＴ１ａ，１ｂの各ソース電極２間の誘導成分（リアクタンス成分）及び電気抵抗が小さくなる。したがって、高周波信号（略５００ＭＨｚ以上）を出力信号の伝送経路に通した場合、伝送経路の誘導成分と抵抗成分とが小さくなるので、波形の立ち上がり形状が鈍ったり、波打ったりすることを防いで、高周波信号の波形品質が損なわれにくくなる。
【００３５】
さらに複数のソース電極間接続部材１５を配置することで、ソース電極２間の抵抗成分が小さくなり、ソース電極間接続部材１５での電圧降下を小さくすることができる。
【００３６】
また、２本のソース電極間接続部材１５は略同長のワイヤ形状に形成されており、この場合、図８に示すようにファーストボンディング部１５ａをソース電極２に取り付けるより、セカンドボンディング部１５ｂをソース電極２に取り付ける方が取付面に大きな面積が必要となる。そこで、本実施形態では図７に示すように、１本目のソース電極間接続部材１５はファーストボンディング部１５ａを出力用ＭＯＳＦＥＴ１ａに配置し、セカンドボンディング部１５ｂを出力用ＭＯＳＦＥＴ１ｂに配置して、さらに２本目のソース電極間接続部材１５はファーストボンディング部１５ａを出力用ＭＯＳＦＥＴ１ｂに配置し、セカンドボンディング部１５ｂを出力用ＭＯＳＦＥＴ１ａに配置している。すなわち、複数のソース電極間接続部材１５を配置するとき、取付面に大きな面積が必要となるセカンドボンディング部１５ｂが２つの出力用ＭＯＳＦＥＴ１ａ，１ｂに略均等に分散するように、セカンドボンディング部１５ｂを交互に取り付けることで、ソース電極２という限られた範囲内に、より多くのソース電極接続部材１５を配置することができる。
【００３７】
例えば、ソース電極間接続用部材１５が偶数本のときは、出力用ＭＯＳＦＥＴ１ａ，１ｂのうち一方、例えば出力用ＭＯＳＦＥＴ１ａに取り付けるファーストボンディング部１５ａとセカンドボンディング部１５ｂとの数が同数であることが望ましい。また、ソース電極間接続用部材１５が奇数本のときは、出力用ＭＯＳＦＥＴ１ａ，１ｂのうち一方、例えば出力用ＭＯＳＦＥＴ１ａに取り付けるファーストボンディング部１５ａとセカンドボンディング部１５ｂとの数が１本差であることが望ましい。
【００３８】
（実施形態３）
本実施形態の半導体リレーの出力用ＭＯＳＦＥＴ１ａ，１ｂ近傍の平面図は図９に示され、実施形態１のソース電極間接続部材１５を略同長の２本にしたもので、実施形態１の効果に加えて、実施形態２同様に以下の効果を得ることができる。ソース電極間接続部材１５を複数にすることで、出力用ＭＯＳＦＥＴ１ａ，１ｂの各ソース電極２間の誘導成分（リアクタンス成分）及び電気抵抗が小さくなり、高周波信号（略５００ＭＨｚ以上）を出力信号の伝送経路に通した場合に、伝送経路の誘導成分と抵抗成分とが小さくなるので、波形の立ち上がり形状が鈍ったり、波打ったりすることを防ぐ。したがって、高周波信号の波形品質が損なわれにくくなるという効果がさらに大きくなる。
【００３９】
さらに複数のソース電極間接続部材１５を配置することで、ソース電極２間の抵抗成分が小さくなり、ソース電極間接続部材１５での電圧降下を小さくすることができる。
【００４０】
また図１０に示すように、ゲート線路２３を用いずに、各ゲート電極３がゲート接続部材１３により受光チップ７の電極に各々直接接続され、各ゲート接続部材１３は受光チップ７の内部で互いに接続されている構造であってもよい。
【００４１】
なお、実施形態１，２と同一の機能を有する部材には同一の符号を付し、説明は省略する。
【００４２】
（実施形態４）
図１１は本実施形態の半導体リレーの表面の平面図、図１２は裏面の平面図、図１３は図１１のＸ−Ｘ断面図を各々示す。実施形態１乃至３と同一の機能を有する部材には同一の符号を付し、異なる点のみを以下説明する。本実施形態では、出力線路２１と、ソース線路２２と、ゲート線路２３と、入力線路２４とを、プリント基板１１上のパターンとして表面に各々形成し、プリント基板１１の裏面にはグラウンド線路１０と、グラウンド端子１０ａと、出力端子２１ａと、出力線路２１’と、入力端子２４ａと、入力線路２４’とをパターンとして形成している。そしてプリント基板１１表面の出力線路２１と裏面の出力線路２１’、さらにプリント基板１１表面の入力線路２４と裏面の入力線路２４’とはスルーホール３０で電気的に導通している。また、出力線路２１’、入力線路２４’、グラウンド線路１０が形成されたプリント基板１１裏面は、出力線路２１’、入力線路２４’、グラウンド線路１０に各々連続して裏面端部に設けた出力端子２１ａ、入力端子２４ａ、グラウンド端子１０ａ以外の部分をレジスト２０で覆っている。
【００４３】
さらにプリント基板１１の表面の出力線路２１と裏面のグラウンド線路１０とは、プリント基板１１を挟んで略対向した位置に配置され、出力線路２１とグラウンド線路１０とでマイクロストリップラインを形成している。
【００４４】
また外部封止部材９内に、発光ダイオード４及び受光チップ７を共に封止した透明樹脂８ａ、外部薄膜８ｂと、出力用ＭＯＳＦＥＴ１ａ、１ｂとを一体にパッケージしている。
【００４５】
このような半導体リレーは、半導体リレー自身がグラウンド線路１０を備えているので、出力線路２１はグラウンド線路１０とで構成されるマイクロストリップラインによって特性インピーダンスを設計することができる。したがって、出力用ＭＯＳＦＥＴ１ａ，１ｂ付近において、インピーダンスの不整合による多重反射を防ぐことができ、高周波信号（略５００ＭＨｚ以上）を出力信号の伝送経路に通した場合に、高周波信号の波形品質が損なわれにくくなる。
【００４６】
【発明の効果】
請求項１の発明によれば、出力信号の伝送経路が１つのみとなり、高周波信号（略５００ＭＨｚ以上）を出力信号の伝送経路に通した場合、複数の伝送経路を通過することで発生する高周波信号の干渉を防ぐことができ、高周波信号の波形品質が損なわれにくくなるという効果がある。
【００４７】
請求項２の発明によれば、出力用ＭＯＳＦＥＴの各ソース電極間の誘導成分及び電気抵抗を小さくでき、高周波信号（略５００ＭＨｚ以上）を出力信号の伝送経路に通した場合に伝送経路の誘導成分と抵抗成分とが小さくなるので、高周波信号の波形品質が損なわれにくくなるいう効果がある。
【００４８】
請求項３の発明によれば、ソース電極という限られた範囲内に、より多くのソース電極接続部材を配置でき、請求項２の効果をより大きくすることができるという効果がある。
【００４９】
請求項４の発明によれば、各線路を基板上にパターン化するのに比べてワイヤ等の接続部材を取り付けやすく、安価で小型に作ることができるという効果がある。
【００５０】
請求項５の発明によれば、半導体リレー自身がグラウンド線路を備えているので、出力線路はグラウンド線路とで構成されるマイクロストリップラインによって特性インピーダンスを設計することができ、出力用ＭＯＳＦＥＴ付近において、インピーダンスの不整合による多重反射を防ぐことができ、高周波信号（略５００ＭＨｚ以上）を出力信号の伝送経路に通した場合に、高周波信号の波形品質が損なわれにくくなるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施形態１のパッケージ前の平面図である。
【図２】同上の回路図である。
【図３】同上の出力用ＭＯＳＦＥＴ近傍の平面図である。
【図４】同上のパッケージ後の平面図である。
【図５】同上の出力信号波形と従来例の出力信号波形とを示す波形図である。
【図６】本発明の実施形態２の出力用ＭＯＳＦＥＴ近傍の平面図である。
【図７】同上のソース電極間接続部材の配置を説明する図である。
【図８】同上のソース電極間接続部材を示す図である。
【図９】本発明の実施形態３の出力用ＭＯＳＦＥＴ近傍の第１の平面図である。
【図１０】同上の出力用ＭＯＳＦＥＴ近傍の第２の平面図である。
【図１１】本発明の実施形態４のパッケージ前の表面を示す平面図である。
【図１２】同上の裏面を示す平面図である。
【図１３】図１１のＸ−Ｘ断面図である。
【図１４】従来例の出力用ＭＯＳＦＥＴ近傍の平面図である。
【図１５】同上の回路図である。
【符号の説明】
１ａ，１ｂ出力用ＭＯＳＦＥＴ
２ソース電極
３ゲート電極
４発光ダイオード
５フォトダイオードアレイ
６充放電制御回路
７受光チップ
１２ａ，１２ｂソース接続部材
１３ａ，１３ｂゲート接続部材
１４発光ダイオード接続部材
１５ソース電極間接続部材
２１出力線路
２２ソース線路
２３ゲート線路
２４入力線路

Claims

入力信号に応じて光信号を発光する発光素子と、発光素子の光信号を受光して光起電力を発生する受光素子と、光起電力によって駆動される一対の出力用半導体素子とを備え、一対の出力用半導体素子は、各々一方の面に設けたドレイン電極を出力線路に直接面接続するとともに、各々他方の面にソース電極を設けて、各ソース電極同士及び各ゲート電極同士を互いに接続し、受光素子の光起電力が各ゲート−ソース電極間に印加されて各ドレイン−ソース電極間のインピーダンスが変化する半導体リレーにおいて、各ソース電極間を直接接続するソース電極接続部材と、一対の出力用半導体素子のうちいずれか一方の出力用半導体素子のソース電極をソース線路に接続するソース接続部材とを具備することを特徴とする半導体リレー。
入力信号に応じて光信号を発光する発光素子と、発光素子の光信号を受光して光起電力を発生する受光素子と、光起電力によって駆動される一対の出力用半導体素子とを備え、一対の出力用半導体素子は、各々一方の面に設けたドレイン電極を出力線路に直接面接続するとともに、各々他方の面に設けたソース電極をソース線路に接続して、各ソース電極同士及び各ゲート電極同士を互いに接続し、受光素子の光起電力が各ゲート−ソース電極間に印加されて各ドレイン−ソース電極間のインピーダンスが変化する半導体リレーにおいて、各ソース電極間を直接接続する複数のソース電極接続部材を具備することを特徴とする半導体リレー。
前記ソース電極接続部材はワイヤ形状に形成され、ソース電極接続部材のセカンドボンディング部を前記一対の出力用半導体素子のうちいずれか一方の出力用半導体素子のソース電極に集中させないことを特徴とする請求項２記載の半導体リレー。
出力線路、ソース線路、及び入力線路をリードフレームで形成して前記発光素子を入力線路に接続し、入力線路及び出力線路に外部接続用の端子を設けるとともに、前記発光素子と受光素子とを一体に封止する透明封止部材と、前記一対の出力用半導体素子と透明封止部材とを一体に封止する外部封止部材とを具備することを特徴とする請求項１乃至３いずれか記載の半導体リレー。
一方の面に出力線路を形成し、他方の面にグラウンド線路を形成し、出力線路とグラウンド線路とが対となってマイクロストリップラインを形成して、前記発光素子、受光素子、一対の出力用半導体素子を実装したプリント基板と、発光素子と受光素子とを一体に封止する透明封止部材と、一対の出力用半導体素子と透明封止部材とを一体に封止する外部封止部材とを具備することを特徴とする請求項１乃至３いずれか記載の半導体リレー。